TWI569515B - Method for manufacturing terminal parts for semiconductor devices and plugs - Google Patents

Description

半導體裝置及插頭用端子零件之製造方法 [相關申請案]

本申請案享有以日本專利申請案2015-52711號(申請日：2015年3月16日)作為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。

本發明之實施形態係關於一種半導體裝置及插頭用端子零件之製造方法。

作為將電腦等資訊機器與周邊機器續時之一個接續標準，已知有USB(Universal Serial Bus(通用串列匯流排)：USB)。例如，藉由使用公連接器(亦稱為插頭)及母連接器(亦稱為插座)之USB連接器將資訊機器與周邊機器接續，藉此，不僅能夠傳輸資料，而且亦能夠獲得例如自資訊機器至周邊機器之動作所需之電源，或經由USB集線器將複數個機器接續。

作為USB標準之一之USB3.0能夠一方面保持與USB2.0之相容性，一方面進行具有USB2.0之10倍以上之傳輸速度的高速傳輸。USB3.0之USB連接器中除了需要設置於USB2.0之USB連接器之4個接續端子以外，還需要5個接續端子。關於USB3.0之USB連接器，例如於具備插頭之半導體裝置中，難以於配線基板本身確保接續端子之形成空間。

於具備USB3.0之插頭之半導體裝置中，存在例如將具有作為接 續端子發揮功能之端子構件的端子零件搭載於配線基板上之情形。上述端子構件由絕緣構件保護，且具有能夠與插座接續之插座接續部、設置於端部之尾部、及將插座接續部與尾部連接之連接部。藉由將配線基板所具有之接續墊與端子構件之尾部接續，而能夠將端子構件與配線基板之間電性接續。

然而，於將端子構件之尾部與配線基板之接續墊接續之情形時，存在容易對尾部施加無用之負荷而引起接續不良之情形。如此，於能夠進行利用USB之資料傳輸之半導體裝置中，要求抑制接續不良之發生。

本發明之實施形態提供一種能夠抑制可利用USB與外部機器接續之接續端子與電路基板之接續不良之發生的半導體裝置及插頭用端子零件之製造方法。

實施形態之半導體裝置係藉由與插座接續而能夠進行利用USB之資料傳輸之半導體裝置，且包括：電路基板，其具備具有複數個接續墊之配線基板、及搭載於配線基板之半導體零件；以及端子部，其設置於電路基板上。端子部具備：端子構件，其具有能夠與插座接續之第1接續部、設置於端部之尾部、及將第1接續部與尾部連接之連接部；以及絕緣構件，其至少保持連接部之一部分。連接部具有第2接續部，該第2接續部自絕緣構件向電路基板側露出，且電性接續於複數個接續墊之至少一個。

1‧‧‧殼體

2‧‧‧電路基板

3‧‧‧端子部

4‧‧‧接著層

5‧‧‧導電層

10‧‧‧半導體裝置

11‧‧‧開口部

21‧‧‧配線基板

22‧‧‧記憶體晶片

23‧‧‧控制器晶片

24‧‧‧樹脂層

27‧‧‧半導體封裝體

30‧‧‧端子構件

31‧‧‧端子構件

31a‧‧‧接續部

31b‧‧‧尾部

31c‧‧‧連接部

31d‧‧‧接觸部

32‧‧‧絕緣構件

32a‧‧‧區域

32b‧‧‧區域

33‧‧‧接續墊

33a‧‧‧接續部

33b‧‧‧接續部

211a‧‧‧接續墊

211b‧‧‧接續墊

212a‧‧‧接續墊

212b‧‧‧接續墊

212c‧‧‧接續墊

311‧‧‧接續部

320‧‧‧開口部

X-Y‧‧‧線段

圖1係表示半導體裝置之構造例之剖面模式圖。

圖2係表示半導體裝置之構造例之俯視模式圖。

圖3係表示端子部之正面之外觀模式圖。

圖4係表示端子部之背面之一部分之外觀模式圖。

圖5係端子部之放大圖。

圖6係表示端子部之其他構造例之剖面模式圖。

圖7係表示端子部之其他構造例之剖面模式圖。

圖8係表示端子部之其他構造例之剖面模式圖。

圖9係圖8所示之端子部之俯視模式圖。

圖10係用以說明端子部之製造方法例之俯視模式圖。

圖11係用以說明端子部之製造方法例之俯視模式圖。

圖12係表示半導體裝置之其他構造例之剖面模式圖。

以下，參照圖式對實施形態進行說明。再者，圖式係模式性者，存在例如厚度與平面尺寸之關係、各層之厚度之比率等與實際不同之情形。又，於實施形態中，對實質上相同之構成要素標註相同之符號並省略說明。

圖1及圖2係表示藉由與插座接續而能夠進行利用USB3.0之資料傳輸之半導體裝置之構造例的模式圖，圖1係剖面模式圖，圖2係俯視模式圖。於圖1及圖2中，作為一例，圖示有具備作為SiP(System in a Package(系統級封裝)：Sip)之電路基板之半導體裝置。

圖1及圖2所示之半導體裝置10具備殼體1、電路基板2、及端子部3。殼體1具備作為非貫通孔之開口部11。殼體1具有絕緣性，例如由聚氯乙烯等合成樹脂等形成。例如，亦可將具有槽部且使用合成樹脂而成形之一對殼體構件以槽部相鄰之方式貼合，藉此形成具有開口部11之殼體1。再者，殼體1之形狀並不限定於圖1所示之形狀。例如，亦可將殼體1以與整個電路基板2重疊之方式設置，又，亦可除殼體1之外另外設置具有作為保護電路基板2中自殼體1突出之部分之蓋子之功能的殼體。

電路基板2例如設置於開口部11。電路基板2較佳為由殼體1固 定。再者，電路基板2具備：配線基板21，其具有第1面及相對於第1面為相反側之第2面；記憶體晶片22、控制器晶片23等半導體零件，其等搭載於配線基板21之第1面；以及樹脂層24，其密封半導體零件。再者，並不限定於記憶體晶片22及控制器晶片23，亦可使用其他半導體零件。又，記憶體晶片22與控制器晶片23之位置亦可相反。

配線基板21之第1面相當於圖1中之配線基板21之下表面，第2面相當於圖1中之配線基板21之上表面。配線基板21具有至少包含設置於第1面之接續墊211a與接續墊211b之複數個接續墊。又，配線基板21具有至少包含設置於第2面之接續墊212a與接續墊212b之複數個接續墊。第1面之接續墊經由例如貫通配線基板21之通孔而電性接續於第2面之接續墊212a與接續墊212b。作為配線基板21，可使用例如具有配線層之玻璃環氧化物等樹脂板等，上述配線層具備設置於正面之續墊。

接續墊211a及接續墊211b係用以將半導體零件與配線基板21之間電性接續之接續墊。接續墊212b具有作為能夠與插座接續之接續端子之功能。作為接續端子，例如可列舉電源端子(VBUS)、用於作為差動信號之通常傳輸用資料信號之信號端子(D+、D-)、及接地端子(GND)等利用USB2.0或USB3.0之資料傳輸中所需之接續端子。再者，圖1中，接續墊212b係以自殼體1(開口部11)突出之方式設置，但並不限定於此，亦可將接續墊212b(電路基板2)以收納於開口部11之方式設置。

記憶體晶片22電性續於接續墊211a。記憶體晶片22具有例如複數個半導體晶片之積層，複數個半導體晶片係隔著接著層以一部分重疊之方式相互接著。複數個半導體晶片係藉由利用打線接合將設置於各個半導體晶片之電極墊彼此接續而相互電性接續。作為半導體晶片，例如可使用具有NAND(Not-AND，反及)快閃記憶體等記憶元件之記 憶體晶片等。此時，半導體晶片除具備記憶胞以外，亦可具備解碼器等。

控制器晶片23電性接續於接續墊211b。控制器晶片23控制對記憶體晶片22進行之資料寫入及資料讀出等動作。控制器晶片23包含半導體晶片，例如藉由利用打線接合將設置於半導體晶片之電極墊與設置於配線基板21之接續墊211b接續而電性接續於配線基板21。

作為記憶體晶片22及控制器晶片23與配線基板21之接續方法，並不限定於打線接合，亦可使用倒裝晶片接合或捲帶式自動接合(Tape automated bonding)等無線接合。又，亦可使用使記憶體晶片22與控制器晶片23積層於配線基板21之第1面之TSV(Through Silicon Via(矽穿孔)：TSV)方式等三維封裝構造。

樹脂層24係以密封記憶體晶片22及控制器晶片23之方式設置。樹脂層24含有例如無機填充材料(例如SiO₂)。樹脂層24係例如使用將上述無機填充材料與有機樹脂等混合而成之密封樹脂並藉由轉注成形法、壓縮成形法、射出成形法等成形法而形成。

端子部3係設置於電路基板2上。例如，端子部3由殼體1保持。此處，參照圖3及圖4對端子部3之構造例進行說明。圖3及圖4係表示端子部之構造例之模式圖，圖3係表示端子部之正面之外觀圖，圖4係表示端子部之背面之一部分之外觀圖。再者，並不限定於將端子部3用於半導體裝置10之情形，亦可將端子部3用作亦能夠應用於其他構造之半導體裝置之一個端子零件。又，若為例如使用相同信號之標準，則亦可將端子部3設置於能夠進行利用其他USB標準之資料傳輸之半導體裝置。

如圖4所示，端子部3具備端子構件31、及絕緣構件32。再者，於圖3中，雖圖示有5個端子構件31，但端子構件31之數量並不受特別限定。又，於圖3中，與插座接續之側之端子構件31之形狀並不限定 於此。

端子構件31具有作為例如能夠與插座接續之接續端子之功能。作為接續端子，例如，可列舉接地端子(GND)、用於作為差動信號之高速傳輸用發送資料信號之信號端子(SSTX+、SSTX-)、及用於作為差動信號之高速傳輸用接收資料信號之信號端子(SSRX+、SSRX-)等利用USB3.0之高速傳輸中所需之接續端子等。

圖5係端子部3之放大圖。如圖5所示，端子構件31具有接續部31a、尾部31b、及連接部31c。

接續部31a係例如於將半導體裝置10插入至插座時能夠與插座接續之部分。此時，亦將接續部31a稱為插座接續部。接續部31a包含接觸部31d。接觸部31d係設置於例如接續部31a之第1面。於圖5中，接續部31a自絕緣構件32突出。

接觸部31d較佳為具有上側成為凸狀狀之彎曲面。藉此，使接觸部31d與插座之間變得容易電性接續。又，接續部31a較佳為具有彈性。端子構件31與插座之接續係於端子構件31之上側進行，故而藉由上述構造，於將半導體裝置10插入至插座時，端子構件31被向下側壓入，從而利用彈性而欲恢復原狀之力朝向插座之接續端子施加，因此，能夠提高與插座之接觸強度。

尾部31b係設置於例如端子構件31之端部。尾部31b之一端具有形成端子部3時之切斷面。尾部31b之一端例如具有平面形狀。於圖5中，尾部31b自絕緣構件32突出，且與電路基板2隔開。即，藉由設為使尾部31b不與電路基板2接觸之構造，而能夠抑制對尾部31b施加之負荷，從而抑制端子構件31之變形。

連接部31c係以將接續部31a與尾部31b連接之方式設置。連接部31c較佳為具有例如圖5中之下側成為凸狀之彎曲形狀。連接部31c具有接續部311，該接續部311自絕緣構件32向電路基板2側露出，且電 性接續於複數個接續墊之至少一個(此處為接續墊212a)。藉由利用絕緣構件32保持接續部311之周圍，而能夠抑制因異物導致之端子部3與電路基板2之接續不良。

於圖5中，連接部31c電性接續於接續墊212a。此時，亦將接續部311稱為基板接續部。連接部31c亦可藉由例如壓接或焊接等而接合於接續墊212a。又，於端子構件31之延伸方向上，使尾部31b之長度較接續部311之長度短，藉此能夠使端子部3小型化。

作為端子構件31，可使用例如銅合金(例如鈹銅、磷青銅、鈷銅)或鎳合金(例如鈹鎳)等能夠賦予彈性之材料。

絕緣構件32至少保持連接部31c之一部分。於圖1至圖5中，接續部31a及尾部31b自絕緣構件32突出。作為絕緣構件32，可使用例如樹脂等。再者，將與位於接續墊212a與連接部31c之間之絕緣構件32之一面(圖5中為絕緣構件32之下表面)連續之面設置於接續部311，藉此，絕緣構件32與接續部311之階差變少，因此，能夠抑制接續部311與接續墊212a之接續不良。

端子部3之構造並不限定於圖1至圖5所示之構造。圖6至圖7係表示端子部3之其他構造例之剖面模式圖。

圖6所示之端子部3與圖5所示之端子部3相比，至少具有以自絕緣構件32突出之方式設置之接續部311之方面不同。於圖6中，接續部311係以自絕緣構件32向電路基板2側突出之方式設置。此時，較佳為在端子部3與電路基板2(配線基板21)之間設置接著層4，利用接著層4將端子部3與電路基板2(配線基板21)接著。作為接著層4，可使用例如丙烯酸系接著劑或環氧系接著劑。又，亦能對接著層4使用各向異性導電樹脂。再者，亦可不必設置接著層4。

藉由將端子部3之構造設為圖6所示之構造，從而連接部31c中之自絕緣構件32露出之連接部31c之面積較大，因此，易於使接續部311 之面積較圖5所示之端子部3大。藉由使接續部311之面積變大，而能夠降低端子構件31與電路基板2之接續電阻，又，亦不易引起接續不良。

圖7所示之端子部3與圖5所示之端子部3相比，至少具有以退入至絕緣構件32之方式設置之接續部311之方面、換言之具備具有使接續部311露出之開口部320之絕緣構件32之方面不同。圖7中，於絕緣構件32之電路板2側設置開口部320。此時，較佳為在端子部3與電路基板2(配線基板21)之間設置導電層5，利用導電層5將端子部3與電路基板2(配線基板21)接續。又，於每個端子構件31設置開口部320，且於每個開口部320設置導電層5，藉此，複數個端子構件31相互電性分離。

藉由將端子部3之構造設為圖7所示之構造，而能夠抑制例如因異物導致之端子構件31與接續墊212a之接續不良。

作為導電層5，可使用銅等金屬材料或焊料等導電材料。又，除了可使用能夠應用於圖6所示之接著層4之材料以外，亦可使用包含具有導電性之材料(導電性填料等)之接著材料。藉此，於開口部320，能夠經由導電層5使端子構件31與電路基板2(配線基板21)之間電性接續。

圖5至圖7所示之端子部3係藉由使用例如具有所需之形狀之模具形成絕緣構件32而製造。又，亦可利用上述方法以覆蓋端子構件31之一部分之方式形成絕緣構件32，其後將絕緣構件32之一部分去除，藉此使接續部311露出。

圖8所示之端子部3與圖5所示之端子部3相比，至少絕緣構件32之構造與具有電性接續於半導體零件之接續墊33之方面不同。接續墊33具有能夠接續於插座之接續部33a、及接續部33b。於與插座接續時，接續墊212b並非直接接續於插座，而是使接續部33a接續於插 座。

絕緣構件32具有至少保持連接部31c之一部分之區域32a、及至少保持接續墊33之一部分之區域32b。

圖8所示之端子部3中，接續墊33具有能夠接續於插座之接續部33a、及自絕緣構件32露出且電性接續於接續墊212b之接續部33b。接續墊33係使用例如能夠應用於端子構件31之材料而形成。並不限定於此，亦可使用與端子構件31不同之材料形成接續墊33。

藉由將端子部3之構造設為圖8所示之構造，而能夠減小配線基板21中之接續墊212b之面積。藉此，能夠提高配線基板21中之配線佈局之自由度。

圖9係圖8所示之端子部3之俯視圖。如圖9所示，於俯視時，接續部33b亦可具有不與接續部33a重疊之構造。又，並不限定於區域32b，於俯視時，亦可於區域32a之各端子構件31之間設置接續墊33。此時，亦可不設置區域32b。

接續墊33具有例如作為接續端子之功能。作為接續端子，例如可列舉電源端子(VBUS)、用於作為差動信號之通常傳輸用資料信號之信號端子(D+、D-)、及接地端子(GND)等利用USB2.0或USB3.0之資料傳輸中所需之接續端子。

圖10及圖11係用以說明端子部3之製造方法例之模式圖。如圖10所示，首先，準備端子構件30。端子構件30具有包含之後成為複數個端子構件31之複數個齒之梳齒形狀。

其次，藉由嵌入成形等以保持端子構件30之各個齒之一部分之方式設置絕緣構件32，藉此，使接續部311露出並且保持連接部31c。所謂嵌入成形係將樹脂注入至模具內所插入之金屬零件之周圍而使金屬與樹脂一體化之成形方法。

其次，如圖11所示，以線段X-Y為基準將端子構件30切斷而將複 數個齒分離，藉此形成複數個端子構件31。此時之切斷面成為尾部31b之一部分。藉由以上所述，能夠形成端子部3。

如以上所述般，於本實施形態中，將端子部中之與電路基板之接續部設置於連接部而並非尾部，藉此能夠抑制因外力導致之接續不良等。尾部存在當切斷等時被施加外在之力而變形之情形。又，於在尾部設置接續部之情形時，有必要使包含自絕緣構件露出之尾部之露出部較長。因此，存在如下情形：於露出部發生複數個端子構件與電路基板之短路、接續不良。相對於此，藉由在連接部設置與電路基板之接續部，而能夠利用絕緣構件覆蓋接續部之周圍，並且使包含尾部之露出部變短，從而抑制接續不良。又，能夠使端子部小型化。

再者，電路基板2之構造並不限定於圖1。於圖12中表示半導體裝置之其他構造例。圖12中，作為一例，圖示有具有作為PCBA(Printed Circuit Board Assembly(印刷電路板組件)：PCBA)之電路基板2之半導體裝置。圖12所示之半導體裝置與圖1所示之半導體裝置10相比，至少如下方面不同：配線基板21之上表面為第1面，且半導體裝置具備設置於配線基板21之第1面之接續墊212a至接續墊212c、以及代替記憶體晶片22及控制器晶片23而具備搭載於配線基板21之第1面之半導體封裝體27。再者，於圖12中，關於與圖1所示之半導體裝置10相同之構成要素，可適當引用圖1之說明。

半導體封裝體27之引線框架電性接續於設置在配線基板21之第1面之接續墊212c。亦可於半導體封裝體27設置例如記憶體晶片及控制器晶片等半導體零件。如圖12所示，亦可使用具備引線框架之半導體封裝體作為半導體零件，且於半導體封裝體上形成密封樹脂層。又，亦可不必設置記憶體晶片及控制器晶片。

又，並不限定於圖12所示之構造，亦可將上述構造之端子部用於例如插頭組合型半導體裝置之插頭。例如，插頭具備例如使用配線 基板21之第1配線基板、與第1配線基板不同之第2配線基板、設置於第2配線基板上之端子部、以及覆蓋第2配線基板及端子部之金屬材料等殼體。此時，端子部電性接續於第2配線基板，且第2配線基板藉由接續端子等而電性接續於第1配線基板。上述構造之半導體裝置係藉由將插頭與插座接續，而能夠在半導體裝置與具備插座之資訊機器之間進行利用USB之資料傳輸。

再者，各實施形態係作為示例而提出者，並非意圖限定發明之範圍。該等新穎之實施形態能以其他各種形態實施，且能夠於不脫離發明主旨之範圍內進行各種省略、替換、變更。該等實施形態或其變化包含於發明之範圍或主旨中，並且包含於申請專利範圍所記載之發明及其均等之範圍內。

1‧‧‧殼體

2‧‧‧電路基板

3‧‧‧端子部

10‧‧‧半導體裝置

11‧‧‧開口部

21‧‧‧配線基板

22‧‧‧記憶體晶片

23‧‧‧控制器晶片

24‧‧‧樹脂層

31‧‧‧端子構件

32‧‧‧絕緣構件

211a‧‧‧接續墊

211b‧‧‧接續墊

212a‧‧‧接續墊

212b‧‧‧接續墊

Claims (7)

1. 一種半導體裝置，其係藉由與插座接續而能夠進行利用USB之資料傳輸者，且包括：電路基板，其具備具有複數個接續墊之配線基板、及搭載於上述配線基板之半導體零件；以及端子部，其設置於上述電路基板上；且上述端子部具備：端子構件，其具有能夠與上述插座接續之第1接續部、設置於端部之尾部、及將上述第1接續部與上述尾部連接之連接部；以及絕緣構件，其至少保持上述連接部之一部分；且上述連接部具有第2接續部，該第2接續部自上述絕緣構件向上述電路基板側露出，且電性接續於上述複數個接續墊之至少一個。
2. 如請求項1之半導體裝置，其中上述尾部自上述絕緣構件突出，且與上述電路基板隔開。
3. 如請求項2之半導體裝置，其中上述尾部之長度較上述第2接續部之長度短。
4. 如請求項1至3中任一項之半導體裝置，其中上述第2接續部具有與位於上述複數個接續墊之至少一個與上述連接部之間之上述絕緣構件之一面連續之面。
5. 如請求項1至3中任一項之半導體裝置，其中上述複數個接續墊包含電性接續於上述第2接續部之第1接續墊、及電性接續於上述半導體零件之第2接續墊，上述端子部進而具備第3接續墊， 上述絕緣構件具有至少保持上述連接部之一部分之第1區域、及至少保持上述第3接續墊之一部分之第2區域，上述第3接續墊具有能夠與上述插座接續之第3接續部、及自上述絕緣構件向上述電路基板側露出且電性接續於上述第2接續墊之第4接續部。
6. 一種插頭用端子零件之製造方法，該插頭用端子零件具備：複數個端子構件，其等具有能夠與插座接續之第1接續部、設置於端部之尾部、及將上述第1接續部與上述尾部連接之連接部；以及絕緣構件，其至少保持上述連接部之一部分；且上述製造方法係：將具有成為上述端子構件之複數個端子構件部分、及將複數個上述端子構件部分相互連結之連結部分之金屬零件配置於模具內；形成絕緣構件，該絕緣構件使上述第1接續部、作為上述連接部之一部分之第2接續部、上述尾部及上述接續部分露出並且保持上述連接部；以及自上述尾部將上述連結部分切斷。
7. 如請求項6之插頭用端子零件之製造方法，其中上述絕緣構件之形成係使用嵌入成型法而形成，藉由自上述尾部將上述連結部分切斷而將一體之上述金屬零件分離為複數個端子構件。