JP2004095818A - リードフレームならびにそれを用いた樹脂封止型半導体装置およびその製造方法 - Google Patents

リードフレームならびにそれを用いた樹脂封止型半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2004095818A
JP2004095818A JP2002254369A JP2002254369A JP2004095818A JP 2004095818 A JP2004095818 A JP 2004095818A JP 2002254369 A JP2002254369 A JP 2002254369A JP 2002254369 A JP2002254369 A JP 2002254369A JP 2004095818 A JP2004095818 A JP 2004095818A
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin
conductive bump
semiconductor device
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002254369A
Other languages
English (en)
Other versions
JP3801121B2 (ja
Inventor
Masanori Nano
南尾　匡紀
Haruto Nagata
永田　治人
Tetsushi Nishio
西尾　哲史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002254369A priority Critical patent/JP3801121B2/ja
Priority to TW92123905A priority patent/TWI228307B/zh
Priority to CNB031557600A priority patent/CN100336217C/zh
Publication of JP2004095818A publication Critical patent/JP2004095818A/ja
Priority to US11/018,541 priority patent/US7126209B2/en
Application granted granted Critical
Publication of JP3801121B2 publication Critical patent/JP3801121B2/ja
Priority to US11/522,078 priority patent/US20070007633A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体チップの電極とインナーリードとが金属細線で接続されているため、高速信号または高周波信号が動作する状況においては、金属細線における信号の損失が問題となって、半導体チップの機能を十分発揮できないという課題があった。
【解決手段】半導体チップ１８の電極１９に導電性バンプ２０が形成され、半導体チップ１８の周縁よりも外方まで延在する複数のインナーリード２１が導電性バンプ２０に接続し、複数のインナーリード２１の表面には、半導体チップ１８の周縁よりも外方に突出部２２が設けられ、半導体チップ１８の表面、導電性バンプ２０を含む領域が封止樹脂２３により封止されているが、突出部２２の少なくとも表面は封止樹脂２３から露出している。
【選択図】　図２

Description

【０００１】
【発明の属する技術分野】
本発明は、リードフレームならびにそれを用いた樹脂封止型半導体装置およびその製造方法に関するものであり、特に、ＳＩＰ（Ｓｙｓｔｅｍ　Ｉｎ　Ｐａｃｋａｇｅ）と称される樹脂封止型半導体装置の薄型化、素子の高速化および複数の樹脂封止型半導体装置の３次元積層を実現するリードフレームならびにそれを用いた樹脂封止型半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来より、小型、薄型の樹脂封止型半導体装置として、片面のみが封止樹脂により封止されたＱＦＮ（Ｑｕａｄ　Ｆｌａｔ　Ｎｏｎ−ｌｅａｄｅｄ　Ｐａｃｋａｇｅ）と称される樹脂封止型半導体装置が開発されている。
【０００３】
以下、従来の樹脂封止型半導体装置として、ＱＦＮ型の樹脂封止型半導体装置について説明する。
【０００４】
まず、従来の樹脂封止型半導体装置に用いられるリードフレームについて説明する。
【０００５】
図１２は、従来のリードフレームを示す平面図である。
【０００６】
図１２に示すように、リードフレームの枠部１の開口領域２に対して、その略中央部に配置されたダイパッド３と、一端がダイパッド３の各角部に接続し、他端が枠部１に接続してダイパッド３を支持した吊りリード部４と、ダイパッド３の各辺にその先端が対向して配列した複数のインナーリード５とよりなるものである。
【０００７】
次に、前記従来のリードフレームを用いた従来の樹脂封止型半導体装置について説明する。
【０００８】
図１３は、従来の樹脂封止型半導体装置を示す図である。
【０００９】
まず、図１３（ａ）は、従来の樹脂封止型半導体装置の底面図であり、図１３（ｂ）は、図１３（ａ）のＡ−Ａ１箇所における断面図である。
【００１０】
図１３（ａ）および図１３（ｂ）に示すように、リードフレームの枠部が切断されて、インナーリード５が各々分離している。そして、リードフレームのダイパッド３上に接着された半導体チップ６と、ダイパッド３にその先端が対向して配列した複数のインナーリード５と、半導体チップ６の電極７とインナーリード５の表面とを電気的に接続した金属細線８と、ダイパッド３の底面およびインナーリード５の底面を露出させ、半導体チップ６の外囲領域を封止した封止樹脂９とよりなり、インナーリード５の底面および側面が、樹脂封止型半導体装置の底面および側面に外部端子１０として露出している。
【００１１】
次に、従来の樹脂封止型半導体装置の製造方法について説明する。
【００１２】
図１４および図１５は、従来の樹脂封止型半導体装置の製造方法の各工程を示す断面図である。
【００１３】
まず、図１４（ａ）に示すように、図１３（ａ）のＡ−Ａ１箇所の断面図に示されるリードフレームを用意する。リードフレームは、半導体チップを搭載するダイパッド３と、ダイパッド３の各辺にその先端が対向して配列した複数のインナーリード５を有する。
【００１４】
次に、図１４（ｂ）に示すように、リードフレームのダイパッド３上に接着剤により半導体チップ６を接着して搭載する。
【００１５】
次に、図１４（ｃ）に示すように、半導体チップ６とインナーリード５の表面とを金属細線８により電気的に接続する。
【００１６】
次に、図１５（ａ）に示すように、シート材１１をインナーリード５を含むリードフレームの底面に貼り付けた状態で封止金型１２に収納し、封止金型に封止樹脂を注入し加熱することで、ダイパッド３、インナーリード５の底面を露出させるとともに、半導体チップ６の外囲領域を封止樹脂により樹脂封止する。
【００１７】
次に、図１５（ｂ）に示すように、封止金型より樹脂封止型半導体装置１３を取り出す。
【００１８】
【発明が解決しようとする課題】
しかしながら、従来のリードフレームならびにそれを用いた樹脂封止型半導体装置およびその製造方法は、半導体チップの電極とインナーリードとが金属細線で接続されているため、樹脂封止型半導体装置の厚みが大きくなって薄型化に限界があった。
【００１９】
また、高速信号または高周波信号が動作する状況においては、金属細線における信号の損失が問題となって、半導体チップの機能を十分発揮できないという課題があった。
【００２０】
また、樹脂封止型半導体装置の底面のみにしか外部端子が露出していなかったため、複数の樹脂封止型半導体装置を積層しても、外部端子どうしで互いに電気的な接続を行うことができず、３次元実装の実現が困難であるという課題があった。
【００２１】
本発明のリードフレームならびにそれを用いた樹脂封止型半導体装置およびその製造方法は、前記従来の課題を解決するものであり、樹脂封止型半導体装置の薄型化を実現し、複数の半導体装置を積層して電気的接続を可能とすることを目的とする。
【００２２】
【課題を解決するための手段】
前記従来の課題を解決するために本発明のリードフレームは、フレーム枠と、前記フレーム枠から内側に延在した複数のインナーリードと、前記複数のインナーリード各々の表面に設けられた突出部とからなる。
【００２３】
また、突出部の高さはフレーム枠の高さと略同一である。
【００２４】
また、複数の突出部の表面は、絶縁性テープによって支持されている。
【００２５】
また、樹脂封止型半導体装置は、半導体チップと、前記半導体チップの電極に形成された導電性バンプと、その表面が前記導電性バンプに接続し、前記半導体チップの周縁よりも外方まで延在する複数のインナーリードと、前記複数のインナーリードの表面において、前記半導体チップの周縁よりも外方に設けられた突出部と、前記半導体チップの表面、前記導電性バンプを封止した封止樹脂と、前記突出部の表面に形成された外部電極とからなり、前記外部電極の先端部は前記半導体チップの裏面よりも突出している。
【００２６】
また、インナーリードの裏面は、封止樹脂の外面と略同一面にある。
【００２７】
また、インナーリードの外方の側面は、封止樹脂の外面と略同一面にある。
【００２８】
また、第１の半導体チップと、前記第１の半導体チップの第１の電極に形成された第１の導電性バンプと、その表面が前記第１の導電性バンプに接続し、前記第１の半導体チップの周縁よりも外方まで延在する複数のインナーリードと、前記複数のインナーリードの表面において、前記半導体チップの周縁よりも外方に設けられた突出部と、前記突出部の表面に形成された外部電極と、前記複数のインナーリードの先端部によって囲まれた領域内で、前記第１の半導体チップの第２の電極と第２の導電性バンプによって電気的に接続された第２の半導体チップと、前記第１の半導体チップの表面、前記第２の半導体チップ表面、前記第１の導電性バンプおよび前記第２の導電性バンプを封止した封止樹脂とからなり、前記外部電極の先端部は前記第１の半導体チップの裏面よりも突出している。
【００２９】
また、封止樹脂の外面、前記インナーリードの裏面および第２の半導体チップの裏面は、略同一面にある。
【００３０】
また、インナーリードの外方の側面は、封止樹脂の外面と略同一面にある。
【００３１】
また、インナーリードは、その内側の先端部に向かって突出部側に徐々に傾いている。
【００３２】
以上、本発明のリードフレームおよびそれを用いた樹脂封止型半導体装置は、インナーリードと半導体チップの電極とを、従来のような金属細線ではなく、導電性バンプにより電気的に接続した構成を採用しているので、樹脂封止型半導体装置の薄型化を実現でき、特に、高速信号または高周波信号が動作する環境において、信号の損失を抑制することができ、半導体チップの動作環境の向上を実現できる。また、樹脂封止型半導体装置の両面に、インナーリードが露出または外部電極のいずれかが設けられているので、複数の樹脂封止型半導体装置を積層して、積層した樹脂封止型半導体装置を互いに電気的に接続することができ、３次元実装タイプの半導体装置を実現することが可能となる。
【００３３】
また、樹脂封止型半導体装置の製造方法は、フレーム枠と、前記フレーム枠から内側に延在した複数のインナーリードと、前記複数のインナーリード各々の表面に設けられた突出部とからなるリードフレームを用意する工程と、半導体チップの電極に導電性バンプを形成する工程と、前記インナーリードと前記導電性バンプとを電気的に接続する工程と、前記フレーム枠を除き、前記半導体チップの表面および前記導電性バンプとを含む領域を封止樹脂により封止する封止工程と、前記封止樹脂で封止された樹脂封止体を前記フレーム枠から分離する工程と、前記突出部の表面に、その先端部が前記半導体チップの裏面よりも突出するように、外部電極を接続する工程とからなる。
【００３４】
また、フレーム枠と、前記フレーム枠から内側に延在した複数のインナーリードと、前記複数のインナーリード各々の表面に設けられた突出部とからなるリードフレームを用意する工程と、第１の半導体チップの第１の電極に第１の導電性バンプを形成し、前記第１の半導体チップよりも小さい第２の半導体チップの電極に第２の導電性バンプを形成する工程と、前記第１の半導体チップの第２の電極と前記第２の半導体チップの第２の導電性バンプとを電気的に接続する工程と、前記インナーリードと前記第１の導電性バンプとを電気的に接続する工程と、前記フレーム枠を除き、前記第１の半導体チップの表面、前記第２の半導体チップの表面、前記第１の導電性バンプおよび前記第２の導電性バンプを含む領域を封止樹脂により封止する封止工程と、前記封止樹脂で封止された樹脂封止体を前記フレーム枠から分離する工程と、前記突出部の表面に、その先端部が前記第１の半導体チップの裏面よりも突出するように、外部電極を接続する工程とからなる。
【００３５】
また、封止工程の後、第２の半導体チップの裏面とインナーリードの裏面とを同時に研削する工程を設ける。
【００３６】
以上、本発明の樹脂封止型半導体装置の製造方法は、インナーリードと半導体チップの電極との接続距離を短縮した構造を実現することができるため、薄型の樹脂封止型半導体装置を実現でき、特に、高速信号または高周波信号が動作する環境において、信号の損失を抑制することができる。また、樹脂封止型半導体装置の両面に、インナーリードまたは外部電極のいずれかが設けられているので、複数の樹脂封止型半導体装置を積層して、積層した樹脂封止型半導体装置を互いに電気的に接続することができ、３次元実装タイプの半導体装置を実現することが可能となる。
【００３７】
【発明の実施の形態】
以下、本発明のリードフレームならびにそれを用いた樹脂封止型半導体装置およびその製造方法の一実施形態について、図面を参照しながら説明する。
【００３８】
まず、本実施形態のリードフレームについて説明する。
【００３９】
図１（ａ）は、本実施形態のリードフレームを示す平面図であり、図１（ｂ）は、図１（ａ）のＢ−Ｂ１箇所における断面図である。
【００４０】
図１（ａ）および図１（ｂ）に示すように、本実施形態のリードフレーム１４は、１００〜３００〔μｍ〕の厚みの銅材または４２−アロイ等からなり、フレーム枠１５から内側に複数のインナーリード１６が延在し、複数のインナーリード１６各々の表面に、フレーム枠１５の高さと略同一の高さの突出部１７が設けられている。なお、本実施形態では、リードフレーム１４は１５０〔μｍ〕の厚みものを用いている。また、本実施形態では図示していないが、複数の突出部の表面に絶縁性テープが貼付されて支持されている構成であってもよい。
【００４１】
次に、前記リードフレームを用いた樹脂封止型半導体装置の第１の実施形態について説明する。
【００４２】
図２は、本実施形態の樹脂封止型半導体装置を示す図である。図２（ａ）は本実施形態の樹脂封止型半導体装置を示す平面図であり、図２（ｂ）は本実施形態の樹脂封止型半導体装置を示す側面図であり、図２（ｃ）は本実施形態の樹脂封止型半導体装置を示す底面図であり、図２（ｄ）は図２（ｃ）のＣ−Ｃ１箇所の断面図である。
【００４３】
図２（ａ）〜（ｄ）に示すように、本実施形態の樹脂封止型半導体装置は、半導体チップ１８の電極１９に導電性バンプ２０が形成され、半導体チップ１８の周縁よりも外方まで延在する複数のインナーリード２１が導電性バンプ２０に接続し、複数のインナーリード２１の表面には、半導体チップ１８の周縁よりも外方に突出部２２が設けられている。また、半導体チップ１８の表面、導電性バンプ２０を含む領域が封止樹脂２３により封止されているが、突出部２２の少なくとも表面は封止樹脂２３から露出している。さらに、突出部２２の表面には、外部電極２４として半田等からなるボール電極が設けられ、外部電極２４の先端部は半導体チップ１８の裏面よりも突出した構成を有している。
【００４４】
また、本実施形態では、インナーリード２１は、インナーリード２１の内側の先端部に向かって突出部側に徐々に傾いており、インナーリード２１の裏面は、封止樹脂２３の外面と略同一面にあり、インナーリード２１の外方の側面は、封止樹脂２３の外面と略同一面にあるものである。
【００４５】
図３は、複数の樹脂封止型半導体装置を積層して、積層された上下の樹脂封止型半導体装置が互いに電気的に接続された状態を示した断面図である。
【００４６】
図３に示すように、第１の樹脂封止型半導体装置２５の封止樹脂２３から露出したインナーリード２１と、第２の樹脂封止型半導体装置２６の突出部２２とが、ボール電極等の外部電極２４により接続されている。このような構成とすることにより、複数の樹脂封止型半導体装置を積層した場合でも、互いの樹脂封止型半導体装置を電気的に接続することができ、多機能の実装体を実現することが可能となる。
【００４７】
なお、本実施形態では、封止樹脂から露出したインナーリードの露出部には、外部基板との電気的接続に必要な領域以外の部分に、絶縁性薄膜が形成されていてもよい。
【００４８】
以上、本実施形態のリードフレームおよびそれを用いた樹脂封止型半導体装置は、リードフレームのインナーリードと半導体チップの電極に形成された導電性バンプとが直接電気的に接続された構成であるので、薄型の樹脂封止型半導体装置の実現が可能となり、特に、高速信号または高周波信号が動作する環境である場合、インナーリードと半導体チップの電極とを金属細線により接続した場合に比較して、信号の損失が抑制されて、特に高速信号または高周波信号が動作する半導体チップの機能が十分に発揮される。
【００４９】
また、樹脂封止型半導体装置の片面のみならず、もう一方の面においても、封止樹脂から露出した電極（インナーリードまたは外部電極）が形成されているため、複数の樹脂封止型半導体装置を積層し、互いの樹脂封止型半導体装置の封止樹脂から露出したインナーリードと外部電極とを接続することにより、樹脂封止型半導体装置の３次元実装を実現することができる。
【００５０】
次に、本実施形態の樹脂封止型半導体装置の製造方法について、図面を参照しながら説明する。
【００５１】
図４および図５は、本実施形態の樹脂封止型半導体装置の製造方法の各工程を示した図である。なお、図４（ｂ）は、図４（ａ）のＤ−Ｄ１箇所の断面図である。
【００５２】
まず、図４（ａ）および図４（ｂ）に示すように、銅材または４２−アロイ等の金属板よりなるフレーム枠１５から内側に延在した複数のインナーリード２１と、インナーリード２１の一方の面に設けられた複数の突出部２２とよりなるリードフレーム１４を準備する。
【００５３】
次に、図４（ｃ）に示すように、半導体チップ１８の電極１９に形成された導電性バンプ２０とインナーリード２１とを電気的に接続する。
【００５４】
次に、図５（ａ）に示すように、フレーム枠１５の外端部、インナーリード２１の突出部２２およびインナーリード２１の突出部２２が形成された面に対向する側の面を除き、半導体チップ１８の少なくとも表面および導電性バンプ２０を含む領域を封止樹脂２３により封止する。本実施形態では、半導体チップ１８の裏面側から封止樹脂２３を滴下することにより塗布する。
【００５５】
次に、図５（ｂ）に示すように、半導体チップ１８の裏面側から回転する研削砥石（図示せず）を機械的に干渉させる、いわゆるバックグラインド加工により、半導体チップ１８の裏面が露出するまで研削する。本実施形態では、さらに半導体チップ２１の裏面側から研削することにより、樹脂封止型半導体装置の薄厚化を実現するものである。そして、図示していないが、封止樹脂２３で封止された樹脂封止体をフレーム枠１５から分離する。
【００５６】
次に、図５（ｃ）に示すように、インナーリード２１の突出部２２の表面に、外部電極２４として半田等からなるボール電極を設けるが、外部電極２４の先端部が半導体チップ１８の裏面より突出するような外部電極２４のサイズを設定する。そして、インナーリード２１の末端部分を切断し、インナーリード２１の各末端部を封止樹脂２３の側面と略同一面に配列する。この時、インナーリード２１のインナーリード２１の突出部２２に対向する面に封止シート（図示せず）を密着させて樹脂封止することより、突出部２２の表面に封止樹脂２３が付着することがない。また、封止シートに突出部２２の表面が食い込むことにより突出部２２が封止樹脂面から確実に突出するので、突出部２２における電気的接続性を確保することができる。
【００５７】
以上、本実施形態の樹脂封止型半導体装置の製造方法は、樹脂封止型半導体装置の厚みを薄型化することができ、具体的には０．８〔ｍｍ〕以下の厚みの樹脂封止型半導体装置を実現できる。また、高速信号、高周波信号が動作する環境において、信号の損失を抑制することができる。さらに、インナーリード１の裏面およびリードフレームの突出部の表面が封止樹脂から露出するため、樹脂封止型半導体装置の３次元積層化が可能となる。
【００５８】
次に、樹脂封止型半導体装置の第２の実施形態について説明する。
【００５９】
なお、第１の実施形態と同一の内容は省略し、同一の構成要件には同一の符号を付す。
【００６０】
図６は本実施形態の樹脂封止型半導体装置を示す断面図である。
【００６１】
図６は、本実施形態の樹脂封止型半導体装置を示す図である。図６（ａ）は本実施形態の樹脂封止型半導体装置を示す平面図であり、図６（ｂ）は本実施形態の樹脂封止型半導体装置を示す側面図であり、図６（ｃ）は本実施形態の樹脂封止型半導体装置を示す底面図であり、図６（ｄ）は図６（ｃ）のＥ−Ｅ１箇所の断面図である。
【００６２】
図６（ａ）〜図６（ｄ）に示すように、本実施形態の樹脂封止型半導体装置は、第１の半導体チップ２７の第１の電極２８に形成された第１の導電性バンプ２９と、第１の半導体チップ２７の周縁よりも外方まで延在する複数のインナーリード２１の表面とが接続され、その複数のインナーリード２１の表面において、第１の半導体チップ２７の周縁よりも外方には突出部２２が設けられ、突出部２２の表面には外部電極２４として半田等からなるボール電極が設けられている。
ここで、外部電極２４の先端部は第１の半導体チップ２７の裏面よりも突出している。そして、複数のインナーリード２１の先端部によって囲まれた領域内において、第１の半導体チップ２７の第２の電極３０と、第１の半導体チップよりもサイズが小さい第２の半導体チップ３１の電極３２とが、第２の導電性バンプ３３によって電気的に接続され、インナーリード２１の突出部２２の少なくとも表面が露出し、第１の半導体チップ２７の表面、第２の半導体チップ３１の表面および第１の導電性バンプ２９が封止樹脂２３により封止されている。
【００６３】
図７は、本実施形態の複数の樹脂封止型半導体装置を積層した状態を示した断面図である。
【００６４】
図７に示すように、本実施形態においても、第１の実施形態と同様に、第１の樹脂封止型半導体装置２５の封止樹脂２３から露出したインナーリード２１と、第２の樹脂封止型半導体装置２６の突出部２２とが、ボール電極からなる外部電極２４により接続されている。このような構成とすることにより、複数の樹脂封止型半導体装置を積層した場合でも、互いの樹脂封止型半導体装置を電気的に接続することができ、多機能の実装体を実現することが可能となる。
【００６５】
次に、本実施形態の樹脂封止型半導体装置の製造方法の各工程について説明する。
【００６６】
図８および図９は、本実施形態の樹脂封止型半導体装置の製造方法を示す図である。
【００６７】
図８および図９は、本実施形態の樹脂封止型半導体装置の製造方法の各工程を示した図である。なお、図８（ｂ）は、図８（ａ）のＦ−Ｆ１箇所の断面図である。
【００６８】
まず、図８（ａ）および図８（ｂ）に示すように、銅材または４２−アロイ等の金属板よりなるフレーム枠１５から内側に延在した複数のインナーリード２１、インナーリード２１の一方の面に設けられた複数の突出部２２とよりなるリードフレーム１４を準備する。
【００６９】
次に、図８（ｃ）に示すように、第１の半導体チップ２７の第１の電極２８および第２の電極３０を形成し、それぞれ第１の導電性バンプ２９および第２の導電性バンプ３３を形成し、第１の半導体チップ２７の第２の電極３０と、第１の半導体チップ２７よりも小さい第２の半導体のチップ３１の電極３２とが第２の導電性バンプ３３により電気的に接続されたＣＯＣ（Ｃｈｉｐ　Ｏｎ　Ｃｈｉｐ）タイプの半導体チップ接続体を組立てた後、第１の半導体チップ２７の第１の電極２８とインナーリード２１の表面の突出部２２を除く領域とを電気的に接続する。このとき、インナーリード２１の厚みと第２の半導体チップ３１の厚みを同一に設定することにより、インナーリード２１の裏面と第２の半導体チップ３１の裏面とが略同一面に形成される。
【００７０】
次に、図９（ａ）に示すように、フレーム枠１５を除き、第１の半導体チップ２７の表面、第２の半導体チップ３１の表面、第１の導電性バンプ２９および第２の導電性バンプ３３とを含む領域を封止樹脂２３により封止する。
【００７１】
次に、図９（ｂ）に示すように、第１の半導体チップ２７の裏面側から回転する研削砥石（図示せず）を機械的に干渉させる、いわゆるバックグラインド加工により、第１の半導体チップ２７の裏面が露出するまで研削する。本実施形態では、さらに第１の半導体チップ２７の裏面側から研削することにより、樹脂封止型半導体装置の薄厚化を実現するものである。そして、図示していないが、封止樹脂２３で封止された樹脂封止体をフレーム枠１５から分離する。
【００７２】
次に、図９（ｃ）に示すように、インナーリード２１の突出部２２の表面に、外部電極２４として半田等からなるボール電極を設けるが、外部電極２４の先端部が第１の半導体チップ３１の裏面より突出するような外部電極のサイズを設定する。そして、インナーリード２１のフレーム枠１５に接続した末端部分を切断し、インナーリード２１の各末端部を封止樹脂２３の側面と略同一面に配列する。この時、インナーリード２１の突出部２２に対向する面に封止シート（図示せず）を密着させて樹脂封止することより、突出部２２の表面に封止樹脂２３が付着することがない。また、封止シートに突出部の表面が食い込むことにより突出部が封止樹脂面から確実に突出するので、突出部における電気的接続性を確保することができる。
【００７３】
以上、本実施形態の樹脂封止型半導体装置の製造方法は、２つの半導体チップがＣＯＣタイプに接続された接続体を搭載するので、高密度で多機能の樹脂封止型半導体装置を実現することができる。
【００７４】
次に、樹脂封止型半導体装置の製造方法の別の実施形態について説明する。
【００７５】
図１０および図１１は、本実施形態の樹脂封止型半導体装置の製造方法の各工程を示した図である。図１０（ｂ）は図１０（ａ）のＧ−Ｇ１箇所における断面図である。
【００７６】
まず、図１０（ａ）および図１０（ｂ）に示すように、前記の実施形態と同様のリードフレームを用意する。
【００７７】
次に、図１０（ｃ）に示すように、第１の半導体チップ２７の第１の電極２８に第１の導電バンプ２９を形成し、第１の導電バンプ２９と、インナーリード２１の表面の突出部２２よりも内側の領域とを電気的に接続する。
【００７８】
次に、図１０（ｄ）に示すように、第１の半導体チップ２７の第２の電極３０または第２の半導体チップ３１の電極３２に第２の導電性バンプ３３を形成し、第２の導電性バンプ３３を介して第１の半導体チップ２７の第２の電極３０と第２の半導体チップ３１の電極３２とを電気的に接続する。
【００７９】
次に、図１１（ａ）に示すように、フレーム枠１５を除き、第１の半導体チップ２７の表面、第２の半導体チップ３１の表面、第１の導電性バンプ２９および第２の導電性バンプ３３とを含む領域を封止樹脂２３により封止する。
【００８０】
次に、図１１（ｂ）に示すように、第１の半導体チップ２７の裏面側から回転する研削砥石（図示せず）を機械的に干渉させる、いわゆるバックグラインド加工により、第１の半導体チップ２７の裏面が露出するまで研削する。本実施形態では、さらに第１の半導体チップ２７の裏面側から研削することにより、樹脂封止型半導体装置の薄厚化を実現するものである。そして、図示していないが、封止樹脂２３で封止された樹脂封止体をフレーム枠１５から分離する。
【００８１】
次に、図１１（ｃ）に示すように、インナーリード２１の突出部２２の表面に、外部電極２４として半田等からなるボール電極を設けるが、外部電極２４の先端部が第１の半導体チップ２７の裏面より突出するような外部電極２４のサイズを設定する。
【００８２】
本実施形態は、先に第１の半導体チップ２７をインナーリード２１に接続し、その後、第２の半導体チップ３１を第１の半導体チップ２７に接続するものである。
【００８３】
以上、本実施形態の樹脂封止型半導体装置の製造方法は、前記の実施形態と同様に、２つの半導体チップがＣＯＣタイプに接続された接続体を搭載するので、高密度で多機能の樹脂封止型半導体装置を実現することができる。
【００８４】
【発明の効果】
本発明のリードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法により、薄型の樹脂封止型半導体装置を実現でき、信号の損失が抑制されて、特に高速信号または高周波信号が動作する半導体チップの機能が十分に発揮され、さらに、複数の樹脂封止型半導体装置を積層することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態の樹脂封止型半導体装置を示す図
【図２】本発明の一実施形態の樹脂封止型半導体装置を示す図
【図３】本発明の一実施形態の樹脂封止型半導体装置を示す図
【図４】本発明の一実施形態の樹脂封止型半導体装置の製造方法の各工程を示す図
【図５】本発明の一実施形態の樹脂封止型半導体装置を示す図
【図６】本発明の一実施形態の樹脂封止型半導体装置の製造方法を示す図
【図７】本発明の一実施形態の樹脂封止型半導体装置を示す断面図
【図８】本発明の一実施形態の樹脂封止型半導体装置の製造方法の各工程を示す図
【図９】本発明の一実施形態の樹脂封止型半導体装置の製造方法の各工程を示す図
【図１０】本発明の一実施形態の樹脂封止型半導体装置の製造方法の各工程を示す図
【図１１】本発明の一実施形態の樹脂封止型半導体装置の製造方法の各工程を示す図
【図１２】従来のリードフレームを示す平面図
【図１３】従来の樹脂封止型半導体装置を示す平面図
【図１４】従来の樹脂封止型半導体装置の製造方法の各工程を示す断面図
【図１５】従来の樹脂封止型半導体装置の製造方法の各工程を示す断面図
【符号の説明】
１　リードフレームの枠部
２　開口領域
３　ダイパッド
４　吊りリード部
５　インナーリード
６　半導体チップ
７　電極
８　金属細線
９　封止樹脂
１０　外部端子
１１　シート材
１２　封止金型
１３　樹脂封止型半導体装置
１４　リードフレーム
１５　フレーム枠
１６　インナーリード
１７　突出部
１８　半導体チップ
１９　電極
２０　導電性バンプ
２１　インナーリード
２２　突出部
２３　封止樹脂
２４　外部電極
２５　第１の樹脂封止型半導体装置
２６　第２の樹脂封止型半導体装置
２７　第１の半導体チップ
２８　第１の電極
２９　第１の導電性バンプ
３０　第２の電極
３１　第２の半導体チップ
３２　電極
３３　第２の導電性バンプ

Claims (13)

  1. フレーム枠と、前記フレーム枠から内側に延在した複数のインナーリードと、前記複数のインナーリード各々の表面に設けられた突出部とからなることを特徴とするリードフレーム。
  2. 突出部の高さはフレーム枠の高さと略同一であることを特徴とする請求項１に記載のリードフレーム。
  3. 複数の突出部の表面は、絶縁性テープによって支持されていることを特徴とする請求項１に記載のリードフレーム。
  4. 半導体チップと、前記半導体チップの電極に形成された導電性バンプと、その表面が前記導電性バンプに接続し、前記半導体チップの周縁よりも外方まで延在する複数のインナーリードと、前記複数のインナーリードの表面において、前記半導体チップの周縁よりも外方に設けられた突出部と、前記半導体チップの表面、前記導電性バンプを封止した封止樹脂と、前記突出部の表面に形成された外部電極とからなり、前記外部電極の先端部は前記半導体チップの裏面よりも突出していることを特徴とする樹脂封止型半導体装置。
  5. インナーリードの裏面は、封止樹脂の外面と略同一面にあることを特徴とする請求項４に記載の樹脂封止型半導体装置。
  6. インナーリードの外方の側面は、封止樹脂の外面と略同一面にあることを特徴とする請求項５に記載の樹脂封止型半導体装置。
  7. 第１の半導体チップと、前記第１の半導体チップの第１の電極に形成された第１の導電性バンプと、その表面が前記第１の導電性バンプに接続し、前記第１の半導体チップの周縁よりも外方まで延在する複数のインナーリードと、前記複数のインナーリードの表面において、前記半導体チップの周縁よりも外方に設けられた突出部と、前記突出部の表面に形成された外部電極と、前記複数のインナーリードの先端部によって囲まれた領域内で、前記第１の半導体チップの第２の電極と第２の導電性バンプによって電気的に接続された第２の半導体チップと、前記第１の半導体チップの表面、前記第２の半導体チップ表面、前記第１の導電性バンプおよび前記第２の導電性バンプを封止した封止樹脂とからなり、前記外部電極の先端部は前記第１の半導体チップの裏面よりも突出していることを特徴とする樹脂封止型半導体装置。
  8. 封止樹脂の外面、前記インナーリードの裏面および第２の半導体チップの裏面は、略同一面にあることを特徴とする請求項７に記載の樹脂封止型半導体装置。
  9. インナーリードの外方の側面は、封止樹脂の外面と略同一面にあることを特徴とする請求項８に記載の樹脂封止型半導体装置。
  10. インナーリードは、その内側の先端部に向かって突出部側に徐々に傾いていることを特徴とする請求項４または請求項７に記載の樹脂封止型半導体装置。
  11. フレーム枠と、前記フレーム枠から内側に延在した複数のインナーリードと、前記複数のインナーリード各々の表面に設けられた突出部とからなるリードフレームを用意する工程と、半導体チップの電極に導電性バンプを形成する工程と、前記インナーリードと前記導電性バンプとを電気的に接続する工程と、前記フレーム枠を除き、前記半導体チップの表面および前記導電性バンプとを含む領域を封止樹脂により封止する封止工程と、前記封止樹脂で封止された樹脂封止体を前記フレーム枠から分離する工程と、前記突出部の表面に、その先端部が前記半導体チップの裏面よりも突出するように、外部電極を接続する工程とからなることを特徴とする樹脂封止型半導体製造装置の製造方法。
  12. フレーム枠と、前記フレーム枠から内側に延在した複数のインナーリードと、前記複数のインナーリード各々の表面に設けられた突出部とからなるリードフレームを用意する工程と、第１の半導体チップの第１の電極に第１の導電性バンプを形成し、前記第１の半導体チップよりも小さい第２の半導体チップの電極に第２の導電性バンプを形成する工程と、前記第１の半導体チップの第２の電極と前記第２の半導体チップの第２の導電性バンプとを電気的に接続する工程と、前記インナーリードと前記第１の導電性バンプとを電気的に接続する工程と、前記フレーム枠を除き、前記第１の半導体チップの表面、前記第２の半導体チップの表面、前記第１の導電性バンプおよび前記第２の導電性バンプを含む領域を封止樹脂により封止する封止工程と、前記封止樹脂で封止された樹脂封止体を前記フレーム枠から分離する工程と、前記突出部の表面に、その先端部が前記第１の半導体チップの裏面よりも突出するように、外部電極を接続する工程とからなることを特徴とする樹脂封止型半導体製造装置の製造方法。
  13. 封止工程の後、第２の半導体チップの裏面とインナーリードの裏面とを同時に研削する工程を設けることを特徴とする請求項１２に記載の樹脂封止型半導体製造装置の製造方法。
JP2002254369A 2002-08-30 2002-08-30 樹脂封止型半導体装置およびその製造方法 Expired - Fee Related JP3801121B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002254369A JP3801121B2 (ja) 2002-08-30 2002-08-30 樹脂封止型半導体装置およびその製造方法
TW92123905A TWI228307B (en) 2002-08-30 2003-08-29 Lead frame, resin-encapsulated semiconductor device, and the method of making the same
CNB031557600A CN100336217C (zh) 2002-08-30 2003-09-01 树脂密封型半导体器件及其制造方法
US11/018,541 US7126209B2 (en) 2002-08-30 2004-12-21 Lead frame, resin-encapsulated semiconductor device, and method of producing the same
US11/522,078 US20070007633A1 (en) 2002-08-30 2006-09-15 Lead frame, resin-encapsulated semiconductor device, and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002254369A JP3801121B2 (ja) 2002-08-30 2002-08-30 樹脂封止型半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2004095818A true JP2004095818A (ja) 2004-03-25
JP3801121B2 JP3801121B2 (ja) 2006-07-26

Family

ID=32060151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002254369A Expired - Fee Related JP3801121B2 (ja) 2002-08-30 2002-08-30 樹脂封止型半導体装置およびその製造方法

Country Status (4)

Country Link
US (2) US7126209B2 (ja)
JP (1) JP3801121B2 (ja)
CN (1) CN100336217C (ja)
TW (1) TWI228307B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006523964A (ja) * 2003-04-18 2006-10-19 フリースケール セミコンダクター インコーポレイテッド 少なくとも部分的にパッケージされた回路デバイスおよびその形成方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3879452B2 (ja) * 2001-07-23 2007-02-14 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
TWI247371B (en) * 2004-02-06 2006-01-11 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
JP3910598B2 (ja) * 2004-03-04 2007-04-25 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
US20070013038A1 (en) * 2005-07-13 2007-01-18 Advanced Semiconductor Engineering, Inc. Semiconductor package having pre-plated leads and method of manufacturing the same
US7888185B2 (en) 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
JP2008235401A (ja) * 2007-03-19 2008-10-02 Spansion Llc 半導体装置及びその製造方法
US8283772B1 (en) 2007-03-30 2012-10-09 Cypress Semiconductor Corporation Flip-flop semiconductor device packaging using bent leadfingers
US7939372B1 (en) 2007-03-30 2011-05-10 Cypress Semiconductor Corporation Semiconductor device packaging using etched leadfingers
US7939371B1 (en) * 2007-03-30 2011-05-10 Cypress Semiconductor Corporation Flip-flop semiconductor device packaging using an interposer
US8729693B2 (en) * 2009-09-23 2014-05-20 Stats Chippac Ltd. Integrated circuit packaging system with a leaded package and method of manufacture thereof
DE102011088197B4 (de) * 2011-12-09 2024-04-11 Continental Automotive Technologies GmbH Elektronische Baugruppe und Verfahren zum Herstellen einer elektronischen Baugruppe mit einem Signalverarbeitungschip

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960005042B1 (ko) * 1992-11-07 1996-04-18 금성일렉트론주식회사 반도체 펙케지
JPH06244231A (ja) * 1993-02-01 1994-09-02 Motorola Inc 気密半導体デバイスおよびその製造方法
JPH07106470A (ja) * 1993-09-29 1995-04-21 Toshiba Corp 半導体装置
JPH08116016A (ja) * 1994-10-15 1996-05-07 Toshiba Corp リードフレーム及び半導体装置
CN1536659A (zh) * 1995-08-02 2004-10-13 松下电器产业株式会社 固体摄象装置及其制造方法
US5710695A (en) * 1995-11-07 1998-01-20 Vlsi Technology, Inc. Leadframe ball grid array package
KR100260997B1 (ko) * 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
JP2000077563A (ja) 1998-08-31 2000-03-14 Sharp Corp 半導体装置およびその製造方法
KR100299384B1 (ko) * 1998-12-16 2001-10-29 박종섭 볼 그리드 어레이 패키지
JP2001077277A (ja) 1999-09-03 2001-03-23 Sony Corp 半導体パッケージおよび半導体パッケージ製造方法
TW454309B (en) 2000-07-17 2001-09-11 Orient Semiconductor Elect Ltd Package structure of CCD image-capturing chip
JP2002057244A (ja) * 2000-08-10 2002-02-22 Hitachi Ltd 半導体装置およびその製造方法
TW473965B (en) * 2000-09-04 2002-01-21 Siliconware Precision Industries Co Ltd Thin type semiconductor device and the manufacturing method thereof
US6337510B1 (en) * 2000-11-17 2002-01-08 Walsin Advanced Electronics Ltd Stackable QFN semiconductor package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006523964A (ja) * 2003-04-18 2006-10-19 フリースケール セミコンダクター インコーポレイテッド 少なくとも部分的にパッケージされた回路デバイスおよびその形成方法
US8072062B2 (en) 2003-04-18 2011-12-06 Freescale Semiconductor, Inc. Circuit device with at least partial packaging and method for forming

Also Published As

Publication number Publication date
TWI228307B (en) 2005-02-21
US20050110121A1 (en) 2005-05-26
TW200405536A (en) 2004-04-01
US7126209B2 (en) 2006-10-24
JP3801121B2 (ja) 2006-07-26
US20070007633A1 (en) 2007-01-11
CN1494142A (zh) 2004-05-05
CN100336217C (zh) 2007-09-05

Similar Documents

Publication Publication Date Title
JP3736516B2 (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP3879452B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2002118207A (ja) 半導体パッケージ及びその製造方法
US20070007633A1 (en) Lead frame, resin-encapsulated semiconductor device, and method of producing the same
JP2006318996A (ja) リードフレームおよび樹脂封止型半導体装置
JPH08306853A (ja) 半導体装置及びその製造方法及びリードフレームの製造方法
KR20090033141A (ko) 리드프레임 어레이를 구비하는 집적회로 패키지 시스템
JP3540793B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPS5992556A (ja) 半導体装置
JP4203925B2 (ja) 樹脂封止型半導体装置
JP2003318360A (ja) 半導体装置およびその製造方法
US20040159929A1 (en) Semiconductor die package having two die paddles
JP2002134439A (ja) 半導体チップの製造方法と樹脂封止型半導体装置およびその製造方法
JP3953746B2 (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP4033780B2 (ja) 半導体装置とその製造方法
JP2001077279A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2003347504A (ja) 半導体装置及びその製造方法
JPH10135401A (ja) 半導体装置
JP2002016210A (ja) 半導体装置
KR100345163B1 (ko) 볼 그리드 어레이 패키지
JP2001291818A (ja) 半導体装置およびその製造方法
JP4212607B2 (ja) 樹脂封止型半導体装置
US8222726B2 (en) Semiconductor device package having a jumper chip and method of fabricating the same
JP2005150648A (ja) 樹脂封止型半導体装置および樹脂封止型半導体装置の製造方法
KR20020065046A (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050621

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060424

R151 Written notification of patent or utility model registration

Ref document number: 3801121

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130512

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130512

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees