TWI588948B - Flat pin type semiconductor device - Google Patents

Flat pin type semiconductor device Download PDF

Info

Publication number
TWI588948B
TWI588948B TW103102116A TW103102116A TWI588948B TW I588948 B TWI588948 B TW I588948B TW 103102116 A TW103102116 A TW 103102116A TW 103102116 A TW103102116 A TW 103102116A TW I588948 B TWI588948 B TW I588948B
Authority
TW
Taiwan
Prior art keywords
island
wire
semiconductor device
insulating resin
flat
Prior art date
Application number
TW103102116A
Other languages
English (en)
Other versions
TW201442161A (zh
Inventor
Tomoyuki Yoshino
Original Assignee
Sii Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sii Semiconductor Corp filed Critical Sii Semiconductor Corp
Publication of TW201442161A publication Critical patent/TW201442161A/zh
Application granted granted Critical
Publication of TWI588948B publication Critical patent/TWI588948B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

扁平引腳類型的半導體裝置
本發明係關於被樹脂封止的半導體裝置。更詳細來說，關於用以從壓模樹脂連接至電路基板的導線及搭載半導體晶片的島露出之構造的半導體裝置。
以攜帶機器為首，各種電子機器推進薄型化．小型化．輕量化。即使於安裝於該等電子機器之半導體封裝中，也被要求薄型．小型。對於讓半導體封裝變薄、變小來說，因為先前之鷗翼類型的半導體封裝無法對應，導線端面為扁平，且半導體封裝的底面與導線底面位於相同面，所謂平封裝比較有效。
平封裝的基本構造，係露出用以從安裝於電路基板之面的封裝的背面與電路基板連接的導線。又，島有從封裝的背面露出者，與未露出者。因為導線底面與封裝底面為平面，焊接安裝至電路基板時，焊錫接觸於導線底面與封裝底面的壓模樹脂。
圖18係揭示先前的半導體封裝。導線1的底面與壓模樹脂6底面及島3底面存在於相同面上。
平封裝的基本構造記載於專利文獻1、2。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本特開2000-299400號公報
[專利文獻2]日本特開2009-060093號公報
然而，在先前的構造中，有安裝於電路基板時被印刷至電路基板上的焊錫與壓模樹脂底面接觸，減低了焊錫熔融時會自動修正半導體封裝的位置偏離的自行對準性的問題。電路基板與半導體封裝的接合校準偏離的話，半導體封裝的導線與電路基板上的焊錫的實效接合面積減少，安裝強度會降低。
本發明係欲解決此種先前的構造具有之問題者，目的為提升電路基板的自行對準性，進而提升焊錫接合力。
為了提升前述課題的自行對準性，將露出於半導體封裝背面的導線，降低至比半導體封裝的壓模樹脂底面更低一段，避免焊錫與壓模樹脂接觸。
又，在無法於導線與壓模樹脂底面設置段差時，則在從半導體封裝底面露出之導線周圍的壓模樹脂，形成凹 部。
進而，在從半導體封裝背面露出島之類型的封裝中，也利用於島露出部周圍的壓模樹脂形成凹部，來更提升自行對準性。
利用於半導體封裝背面放熱板形成凹部，擴大與焊錫的接合面積，可提升半導體封裝與電路基板的焊錫安裝強度。
利用實施本發明，在將半導體封裝安裝於電路基板時自行對準易有成效，可減低半導體封裝的搭載位置偏離所致之安裝不良。尤其，在露出半導體封裝的島之類型者中，利用於放熱板周邊的壓模樹脂形成凹部，自行對準性可更加提升。又，利用也於放熱板形成凹部，增加與焊錫的接合面積，可提升安裝強度。
1‧‧‧導線
2‧‧‧島背面凹部
3‧‧‧島
4‧‧‧半導體晶片
5‧‧‧引線
6‧‧‧壓模樹脂
7‧‧‧壓模樹脂凹部
8‧‧‧下段導線
11‧‧‧導線的外側面
12‧‧‧導線的內側面
[圖1]關於本發明的第一實施例之半導體裝置的剖面圖。
[圖2]關於本發明的第一實施例之半導體裝置的背面圖。
[圖3]關於本發明的第二實施例之半導體裝置的剖面圖。
[圖4]關於本發明的第二實施例之半導體裝置的背面 圖。
[圖5]關於本發明的第三實施例之半導體裝置的剖面圖。
[圖6]關於本發明的第三實施例之半導體裝置的背面圖。
[圖7]關於本發明的第四實施例之半導體裝置的背面圖。
[圖8]關於本發明的第五實施例之半導體裝置的剖面圖。
[圖9]關於本發明的第五實施例之半導體裝置的背面圖。
[圖10]關於本發明的第六實施例之半導體裝置的剖面圖。
[圖11]關於本發明的第七實施例之半導體裝置的剖面圖。
[圖12]關於本發明的第七實施例之半導體裝置的背面圖。
[圖13]關於本發明的第八實施例之半導體裝置的剖面圖。
[圖14]關於本發明的第九實施例之半導體裝置的剖面圖。
[圖15]關於本發明的第十實施例之半導體裝置的背面圖。
[圖16]關於本發明的第十一實施例之半導體裝置的背 面圖。
[圖17]關於本發明的第十二實施例之半導體裝置的背面圖。
[圖18]先前之半導體裝置的剖面圖。
以下，參照圖面，詳細說明本案發明的實施例。
[實施例1]
圖1係關於本發明第一實施例之半導體裝置的剖面圖。於島3上，使用接著劑等來搭載半導體晶片4，半導體晶片4表面的電極與複數導線1係以引線5連接，半導體晶片4與引線5與島3與導線1係被身為絕緣性樹脂的壓模樹脂6封止。導線1與島3相互分離，藉由壓模樹脂6絕緣。在此，位於比島3的底面、導線1的底面和壓模樹脂6的側面更外側之導線1的側面之外側面11，與位於壓模樹脂6的底面之下之導線1的側面之內側面12的下側一部分，係從壓模樹脂6露出。導線1的底面與島3的底面並不是相同面，以導線1的底面比島3的底面往與電路基板的安裝面側更低一段之方式形成段差(stand off)。因此，導線1之內側面的一部分從壓模樹脂露出。
如此利用形成段差，接合印刷至電路基板的焊錫與半導體封裝時，導線1與電路基板接合，但是，島3與島周圍的壓模樹脂會與電路基板相互分離，焊錫不會迂迴至半 導體裝置的導線1以外的區域，可提升自行對準性，增加實效接合面積，提升安裝強度。該段差量為0.01~0.05mm程度比較有效。
圖2係從導線底面側觀看圖1所示之半導體裝置的圖。島3與島周圍的壓模樹脂6為相同面，但是，相對於此，導線1是往圖面上方突出的凸構造。換句話說，島3及壓模樹脂6的底面在圖面下方成為凹構造。
[實施例2]
圖3係關於本發明第二實施例之半導體裝置的剖面圖，扁平引腳類型的實施例。與圖1相同，露出島3之類型的半導體封裝。如圖3所示，於與導線1鄰接之部分的壓模樹脂6，形成凹部7，位於壓模樹脂6的底面下之導線1的側面的內側面之下側一部分露出。島3及島附近之壓模樹脂6的底面係與導線1的底面相同面。利用如此設定，可一邊確保自行對準性，一邊也可確保從島3至電路基板的放熱性。該凹部的段差量為0.01~0.05mm程度比較有效。
圖4係從底面側觀看圖3的半導體封裝。
如圖4所示，沿著導線1的周邊，於壓模樹脂6將凹部7形成「ㄈ字形」，藉此，可對於印刷至電路基板之焊錫的平面性偏離(X方向，Y方向)，發揮自行對準效果。
[實施例3]
圖5係關於本發明第三實施例之半導體裝置的剖面圖，將圖3所示之凹部7擴大至島3為止者。圖6係從背面觀看圖5所示之半導體封裝的圖。壓模樹脂6的凹部7不僅導線1之內側面的周圍，到島3的周圍為止連續地擴大，島3的側面之一部分也從壓模樹脂露出。圖6中在圖的上下，有沿著半導體封裝的上下緣，壓模樹脂6的底面往圖面上方突出之部分，突出部分形成與島3及導線1的底面相同的底面。
[實施例4]
圖7係關於本發明第四實施例之半導體裝置的背面圖，將凹部分別設置於導線1之內側面的周圍與島3的周圍者。圖7所示之半導體封裝對小型化有利。使半導體封裝小型化的話，因為導線1與島3的距離變短，利用在導線與島之間將壓模樹脂殘留成凸狀，可防止電路基版安裝時的焊錫短路。
[實施例5]
圖8係關於本發明第五實施例之半導體裝置的剖面圖，於圖3所示之半導體裝置的島3背面(底面)內部，設置凹部2者。利用如此形成凹部2，因為島3背面的表面積會增加，與焊錫的實效接觸面積也會增加，提升焊錫接合強度。該凹部的段差量為0.01~0.05mm程度比較有效。
圖9係從背面觀看圖8所示之半導體封裝的圖。
[實施例6]
圖10係關於本發明第六實施例之半導體裝置的剖面圖，將圖8所示之壓模樹脂的凹部7擴大至島3為止的類型者。
[實施例7]
圖11係關於本發明第七實施例之半導體裝置的剖面圖，島3未從半導體封裝背面露出的類型者，所以，是於與導線1鄰接之部分的壓模樹脂6形成凹部7的構造。
圖12係圖11所示之半導體裝置的背面圖。
[實施例8]
圖13係關於本發明第八實施例之半導體裝置的剖面圖，折曲預先延伸之外導線的中間部，重疊上段導線與下段導線8，設為兩段導線者。所以，兩段導線成為於外端部中上下接合的構造。利用形成此種構造，於下段導線8的底面與島3的底面，可形成相當於導線厚度的段差(stand off)，可提升自行對準性，增加實效接合面積，提升安裝強度。下段導線的側面全部露出。此時的段差量係以導線的厚度決定，為0.01~0.1mm程度。又，在此，圖示兩段導線的範例，但是，作為重疊三段以上的導線構造亦可。
[實施例9]
圖14係關於本發明第九實施例之半導體裝置的剖面圖，與圖13所示之半導體封裝類似，為不讓島3從壓模樹脂6露出的類型。
[實施例10]
圖15係關於本發明第十實施例之半導體裝置的背面圖，將圖4加以變形者，於導線之間不形成導線周邊的凹部7，僅形成於朝向島的方向。此係對應導線為狹小間距時的構造。
[實施例11]
圖16係關於本發明第十一實施例之半導體裝置的背面圖，相對於圖15所示之實施例，鄰接於島的外周，形成凹部7者。
[實施例12]
圖17係關於本發明第十二實施例之半導體裝置的背面圖，以圖12所示之實施例為基準，在導線之間不形成凹部，僅於朝向被壓模樹脂覆蓋之島的方向，形成凹部7的構造。
1‧‧‧導線
2‧‧‧凹部
3‧‧‧島
4‧‧‧半導體晶片
5‧‧‧引線
6‧‧‧壓模樹脂
7‧‧‧凹部

Claims (12)

  1. 一種扁平引腳類型的半導體裝置，其特徵為：具備：半導體晶片，係被搭載於島；複數導線，係與前述島相互分離所配置，透過引線與前述半導體晶片連接，且具有上面、底面、及側面；及絕緣性樹脂，係封止前述島與前述半導體晶片與前述引線與前述導線；前述絕緣性樹脂，係具備具有上面、底面、及側面，並且形成於連接前述導線之部分的第一凹部；前述第一凹部，係以各前述導線的前述底面、配置於前述絕緣性樹脂之前述側面的外側之各前述導線的外側面、及配置於前述絕緣性樹脂之前述底面下之各前述導線的內側面的下方部分，從前述絕緣性樹脂露出之方式配置。
  2. 如申請專利範圍第1項所記載之扁平引腳類型的半導體裝置，其中，前述第一凹部，係設置於前述導線與前述島對向的區域。
  3. 如申請專利範圍第2項所記載之扁平引腳類型的半導體裝置，其中，前述第一凹部，也設置於鄰接的導線之間。
  4. 如申請專利範圍第3項所記載之扁平引腳類型的 半導體裝置，其中，前述第一凹部，也設置於與前述島的周圍鄰接的絕緣性樹脂。
  5. 如申請專利範圍第4項所記載之扁平引腳類型的半導體裝置，其中，形成於與前述導線鄰接之部分的第一凹部，與設置於與前述島的周圍鄰接之絕緣性樹脂的第一凹部，係藉由連續之凹部所形成。
  6. 如申請專利範圍第4項所記載之扁平引腳類型的半導體裝置，其中，形成於與前述導線鄰接之部分的第一凹部，與設置於與前述島的周圍鄰接之絕緣性樹脂的第一凹部被分離，且相互分離。
  7. 如申請專利範圍第1項所記載之扁平引腳類型的半導體裝置，其中，於從前述絕緣性樹脂露出的前述島背面，設置第二凹部。
  8. 如申請專利範圍第7項所記載之扁平引腳類型的半導體裝置，其中，前述第一凹部或前述第二凹部的深度，係0.01至0.05mm。
  9. 一種扁平引腳類型的半導體裝置，其特徵為：具備：半導體晶片，係被搭載於島； 複數導線，係與前述島相互分離所配置，透過引線與前述半導體晶片連接；及絕緣性樹脂，係封止前述島與前述半導體晶片與前述引線與前述導線，且具備上面、底面、及側面；前述導線，係分別具有從前述絕緣性樹脂露出的底面；前述導線，係被折曲，具有上段導線及重疊於前述上段導線之下的下段導線；前述下段導線，係從前述絕緣性樹脂的前述底面配置於下方；前述下段導線的側面，係從絕緣性樹脂露出；前述下段導線及前述上段導線，係從前述絕緣性樹脂的前述側面往外側突出。
  10. 如申請專利範圍第9項所記載之扁平引腳類型的半導體裝置，其中，前述下段導線被重疊複數段。
  11. 一種扁平引腳類型的半導體裝置，其特徵為：具備：半導體晶片，係被搭載於島；複數導線，係與前述島相互分離所配置，透過引線與前述半導體晶片連接；及絕緣性樹脂，係封止前述島與前述半導體晶片與前述引線與前述導線；前述導線，係具有包圍前述導線的前述底面的側面；前述側面，係比前述島的底面更達下方。
  12. 如申請專利範圍第11項所記載之扁平引腳類型 的半導體裝置，其中，前述側面，係比前述島的底面更達下方0.01至0.05mm。
TW103102116A 2013-02-07 2014-01-21 Flat pin type semiconductor device TWI588948B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013022649A JP6092645B2 (ja) 2013-02-07 2013-02-07 半導体装置

Publications (2)

Publication Number Publication Date
TW201442161A TW201442161A (zh) 2014-11-01
TWI588948B true TWI588948B (zh) 2017-06-21

Family

ID=51258611

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103102116A TWI588948B (zh) 2013-02-07 2014-01-21 Flat pin type semiconductor device

Country Status (5)

Country Link
US (1) US9397026B2 (zh)
JP (1) JP6092645B2 (zh)
KR (1) KR102145167B1 (zh)
CN (1) CN103985675B (zh)
TW (1) TWI588948B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITTO20120854A1 (it) * 2012-09-28 2014-03-29 Stmicroelectronics Malta Ltd Contenitore a montaggio superficiale perfezionato per un dispositivo integrato a semiconduttori, relativo assemblaggio e procedimento di fabbricazione
JP6357371B2 (ja) * 2014-07-09 2018-07-11 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
JP6494465B2 (ja) * 2015-08-03 2019-04-03 エイブリック株式会社 半導体装置の製造方法
JP7484770B2 (ja) * 2021-02-26 2024-05-16 三菱電機株式会社 半導体パッケージ
JP2023036447A (ja) * 2021-09-02 2023-03-14 新電元工業株式会社 リードフレーム一体型基板、半導体装置、リードフレーム一体型基板の製造方法、及び半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886404A (en) * 1996-06-18 1999-03-23 Lg Semicon Co., Ltd. Bottom lead semiconductor package having folded leads
US20030164554A1 (en) * 2001-08-06 2003-09-04 Fee Setho Sing Quad flat no lead (QFN) grid array package, method of making and memory module and computer system including same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4827611A (en) * 1988-03-28 1989-05-09 Control Data Corporation Compliant S-leads for chip carriers
JP2521518B2 (ja) * 1988-06-30 1996-08-07 松下電子工業株式会社 半導体集積回路パッケ―ジ
KR930024126A (ko) * 1992-05-12 1993-12-22 아키라 기타하라 표면실장소자와 그의 반제품
US5286999A (en) * 1992-09-08 1994-02-15 Texas Instruments Incorporated Folded bus bar leadframe
US5604376A (en) * 1994-06-30 1997-02-18 Digital Equipment Corporation Paddleless molded plastic semiconductor chip package
US6211462B1 (en) * 1998-11-05 2001-04-03 Texas Instruments Incorporated Low inductance power package for integrated circuits
JP2000299400A (ja) 1999-04-14 2000-10-24 Sony Corp ノンリード・フラットパッケージ型半導体装置
JP2000332162A (ja) * 1999-05-18 2000-11-30 Dainippon Printing Co Ltd 樹脂封止型半導体装置
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
JP2002026195A (ja) * 2000-07-11 2002-01-25 Fuji Electric Co Ltd 樹脂封止型半導体装置及びその製造方法
JP3660861B2 (ja) * 2000-08-18 2005-06-15 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4669166B2 (ja) * 2000-08-31 2011-04-13 エルピーダメモリ株式会社 半導体装置
JP2002093982A (ja) * 2000-09-13 2002-03-29 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP3709139B2 (ja) * 2001-01-04 2005-10-19 吉川工業株式会社 ノンリード・プラスチック半導体パッケージ構造
JP2004103860A (ja) * 2002-09-10 2004-04-02 Fujitsu Ltd 半導体装置、カメラモジュール及びその製造方法
US7315077B2 (en) * 2003-11-13 2008-01-01 Fairchild Korea Semiconductor, Ltd. Molded leadless package having a partially exposed lead frame pad
US7208818B2 (en) * 2004-07-20 2007-04-24 Alpha And Omega Semiconductor Ltd. Power semiconductor package
KR100673380B1 (ko) * 2004-12-20 2007-01-24 삼성전자주식회사 냉매로가 형성된 반도체 칩과, 그를 이용한 반도체 패키지및 반도체 패키지 냉각 시스템
JP2008270661A (ja) * 2007-04-24 2008-11-06 Mitsui High Tec Inc リードフレームおよびリードフレームの製造方法ならびに半導体装置および半導体装置の製造方法
JP5173654B2 (ja) 2007-08-06 2013-04-03 セイコーインスツル株式会社 半導体装置
JP2009076658A (ja) * 2007-09-20 2009-04-09 Renesas Technology Corp 半導体装置及びその製造方法
US20090091009A1 (en) * 2007-10-03 2009-04-09 Corisis David J Stackable integrated circuit package
WO2011121756A1 (ja) * 2010-03-31 2011-10-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9059151B2 (en) * 2010-07-20 2015-06-16 Stats Chippac Ltd. Integrated circuit packaging system with island terminals and embedded paddle and method of manufacture thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886404A (en) * 1996-06-18 1999-03-23 Lg Semicon Co., Ltd. Bottom lead semiconductor package having folded leads
US20030164554A1 (en) * 2001-08-06 2003-09-04 Fee Setho Sing Quad flat no lead (QFN) grid array package, method of making and memory module and computer system including same

Also Published As

Publication number Publication date
KR102145167B1 (ko) 2020-08-18
JP6092645B2 (ja) 2017-03-08
CN103985675B (zh) 2018-05-01
US20140217602A1 (en) 2014-08-07
US9397026B2 (en) 2016-07-19
JP2014154689A (ja) 2014-08-25
KR20140100904A (ko) 2014-08-18
CN103985675A (zh) 2014-08-13
TW201442161A (zh) 2014-11-01

Similar Documents

Publication Publication Date Title
EP3226292B1 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
US8981552B2 (en) Power converter, semiconductor device, and method for manufacturing power converter
TWI588948B (zh) Flat pin type semiconductor device
US20160293564A1 (en) Semiconductor device
JP5414644B2 (ja) 半導体装置
US9159676B2 (en) Semiconductor module
TW201528450A (zh) 半導體裝置及半導體裝置之製造方法
JP5498604B1 (ja) 固体撮像素子用中空パッケージ
JP2009164240A (ja) 半導体装置
JP2008270301A (ja) 半導体装置
JP6080305B2 (ja) 半導体装置の製造方法、半導体装置及びリードフレーム
WO2014196172A1 (ja) モールドパッケージおよびその製造方法
JP5822468B2 (ja) 半導体装置
US20150069593A1 (en) Semiconductor device and method of manufacturing same
JP2015037103A (ja) 半導体装置及び半導体装置の製造方法
JP5971133B2 (ja) 回路基板
JP2005303107A (ja) リードフレームおよび半導体装置並びにそれらの製造方法
JP2005175512A (ja) 半導体装置
JP2009238804A (ja) 半導体装置
JP2005033043A (ja) リードフレームおよび半導体装置並びにそれらの製造方法
JP2012069743A (ja) 半導体装置及びその製造方法
JP2015005687A (ja) 樹脂パッケージとこの樹脂パッケージを用いた電子機器
JP2008235724A (ja) 半導体装置
JP2010103436A (ja) リードフレーム及び半導体装置
JP2007157826A (ja) 半導体装置およびその製造方法、並びにそのリードフレーム

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees