JP2005251957A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005251957A
JP2005251957A JP2004059975A JP2004059975A JP2005251957A JP 2005251957 A JP2005251957 A JP 2005251957A JP 2004059975 A JP2004059975 A JP 2004059975A JP 2004059975 A JP2004059975 A JP 2004059975A JP 2005251957 A JP2005251957 A JP 2005251957A
Authority
JP
Japan
Prior art keywords
wire
bonding
pad electrode
wires
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004059975A
Other languages
English (en)
Inventor
Setsuya Sato
節哉 佐藤
Shinji Moriyama
伸治 森山
Shigehiro Yuyama
茂浩 湯山
Yoshihiro Kadoma
義浩 門間
Koji Chihei
幸治 知平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Hitachi Information Technology Co Ltd
Hitachi High Tech Fine Systems Corp
Hitachi High Tech Corp
Original Assignee
Renesas Technology Corp
Hitachi High Technologies Corp
Hitachi Hybrid Network Co Ltd
Hitachi High Tech DE Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Hitachi High Technologies Corp, Hitachi Hybrid Network Co Ltd, Hitachi High Tech DE Technology Co Ltd filed Critical Renesas Technology Corp
Priority to JP2004059975A priority Critical patent/JP2005251957A/ja
Publication of JP2005251957A publication Critical patent/JP2005251957A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/49429—Wedge and ball bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

【課題】 入力側ワイヤ部分のインダクタンス低減。
【解決手段】 配線基板と、前記配線基板の上面に形成され所定部がワイヤ接続用のボンディングパッドとなる配線と、前記配線基板の上面に固定され上面にパッド電極を複数有する半導体チップと、第１ボンディングと第２ボンディングの２回のワイヤボンディングによって前記パッド電極と前記ボンディングパッドを電気的に接続する導電性のワイヤとを有する半導体装置であって、前記半導体チップの所定のパッド電極（増幅回路に入力信号が供給される入力パッド電極）には複数本のワイヤが重ねて接続されていることを特徴とする。前記所定のパッド電極に接続される前記複数本のワイヤのうち、第１のワイヤは前記第２ボンディングによって形成された第２接続部を介して前記パッド電極に接続されたワイヤであり、残りの他のワイヤは前記第２接続部に重ねられかつ前記第１ボンディングによって形成された第１接続部を介して前記パッド電極に接続されたワイヤである。
【選択図】 図１

Description

本発明は半導体装置に係わり、特に高周波増幅回路を形成した半導体チップを封止体に封止した半導体装置に適用して有効な技術に関する。
携帯電話機に組み込まれる高周波電力増幅装置（高周波電力増幅モジュール）は、それぞれの通信方式に対応する高周波電力増幅装置が用意されている（例えば、特許文献１）。この特許文献１には、搬送周波数が９００ＭＨｚのＧＳＭ（Global System for Mobile Communication）方式の高周波電力増幅装置と、搬送周波数が１．７５ＧＨｚのＰＣＮ（Personal Communications Network ）方式の高周波電力増幅装置について記載されている。
特開２００１−７６５７号公報
ＧＳＭ方式においては、搬送周波数が、例えば、１．８ＧＨｚあるいは１．９ＧＨｚのものがある。従来、高周波電力増幅装置（高周波電力増幅モジュール、単にモジュールとも呼称する）は、各搬送周波数に対応して別々のものが用意されている。
本発明者は、モジュールを構成するモジュール基板の開発において、一つの基板で違った周波数帯の製品を使い分けることを検討した。周波数帯の違いは、増幅回路を構成する初段トランジスタの制御電極（例えば、ゲート電極）に接続されるワイヤは、現在、直径２５μｍの金線を使用している。前記ワイヤは入力信号が伝送されるものである。搬送周波数が１．８ＧＨｚの場合は、このワイヤでも特性に悪影響はないが、搬送周波数が１．９ＧＨｚ以上となると、インダクタンスが増大し、高速化，高出力等を妨げ、高周波特性が低下する。
図１２は、モジュール基板９０の上面に半導体チップ９１を搭載し、この半導体チップ９１の上面の各電極（パッド電極）９２と、半導体チップ９１の周囲の配線９５の所定箇所を導電性のワイヤ９６で接続した状態を示す模式図である。半導体チップ９１には初段トランジスタや次段トランジスタ等が形成されている。近くに符号ａを付けて示す電極９２が初段トランジスタのゲート電極に連なる電極（パッド電極）９２ａである。そして、このパッド電極９２ａには１本のワイヤ９６ａが接続されている。このワイヤ９６ａは、Ｃ１及びＣ２を付したチップ容量９７のそれぞれ一方の電極９８が接続される配線９５ａに接続されている。
半導体チップ９１における、初段トランジスタのゲート電極に連なるパッド電極９２ａは、１本のワイヤしか接続できない大きさであり、半導体チップ設計上からもそれほど大きくはできない状況にある。例えば、パッド電極９２ａは縦横の長さが９０μｍ、９０μｍとなり、２本以上のワイヤを接続することができない。
本発明の一つの目的は、１本しか接続できない小さいパッド電極に複数本のワイヤを接続できる技術を提供することにある。
本発明の一つの目的は、周波数帯が異なる高周波電力増幅装置の製造において、モジュール基板の共用を可能にできる技術を提供することにある。
本発明の一つの目的は、周波数帯がより高い製品であっても、周波数帯がこれより低い製品で使用するモジュール基板を使用でき、かつ周波数帯がより高い製品でのワイヤのインダクタンス低減が達成でき、高周波特性が優れる高周波電力増幅装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）本発明の半導体装置は、配線基板（モジュール基板）と、前記配線基板の上面に形成され所定部がワイヤ接続用のボンディングパッドとなる配線と、前記配線基板の上面に固定され上面にパッド電極を複数有する半導体チップと、第１ボンディングと第２ボンディングの２回のワイヤボンディングによって前記パッド電極と前記ボンディングパッドを電気的に接続する導電性のワイヤとを有する半導体装置であって、前記半導体チップの所定のパッド電極には複数本のワイヤが重ねて接続されていることを特徴とする。
前記所定のパッド電極に接続される前記複数本のワイヤのうち、第１のワイヤは前記第２ボンディングによって形成された第２接続部を介して前記パッド電極に接続されたワイヤであり、残りの他のワイヤは前記第２接続部に重ねられかつ前記第１ボンディングによって形成された第１接続部を介して前記パッド電極に接続されたワイヤであり、かつ前記他のワイヤは前記所定のパッド電極に接続される前に前記所定のパッド電極に接続された各ワイヤの前記第１接続部上に重ねて接続されている。前記複数本のワイヤが接続される前記各ボンディングパッドは前記配線を介して接続されている。前記半導体チップは増幅回路が形成され、前記所定のパッド電極は前記増幅回路に入力信号が供給される入力パッド電極である。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
前記（１）の手段によれば、（ａ）半導体チップの所定のパッド電極には複数本のワイヤが重ねて接続され、かつ前記複数本のワイヤが接続される前記各ボンディングパッドは前記配線を介して接続されている。また、前記所定のパッド電極は増幅回路に入力信号が供給される入力パッド電極である。従って、複数本のワイヤによって構成される電流路のインダクタンスが低減されるため、高周波特性が向上する。この結果、ワイヤのインダクタンスに問題がない場合には、１本のワイヤとし、前記電流路のインダクタンスを小さくする場合にはワイヤを重ねて接続して複数本のワイヤで前記電流路を形成することができ、配線基板（モジュール基板）の共用化が可能になり、製品コストの低減が図れる。
（ｂ）ワイヤは第１ボンディングと第２ボンディングの２回のワイヤボンディングによってパッド電極とボンディングパッドを接続する。この際、所定のパッド電極に接続される前記複数本のワイヤのうち、第１のワイヤは第２ボンディングによって形成された第２接続部を介して前記パッド電極に接続され、残りの他のワイヤは前記第２接続部に重ねられかつ第１ボンディングによって形成された第１接続部を介して前記パッド電極に接続され、かつ前記他のワイヤは前記所定のパッド電極に接続される前に前記所定のパッド電極に接続された各ワイヤの前記第１接続部上に重ねて接続されている。この結果、前記所定のパッド電極に接続される全体のワイヤの接続部分の接続面積は、例えば、２本離して接続する場合よりも遥かに小さい面積となり、ワイヤを１本接続するために用意されるパッド電極で充分となる。この結果、ワイヤを１本とする製品及びワイヤを複数本とする製品の製造において、モジュール基板の共用が可能になる。
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図１乃至図８は本発明の実施例１である半導体装置に係わる図である。本実施例１では、搬送周波数が１．９ＧＨｚとなるＧＳＭ（Global System for Mobile Communication）方式の携帯電話機の送信用高周波電力増幅装置の製造に本発明を適用した例について説明する。
半導体装置１は高周波電力増幅装置１であり、図５に示すように、配線基板（モジュール基板）２と、この配線基板２の上面を覆う絶縁性樹脂で形成される封止体３とからなり、外観的には偏平な矩形体（立方体）構造になっている。配線基板２と封止体３によってパッケージ４が形成されている。
また、高周波電力増幅装置（高周波電力増幅モジュール）１の下面（底面）には、図６に示すように外部電極端子５が複数設けられている。外部電極端子５は、入力端子Ｐin、出力端子Ｐout 、電源電位端子Ｖdd、制御端子Ｖapc 、基準電位（ＧＮＤ）端子等を構成する。濃い黒い部分で囲まれる５個の外部電極端子５はＧＮＤ端子である。
このような高周波電力増幅装置１の等価回路は、図７のようになっている。この等価回路で示される増幅回路は、複数のトランジスタを順次縦列接続した３段構成になっている。各トランジスタは増幅段を構成する。トランジスタＱ１は第１増幅段（初段増幅器）となり、トランジスタＱ２は第２増幅段（次段増幅器）となり、トランジスタＱ３，Ｑ４は第３増幅段（最終増幅器：出力段）となっている。最終増幅段では出力を増大させるため並列に二つのトランジスタＱ３，Ｑ４を接続する電力合成構成になっている。トランジスタは、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect-Transistor ）が使用されている。
この増幅回路においては、各トランジスタの入出力信号を制御するために各部に入力整合回路、出力整合回路、段間整合回路、バイアス回路が設けられ、さらにはノイズフィルター等の回路が設けられている。これらの回路はコンデンサ（Ｃ１〜Ｃ１３），バイパスコンデンサ（ＣＢ１，ＣＢ２），抵抗（Ｒ１〜Ｒ５），インダクタＬによって形成されている。なお、回路図で示す細い長方形部分はマイクロストリップラインを示す。
本実施例では２個の半導体チップが使用される。一つの半導体チップ（チップ１）には、トランジスタＱ１，Ｑ２及び抵抗Ｒ１〜Ｒ４がモノリシックに形成されている（図７の回路図参照）。チップ１においては、少なくともａ〜ｆで示す電極（パッド電極）を有し、これらパッド電極に接続されるワイヤを介して配線基板２の上面に設けられた配線のボンディングパッドに電気的に接続されるようになる。他の半導体チップ（チップ２）には、トランジスタＱ３，Ｑ４及び抵抗Ｒ５がモノリシックに形成されている（図７参照）。図７で示すａで示すパッド電極がトランジスタＱ１のゲート電極に繋がるパッド電極である。そして、後述するが、本実施例では、このパッド電極に接続するワイヤを複数本としてインダクタンスの低減を図ることに特徴がある。
図８はチップ１を構成する半導体チップ１０が搭載された配線基板２の一部を示す模式図である。半導体チップ１０の上面にはワイヤを接続するための電極（パッド電極）１１が複数設けられている。図８において、ａなる符号を近接表示したパッド電極１１ａが、前述の回路図で示すａなるパッド電極である。
図８に示すように、配線基板２の上面には、配線１７が所定のパターンに形成されている。この配線１７は各所（所定部）にワイヤを接続するためのボンディングパッド１７ａ、チップ部品を搭載するための電極接続部１７ｂ、半導体チップ１０を固定するためのチップ固定部１７ｃ（図１参照）を有している。また、図示はしないが、配線は配線基板２を貫通して設けられるスルーホールに充填される導体を有している。この導体は配線基板２の下面に設けられる各外部電極端子５や、配線基板２の中層の配線に電気的に接続されている。
ボンディングパッド１７ａは四角形状に形成して特定することもあるが、ワイヤを接続するに充分な配線幅を有する配線の場合は特にボンディングパッド領域を特定しない場合もある。図８もボンディングパッドを四角形状に特定したパターン、単に太くかつ長くした特定しないパターンが含まれる。
半導体チップ１０の各パッド電極１１は、図８に示すように、所定の配線１７（含むボンディングパッド１７ａ）に導電性のワイヤ１９で電気的に接続され、図７に示す回路を構成している。
本実施例１では、１．９ＧＨｚのＧＳＭ方式の高周波電力増幅装置１であることから、入力信号が供給されるワイヤ部分のインダクタンスが小さくなるように構成されている。半導体チップ１０の前記入力信号が供給されるパッド電極１１は、図８ではａを付したパッド電極１１ａであり、これは前述のように図７の回路図のチップ１の電極（端子）ａに相当する。
図７において、入力端子Ｐinに入力された入力信号はコンデンサＣ１及びマイクロストリップラインを通ってチップ１の電極（端子）ａに入り、トランジスタＱ１のゲート電極（制御電極）に供給される。図８には二つのチップコンデンサ１５が配線基板２に搭載されている。チップコンデンサ１５の両端の電極１５ａが図示しない半田を介して電極接続部１７ｂに固定されている。チップコンデンサ１５は、図７の回路図で示すコンデンサ（容量）Ｃ１，Ｃ２である。従って、両コンデンサＣ１，Ｃ２の一方の電極１５ａが接続される配線１７に連なるボンディングパッド１７ａと、パッド電極１１ａが２本のワイヤ１９ａ，１９ｂで接続される。この２本のワイヤ１９ａ，１９ｂのパッド電極１１ａとの接続部分は、図１及び図２に示すように重ね接続である。
図１及び図２は２本のワイヤ１９ａ，１９ｂの接続状態を示す模式図であり、図１はワイヤ１９ａ，１９ｂの接続状態を示す模式的断面図であり、図２はその平面図である。図１に示すように、配線基板２の上面には配線１７が所定のパターンに形成されている。配線１７は前述のように、ボンディングパッド１７ａ，電極接続部１７ｂ及びチップ固定部１７ｃ等を有する構造になっている。また、ボンディングパッド１７ａ及びチップ固定部１７ｃ等所定部分を除いて、配線基板２の上面は絶縁膜２０で覆われている。
半導体チップ１０はチップ固定部１７ｃ上に導電性の接合材２１を介して電気的に接続されている。半導体チップ１０の上面も絶縁膜２２によって選択的に覆われている。また、パッド電極１１ａを含むパッド電極１１はこの絶縁膜２２から露出している。このような構造において、半導体チップ１０のパッド電極１１と配線１７のボンディングパッド１７ａは導電性のワイヤ１９によって電気的に接続される。
本実施例１では、ネイルヘッドボンディングによってワイヤボンディングがなされる。ネイルヘッドボンディングでは、キャピラリと呼称される筒状のボンディングツールでワイヤを保持する。ワイヤボンディングに先立って、キャピラリの下端から突出するワイヤの先端部分を加熱して溶かし、球状部を形成する。つぎに、キャピラリを第１ボンディング部上に移動させた後、降下させてワイヤの先端の球状部を押し潰して第１のボンディング部にワイヤを接続する。
つぎに、キャピラリの先端から順次ワイヤを解き出しながら第２のボンディング部上にキャピラリを移動し、再びキャピラリを降下させて第２のボンディング部にワイヤを押し潰して接続する。つぎに、キャピラリを上昇させるが、この上昇時ワイヤを引っ張って接続近傍で破断させて１回のワイヤボンディングを終了する。前記ボンディング時には所定の加熱，振動等を加えてボンディングを良好とする。
図３は第１ボンディングの状態を示す模式的断面図である。即ち、筒状のキャピラリ２５内に金線からなるワイヤ１９を保持し、キャピラリ２５の下端に突出したワイヤの先端の球状部を押し潰して第１ボンディング部２７にネイルヘッド状の第１接続部２６を形成する。図４は第２ボンディングの状態を示す模式的断面図である。即ち、第２ボンディング部２８に対して、ワイヤ１９を保持したキャピラリ２５を降下させ、ワイヤ１９を押し潰して第２ボンディング部２８に接続する。この接続によって薄くかつ平坦となる第２接続部２９が形成されることになる。第２接続部２９は薄くかつ平坦な接続部であることから、この第２接続部２９上に第１ボンディングを行うことが可能になる。
本実施例１においては、トランジスタＱ１のゲート電極に連なる電極（パッド電極）１１ａとボンディングパッド１７ａは２本のワイヤ１９ａ，１９ｂで接続される。即ち、最初にワイヤボンディングされる第１のワイヤ（ワイヤ１９ａ）は、図２及び図１に示すように、配線１７のボンディングパッド１７ａ上に第１接続部２６が形成され、半導体チップ１０のパッド電極１１ａ上に第２接続部２９が形成されるようにワイヤボンディングを行う。この際、ボンディングパッド１７ａは複数本のワイヤが接続できる面積を有しているが、１本目及び２本目のワイヤ１９ａ，１９ｂの長さをできるだけ短くできるように、最初にワイヤボンディングを行う第１のワイヤ（ワイヤ１９ａ）の第１ボンディング位置を選択する必要がある。
２回目のワイヤボンディングによる２本目のワイヤ１９ｂは、図２及び図１に示すように、半導体チップ１０のパッド電極１１ａ上に第１ボンディングを行う。パッド電極１１ａ上には既にワイヤ１９ａの第２接続部２９が形成されているが、第２接続部２９は薄く平坦であることから、この第２接続部２９をも含む領域に第１ボンディングを支障なく行うことができ、パッド電極１１ａ上に第１接続部２６を形成することができる。２本目のワイヤ１９ｂの第２ボンディングは配線１７のボンディングパッド１７ａ上に行われ、第２接続部２９が形成される。図２において示す矢印はワイヤの引き回し方向を示すものである。
このように、半導体チップ１０のパッド電極１１ａがワイヤを１本しか接続することができないサイズであっても、ワイヤの重ね打ち（重ね接続）によって２本のワイヤを接続することができる。ここで、重ね打ちする２本のワイヤも１本だけのワイヤと同じ材質で同じ太さのものとしてもよく、また異なっていてもよい。
本実施例１によれば、図１２に示す１本のワイヤによる接続のものと比較すると、パッド電極１１ａと入力端子に連なるボンディングパッド１７ａとの間を接続するワイヤ１９ａ，１９ｂのインダクタンスは大幅に低減されることになる。１本だけのワイヤによる接続と同じワイヤを使用した場合は、インダクタンスは半分になる。従って、搬送周波数が１．８ＧＨｚ以下の製品（高周波電力増幅装置）に対しては、図１２に示すように、１本のワイヤ９６ａで接続し、搬送周波数が１．９ＧＨｚとなる製品（高周波電力増幅装置１）に対しては、図８に示すように、２本のワイヤ１９ａ，１９ｂで接続する。本実施例によれば、配線基板２の共用化が可能になり、製品コストの低減が可能になる。
本実施例１の一つのパッド電極に２本のワイヤを重ね打ちするワイヤボンディング方法は本発明の特徴の一つである。
本実施例１によれば以下の効果を有する。
（１）半導体チップ１０の所定のパッド電極１１ａには２本のワイヤ１９ａ，１９ｂが重ねて接続され、かつ２本のワイヤ１９ａ，１９ｂが接続される各ボンディングパッド１７ａは配線１７を介して接続されている。また、所定のパッド電極１１ａは増幅回路に入力信号が供給される入力パッド電極である。従って、２本のワイヤによって構成される電流路のインダクタンスが低減されるため、高周波特性（増幅率）が向上する。
（２）上記（１）より、本実施例によれば、ワイヤのインダクタンスに問題がない場合には、１本のワイヤとし、前記電流路のインダクタンスを小さくする場合にはワイヤを重ねて接続して２本のワイヤで前記電流路を形成することができ、配線基板（モジュール基板）の共用化が可能になり製品コストの低減が図れる。
（３）ワイヤ１９ａ，１９ｂは第１ボンディングと第２ボンディングの２回のワイヤボンディングによってパッド電極１１ａとボンディングパッド１７ａを接続する。この際、所定のパッド電極１１ａに接続される２本のワイヤ１９ａ，１９ｂのうち、第１のワイヤ１９ａは第２ボンディングによって形成された第２接続部２９を介してパッド電極１１ａに接続され、残りの第２のワイヤ１９ｂは前記第２接続部２９に重ねられかつ第１ボンディングによって形成された第１接続部２６を介してパッド電極１１ａに接続されている。この結果、所定のパッド電極１１ａに接続される全体のワイヤの接続部分の接続面積は、２本離して接続する場合よりも遥かに小さい面積となり、ワイヤを１本接続するために用意されるパッド電極で充分となる。従って、半導体チップのパッド電極の数を増大させたり、パッド電極を大きくする必要もなく、搬送周波数が変わっても半導体チップを変更する必要がなくなり、高周波電力増幅装置のコストの低減も可能になる。
図９及び図１０は本発明の実施例２である半導体装置に係わる図であり、図９はワイヤ接続状態を示す模式図、図１０は図９の説明で使用するキャピラリの先端部分を示す模式的断面図である。
本実施例２ではパッド電極１１に５本のワイヤ１９を本発明のワイヤボンディング方法で接続する説明図である。図９は、パッド電極１１の上面に既に第１のワイヤが接続され、図示しない第２接続部２９が存在しているものと仮定し、この第２接続部上に４本のワイヤ１９を９０°ずつずらして重ね打ちした状態を示す模式図である。従って、パッド電極１１上には第１接続部２６とこれに連なるワイヤ１９が４本示されることになる。
本実施例２では、図１０に示すキャピラリ２５によってワイヤボンディングを行う。金線からなるワイヤ１９の第２ボンディングの圧着部（第２接続部２９）の最大値は、キャピラリ２５の先端の外形寸法（直径Ｔ）となると考えられる。連続してワイヤを打つ（接続）場合、この圧着部に隣のワイヤが重なった場合、ワイヤ圧着不具合、あるいはワイヤ切断不具合の問題があるため、重ならない範囲で最小の大きさはキャピラリ直径の１／２となる。この場合、（Ｔ／２）√２の半径の円が最小範囲となる。従って、（Ｔ／２）√２の半径の円よりも小さい第２接続部２９を形成するようにワイヤボンディングを行えばよい。
本実施例２によれば、所定のパッド電極１１に接続される複数本のワイヤのうち、第１のワイヤは第２ボンディングによって形成された第２接続部を介して前記パッド電極に接続され（図示せず）、残りの他のワイヤ（４本のワイヤ）は前記第２接続部に重ねられかつ第１ボンディングによって形成された第１接続部を介して前記パッド電極に接続され、かつ前記他のワイヤは前記所定のパッド電極に接続される前に前記所定のパッド電極に接続された各ワイヤの前記第１接続部上に重ねて接続されている。この結果、前記所定のパッド電極に接続される全体のワイヤの接続部分の接続面積は、例えば、２本離してあるいは３本を三角形状の各頂点に位置するようにずらして接続する場合よりも遥かに小さい面積となり、ワイヤを１本接続するために用意されるパッド電極で略充分となる。この結果、ワイヤを１本とする製品及びワイヤを複数本とする製品の製造において、モジュール基板の共用が可能になる。
図１１は本発明の実施例３である半導体装置におけるワイヤ接続状態を示す模式図である。本実施例３では、配線基板２の上面に固定された半導体チップ４０，４１の各パッド電極４２，４３を第１のワイヤ４４で接続するとともに、第１のワイヤ４４の第２接続部２９が形成されたパッド電極４３上に第２のワイヤ４５の第１接続部２６を形成するワイヤボンディングが行われている。第２のワイヤ４５は配線基板２の上面のボンディングパッド１７ａに第２接続部２９を重ねるようにして接続されている。即ち、パッド電極４２とパッド電極４３間が第１のワイヤ４４で接続され、その後パッド電極４３とボンディングパッド１７ａ間が第２のワイヤ４５で接続されるものである。
このように、本発明のワイヤボンディング方法によれば、パッド電極１１と配線１７のボンディングパッド１７ａとをワイヤ１９で接続した半導体チップ４１のパッド電極１１と、隣接して配置される半導体チップ４０のパッド電極１１とをワイヤ１９で接続することができる。この結果、本実施例３によれば、パッド電極数の低減（チップシュリンク化）及びモジュールの高密度実装なる効果を有することになる。
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明の実施例１である半導体装置の一部を示す模式的断面図である。 図１の模式的平面図である。 ネイルヘッドワイヤボンディングにおける第１ボンディング状態を示す模式的断面図である。 ネイルヘッドワイヤボンディングにおける第２ボンディング状態を示す模式的断面図である。 本実施例１の半導体装置の模式的斜視図である。 本実施例１の半導体装置の底面を示す模式的底面図である。 本実施例１の半導体装置の等価回路図である。 本実施例１の半導体装置において、半導体チップに形成された増幅回路の入力パッド電極に２本のワイヤを重ね接続した状態を示す模式図である。 本発明の実施例２である半導体装置におけるワイヤ接続状態を示す模式図である。 図９の説明で使用するキャピラリの先端部分を示す模式的断面図である。 本発明の実施例３である半導体装置におけるワイヤ接続状態を示す模式図である。 半導体チップに形成された増幅回路の入力パッド電極に１本のワイヤを接続した状態を示す模式図である。
符号の説明
１…半導体装置（高周波電力増幅装置）、２…配線基板（モジュール基板）、３…封止体、４…パッケージ、５…外部電極端子、１０…半導体チップ、１１…電極（パッド電極）、１１ａ…パッド電極、１５…チップコンデンサ、１５ａ…電極、１７…配線、１７ａ…ボンディングパッド、１７ｂ…電極接続部、１７ｃ…チップ固定部、１９，１９ａ，１９ｂ…ワイヤ、２０…絶縁膜、２１…接合材、２２…絶縁膜、２５…キャピラリ、２６…第１接続部、２７…第１ボンディング部、２８…第２ボンディング部、２９…第２接続部、４０，４１…半導体チップ、４２，４３…パッド電極、４４…第１のワイヤ、４５…第２のワイヤ、９０…モジュール基板、９１…半導体チップ、９２，９２ａ…電極（パッド電極）、９５，９５ａ…配線、９６，９６ａ…ワイヤ、９７…チップ容量、９８…電極。


Claims (5)

  1. 配線基板と、
    前記配線基板の上面に形成され所定部がワイヤ接続用のボンディングパッドとなる配線と、
    前記配線基板の上面に固定され上面にパッド電極を複数有する半導体チップと、
    第１ボンディングと第２ボンディングの２回のワイヤボンディングによって前記パッド電極と前記ボンディングパッドを電気的に接続する導電性のワイヤとを有する半導体装置であって、
    前記半導体チップの所定のパッド電極には複数本のワイヤが重ねて接続されていることを特徴とする半導体装置。
  2. 前記所定のパッド電極に接続される前記複数本のワイヤのうち、第１のワイヤは前記第２ボンディングによって形成された第２接続部を介して前記パッド電極に接続されたワイヤであり、残りの他のワイヤは前記第２接続部に重ねられかつ前記第１ボンディングによって形成された第１接続部を介して前記パッド電極に接続されたワイヤであることを特徴とする請求項１に記載の半導体装置。
  3. 前記所定のパッド電極に接続される前記複数本のワイヤのうち、第１のワイヤは前記第２ボンディングによって形成された第２接続部を介して前記パッド電極に接続されたワイヤであり、残りの他のワイヤは前記第２接続部に重ねられかつ前記第１ボンディングによって形成された第１接続部を介して前記パッド電極に接続されたワイヤであり、かつ前記他のワイヤは前記所定のパッド電極に接続される前に前記所定のパッド電極に接続された各ワイヤの前記第１接続部上に重ねて接続されていることを特徴とする請求項１に記載の半導体装置。
  4. 前記複数本のワイヤが接続される前記各ボンディングパッドは前記配線を介して接続されていることを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置。
  5. 前記半導体チップは増幅回路が形成され、前記所定のパッド電極は前記増幅回路に入力信号が供給される入力パッド電極であることを特徴とする請求項１乃至請求項４のいずれか１項に記載の半導体装置。
JP2004059975A 2004-03-04 2004-03-04 半導体装置 Pending JP2005251957A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004059975A JP2005251957A (ja) 2004-03-04 2004-03-04 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004059975A JP2005251957A (ja) 2004-03-04 2004-03-04 半導体装置

Publications (1)

Publication Number Publication Date
JP2005251957A true JP2005251957A (ja) 2005-09-15

Family

ID=35032158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004059975A Pending JP2005251957A (ja) 2004-03-04 2004-03-04 半導体装置

Country Status (1)

Country Link
JP (1) JP2005251957A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8008785B2 (en) 2009-12-22 2011-08-30 Tessera Research Llc Microelectronic assembly with joined bond elements having lowered inductance
WO2012082177A1 (en) * 2010-12-17 2012-06-21 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8338963B2 (en) 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
CN103327737A (zh) * 2012-03-22 2013-09-25 鸿富锦精密工业（深圳）有限公司 芯片组装结构及芯片组装方法
CN103378046A (zh) * 2012-04-26 2013-10-30 鸿富锦精密工业（深圳）有限公司 芯片组装结构及芯片组装方法
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8941999B2 (en) 2010-10-19 2015-01-27 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
CN105637621A (zh) * 2014-09-23 2016-06-01 华为技术有限公司 射频功率组件及射频信号收发设备

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011087485A3 (en) * 2009-12-22 2012-01-26 Tessera, Inc Microelectronic assembly with joined bond elements having lowered inductance
US8410618B2 (en) 2009-12-22 2013-04-02 Tessera, Inc. Microelectronic assembly with joined bond elements having lowered inductance
US8816514B2 (en) 2009-12-22 2014-08-26 Tessera, Inc. Microelectronic assembly with joined bond elements having lowered inductance
US8008785B2 (en) 2009-12-22 2011-08-30 Tessera Research Llc Microelectronic assembly with joined bond elements having lowered inductance
US9312239B2 (en) 2010-10-19 2016-04-12 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US8941999B2 (en) 2010-10-19 2015-01-27 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US8787032B2 (en) 2010-12-17 2014-07-22 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts
WO2012082177A1 (en) * 2010-12-17 2012-06-21 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts
US9461015B2 (en) 2010-12-17 2016-10-04 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US10622289B2 (en) 2011-04-21 2020-04-14 Tessera, Inc. Stacked chip-on-board module with edge connector
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US9640515B2 (en) 2011-04-21 2017-05-02 Tessera, Inc. Multiple die stacking for two or more die
US8436458B2 (en) 2011-04-21 2013-05-07 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US9437579B2 (en) 2011-04-21 2016-09-06 Tessera, Inc. Multiple die face-down stacking for two or more die
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US9093291B2 (en) 2011-04-21 2015-07-28 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US9281266B2 (en) 2011-04-21 2016-03-08 Tessera, Inc. Stacked chip-on-board module with edge connector
US9281295B2 (en) 2011-04-21 2016-03-08 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US9806017B2 (en) 2011-04-21 2017-10-31 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US9312244B2 (en) 2011-04-21 2016-04-12 Tessera, Inc. Multiple die stacking for two or more die
US8338963B2 (en) 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
US9735093B2 (en) 2011-04-21 2017-08-15 Tessera, Inc. Stacked chip-on-board module with edge connector
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
CN103327737A (zh) * 2012-03-22 2013-09-25 鸿富锦精密工业（深圳）有限公司 芯片组装结构及芯片组装方法
CN103378046A (zh) * 2012-04-26 2013-10-30 鸿富锦精密工业（深圳）有限公司 芯片组装结构及芯片组装方法
US9293444B2 (en) 2013-10-25 2016-03-22 Invensas Corporation Co-support for XFD packaging
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
CN105637621A (zh) * 2014-09-23 2016-06-01 华为技术有限公司 射频功率组件及射频信号收发设备
US10347596B2 (en) 2014-09-23 2019-07-09 Huawei Technologies Co., Ltd. Radio frequency power component and radio frequency signal transceiving device

Similar Documents

Publication Publication Date Title
US7323770B2 (en) Hybrid integrated circuit device, and method for fabricating the same, and electronic device
US6949835B2 (en) Semiconductor device
JP4209773B2 (ja) 半導体装置及びその製造方法並びに無線通信装置
US8410618B2 (en) Microelectronic assembly with joined bond elements having lowered inductance
JP2005251957A (ja) 半導体装置
JP2003297961A (ja) 半導体装置
US20050035448A1 (en) Chip package structure
JP2007516588A (ja) 最適化された多用途アセンブリ
US7250673B2 (en) Signal isolation in a package substrate
US20060076673A1 (en) Power amplifier module
US6661101B2 (en) Semiconductor device
JP2009278051A (ja) 半導体パッケージ
JP2004296719A (ja) 半導体装置
JP2005223473A (ja) 高周波電力増幅モジュール、半導体集積回路装置、およびその製造方法
JP2001352000A (ja) インターポーザを使用した高周波用半導体装置
JP2007324499A (ja) 高周波用半導体装置
JPH0927507A (ja) 半導体装置
JP2006049602A (ja) 半導体装置およびその製造方法
JP2006332096A (ja) 半導体装置
US20200274503A1 (en) High-frequency front-end circuit
JP2006024744A (ja) 半導体装置および半導体装置の製造方法
JP2006100331A (ja) 半導体モジュール
JP4153898B2 (ja) 高周波電力増幅器モジュール
JP2005051062A (ja) 半導体装置
JP2000068329A (ja) 半導体集積装置