CN103327737A - 芯片组装结构及芯片组装方法 - Google Patents

芯片组装结构及芯片组装方法 Download PDF

Info

Publication number
CN103327737A
CN103327737A CN2012100778288A CN201210077828A CN103327737A CN 103327737 A CN103327737 A CN 103327737A CN 2012100778288 A CN2012100778288 A CN 2012100778288A CN 201210077828 A CN201210077828 A CN 201210077828A CN 103327737 A CN103327737 A CN 103327737A
Authority
CN
China
Prior art keywords
weld pad
soldered ball
chip
circuit board
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100778288A
Other languages
English (en)
Other versions
CN103327737B (zh
Inventor
吴开文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Scienbizip Consulting Shenzhen Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN201210077828.8A priority Critical patent/CN103327737B/zh
Publication of CN103327737A publication Critical patent/CN103327737A/zh
Application granted granted Critical
Publication of CN103327737B publication Critical patent/CN103327737B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/49425—Wedge bonds
    • H01L2224/49426—Wedge bonds on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

一种芯片组装结构，包括电路板、设置于所述电路板上的芯片以及电性连接所述电路板以及所述芯片的焊线。所述电路板上设置有多个第一焊垫，所述芯片上设置有多个对应于所述第一焊垫的第二焊垫。所述每一个第一焊垫上形成有两个第一焊球，所述每一个第二焊垫上形成有一个第二焊球。所述第一焊垫上的两个第一焊球分别藉由一条焊线连接对应所述第二焊垫上的第二焊球。本发明还涉及一种芯片组装方法。

Description

芯片组装结构及芯片组装方法
技术领域
本发明涉及一种芯片组装结构及芯片组装方法。
背景技术
为实现特定功能，芯片的引脚需要电连接至电路板的特定连接点。现有技术中一般采用打线方式将所述芯片的引脚与电路板的连接点相连，当打线结构有高频信号通过时，该打线结构会产生较强电感，该电感会严重影响电路特性，使得电路阻抗难以匹配，同时使得信号损失增加。
另外，随着技术的发展，芯片的尺寸逾来逾小，相应地，芯片上的引脚尺寸也逾来逾小，引脚尺寸的减小必然造成打线难度增加。
发明内容
有鉴于此，有必要提供一种能够降低电感并且容易组装的芯片组装结构以及芯片组装方法。
一种芯片组装结构，包括电路板、设置于所述电路板上的芯片以及电性连接所述电路板以及所述芯片的焊线。所述电路板上设置有多个第一焊垫，所述芯片上设置有多个对应于所述第一焊垫的第二焊垫。所述每一个第一焊垫上形成有两个第一焊球，所述每一个第二焊垫上形成有一个第二焊球。所述第一焊垫上的两个第一焊球分别藉由一条焊线连接对应所述第二焊垫上的第二焊球。
一种芯片组装方法，包括如下步骤：
提供一个电路板，所述电路板表面上设置有多个第一焊垫；
提供一个芯片，所述芯片上设置有多个对应于所述第一焊垫的第二焊垫；
将所述芯片固定于所述电路板表面；
在所述芯片的一个第二焊垫上形成一个第二焊球；
在所述电路板上对应形成所述第二焊球的第二焊垫的一个第一焊垫上形成一个第一焊球；
提供一个焊线，将所述焊线一端固定于所述第一焊球上，另一端固定于所述第二焊球上；
在所述电路板上对应形成所述第二焊球的第二焊垫的第一焊垫形成另一个第一焊球；
提供另一个焊线，将所述焊线一端固定于所述第一焊球上，另一端固定于所述第二焊球上。
相对于现有技术，所述芯片组装结构以及所述芯片组装方法，由于采用两条焊线连接所述电路板上的第一焊垫以及所述芯片上对应的第二焊垫，并且所述两条焊线之间构成并联关系，因此可以使得所述第一焊垫以及第二焊垫之间连接线路电感降低，改善电路特性。同时，所述第二焊垫上以一个第二焊球连接两条焊线，可以降低打线制作的难度，提升打线制程的效率。
附图说明
图1是本发明第一实施方式的芯片组装结构的示意图。
图2是本发明第二实施方式的芯片组装结构的示意图。
图3是本发明芯片组装方法的流程图。
主要元件符号说明
芯片组装结构 100，200
电路板 10，10’
承载面 11，11’
第一焊垫 12，12’
第一焊球 13，13’
芯片 20，20’
第二焊垫 21，21’
第二焊球 22，22’
焊线 30，30’
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合附图对本发明作一具体介绍。
请参阅图1，本发明第一实施方式的芯片组装结构100包括电路板10、设置于所述电路板10上的芯片20以及电连接所述芯片20以及所述电路板10的焊线30。
所述电路板10包括一个用于承载所述芯片20的承载面11。所述承载面11上设置有多个第一焊垫12，所述第一焊垫12与所述电路板10上的电路接线端（图未示）相连，每一个所述第一焊垫12上形成有两个第一焊球13。
所述芯片20固定设置于所述电路板10的承载面11上。所述芯片20表面设置有多个对应于所述第一焊垫12的第二焊垫21 。每一个所述第二焊垫21上形成有一个第二焊球22。本实施方式中，所述第二焊球22以及所述两个第一焊球13之间大致呈三角形排布。
所述焊线30用于将所述第一焊垫12与对应的第二焊垫21电连接。其中，所述第一焊垫12与对应的第二焊垫21之间均由两条焊线30连接，所述两条焊线30形成并联关系。所述第一焊垫12上的每一个第一焊球13分别固定连接所述一条焊线30的一端，对应的第二焊垫21上的焊接连接所述焊线30的另一端。本实施方式中，连接所述第一焊垫12以及对应的第二焊垫21的两条焊线30沿大致平行于所述承载面11方向排布。
所述第一焊球13、所述第二焊球22以及所述焊线30均由高导电率的金属材料构成，本实施方式中，所述第一焊球13、所述第二焊球22以及所述焊线30均由金（Au）构成。
所述芯片组装结构100采用两条焊线30连接所述电路板上的第一焊垫12以及芯片上对应的第二焊垫21，并且所述两条焊线30之间构成并联关系，因此可以使得所述第一焊垫12以及第二焊垫21之间连接线路电感降低，改善电路特性。同时，所述第二焊垫21上以一个第二焊球22连接两条焊线30，可以降低打线制作的难度，提升打线制程的效率。
请参阅图2，为本发明第二实施方式的芯片组装结构200的示意图。相较于第一实施方式，本实施方式中，所述电路板10’上每一个第一焊垫12’上的两个第一焊球13’与所述芯片20’上对应第二焊垫21’的第二焊球22’大致沿一直线方向排布，连接所述第一焊垫12’以及对应的第二焊垫21’的两条焊线30’沿大致垂直于所述承载面11’的方向排布，如此，可以有效避免所述焊线30’与相邻的第一焊垫12’及对应第二焊垫21’之间的焊线30’接触而短路。
上述实施方式的芯片组装结构100（200）仅揭示出一个设置于所述电路板10（10’）上的芯片20（20’）以及所述芯片20（20’）的组装结构，当然，所述电路板10（10’）还可以设置有其他芯片，所述芯片各自或者相互配合实现特性的功能。
请参阅图3，本发明的芯片组装方法包括如下步骤：
提供一个电路板，所述电路板包括一个承载面，所述承载面上设置有多个第一焊垫，所述第一焊垫与所述分别电路板的电路接线端相连；
提供一个芯片，所述芯片上设置有多个第二焊垫，所述第二焊垫分别与所述芯片的引脚相连，所述第一焊垫与所述第二焊垫一一对应；
将所述芯片固定于所述电路板的承载面上；
在所述芯片的一个第二焊垫上形成一个第二焊球，较佳地，所述焊球的大小能够覆盖所述第二焊垫；
在所述电路板上对应形成所述第二焊球的第二焊垫的一个第一焊垫上形成一个第一焊球；
提供一个焊线，将所述焊线一端固定于所述第一焊球上，另一端固定于所述第二焊球上；
在所述电路板上对应形成所述第二焊球的第二焊垫的第一焊垫形成另一个第一焊球，本步骤中，所述另一个第一焊球与之前形成的第一焊球以及所述第二焊球之间可以呈三角形排布或者一条直线排布；
提供另一个焊线，将所述焊线一端固定于所述第一焊球上，另一端固定于所述第二焊球上，对应前一步骤所述第一焊球以及所述第二焊球之间的排布情形，所述另一个焊线以及前一焊线可以沿大致平行或者垂直于所述电路板的承载面方向排布。
以上所述仅详细描述了所述芯片其中一个第二焊垫与所述电路板的对应第一焊垫的连接方法，可以理解，其它第二焊垫与对应的第一焊垫可以采用相同方法实现连接，此处不再一一赘述。
采用所述芯片组装方法组装完成的芯片组装结构，由于采用两条焊线连接所述电路板上的第一焊垫以及所述芯片上对应的第二焊垫，并且所述两条焊线之间构成并联关系，因此可以使得所述第一焊垫以及第二焊垫的间连接线路电感降低，改善电路特性。同时，所述第二焊垫上以一个第二焊球连接两条焊线，可以降低打线制作的难度，提升打线制程的效率。
另外，本领域技术人员还可在本发明精神内做其它变化，当然，这些依据本发明精神所做的变化，都应包含在本发明所要求保护的范围之内。

Claims (9)

1.一种芯片组装结构，包括电路板、设置于所述电路板上的芯片以及电性连接所述电路板以及所述芯片的焊线，所述电路板上设置有多个第一焊垫，所述芯片上设置有多个对应于所述第一焊垫的第二焊垫，其特征在于：每一个所述第一焊垫上形成有两个第一焊球，每一个所述第二焊垫上形成有一个第二焊球，所述第一焊垫上的两个第一焊球分别藉由一条焊线连接对应所述第二焊垫上的第二焊球。
2.如权利要求1所述的芯片组装结构，其特征在于：所述电路板包括一个承载面，所述第一焊垫以及所述芯片设置于所述承载面上。
3.如权利要求2所述的芯片组装结构，其特征在于：每一个所述第二焊球与对应的两个第一焊球之间呈三角形排布。
4.如权利要求3所述的芯片组装结构，其特征在于：连接所述第一焊垫以及对应的第二焊垫的两条焊线沿平行于所述承载面方向排布。
5.如权利要求2所述的芯片组装结构，其特征在于：每一个所述第二焊球与对应的两个第一焊球之间呈直线排布。
6.如权利要求5所述的芯片组装结构，其特征在于：连接所述第一焊垫以及对应的第二焊垫的两条焊线沿垂直于所述承载面方向排布。
7.如权利要求1所述的芯片组装结构，其特征在于：所述第一焊球、所述第二焊球以及所述焊线的材料为金。
8.一种芯片组装方法，包括如下步骤：
提供一个电路板，所述电路板表面上设置有多个第一焊垫；
提供一个芯片，所述芯片上设置有多个对应于所述第一焊垫的第二焊垫；
将所述芯片固定于所述电路板表面；
在所述芯片的一个第二焊垫上形成一个第二焊球；
在所述电路板上对应形成所述第二焊球的第二焊垫的一个第一焊垫上形成一个第一焊球；
提供一个焊线，将所述焊线一端固定于所述第一焊球上，另一端固定于所述第二焊球上；
在所述电路板上对应形成所述第二焊球的第二焊垫的第一焊垫形成另一个第一焊球；
提供另一个焊线，将所述焊线一端固定于所述第一焊球上，另一端固定于所述第二焊球上。
9.如权利要求8所述的芯片组装方法，其特征在于：所述另一个第一焊球与之前形成的第一焊球以及所述第二焊球之间呈三角形排布或者一条直线排布。
CN201210077828.8A 2012-03-22 2012-03-22 芯片组装结构及芯片组装方法 Expired - Fee Related CN103327737B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210077828.8A CN103327737B (zh) 2012-03-22 2012-03-22 芯片组装结构及芯片组装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210077828.8A CN103327737B (zh) 2012-03-22 2012-03-22 芯片组装结构及芯片组装方法

Publications (2)

Publication Number Publication Date
CN103327737A true CN103327737A (zh) 2013-09-25
CN103327737B CN103327737B (zh) 2018-01-30

Family

ID=49196177

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210077828.8A Expired - Fee Related CN103327737B (zh) 2012-03-22 2012-03-22 芯片组装结构及芯片组装方法

Country Status (1)

Country Link
CN (1) CN103327737B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107808829A (zh) * 2017-10-24 2018-03-16 南京矽邦半导体有限公司 一种针对微小焊盘芯片二次焊线方法
CN114900953A (zh) * 2022-04-19 2022-08-12 微智医疗器械有限公司 多个电子元件与电路板的连接方法、组件及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328079A (en) * 1993-03-19 1994-07-12 National Semiconductor Corporation Method of and arrangement for bond wire connecting together certain integrated circuit components
TW200524499A (en) * 2004-01-02 2005-07-16 Lite On Semiconductor Corp Wire-bonding technology of COB
JP2005251957A (ja) * 2004-03-04 2005-09-15 Renesas Technology Corp 半導体装置
CN101015118A (zh) * 2004-09-21 2007-08-08 株式会社村田制作所 高频振荡电路和收发装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328079A (en) * 1993-03-19 1994-07-12 National Semiconductor Corporation Method of and arrangement for bond wire connecting together certain integrated circuit components
TW200524499A (en) * 2004-01-02 2005-07-16 Lite On Semiconductor Corp Wire-bonding technology of COB
JP2005251957A (ja) * 2004-03-04 2005-09-15 Renesas Technology Corp 半導体装置
CN101015118A (zh) * 2004-09-21 2007-08-08 株式会社村田制作所 高频振荡电路和收发装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107808829A (zh) * 2017-10-24 2018-03-16 南京矽邦半导体有限公司 一种针对微小焊盘芯片二次焊线方法
CN114900953A (zh) * 2022-04-19 2022-08-12 微智医疗器械有限公司 多个电子元件与电路板的连接方法、组件及电子设备

Also Published As

Publication number Publication date
CN103327737B (zh) 2018-01-30

Similar Documents

Publication Publication Date Title
US20060208359A1 (en) Double density method for wirebond interconnect
CN103117355B (zh) 贴片式二极管器件结构
KR20150089609A (ko) 전력반도체 모듈
CN201340853Y (zh) 一种sop/msop/tssop的引线框结构
CN103327737A (zh) 芯片组装结构及芯片组装方法
CN103337486B (zh) 半导体封装构造及其制造方法
TWI528516B (zh) 晶片組裝結構及晶片組裝方法
CN204792795U (zh) 终端设备
CN103378046A (zh) 芯片组装结构及芯片组装方法
TWI528510B (zh) 晶片組裝結構及晶片組裝方法
CN103378043A (zh) 芯片组装结构及芯片组装方法
CN103633050A (zh) 芯片、芯片封装结构及芯片焊接的方法
CN108110459B (zh) 一种大功率ipm模块端子连接结构
CN102412241B (zh) 半导体芯片封装件及其制造方法
CN203038916U (zh) To220封装引线框架
US8084847B2 (en) Prefabricated lead frame and bonding method using the same
CN102637611A (zh) 一种aap功率模块的制造方法
CN103474413A (zh) 防分层和水汽进入的大功率集成电路引线框架
CN203589005U (zh) 内凹式焊点封装
CN210723009U (zh) 带有转接板的qfn结构
CN104022379A (zh) 电连接器
CN202918107U (zh) 一种电机和一种电机三相引出线和接线端子组合件
CN101582398B (zh) 球凸块焊接带状导线互连
CN216250714U (zh) 一种垂直堆叠多颗粒封装的to-247
CN206022351U (zh) 一种大功率集成器件封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170515

Address after: Guangdong province Shenzhen city Longhua District Dragon Road No. 83 wing group building 11 floor

Applicant after: SCIENBIZIP CONSULTING (SHEN ZHEN) CO., LTD.

Address before: 518109 Guangdong city of Shenzhen province Baoan District Longhua Town Industrial Zone tabulaeformis tenth East Ring Road No. 2 two

Applicant before: Hongfujin Precise Industry (Shenzhen) Co., Ltd.

Applicant before: Hon Hai Precision Industry Co., Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180130

Termination date: 20180322

CF01 Termination of patent right due to non-payment of annual fee