CN206022351U - 一种大功率集成器件封装结构 - Google Patents
一种大功率集成器件封装结构 Download PDFInfo
- Publication number
- CN206022351U CN206022351U CN201620976810.5U CN201620976810U CN206022351U CN 206022351 U CN206022351 U CN 206022351U CN 201620976810 U CN201620976810 U CN 201620976810U CN 206022351 U CN206022351 U CN 206022351U
- Authority
- CN
- China
- Prior art keywords
- pad
- integrated device
- power integrated
- encapsulating structure
- gusset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型公开了电子元器件领域内的一种大功率集成器件封装结构，包括第一焊盘、第二焊盘以及第三焊盘，第一焊盘、第二焊盘分别经铜丝与第三焊盘相连，第三焊盘上固定安装有芯片，第一焊盘与第二焊盘经筋板连接在一起，筋板被塑封体封装在其内部，本实用新型提高了成品器件的浪涌承受能力，使大功率集成器件的失效率大大降低，可用于手机电路板中。
Description
技术领域
本实用新型涉及一种电子芯片，特别涉及一种集成器件封装结构。
背景技术
随着当今手机市场体积不断缩小、厚度不断变薄、功能不断增加，用于手机上的各类元器件的研发都朝着集成化、功能大的方向发展，需要依赖先进的设计技术、材料技术，特别是Mems技术等来实现这一系列的目标。
设计技术、材料技术，特别是Mems技术的发展使贴片元器件及模块的研发提高到了一个新的水平，利用微电子机械加工技术将微米级的敏感元件、信号处理器、数据处理装置集成在同一芯片上已逐渐成为芯片设计的主流发展技术，同一芯片上集成的功能越来越多，功率越来越大，大功率芯片需要封装后装配在手机内部的线路板中，实现声电传播、抗静电、快速充电等等功能。
这种背景下，就要求将多功能的大功率芯片，通过合理的封装材料、封装工艺将芯片封装成成品，实现芯片本身所具备的各项功能。如何将大功率的芯片封装成尺寸小，同时厚度薄的外形的成品，是摆在半导体元器件后道封装厂家的一个难题。
现有一款DFN封装的大功率集成器件，装配于手机内部抗浪涌保护的线路中，外形是DFN2*2-3L的封装，即外形尺寸为2*2mm，厚度为0.6mm，外部具有3个PAD（焊盘）
现行各厂家采取的封装结构包括第一焊盘、第二焊盘以及第三焊盘，所述第一焊盘、第二焊盘分别经铜丝与第三焊盘相连，大功率芯片焊在第三焊盘上，铜丝分别将大功率芯片表面与第一焊盘和第二焊盘连接起来；上述结构经过塑封工序后，形成成品，外露3个焊盘，分别是第一焊盘、第二焊盘以及第三焊盘。此外露的焊盘将焊接在手机抗浪涌保护线路板上，实现其功能。其不足之处在于，由于第一焊盘、第二焊盘的面积较小，焊接线路板的过程中，如果有一个焊盘焊接在线路板上的焊接面积不完全（偏焊），势必会影响这侧的电流通过量，遇有浪涌冲击时，器件就会烧毁。只要有一根焊丝的焊点有虚焊，这侧焊盘上通过的电流量就会有影响，一侧电流通不过，整个器件就会失效。用这种封装结构封装的产品进入市场使用后，频繁出现烧毁失效现象。
实用新型内容
本实用新型的目的是提供一种大功率集成器件封装结构，提高成品器件的浪涌承受能力，降低其失效率。
本实用新型的目的是这样实现的：一种大功率集成器件封装结构，包括第一焊盘、第二焊盘以及第三焊盘，所述第一焊盘、第二焊盘分别经铜丝与第三焊盘相连，第三焊盘上固定安装有芯片，所述第一焊盘与第二焊盘经筋板连接在一起，所述筋板被塑封体封装在其内部。
与现有技术相比，本实用新型通过在第一焊盘与第二焊盘之间设置筋板将两者连接起来，使得流过芯片和焊丝的电流通道由树干型变为环形，从而大大提高成品器件的浪涌承受能力，使大功率集成器件的失效率大大降低。本实用新型可用于手机电路板中。
作为本实用新型的进一步限定，所述第一焊盘、第二焊盘、第三焊盘以及筋板均采用铜材制成，且表面镀银处理。保证信号传输的稳定性，并增强本实用新型的抗氧化能力。
为了提高信号传输的稳定性，所述第一焊盘、第二焊盘各经三根铜丝与第三焊盘相连。
附图说明
图1为本实用新型结构示意图。
其中，1第一焊盘，2第二焊盘，3第三焊盘，4塑封体，5铜丝，6芯片。
具体实施方式
如图1所示的一种大功率集成器件封装结构，包括第一焊盘1、第二焊盘2以及第三焊盘3，第一焊盘1、第二焊盘2分别经三根铜丝5与第三焊盘3相连，第三焊盘3上固定安装有芯片6，第一焊盘1与第二焊盘2经筋板连接在一起，筋板被塑封体4封装在其内部，第一焊盘1、第二焊盘2、第三焊盘3以及筋板均采用铜材制成，且表面镀银处理。
本实用新型并不局限于上述实施例，在本实用新型公开的技术方案的基础上，本领域的技术人员根据所公开的技术内容，不需要创造性的劳动就可以对其中的一些技术特征作出一些替换和变形，这些替换和变形均在本实用新型的保护范围内。
Claims (3)
1.一种大功率集成器件封装结构，包括第一焊盘、第二焊盘以及第三焊盘，所述第一焊盘、第二焊盘分别经铜丝与第三焊盘相连，第三焊盘上固定安装有芯片，其特征在于，所述第一焊盘与第二焊盘经筋板连接在一起，所述筋板被塑封体封装在其内部。
2.根据权利要求1所述的一种大功率集成器件封装结构，其特征在于，所述第一焊盘、第二焊盘、第三焊盘以及筋板均采用铜材制成，且表面镀银处理。
3.根据权利要求1或2所述的一种大功率集成器件封装结构，其特征在于，所述第一焊盘、第二焊盘各经三根铜丝与第三焊盘相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620976810.5U CN206022351U (zh) | 2016-08-30 | 2016-08-30 | 一种大功率集成器件封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620976810.5U CN206022351U (zh) | 2016-08-30 | 2016-08-30 | 一种大功率集成器件封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206022351U true CN206022351U (zh) | 2017-03-15 |
Family
ID=58253138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620976810.5U Active CN206022351U (zh) | 2016-08-30 | 2016-08-30 | 一种大功率集成器件封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206022351U (zh) |
-
2016
- 2016-08-30 CN CN201620976810.5U patent/CN206022351U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3813775B2 (ja) | マルチチップモジュール | |
| CN206282838U (zh) | 无源器件与有源器件的集成封装结构 | |
| CN104409437B (zh) | 双面bump芯片包封后重布线的封装结构及其制作方法 | |
| CN102263094A (zh) | 非互联型多芯片封装二极管 | |
| CN104486907A (zh) | 高频ipd模块三维集成晶圆级封装结构及封装方法 | |
| CN206022351U (zh) | 一种大功率集成器件封装结构 | |
| CN103337486B (zh) | 半导体封装构造及其制造方法 | |
| CN105140205A (zh) | 一种双面散热的半导体叠层封装结构 | |
| CN216849903U (zh) | 一种双面散热的dsop封装结构 | |
| CN104167403B (zh) | 多脚封装的引线框架 | |
| CN104241209A (zh) | 一种室外用电源专用功率模块 | |
| CN211507626U (zh) | 一种p系列的微型双通道静电防护芯片封装结构 | |
| CN104538368A (zh) | 一种基于二次塑封技术的三维堆叠封装结构及其制备方法 | |
| CN208045491U (zh) | 一种用于车载电子设备的瞬态抑制二极管器件 | |
| CN206806338U (zh) | 薄型化双芯片的叠接封装结构 | |
| CN207818566U (zh) | 预塑封导线框架条 | |
| CN202259258U (zh) | 8引脚高密度集成电路封装结构 | |
| CN202167480U (zh) | 一种qfn封装框架结构 | |
| CN203085519U (zh) | 一种芯片引线框架 | |
| CN204375740U (zh) | 高密度集成电路封装结构 | |
| CN105097747A (zh) | 智能卡芯片封装结构及封装方法 | |
| CN104952857A (zh) | 一种无载体的半导体叠层封装结构 | |
| CN204303801U (zh) | 双面bump芯片包封后重布线的封装结构 | |
| CN103730441A (zh) | 引线框架以及使用该引线框架的半导体器件的封装方法 | |
| CN103327737A (zh) | 芯片组装结构及芯片组装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |