CN104486907A - 高频ipd模块三维集成晶圆级封装结构及封装方法 - Google Patents

高频ipd模块三维集成晶圆级封装结构及封装方法 Download PDF

Info

Publication number
CN104486907A
CN104486907A CN201410751394.4A CN201410751394A CN104486907A CN 104486907 A CN104486907 A CN 104486907A CN 201410751394 A CN201410751394 A CN 201410751394A CN 104486907 A CN104486907 A CN 104486907A
Authority
CN
China
Prior art keywords
ipd
wafer
frequency
high resistivity
packaging body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410751394.4A
Other languages
English (en)
Other versions
CN104486907B (zh
Inventor
孙鹏
何洪文
徐健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201410751394.4A priority Critical patent/CN104486907B/zh
Publication of CN104486907A publication Critical patent/CN104486907A/zh
Application granted granted Critical
Publication of CN104486907B publication Critical patent/CN104486907B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明涉及一种高频IPD模块三维集成晶圆级封装结构及封装方法，包括PCB系统板，其特征是：在所述PCB系统板上堆叠低频IPD封装体，在低频IPD封装体上堆叠射频IPD封装体；所述PCB系统板通过焊球与低频IPD封装体的正面连接，低频IPD封装体通过焊球实现与外界的电学连接；所述低频IPD封装体通过第一金属焊垫和第二金属焊垫与射频IPD封装体连接。本发明将射频IPD模块功能进行分割，将IPD芯片分割为低频电路和射频电路两部分，并采用基于高电阻硅材料的晶圆级平面加工、TSV三维集成晶圆工艺，实现三维结构的射频IPD模块封装，减少射频IPD模块对于PCB系统板上信号线路的干扰。同时，占用PCB系统板的面积也相应减小，有利于实现器件和系统小型化。

Description

高频IPD模块三维集成晶圆级封装结构及封装方法
技术领域
本发明涉及一种高频IPD模块三维集成晶圆级封装结构及封装方法，属于IPD器件技术领域。
背景技术
经过近十年的发展，IPD（集成无源器件）目前在市场上获得越来越普遍的认同。推动IPD发展的动力主要来自移动通讯产品，以常用的双频手机为例，整机中约有近100~300个元器件，而无源器件在手机元器件中占95%的数量，及总体PCB面积的70%；有鉴于此，制造商对于IPD（集成无源器件）的需求将继续增长，因为采用集成方案，仍是持续缩小尺寸、增加功能的屈指可数的方法之一。前几年大多数IPD类元件主要集中在基带应用中，近年来应用领域不断扩大，尤其在射频领域增长较快，目前许多应用都可以做成薄膜IPD类元件。
但传统应用的射频IPD器件产生的辐射较容易被耦合到PCB系统板的信号路径上，产生射频噪声，对PCB系统板上的电路发生干扰，影响手机的音频、视频的通话质量。
为解决射频IPD芯片和PCB系统板之间信号干扰问题的一个有效途径就是在PCB系统板内设置地线包围信号线（简称，包地），然而，包地会导致布线量增加，使原本有限的PCB布线区域变得更加拥挤，制造工艺复杂，提高成本。另外，包地地线也会增大信号的分布电容，使传输线阻抗增大，信号沿变缓；包地产生的寄生电学效应也是该方案主要的负面影响。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种高频IPD模块三维集成晶圆级封装结构及封装方法，减少射频IPD模块对PCB系统板上信号线路的干扰，同时，能够减小PCB系统板的面积。
按照本发明提供的技术方案，所述高频IPD模块三维集成晶圆级封装结构，包括PCB系统板，其特征是：在所述PCB系统板上堆叠低频IPD封装体，在低频IPD封装体上堆叠射频IPD封装体；所述低频IPD封装体包括第一高阻硅晶圆，在第一高阻硅晶圆的正面设置低频IPD电路，在第一高阻硅晶圆的正面和低频IPD电路表面覆盖第一钝化层，在第一高阻硅晶圆的背面刻蚀形成第一TSV孔，在第一TSV孔中填充第一导电材料，在第一高阻硅晶圆的背面设置第一金属焊垫，第一金属焊垫连接第一导电材料；所述射频IPD封装体包括第二高阻硅晶圆，在第二高阻硅晶圆的正面设置射频IPD电路，在第二高阻硅晶圆的正面和射频IPD电路表面覆盖起保护作用的第二钝化层，在第二高阻硅晶圆的背面刻蚀形成第二TSV孔，在第二TSV孔中填充第二导电材料，在第二高阻硅晶圆的背面设置第二金属焊垫，第二金属焊垫连接第二导电材料；所述PCB系统板通过焊球与低频IPD封装体的正面连接，低频IPD封装体通过第一金属焊垫和第二金属焊垫与射频IPD封装体连接。
所述第一金属焊垫和第二金属焊垫之间通过互联介质材料连接。
所述高频IPD模块三维集成晶圆级封装方法，其特征是，包括以下步骤：
（1）低频IPD封装体的制作：
在第一高阻硅晶圆的正面加工低频IPD电路，在第一高阻硅晶圆和低频IPD电路表面覆盖第一钝化层；对第一高阻硅晶圆的背面进行减薄，并从背面做硅刻蚀，刻蚀至低频IPD电路，形成第一TSV孔；在第一TSV孔中填充第一导电材料，在第一高阻硅晶圆背面制作第一金属焊垫；
（2）射频IPD封装体的制作：
在第二高阻硅晶圆的正面加工射频IPD电路，在第二高阻硅晶圆和射频IPD电路表面覆盖第二钝化层；对第二高阻硅晶圆的背面进行减薄，并从背面做硅刻蚀，刻蚀至射频IPD电路，形成第二TSV孔；在第二TSV孔中填充第二导电材料，在第一高阻硅晶圆背面制作第二金属焊垫；
（3）射频IPD封装体和低频IPD封装体的晶圆级堆叠：
第一步，将射频IPD封装体和低频IPD封装体通过第一金属焊垫和第二金属焊垫实现互联；
第二步，在低频IPD封装体的正面将电源、信号线导出，并通过焊球实现于外界的电学连接；
第三步，将低频IPD封装体通过焊球焊接到PCB系统板上。
本发明将射频IPD模块功能进行分割，将IPD芯片分割为低频电路和射频电路两部分，并采用基于高电阻硅材料的晶圆级平面加工、TSV三维集成晶圆工艺，实现三维结构的射频IPD模块封装，减少射频IPD模块对于PCB系统板上信号线路的干扰。除此之外，采用三维堆叠的器件结构，射频IPD模块也面积也大幅缩小，占用PCB系统板的面积也相应减小，有利于实现器件和系统小型化。
附图说明
图1～图13为所述高频IPD模块三维集成晶圆级封装结构的制造过程的示意图。
图1为在第一高阻硅晶圆上加工低频IPD电路的示意图。
图2为得到第一钝化层的示意图。
图3为得到第一TSV孔的示意图。
图4为得到第一导电材料的示意图。
图5为得到第一金属焊垫的示意图。
图6为在第二高阻硅晶圆上加工射频IPD电路的示意图。
图7为得到第二钝化层的示意图。
图8为得到第二TSV孔的示意图。
图9为得到第二导电材料的示意图。
图10为得到第二金属焊垫的示意图。
图11为低频IPD封装体和射频IPD封装体实现互联的示意图。
图12为得到焊球的示意图。
图13为本发明所述高频IPD模块三维集成晶圆级封装结构的示意图。
图中序号：PCB系统板1、低频IPD封装体2、射频IPD封装体3、第一高阻硅晶圆4、第一TSV孔5、第一导电材料6、低频IPD电路7、第一钝化层8、第一金属焊垫9、第二高阻硅晶圆10、射频IPD电路11、第二钝化层12、第二TSV孔13、第二导电材料14、第二金属焊垫15、焊球16、互联介质材料17。
具体实施方式
下面结合具体附图对本发明作进一步说明。
如图13所示：本发明所述高频IPD模块三维集成晶圆级封装结构包括PCB系统板1，PCB系统板1上堆叠低频IPD封装体2，在低频IPD封装体2上堆叠射频IPD封装体3；
所述低频IPD封装体2包括第一高阻硅晶圆4，在第一高阻硅晶圆4的正面设置低频IPD电路7，在第一高阻硅晶圆4的正面和低频IPD电路7表面覆盖起保护作用的第一钝化层8，在第一高阻硅晶圆4的背面刻蚀形成第一TSV孔5，在第一TSV孔5中填充第一导电材料6，在第一高阻硅晶圆4的背面设置第一金属焊垫9，第一金属焊垫9连接第一导电材料6；
所述射频IPD封装体3包括第二高阻硅晶圆10，在第二高阻硅晶圆10的正面设置射频IPD电路11，在第二高阻硅晶圆10的正面和射频IPD电路11表面覆盖起保护作用的第二钝化层12，在第二高阻硅晶圆10的背面刻蚀形成第二TSV孔13，在第二TSV孔13中填充第二导电材料14，在第二高阻硅晶圆10的背面设置第二金属焊垫15，第二金属焊垫15连接第二导电材料14；
所述PCB系统板1通过焊球16与低频IPD封装体2的正面连接，低频IPD封装体2通过焊球16实现与外界的电学连接；所述低频IPD封装体2通过第一金属焊垫9和第二金属焊垫15与射频IPD封装体3连接，第一金属焊垫9和第二金属焊垫15之间通过互联介质材料17连接。
所述高频IPD模块三维集成晶圆级封装方法，包括以下步骤：
（1）低频IPD封装体的制作：
第一步，如图1所示，在第一高阻硅晶圆4的正面利用平面工艺加工低频IPD电路7；
第二步，如图2所示，在第一高阻硅晶圆4和低频IPD电路7的表面进行钝化层处理，得到覆盖于第一高阻硅晶圆4和低频IPD电路7表面的第一钝化层8，起保护作用；
第三步，如图3所示，对第一高阻硅晶圆4的背面进行减薄，并从背面做硅刻蚀，刻蚀至低频IPD电路7为止，形成第一TSV孔5；
第四步，如图4所示，在第一TSV孔5中填充第一导电材料6，可采用溅射、电镀等手段实现导电连接；
第五步，如图5所示，在第一高阻硅晶圆4背面制作第一金属焊垫9，为后续晶圆之间的堆叠做准备；
（2）射频IPD封装体的制作：
第一步，如图6所示，在第二高阻硅晶圆10上利用平面工艺加工射频IPD电路11；
第二步，如图7所示，在第二高阻硅晶圆10和射频IPD电路11表面进行钝化层处理，得到覆盖于第二高阻硅晶圆10和射频IPD电路11表面的第二钝化层12，起保护作用；
第三步，如图8所示，对第二高阻硅晶圆10的背面进行减薄，并从背面做硅刻蚀，刻蚀至射频IPD电路11为止，形成第二TSV孔13；
第四步，如图9所示，在第二TSV孔13中填充第二导电材料14，可采用溅射、电镀等手段实现导电连接；
第五步，如图10所示，在第一高阻硅晶圆10背面制作第二金属焊垫15，为后续堆叠做准备；
（3）射频IPD封装体和低频IPD封装体的晶圆级堆叠：
第一步，如图11所示，将射频IPD封装体3和低频IPD封装体2通过第一金属焊垫9和第二金属焊垫15实现互联，第一金属焊垫9和第二金属焊垫15之间由互联介质材料17连接，互联介质材料可以是金属焊料，银浆，各向同性导电胶，各向异性导电胶，导电胶膜等；
第二步，如图12所示，在低频IPD封装体2的正面将电源、信号线导出，并通过焊球16实现于外界的电学连接；
第三步，如图13所示，将低频IPD封装体2通过焊球16焊接到PCB系统板1上，实现系统功能。

Claims (3)

1.一种高频IPD模块三维集成晶圆级封装结构，包括PCB系统板（1），其特征是：在所述PCB系统板（1）上堆叠低频IPD封装体（2），在低频IPD封装体（2）上堆叠射频IPD封装体（3）；所述低频IPD封装体（2）包括第一高阻硅晶圆（4），在第一高阻硅晶圆（4）的正面设置低频IPD电路（7），在第一高阻硅晶圆（4）的正面和低频IPD电路（7）表面覆盖第一钝化层（8），在第一高阻硅晶圆（4）的背面刻蚀形成第一TSV孔（5），在第一TSV孔（5）中填充第一导电材料（6），在第一高阻硅晶圆（4）的背面设置第一金属焊垫（9），第一金属焊垫（9）连接第一导电材料（6）；所述射频IPD封装体（3）包括第二高阻硅晶圆（10），在第二高阻硅晶圆（10）的正面设置射频IPD电路（11），在第二高阻硅晶圆（10）的正面和射频IPD电路（11）表面覆盖起保护作用的第二钝化层（12），在第二高阻硅晶圆（10）的背面刻蚀形成第二TSV孔（13），在第二TSV孔（13）中填充第二导电材料（14），在第二高阻硅晶圆（10）的背面设置第二金属焊垫（15），第二金属焊垫（15）连接第二导电材料（14）；所述PCB系统板（1）通过焊球（16）与低频IPD封装体（2）的正面连接，低频IPD封装体（2）通过第一金属焊垫（9）和第二金属焊垫（15）与射频IPD封装体（3）连接。
2.如权利要求1所述的高频IPD模块三维集成晶圆级封装结构，其特征是：所述第一金属焊垫（9）和第二金属焊垫（15）之间通过互联介质材料（17）连接。
3.一种高频IPD模块三维集成晶圆级封装方法，其特征是，包括以下步骤：
（1）低频IPD封装体的制作：
在第一高阻硅晶圆（4）的正面加工低频IPD电路（7），在第一高阻硅晶圆（4）和低频IPD电路（7）表面覆盖第一钝化层（8）；对第一高阻硅晶圆（4）的背面进行减薄，并从背面做硅刻蚀，刻蚀至低频IPD电路（7），形成第一TSV孔（5）；在第一TSV孔（5）中填充第一导电材料（6），在第一高阻硅晶圆（4）背面制作第一金属焊垫（9）；
（2）射频IPD封装体的制作：
在第二高阻硅晶圆（10）的正面加工射频IPD电路（11），在第二高阻硅晶圆（10）和射频IPD电路（11）表面覆盖第二钝化层（12）；对第二高阻硅晶圆（10）的背面进行减薄，并从背面做硅刻蚀，刻蚀至射频IPD电路（11），形成第二TSV孔（13）；在第二TSV孔（13）中填充第二导电材料（14），在第一高阻硅晶圆（10）背面制作第二金属焊垫（15）；
（3）射频IPD封装体和低频IPD封装体的晶圆级堆叠：
第一步，将射频IPD封装体（3）和低频IPD封装体（2）通过第一金属焊垫（9）和第二金属焊垫（15）实现互联；
第二步，在低频IPD封装体（2）的正面将电源、信号线导出，并通过焊球（16）实现于外界的电学连接；
第三步，将低频IPD封装体（2）通过焊球（16）焊接到PCB系统板（1）上。
CN201410751394.4A 2014-12-10 2014-12-10 高频ipd模块三维集成晶圆级封装结构及封装方法 Active CN104486907B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410751394.4A CN104486907B (zh) 2014-12-10 2014-12-10 高频ipd模块三维集成晶圆级封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410751394.4A CN104486907B (zh) 2014-12-10 2014-12-10 高频ipd模块三维集成晶圆级封装结构及封装方法

Publications (2)

Publication Number Publication Date
CN104486907A true CN104486907A (zh) 2015-04-01
CN104486907B CN104486907B (zh) 2017-08-11

Family

ID=52761392

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410751394.4A Active CN104486907B (zh) 2014-12-10 2014-12-10 高频ipd模块三维集成晶圆级封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN104486907B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107285270A (zh) * 2017-05-31 2017-10-24 中国电子科技集团公司第十三研究所 硅基集成微系统三维堆叠结构及其制作方法
CN107564826A (zh) * 2017-08-18 2018-01-09 华进半导体封装先导技术研发中心有限公司 一种用于制作三维无源集成器件的键合体及器件制作方法
CN108447831A (zh) * 2018-03-22 2018-08-24 上海飞骧电子科技有限公司 一种双面电路晶元设计及封装方法
CN108493121A (zh) * 2018-03-22 2018-09-04 上海飞骧电子科技有限公司 一种解决双面电路晶元焊料短路的载板制作及封装方法
CN110544676A (zh) * 2018-05-29 2019-12-06 美国亚德诺半导体公司 用于射频集成器件封装的发射结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020185738A1 (en) * 2001-06-06 2002-12-12 Samung Electronics Co., Ltd. Suwon-City Kyungki-Do, Korea Integrated circuit having a passive device integrally formed therein
CN101079386A (zh) * 2007-06-12 2007-11-28 清华大学 三维集成电路的实现方法
US20090014837A1 (en) * 2007-07-13 2009-01-15 Petari Incorporation Semiconductor device and method of manufacturing the same
CN102751172A (zh) * 2011-04-22 2012-10-24 中芯国际集成电路制造(上海)有限公司 集成无源器件及其制作方法
CN103944602A (zh) * 2013-01-18 2014-07-23 矽品精密工业股份有限公司 双工器与其线路结构及射频收发装置
CN104009014A (zh) * 2014-04-26 2014-08-27 华进半导体封装先导技术研发中心有限公司 集成无源器件晶圆级封装三维堆叠结构及制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020185738A1 (en) * 2001-06-06 2002-12-12 Samung Electronics Co., Ltd. Suwon-City Kyungki-Do, Korea Integrated circuit having a passive device integrally formed therein
CN101079386A (zh) * 2007-06-12 2007-11-28 清华大学 三维集成电路的实现方法
US20090014837A1 (en) * 2007-07-13 2009-01-15 Petari Incorporation Semiconductor device and method of manufacturing the same
CN102751172A (zh) * 2011-04-22 2012-10-24 中芯国际集成电路制造(上海)有限公司 集成无源器件及其制作方法
CN103944602A (zh) * 2013-01-18 2014-07-23 矽品精密工业股份有限公司 双工器与其线路结构及射频收发装置
CN104009014A (zh) * 2014-04-26 2014-08-27 华进半导体封装先导技术研发中心有限公司 集成无源器件晶圆级封装三维堆叠结构及制作方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107285270A (zh) * 2017-05-31 2017-10-24 中国电子科技集团公司第十三研究所 硅基集成微系统三维堆叠结构及其制作方法
CN107564826A (zh) * 2017-08-18 2018-01-09 华进半导体封装先导技术研发中心有限公司 一种用于制作三维无源集成器件的键合体及器件制作方法
CN108447831A (zh) * 2018-03-22 2018-08-24 上海飞骧电子科技有限公司 一种双面电路晶元设计及封装方法
CN108493121A (zh) * 2018-03-22 2018-09-04 上海飞骧电子科技有限公司 一种解决双面电路晶元焊料短路的载板制作及封装方法
WO2019179060A1 (zh) * 2018-03-22 2019-09-26 深圳飞骧科技有限公司 一种双面电路晶元设计及封装方法
WO2019179062A1 (zh) * 2018-03-22 2019-09-26 深圳飞骧科技有限公司 一种解决双面电路晶元焊料短路的载板制作及封装方法
CN108447831B (zh) * 2018-03-22 2024-05-07 上海飞骧电子科技有限公司 一种双面电路晶元设计及封装方法
CN110544676A (zh) * 2018-05-29 2019-12-06 美国亚德诺半导体公司 用于射频集成器件封装的发射结构
CN110544676B (zh) * 2018-05-29 2023-08-08 美国亚德诺半导体公司 用于射频集成器件封装的发射结构

Also Published As

Publication number Publication date
CN104486907B (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
US11664580B2 (en) Semiconductor package including antenna substrate and manufacturing method thereof
US9153542B2 (en) Semiconductor package having an antenna and manufacturing method thereof
CN108140616B (zh) 半导体器件
CN104486907A (zh) 高频ipd模块三维集成晶圆级封装结构及封装方法
TWI678135B (zh) 單積層式電流隔離器總成及相關設備
CN106816431A (zh) 一种电磁屏蔽封装结构及其制造方法
CN109300863A (zh) 半导体封装结构以及半导体封装方法
US7023085B2 (en) Semiconductor package structure with reduced parasite capacitance and method of fabricating the same
CN105897218B (zh) 凹槽埋孔型表面声滤波芯片封装结构及其制造方法
CN100511614C (zh) 多芯片堆叠的封装方法及其封装结构
US20150303172A1 (en) Reconstitution techniques for semiconductor packages
CN107068634A (zh) 一种小型化高散热性的多芯片功率放大器结构及其制作方法
WO2019179785A1 (en) Semiconductor packages
CN110364496A (zh) 一种芯片封装结构及其封装方法
CN103617991A (zh) 半导体封装电磁屏蔽结构及制作方法
CN105742255B (zh) 金属圆片级凹槽埋孔型表面声滤波芯片封装结构及方法
CN104009014B (zh) 集成无源器件晶圆级封装三维堆叠结构及制作方法
CN103560125B (zh) 三维柔性基板电磁屏蔽封装结构及制作方法
CN105810597B (zh) 金属圆片级埋孔型表面声滤波芯片封装结构的制造方法
CN104409447A (zh) 包含嵌入式电容器的半导体封装件及其制备方法
CN108461483A (zh) 一种嵌入式电容转接板封装结构及制造方法
CN206412345U (zh) 一种小型化高散热性的多芯片功率放大器结构
CN110364490A (zh) 一种芯片封装结构及其封装方法
CN113629042A (zh) 一种基于倒装工艺芯片与基板天线的集成化结构
CN106783765A (zh) 一种小型化高散热性的线性功率放大器结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant