JP3813775B2 - マルチチップモジュール - Google Patents

マルチチップモジュール Download PDF

Info

Publication number
JP3813775B2
JP3813775B2 JP31591199A JP31591199A JP3813775B2 JP 3813775 B2 JP3813775 B2 JP 3813775B2 JP 31591199 A JP31591199 A JP 31591199A JP 31591199 A JP31591199 A JP 31591199A JP 3813775 B2 JP3813775 B2 JP 3813775B2
Authority
JP
Japan
Prior art keywords
electrical components
terminals
multichip module
frame
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP31591199A
Other languages
English (en)
Other versions
JP2001135772A (ja
Inventor
光典 永島
幸志 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP31591199A priority Critical patent/JP3813775B2/ja
Priority to US09/704,801 priority patent/US6610923B1/en
Publication of JP2001135772A publication Critical patent/JP2001135772A/ja
Application granted granted Critical
Publication of JP3813775B2 publication Critical patent/JP3813775B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本願発明は、ＩＣチップ、抵抗素子、あるいはコンデンサ素子などの複数の電気部品が一纏めに樹脂パッケージされた構造を有するマルチチップモジュールに関する。本明細書でいう電気部品には、ＩＣチップやその他の半導体チップなどの各種の電子部品も含まれる。
【０００２】
【従来の技術】
従来の伝統的なマルチチップモジュールの構成を図７に示す。このマルチチップモジュールは、たとえばエポキシ樹脂製の基板９０上に半導体チップなどの複数の電気部品９１を搭載し、かつそれら複数の電気部品９１の各端子と基板９０上の配線パターン９２とを複数のワイヤＷによって電気的に接続した構成を有している。配線パターン９２には、金属製の端子９３がハンダ付けされている。各電気部品９１、各ワイヤＷおよびそれらのボンディング部分は、いわゆる粉末塗装の手法により樹脂被覆されており（図示略）、それらの部分の絶縁および保護が図られている。ところが、このようなマルチチップモジュールにおいては、金属箔を用いて基板９０上に配線パターン９２を形成する作業や、複数の端子９３のそれぞれを配線パターン９２に導通させつつ基板９０に取り付ける必要があり、その製造作業は煩雑である。
【０００３】
そこで、従来においては、そのようなことを改善するためのものとして、実開平５−１５４４９号公報や特開平５−２９５３９号公報に記載のマルチチップモジュールがある。これらの公報に所載のマルチチップモジュールは、リードフレームを用いて製造されたものであり、たとえば本願の図８に示すように、リードフレーム９４の複数のダイパッド９５上に複数の電気部品９１を搭載してから、これら複数の電気部品９１の各端子とリードフレーム９４の複数のリード端子９６とをワイヤＷを用いて電気的に接続し、その後樹脂封止作業やリード端子９６についてのフォーミング加工を施すことにより製造されるものである。複数のリード端子９６は、複数の電気部品９１の各端子に対応して設けられている。このような工程により製造されるマルチチップモジュールの最終的な構造は、たとえば図９に示すように、複数のリード端子９６どうしが互いに切り離された絶縁状態となる。複数の電気部品９１、ワイヤＷおよびそれらのボンディング部分は、樹脂パッケージ９７によって封止されており、この樹脂パッケージ９７の外部には、各リード端子９６の一部分が突出している。このような構成によれば、先の図７に示したタイプのものよりも製造が容易となる。
【０００４】
【発明が解決しようとする課題】
上記従来のマルチチップモジュールは、基本的には、複数の電気部品９１の各端子に対して、樹脂パッケージ９７の外部から電気的な接続を図ることができるように、上記各端子に対応する複数のリード端子９６を備えたものに過ぎない。すなわち、従来のマルチチップモジュールは、所定の電気回路を構成するための複数の電気部品９１どうしを一括して樹脂封止してはいるものの、それら複数の電気部品９１どうしを直接電気的に接続するものではなかった。このため、従来においては、所望の電気回路を構成するのに必要な種類および個数の電気部品をマルチチップモジュールに組み込んだとしても、マルチチップモジュールのみではこれら複数の電気部品どうしが相互に電気的に接続された所望の電気回路を完成させることはできず、この点において不便を生じていた。
【０００５】
より具体的には、従来において、たとえば２つの電気部品９１（９１ａ，９１ｂ）の端子９８ａ，９８ｂどうしを電気的に接続するには、マルチチップモジュールの実装対象となるマザーボードに形成された配線パターン（図示略）を利用することによって、それら２つの端子９８ａ，９８ｂに導通した一対のリード端子９６（９６ａ，９６ｂ）どうしを電気的に接続しなければならない。このように、従来においては、マルチチップモジュールを利用して所望の電気回路を完成させるためには、マルチチップモジュールを所定の配線パターンが形成された他の部材と組み合わせて用いる必要が生じたり、あるいはそのための他の部材の配線パターンが複雑なものになってしまい、これが不便となっていたのである。
【０００６】
本願発明は、このような事情のもとで考え出されたものであって、マルチチップモジュールを用いて所望の電気回路を構成する場合に、これを補助するための配線パターンを形成した部材を別途用いる必要性を無くし、あるいはその部材の配線パターンの単純化を図ることができるようにして、マルチチップモジュールの使い勝手を良好にすることをその課題としている。
【０００７】
【発明の開示】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【０００８】
本願発明によって提供されるマルチチップモジュールは、複数の電気部品と、これら複数の電気部品が搭載された複数のダイパッドおよび上記複数の電気部品と電気的に接続された複数の端子を有するフレームと、上記各端子の一部を外部に露出させるようにして上記複数の電気部品および上記フレームの他の部分を封止する樹脂パッケージと、を具備しているマルチチップモジュールであって、上記複数の電気部品どうしは、上記フレームを介して互いに電気的に接続されている一方、上記フレームには、上記各ダイパッドおよび上記各端子とは分離して形成され、かつ上記複数の電気部品どうしを電気的に接続する少なくとも１以上の補助部が具備されているとともに、上記ダイパッドは、一方側に延び、かつそれぞれが上記樹脂パッケージの一方側の側縁部に至って終わる複数の突起を有していることを特徴としている。
【０００９】
本願発明においては、上記複数の電気部品は、それらの端子が互いに共通する１つのダイパッドに導通するようにしてそのダイパッド上に搭載されていることにより、そのダイパッドを介して互いに電気的に接続されている構成とすることもできる。さらに、本願発明においては、上記複数の電気部品のいずれかは、両端に一対の端子を有するチップ状であり、かつこの電気部品は、それら一対の端子が２つのダイパッドにそれぞれ導通接続されるように上記２つのダイパッドに跨がって搭載されている構成とすることもできる。
【００１０】
本願発明に係るマルチチップモジュールにおいては、複数の電気部品どうしが樹脂パッケージ内において互いに電気的に接続された構成とされているために、それら複数の電気部品によって所望の機能を発揮する電気回路を完成させたり、あるいはそれに近い回路をつくることが可能となる。したがって、従来とは異なり、マルチチップモジュールを用いる際にその内部に内蔵された複数の電気部品どうしを電気的に接続させるための配線パターンを備えた部材を別途用いる必要を無くしたり、あるいはその部材の配線パターンの単純化を図ることが可能となり、使用に際して便利となる。本願発明においては、たとえば上記複数の電気部品および上記フレームが、充電可能なバッテリの保護を図るための保護回路とされた構成とすることが可能であり、この保護回路を１つのマルチチップモジュールのみによって適切に構成することができるのである。
【００１１】
本願発明のその他の特徴および利点については、以下に行う発明の実施の形態の説明から、より明らかになるであろう。
【００１２】
【発明の実施の形態】
以下、本願発明の好ましい実施の形態について、図面を参照しつつ具体的に説明する。
【００１３】
図１〜図３は、本願発明に係るマルチチップモジュールの一例を示している。本実施形態のマルチチップモジュールＡは、たとえば携帯電話機用の充電可能なバッテリを保護するための保護回路を構成するモジュールとして作製されたものであり、フレーム１と、樹脂パッケージ２と、この樹脂パッケージ２によって封止された後述する複数の電気部品とを具備して構成されている。
【００１４】
フレーム１は、たとえば銅などの金属製であり、後述するように長尺状に形成された製造用フレームをカットすることにより構成されたものである。図３によく表れているように、このフレーム１は、第１ないし第４のダイパッド１０ａ〜１０ｄ、第１ないし第３の端子１１ａ〜１１ｃ、および第１および第２の補助部１２ａ，１２ｂを具備している。これらは、いずれも互いに分離している。
【００１５】
複数の電気部品としては、チップ状のものが用いられおり、２つの電界効果トランジスタＦＥＴ１，ＦＥＴ２、２つの抵抗素子Ｒ１，Ｒ２、コンデンサ素子Ｃ１、およびＩＣチップ３がある。２つの電界効果トランジスタＦＥＴ１，ＦＥＴ２は、第１のダイパッド１０ａ上に搭載されている。抵抗素子Ｒ１は、第４のダイパッド１０ｄと第３の端子１１ｃとに跨がるようにしてこれらの上に搭載されている。抵抗素子Ｒ２は、第１の補助部１２ａを跨ぐようにして第１および第２のダイパッド１０ａ，１０ｂ上に搭載されている。コンデンサ素子Ｃ１は、第３および第４のダイパッド１０ｃ，１０ｄに跨がるようにしてこれらの上に搭載されている。ＩＣチップ３は、第３のダイパッド１０ｃ上に搭載されている。
【００１６】
上記した複数の電気部品は、複数本のワイヤＷや第１および第２の補助部１２ａ，１２ｂを介して電気的に接続されている。また、それら複数の電気部品がボンディングされる箇所の工夫によっても、それら複数の電気部品どうしの電気的な接続も図られている。より具体的には、電界効果トランジスタＦＥＴ１，ＦＥＴ２については、それらの下面に設けられている各端子（図示略）が第１のダイパッド１０ａに導通している。電界効果トランジスタＦＥＴ１の上面の端子は、複数本のワイヤＷを介して第１の端子１１ａと第２の補助部１２ｂとに接続されている。電界効果トランジスタＦＥＴ２の上面の端子は、複数本のワイヤＷを介して第２の端子１１ｂと第１の補助部１０ａとに接続されている。第２の端子１１ｂと第１の補助部１２ａとは、ワイヤＷを介して互いに接続されている。抵抗素子Ｒ２は、その長手方向両端の下面に一対の端子（図示略）を有しており、これら一対の端子が第１および第２のダイパッド１０ａ，１０ｂにそれぞれ導通している。このような構成によれば、抵抗素子Ｒ２自体が２つのダイパッド１０ａ，１０ｂどうしを電気的に接続することとなる。ＩＣチップ３の上面の複数のパッドは、複数本のワイヤＷを介して第１および第２の補助部１２ａ，１２ｂと第２ないし第４のダイパッド１０ｂ〜１０ｄとにそれぞれ接続されている。コンデンサ素子Ｃ１は、その長手方向両端の下面に一対の端子（図示略）を有しており、これら一対の端子は第３および第４のダイパッド１０ｃ，１０ｄに導通している。抵抗素子Ｒ１も、その長手方向両端の下面に一対の端子（図示略）を有しており、これら一対の端子は、第４のダイパッド１０ｄと第３の端子１１ｃとにそれぞれ導通接続されている。このような各部の電気的な接続により構成される保護回路の内容については、後述する。
【００１７】
樹脂パッケージ２は、たとえばエポキシ樹脂からなり、上記した複数の電気部品、複数のワイヤＷおよびフレーム１を封止している。ただし、第１および第２の端子１１ａ，１１ｂのそれぞれの１箇所、および第３の端子１１ｃの２箇所は、樹脂パッケージ２の外部に露出している（図３においては樹脂パッケージ２を仮想線で示している）。第１および第３の端子１１ａ，１１ｃのそれぞれの外端部（露出部分）１４ａ，１４ｂは、充電可能なバッテリの一対の電極に導通させるための負極および正極としてのバッテリ接続用の一対の電極である。これに対し、第２および第３の端子１１ｂ，１１ｃのそれぞれの外端部１５ａ，１５ｂは、充電用の電流をこのマルチチップモジュールＡに対して供給してくる充電器を接続するための負極および正極としての充電用の一対の電極である。
【００１８】
図４は、このマルチチップモジュールＡに構成されているバッテリ保護用の保護回路と等価の電気回路の構成を示している。ＩＣチップ３の複数の端子としては、バッテリ接続用の一対の電極１４ａ，１４ｂに接続された端子Ｖｃｃ，Ｖｓｓ、電界効果トランジスタＦＥＴ１，ＦＥＴ２にそれぞれ接続された端子ＤＯ，ＣＯ、および抵抗素子Ｒ２に接続された端子ＣＭを有している。電界効果トランジスタＦＥＴ１，ＦＥＴ２は、逆電流防止用ダイオードを内蔵したものである。図４に示す保護回路においては、一対の電極１４ａ，１４ｂに接続したバッテリＢの電圧値が一定のレベルになると、一対の電極１５ａ，１５ｂと電極１４ａ，１４ｂとの間に電流が流れないようにし、いわゆる過充電を防止できるようになっている。また、一対の電極１５ａ，１５ｂに対して正極と負極とが誤って充電器が接続されたときには、その電流がそのまま一対の電極１４ａ，１４ｂに流れ込まないようにする機能をも有している。抵抗Ｒ２は、一対の電極１５ａ，１５ｂに充電器が逆接続された場合にＩＣチップ３を保護する役割を果たす。なお、このマルチチップモジュールＡに造り込まれる保護回路としては、図４に示すように、ヒューズや抵抗Ｒを具備した構成とすることが好ましい。ヒューズは外部からバッテリＢに向けて過大な電流が供給されることを防止する。抵抗Ｒは、ＩＣチップ３の端子ＣＯが開放されたときに電界効果トランジスタＦＥＴ２をオフするプルダウン抵抗であり、充電器が逆接続されたときにＩＣチップ３を保護する役割を果たす。
【００１９】
上記構成のマルチチップモジュールＡを製造するには、まず図５に示すように、所定の構造を有する製造用フレーム１Ａ上に、上述した複数の電気部品ＦＥＴ１，ＦＥＴ２，Ｒ１，Ｒ２，Ｃ１，３を搭載し、複数のワイヤＷのボンディング作業を行う。製造用フレーム１Ａは、従来のリードフレームと同様に、たとえば銅などの薄肉金属板を打ち抜き加工することによって形成されたものであり、同図の左右方向に長尺状である。また、その両側縁部のサイドバンド部１９ａ，１９ｂには、複数の送り穴１８が一定間隔で設けられている。この製造用フレーム１Ａにおいては、図３を参照して説明したフレーム１の第１ないし第４のダイパッド１０ａ〜１０ｄ、第１ないし第３の端子１１ａ〜１１ｃ、および第１および第２の補助部１２ａ，１２ｂの原型となる部分が形成されており、またそれら各部を分離させるためのスリット１７ａ〜１７ｃも設けられている。製造用フレーム１Ａには、それらスリット１７ａ〜１７ｃとは異なる適当な形状およびサイズを有する穴も適宜設けられている。図５の符号Ｓで示す領域の構成は、製造用フレーム１Ａの長手方向に連続して繰り返している。
【００２０】
上記した製造用フレーム１Ａへの複数の電子部品の搭載作業やワイヤＷのボンディング作業が終了した後には、図６に示すように、樹脂パッケージ２を形成する。この樹脂パッケージ２の形成は、たとえばトランスファモールド法を用いて行う。樹脂パッケージ２の形成が終了すると、その後はその樹脂パッケージ２の周囲に沿って製造用フレーム１Ａをカットする。ただし、樹脂パッケージ２の外部に電極１４ａ，１４ｂ，１５ａ，１５ｂを突出させておく必要があるため、それらの部分については、たとえば図６の仮想線Ｎ１〜Ｎ４で示す箇所に沿って製造用フレーム１Ａをカットする。このカッティング作業により、第１ないし第４のダイパッド１０ａ〜１０ｄ、第１ないし第３の端子１１ａ〜１１ｃ、および第１および第２の補助部１２ａ，１２ｂを完全に分離させたかたちに形成することができる。このような一連の工程によれば、上述した構成のマルチチップモジュールＡが製造される。むろん、必要に応じて、電極１４ａ，１４ｂ，１５ａ，１５ｂに曲げ加工を施してもかまわない。
【００２１】
このマルチチップモジュールＡの使用に際しては、一対の電極１４ａ，１４ｂをバッテリＢの電極に接触させて導通させておき、充電器の電極に対しては一対の電極１５ａ，１５ｂを接触させればよい。図４を参照して説明したとおり、このマルチチップモジュールＡはそれ自体で所定の機能を発揮するバッテリ用の保護回路を構成しているために、このマルチチップモジュールＡとは別の部材を別途用いるようなことなく、このマルチチップモジュールを単独で使用するだけで、バッテリＢを充電するときの保護機能を得ることができる。
【００２２】
一方、このマルチチップモジュールＡは、図５および図６を参照して説明したとおり、従来のリードフレームを用いて製造されていたマルチチップモジュールを製造するのと同様な工程によって簡易に製造することができる。リードフレームを利用した半導体装置の製造自体は従来よりなされているため、そのための設備をもつメーカであれば、上記したマルチチップモジュールＡを充分に低価に製造することができるのである。
【００２３】
本願発明に係るマルチチップモジュールの具体的な構成は、上述の実施形態に限定されず、種々に設計変更自在である。
【００２４】
上述の実施形態においては、充電用のバッテリの保護回路を構成するものを一例として説明したが、本願発明はこれに限定されず、種々の電気回路に構成することが可能である。したがって、マルチチップモジュールに組み込まれる電気部品の具体的な種類や数もとくに限定されるものではない。
【００２５】
また、本願発明においては、樹脂パッケージによって封止されている複数の電気部品の全てが互いに電気的に接続されている必要もない。本願発明においては、複数の電気部品のうち、一部の電気部品が他の電気部品と接続されていない構成とされていてもかまわない。
【図面の簡単な説明】
【図１】本願発明に係るマルチチップモジュールの一例を示す斜視図である。
【図２】図１のＩＩ−ＩＩ断面図である。
【図３】図１に示すマルチチップモジュールの透視平面図である。
【図４】マルチチップモジュールに造り込まれた電気回路と等価の電気回路の一例を示す説明図である。
【図５】マルチチップモジュールの製造工程の一例を示す要部平面図である。
【図６】マルチチップモジュールの製造工程の一例を示す要部平面図である。
【図７】従来のマルチチップモジュールの一例を示す斜視図である。
【図８】従来のマルチチップモジュールの他の例を示す斜視図である。
【図９】従来のマルチチップモジュールの要部を示す平面図である。
【符号の説明】
Ａ マルチチップモジュール
ＦＥＴ１，ＦＥＴ２ 電界効果トランジスタ（電気部品）
Ｒ１，Ｒ２ 抵抗素子（電気部品）
Ｃ１ コンデンサ素子（電気部品）
１ フレーム
２ 樹脂パッケージ
３ ＩＣチップ（電気部品）
１０ａ〜１０ｄ ダイパッド
１１ａ〜１１ｃ 端子
１２ 補助部

Claims (4)

  1. 複数の電気部品と、これら複数の電気部品が搭載された複数のダイパッドおよび上記複数の電気部品と電気的に接続された複数の端子を有するフレームと、上記各端子の一部を外部に露出させるようにして上記複数の電気部品および上記フレームの他の部分を封止する樹脂パッケージと、を具備しているマルチチップモジュールであって、
    上記複数の電気部品どうしは、上記フレームを介して互いに電気的に接続されている一方、
    上記フレームには、上記各ダイパッドおよび上記各端子とは分離して形成され、かつ上記複数の電気部品どうしを電気的に接続する少なくとも１以上の補助部が具備されているとともに、
    上記ダイパッドは、一方側に延び、かつそれぞれが上記樹脂パッケージの一方側の側縁部に至って終わる複数の突起を有していることを特徴とする、マルチチップモジュール。
  2. 上記複数の電気部品は、それらの端子が互いに共通する１つのダイパッドに導通するようにしてそのダイパッド上に搭載されていることにより、そのダイパッドを介して互いに電気的に接続されている、請求項１に記載のマルチチップモジュール。
  3. 上記複数の電気部品のいずれかは、両端に一対の端子を有するチップ状であり、かつこの電気部品は、それら一対の端子が２つのダイパッドにそれぞれ導通接続されるように上記２つのダイパッドに跨がって搭載されている、請求項１に記載のマルチチップモジュール。
  4. 上記複数の電気部品および上記フレームは、充電可能なバッテリの保護を図るための保護回路を構成している、請求項１ないし３のいずれかに記載のマルチチップモジュール。
JP31591199A 1999-11-05 1999-11-05 マルチチップモジュール Expired - Lifetime JP3813775B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP31591199A JP3813775B2 (ja) 1999-11-05 1999-11-05 マルチチップモジュール
US09/704,801 US6610923B1 (en) 1999-11-05 2000-11-03 Multi-chip module utilizing leadframe

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31591199A JP3813775B2 (ja) 1999-11-05 1999-11-05 マルチチップモジュール

Publications (2)

Publication Number Publication Date
JP2001135772A JP2001135772A (ja) 2001-05-18
JP3813775B2 true JP3813775B2 (ja) 2006-08-23

Family

ID=18071101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31591199A Expired - Lifetime JP3813775B2 (ja) 1999-11-05 1999-11-05 マルチチップモジュール

Country Status (2)

Country Link
US (1) US6610923B1 (ja)
JP (1) JP3813775B2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4052111B2 (ja) * 2002-06-07 2008-02-27 ソニー株式会社 無線情報記憶媒体
JP2008545280A (ja) * 2005-07-01 2008-12-11 オウヤング，キング 単一の表面実装パッケージ中に実装される完全パワーマネージメントシステム
US7573112B2 (en) * 2006-04-14 2009-08-11 Allegro Microsystems, Inc. Methods and apparatus for sensor having capacitor on chip
US7687882B2 (en) * 2006-04-14 2010-03-30 Allegro Microsystems, Inc. Methods and apparatus for integrated circuit having multiple dies with at least one on chip capacitor
US20080013298A1 (en) 2006-07-14 2008-01-17 Nirmal Sharma Methods and apparatus for passive attachment of components for integrated circuits
US7986212B2 (en) * 2007-05-15 2011-07-26 Yazaki Corporation Fuse
US8093670B2 (en) * 2008-07-24 2012-01-10 Allegro Microsystems, Inc. Methods and apparatus for integrated circuit having on chip capacitor with eddy current reductions
US20100052424A1 (en) * 2008-08-26 2010-03-04 Taylor William P Methods and apparatus for integrated circuit having integrated energy storage device
US9324646B2 (en) 2010-12-13 2016-04-26 Infineon Technologies America Corp. Open source power quad flat no-lead (PQFN) package
US9443795B2 (en) 2010-12-13 2016-09-13 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package having bootstrap diodes on a common integrated circuit (IC)
US9620954B2 (en) 2010-12-13 2017-04-11 Infineon Technologies Americas Corp. Semiconductor package having an over-temperature protection circuit utilizing multiple temperature threshold values
US9362215B2 (en) 2010-12-13 2016-06-07 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) semiconductor package with leadframe islands for multi-phase power inverter
US9659845B2 (en) 2010-12-13 2017-05-23 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package in a single shunt inverter circuit
US9524928B2 (en) 2010-12-13 2016-12-20 Infineon Technologies Americas Corp. Power quad flat no-lead (PQFN) package having control and driver circuits
US9355995B2 (en) * 2010-12-13 2016-05-31 Infineon Technologies Americas Corp. Semiconductor packages utilizing leadframe panels with grooves in connecting bars
US9711437B2 (en) 2010-12-13 2017-07-18 Infineon Technologies Americas Corp. Semiconductor package having multi-phase power inverter with internal temperature sensor
US8587101B2 (en) 2010-12-13 2013-11-19 International Rectifier Corporation Multi-chip module (MCM) power quad flat no-lead (PQFN) semiconductor package utilizing a leadframe for electrical interconnections
US9449957B2 (en) 2010-12-13 2016-09-20 Infineon Technologies Americas Corp. Control and driver circuits on a power quad flat no-lead (PQFN) leadframe
US8629539B2 (en) 2012-01-16 2014-01-14 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having non-conductive die paddle
US9666788B2 (en) 2012-03-20 2017-05-30 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US10234513B2 (en) 2012-03-20 2019-03-19 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US9812588B2 (en) 2012-03-20 2017-11-07 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US9494660B2 (en) 2012-03-20 2016-11-15 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US9411025B2 (en) 2013-04-26 2016-08-09 Allegro Microsystems, Llc Integrated circuit package having a split lead frame and a magnet
US10411498B2 (en) 2015-10-21 2019-09-10 Allegro Microsystems, Llc Apparatus and methods for extending sensor integrated circuit operation through a power disturbance
US10978897B2 (en) 2018-04-02 2021-04-13 Allegro Microsystems, Llc Systems and methods for suppressing undesirable voltage supply artifacts
US10991644B2 (en) 2019-08-22 2021-04-27 Allegro Microsystems, Llc Integrated circuit package having a low profile

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529539A (ja) 1991-07-17 1993-02-05 Matsushita Electric Works Ltd マルチチツプモジユール
JPH05198735A (ja) 1992-01-20 1993-08-06 Oki Electric Ind Co Ltd マルチチップモジュール
JP3137749B2 (ja) * 1992-06-30 2001-02-26 株式会社日立製作所 半導体集積回路装置
JPH06216307A (ja) * 1993-01-13 1994-08-05 Mitsubishi Electric Corp 樹脂封止型半導体装置
JPH06216308A (ja) * 1993-01-14 1994-08-05 Mitsubishi Electric Corp 樹脂封止型半導体装置
WO1998024122A1 (fr) * 1996-11-28 1998-06-04 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur
US5869898A (en) * 1997-04-25 1999-02-09 Nec Corporation Lead-frame having interdigitated signal and ground leads with high frequency leads positioned adjacent a corner and shielded by ground leads on either side thereof
US6249024B1 (en) * 1998-12-09 2001-06-19 International Rectifier Corp. Power module with repositioned positive and reduced inductance and capacitance

Also Published As

Publication number Publication date
JP2001135772A (ja) 2001-05-18
US6610923B1 (en) 2003-08-26

Similar Documents

Publication Publication Date Title
JP3813775B2 (ja) マルチチップモジュール
US4891687A (en) Multi-layer molded plastic IC package
CN105264691B (zh) 电池保护电路模块封装
US6307272B1 (en) Semiconductor device and method for manufacturing the same
KR100454376B1 (ko) 파워 반도체 모듈 및 그를 이용한 전동기 구동 시스템
US7906375B2 (en) Compact co-packaged semiconductor dies with elevation-adaptive interconnection plates
CN105470245B (zh) 半导体器件
JPH03202400A (ja) 電子モジュールの封止方法及び該方法により作成されるマイクロモジュール
KR920001691A (ko) 제로 전력 ic 모듈
JPH064595Y2 (ja) ハイブリッドｉｃ
JP4775676B2 (ja) 電池保護装置
CN208111434U (zh) 一种功率模块
CN108933124A (zh) 电子装置
JPS63246851A (ja) 半導体装置の保持器および集積回路をプラスチック・パッケージの内部に収納する方法
CN112218444B (zh) 电池保护电路封装件及其制造方法
JP3993336B2 (ja) 充電電池の保護回路モジュール
JPH11259620A (ja) Ｉｃモジュールおよびｉｃカード
WO2000057508A1 (en) Circuit module for protecting a rechargeable battery and method of manufacture thereof
CN108650788A (zh) 一种电路模组及终端设备
CN212113705U (zh) 一种功率半导体模块
CN112582386B (zh) 功率模块及其制备方法、电器设备
KR101595501B1 (ko) 배터리 보호회로 모듈 패키지 및 배터리 팩
JP2004356499A (ja) 半導体装置の製造方法
JPH0278265A (ja) リードフレームおよびそのリードフレームを使用した複合半導体装置
JP2595803B2 (ja) 混成集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060601

R150 Certificate of patent or registration of utility model

Ref document number: 3813775

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090609

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130609

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term