JPH06216308A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH06216308A JPH06216308A JP5005138A JP513893A JPH06216308A JP H06216308 A JPH06216308 A JP H06216308A JP 5005138 A JP5005138 A JP 5005138A JP 513893 A JP513893 A JP 513893A JP H06216308 A JPH06216308 A JP H06216308A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- mounting
- chip
- current detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/20—Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
- G01R1/203—Resistors used for electric measuring, e.g. decade resistors standards, resistors for comparators, series resistors, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4905—Shape
- H01L2224/49051—Connectors having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Abstract
(57)【要約】
【目的】 電流検出用チップ抵抗の実装による抵抗値変
動を小さくし、正確な電流検出を行うことができる樹脂
封止型半導体装置を得ることを目的とする。 【構成】 リードフレーム1上には出力用半導体素子5
が搭載されており、リードフレーム3上には制御用半導
体素子7が搭載されている。また、電流検出抵抗である
チップ抵抗15、16は、リードフレーム2、3間に半
田等により並列に実装されている。 【効果】 電流検出抵抗の実装による抵抗増加分を減少
でき、電流検出の精度向上及び消費電力低減、及び実装
自由度の向上が図れる。
動を小さくし、正確な電流検出を行うことができる樹脂
封止型半導体装置を得ることを目的とする。 【構成】 リードフレーム1上には出力用半導体素子5
が搭載されており、リードフレーム3上には制御用半導
体素子7が搭載されている。また、電流検出抵抗である
チップ抵抗15、16は、リードフレーム2、3間に半
田等により並列に実装されている。 【効果】 電流検出抵抗の実装による抵抗増加分を減少
でき、電流検出の精度向上及び消費電力低減、及び実装
自由度の向上が図れる。
Description
【0001】
【産業上の利用分野】この発明は、樹脂封止型半導体装
置、特に、車両等に用いられる出力用半導体素子及びそ
の制御用半導体素子を同一パッケージ内に内蔵したマル
チチップ型の樹脂封止型半導体装置に関するものであ
る。
置、特に、車両等に用いられる出力用半導体素子及びそ
の制御用半導体素子を同一パッケージ内に内蔵したマル
チチップ型の樹脂封止型半導体装置に関するものであ
る。
【0002】
【従来の技術】図7は、従来のマルチチップ型の樹脂封
止型半導体装置を示す概略平面図であり、図8はその側
面図である。これらの図において、リードフレーム1上
には、出力用半導体素子5が半田付等により固着されて
いる。また、リードフレーム3上には、出力用半導体素
子5の制御用半導体素子7が半田付等により固着されて
いる。出力用半導体素子5、制御用半導体素子7とリー
ドフレーム2〜4とは、ワイヤ9により電気的に接続さ
れている。リードフレーム2、3間には、出力用半導体
素子5に流れる電流を検出するチップ抵抗6が半田等に
より固着されている。樹脂封止型半導体装置は、リード
フレーム1〜4の先端部を除き保護用のモールド樹脂8
により封止されている。なお、リードフレーム1には、
樹脂封止型半導体装置をネジ等により固定するためのネ
ジ穴10が設けられている。
止型半導体装置を示す概略平面図であり、図8はその側
面図である。これらの図において、リードフレーム1上
には、出力用半導体素子5が半田付等により固着されて
いる。また、リードフレーム3上には、出力用半導体素
子5の制御用半導体素子7が半田付等により固着されて
いる。出力用半導体素子5、制御用半導体素子7とリー
ドフレーム2〜4とは、ワイヤ9により電気的に接続さ
れている。リードフレーム2、3間には、出力用半導体
素子5に流れる電流を検出するチップ抵抗6が半田等に
より固着されている。樹脂封止型半導体装置は、リード
フレーム1〜4の先端部を除き保護用のモールド樹脂8
により封止されている。なお、リードフレーム1には、
樹脂封止型半導体装置をネジ等により固定するためのネ
ジ穴10が設けられている。
【0003】従来の樹脂封止型半導体装置は上述したよ
うに構成され、この装置に印加される電流はリードフレ
ーム1から入力され(図10中、電源13)、スイッチ
ングに用いられる出力用半導体素子5からワイヤ9を介
してリードフレーム2に至る。そして、チップ抵抗6を
通りリードフレーム3に至る(同、接地14)。この
時、数10mΩ程度の低抵抗値を持つチップ抵抗6の両
端に発生した電圧により、チップ抵抗6に流れる電流値
を検出し、この電流値に基づいて制御用半導体素子7に
て電流制御を行う。
うに構成され、この装置に印加される電流はリードフレ
ーム1から入力され(図10中、電源13)、スイッチ
ングに用いられる出力用半導体素子5からワイヤ9を介
してリードフレーム2に至る。そして、チップ抵抗6を
通りリードフレーム3に至る(同、接地14)。この
時、数10mΩ程度の低抵抗値を持つチップ抵抗6の両
端に発生した電圧により、チップ抵抗6に流れる電流値
を検出し、この電流値に基づいて制御用半導体素子7に
て電流制御を行う。
【0004】図9は、チップ抵抗6実装部の等価回路を
示し、図10は、電流経路の等価回路を示す。これらの
図において、チップ抵抗6の抵抗値をR6で表す。ま
た、チップ抵抗6を実装することにより生じた抵抗を抵
抗11とし、その抵抗値をΔR6とする。従って、チッ
プ抵抗6をリードフレーム2、3に実装することによる
電流検出抵抗の全抵抗値Rは、R6+ΔR6となる。ま
た、消費電力W6は、チップ抵抗6に流れる電流をIE
とすると、IE2R6+IE2△R6となる。
示し、図10は、電流経路の等価回路を示す。これらの
図において、チップ抵抗6の抵抗値をR6で表す。ま
た、チップ抵抗6を実装することにより生じた抵抗を抵
抗11とし、その抵抗値をΔR6とする。従って、チッ
プ抵抗6をリードフレーム2、3に実装することによる
電流検出抵抗の全抵抗値Rは、R6+ΔR6となる。ま
た、消費電力W6は、チップ抵抗6に流れる電流をIE
とすると、IE2R6+IE2△R6となる。
【0005】
【発明が解決しようとする課題】上述したような樹脂封
止型半導体装置では、低抵抗値のチップ抵抗6を実装し
たとき、半田付け等の実装による抵抗値の増加が起こる
ため、たとえ抵抗値の精度が良いチップ抵抗6を使用し
たとしても正確な電流値の検出が困難であるという問題
点があった。
止型半導体装置では、低抵抗値のチップ抵抗6を実装し
たとき、半田付け等の実装による抵抗値の増加が起こる
ため、たとえ抵抗値の精度が良いチップ抵抗6を使用し
たとしても正確な電流値の検出が困難であるという問題
点があった。
【0006】この発明はこのような問題点を解決するた
めになされたもので、チップ抵抗を実装する時の抵抗値
の変動を最小にして正確な電流値を検出することができ
る樹脂封止型半導体装置を得ることを目的とする。
めになされたもので、チップ抵抗を実装する時の抵抗値
の変動を最小にして正確な電流値を検出することができ
る樹脂封止型半導体装置を得ることを目的とする。
【0007】
【課題を解決するための手段】この発明の請求項第1項
に係る樹脂封止型半導体装置は、半導体素子に流れる電
流を検出する電流検出抵抗を複数個並列に実装したもの
である。
に係る樹脂封止型半導体装置は、半導体素子に流れる電
流を検出する電流検出抵抗を複数個並列に実装したもの
である。
【0008】この発明の請求項第2項に係る樹脂封止型
半導体装置は、電流検出抵抗を位置決め手段により所定
の位置に位置決めしてリードフレームに実装したもので
ある。
半導体装置は、電流検出抵抗を位置決め手段により所定
の位置に位置決めしてリードフレームに実装したもので
ある。
【0009】
【作用】この発明の請求項第1項においては、電流検出
抵抗をn個並列にリードフレームに実装した場合、電流
検出抵抗実装時の抵抗増加分は1/nとなり抵抗増加分
が少なくなるため、実装時の抵抗値の変動を最小にする
ことができ、正確な電流値検出が可能となる。この発明
の請求項第2項においては、位置決め手段により所定の
位置のリードフレームに電流検出抵抗を実装するので、
電流検出抵抗を一定位置に固定し易くなり、実装バラツ
キによる抵抗値の変動を防止する。
抵抗をn個並列にリードフレームに実装した場合、電流
検出抵抗実装時の抵抗増加分は1/nとなり抵抗増加分
が少なくなるため、実装時の抵抗値の変動を最小にする
ことができ、正確な電流値検出が可能となる。この発明
の請求項第2項においては、位置決め手段により所定の
位置のリードフレームに電流検出抵抗を実装するので、
電流検出抵抗を一定位置に固定し易くなり、実装バラツ
キによる抵抗値の変動を防止する。
【0010】
【実施例】実施例1.図1は、この発明の実施例1によ
る樹脂封止型半導体装置を示す概略平面図である。な
お、各図中、同一符号は同一又は相当部分を示してい
る。図において、リードフレーム2、3間には、電流検
出抵抗であるチップ抵抗15、16が例えば半田により
並列に実装されている。
る樹脂封止型半導体装置を示す概略平面図である。な
お、各図中、同一符号は同一又は相当部分を示してい
る。図において、リードフレーム2、3間には、電流検
出抵抗であるチップ抵抗15、16が例えば半田により
並列に実装されている。
【0011】上述したように構成された樹脂封止型半導
体装置では、電流経路は従来装置と同様である。電流検
出抵抗を2つのチップ抵抗15、16の合成抵抗により
構成した場合、図2に示すように、チップ抵抗15、1
6を実装することにより抵抗分17、18が生じる。い
ま、図3の等価回路により、実装により生じた抵抗分1
7、18を含めた検出抵抗値R1を求める。チップ抵抗
15の抵抗値をR15、チップ抵抗16の抵抗値をR16、
チップ抵抗15、16の実装により生じた抵抗分17、
18の抵抗値を△R15、△R16とする。すると検出抵抗
R1は、
体装置では、電流経路は従来装置と同様である。電流検
出抵抗を2つのチップ抵抗15、16の合成抵抗により
構成した場合、図2に示すように、チップ抵抗15、1
6を実装することにより抵抗分17、18が生じる。い
ま、図3の等価回路により、実装により生じた抵抗分1
7、18を含めた検出抵抗値R1を求める。チップ抵抗
15の抵抗値をR15、チップ抵抗16の抵抗値をR16、
チップ抵抗15、16の実装により生じた抵抗分17、
18の抵抗値を△R15、△R16とする。すると検出抵抗
R1は、
【0012】
【数1】
【0013】となる。ここで、従来装置のチップ抵抗値
R6とR15,R16の関係は、 2・R6=R15=R16 とする。また従来のチップ抵抗実装による抵抗値△R6
は、 △R6=△R15=△R16 となる。これより検出抵抗R1は、
R6とR15,R16の関係は、 2・R6=R15=R16 とする。また従来のチップ抵抗実装による抵抗値△R6
は、 △R6=△R15=△R16 となる。これより検出抵抗R1は、
【0014】
【数2】
【0015】となり、実装による抵抗値の増加を従来の
1/2にできる。また、チップ抵抗15、16に流れる
電流は、チップ抵抗が1つの場合の電流IEの1/2と
なり、これによりチップ抵抗が2つの場合の各チップ抵
抗15、16の消費電力W15,W16は、
1/2にできる。また、チップ抵抗15、16に流れる
電流は、チップ抵抗が1つの場合の電流IEの1/2と
なり、これによりチップ抵抗が2つの場合の各チップ抵
抗15、16の消費電力W15,W16は、
【0016】
【数3】
【0017】となり、チップ抵抗の抵抗値を2倍にして
もチップ抵抗の消費電力は1/2となり、動作時の発熱
を低く抑えることができる。これによりチップ抵抗の小
型化も可能である。
もチップ抵抗の消費電力は1/2となり、動作時の発熱
を低く抑えることができる。これによりチップ抵抗の小
型化も可能である。
【0018】実施例2.なお、実施例1では、電流検出
用のチップ抵抗が2個の場合について説明したが、従来
のチップ抵抗6の代わりに、チップ抵抗6の抵抗値R6
のn倍の抵抗値を持つチップ抵抗をn個並列に実装する
ことにより、実装による抵抗値の変化を1/nにでき、
かつ、各チップ抵抗の消費電力も1/nにできる。図4
は、チップ抵抗21、22を追加し、合計4個のチップ
抵抗を使用した場合を示す。
用のチップ抵抗が2個の場合について説明したが、従来
のチップ抵抗6の代わりに、チップ抵抗6の抵抗値R6
のn倍の抵抗値を持つチップ抵抗をn個並列に実装する
ことにより、実装による抵抗値の変化を1/nにでき、
かつ、各チップ抵抗の消費電力も1/nにできる。図4
は、チップ抵抗21、22を追加し、合計4個のチップ
抵抗を使用した場合を示す。
【0019】実施例3.図5は、この発明の実施例3に
よる樹脂封止型半導体装置のチップ抵抗を示す平面図で
ある。図において、チップ抵抗15、16は、リードフ
レーム2、3上に形成された溝19に位置決めされ実装
されている。チップ抵抗15、16の実装位置を位置決
めマークとしての溝19により定めることにより、実装
バラツキによる抵抗値の変動を少なくすることが可能で
ある。
よる樹脂封止型半導体装置のチップ抵抗を示す平面図で
ある。図において、チップ抵抗15、16は、リードフ
レーム2、3上に形成された溝19に位置決めされ実装
されている。チップ抵抗15、16の実装位置を位置決
めマークとしての溝19により定めることにより、実装
バラツキによる抵抗値の変動を少なくすることが可能で
ある。
【0020】実施例4.図6は、この発明の実施例4に
よる樹脂封止型半導体装置のチップ抵抗を示す平面図で
ある。図において、チップ抵抗15、16は、リードフ
レーム2、3に形成された凹部20に実装されている。
チップ抵抗15、16を凹部20に実装することによ
り、実装時にチップ抵抗15、16を一定位置に固定で
き、実装バラツキによる抵抗値の変動を少なくすること
が可能である。また、実装時の作業性を向上させること
ができる。
よる樹脂封止型半導体装置のチップ抵抗を示す平面図で
ある。図において、チップ抵抗15、16は、リードフ
レーム2、3に形成された凹部20に実装されている。
チップ抵抗15、16を凹部20に実装することによ
り、実装時にチップ抵抗15、16を一定位置に固定で
き、実装バラツキによる抵抗値の変動を少なくすること
が可能である。また、実装時の作業性を向上させること
ができる。
【0021】
【発明の効果】以上説明したとおり、この発明の請求項
第1項は、リードフレームの主面上に半導体素子及びそ
の制御用半導体素子を搭載し、上記半導体素子に流れる
電流を検出する電流検出抵抗を実装して樹脂封止した樹
脂封止型半導体装置であって、上記電流検出抵抗を複数
個並列に実装したので、電流検出抵抗実装時の抵抗値の
増加を少なくすることができ、高精度で信頼性の高い樹
脂封止型半導体装置が得られるという効果を奏する。ま
た、抵抗公差の絶対値を大きくすることができるので、
電流検出抵抗のコストダウンを図ることができる。さら
に、電流検出抵抗を分割することにより、電流検出抵抗
1個当たりの消費電力が小さくなることによる電流検出
抵抗の形状の小型化、それにより実装の自由度が増すと
いう効果も奏する。
第1項は、リードフレームの主面上に半導体素子及びそ
の制御用半導体素子を搭載し、上記半導体素子に流れる
電流を検出する電流検出抵抗を実装して樹脂封止した樹
脂封止型半導体装置であって、上記電流検出抵抗を複数
個並列に実装したので、電流検出抵抗実装時の抵抗値の
増加を少なくすることができ、高精度で信頼性の高い樹
脂封止型半導体装置が得られるという効果を奏する。ま
た、抵抗公差の絶対値を大きくすることができるので、
電流検出抵抗のコストダウンを図ることができる。さら
に、電流検出抵抗を分割することにより、電流検出抵抗
1個当たりの消費電力が小さくなることによる電流検出
抵抗の形状の小型化、それにより実装の自由度が増すと
いう効果も奏する。
【0022】この発明の請求項第2項は、位置決め手段
により所定の位置に位置決めして電流検出抵抗をリード
フレームに実装するので、電流検出抵抗を一定位置に実
装でき、実装バラツキによる抵抗値の変動を少なくする
ことができと共に、実装時の作業性を向上させることが
できるという効果を奏する。
により所定の位置に位置決めして電流検出抵抗をリード
フレームに実装するので、電流検出抵抗を一定位置に実
装でき、実装バラツキによる抵抗値の変動を少なくする
ことができと共に、実装時の作業性を向上させることが
できるという効果を奏する。
【図1】この発明の実施例1による樹脂封止型半導体装
置を示す概略平面図である。
置を示す概略平面図である。
【図2】図1に示した樹脂封止型半導体装置におけるチ
ップ抵抗の実装部等価回路図である。
ップ抵抗の実装部等価回路図である。
【図3】図1に示した樹脂封止型半導体装置の等価回路
図である。
図である。
【図4】この発明の実施例2による樹脂封止型半導体装
置を示す概略平面図である。
置を示す概略平面図である。
【図5】この発明の実施例3による樹脂封止型半導体装
置のチップ抵抗を示す平面図である。
置のチップ抵抗を示す平面図である。
【図6】この発明の実施例4による樹脂封止型半導体装
置のチップ抵抗を示す平面図である。
置のチップ抵抗を示す平面図である。
【図7】従来の樹脂封止型半導体装置を示す概略平面図
である。
である。
【図8】図7に示した樹脂封止型半導体装置の側面図で
ある。
ある。
【図9】図7に示した樹脂封止型半導体装置におけるチ
ップ抵抗の実装部等価回路図である。
ップ抵抗の実装部等価回路図である。
【図10】図7に示した樹脂封止型半導体装置の等価回
路図である。
路図である。
1、2、3、4 リードフレーム 5 出力用半導体素子 7 制御用半導体素子 8 モールド樹脂 9 金属ワイヤ 10 ネジ穴 13 電源 14 接地 15、16 チップ抵抗 17、18 チップ抵抗実装により生じた抵抗分 19 溝 20 凹部
Claims (2)
- 【請求項1】 リードフレームの主面上に半導体素子及
びその制御用半導体素子を搭載し、上記半導体素子に流
れる電流を検出する電流検出抵抗を実装して樹脂封止し
た樹脂封止型半導体装置であって、 上記電流検出抵抗を複数個並列に実装したことを特徴と
する樹脂封止型半導体装置。 - 【請求項2】 電流検出抵抗は、位置決め手段により所
定の位置に位置決めされてリードフレームに実装される
ことを特徴とする請求項第1項記載の樹脂封止型半導体
装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5005138A JPH06216308A (ja) | 1993-01-14 | 1993-01-14 | 樹脂封止型半導体装置 |
US08/182,710 US5399905A (en) | 1993-01-14 | 1994-01-13 | Resin sealed semiconductor device including multiple current detecting resistors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5005138A JPH06216308A (ja) | 1993-01-14 | 1993-01-14 | 樹脂封止型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06216308A true JPH06216308A (ja) | 1994-08-05 |
Family
ID=11602956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5005138A Pending JPH06216308A (ja) | 1993-01-14 | 1993-01-14 | 樹脂封止型半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5399905A (ja) |
JP (1) | JPH06216308A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011198891A (ja) * | 2010-03-18 | 2011-10-06 | Renesas Electronics Corp | 半導体基板および半導体装置 |
JP2011249475A (ja) * | 2010-05-25 | 2011-12-08 | Denso Corp | 電力半導体装置 |
JP2013187354A (ja) * | 2012-03-08 | 2013-09-19 | Koa Corp | 電流検出用抵抗器の実装構造 |
JP2016225634A (ja) * | 2006-07-14 | 2016-12-28 | アレグロ・マイクロシステムズ・エルエルシー | センサ |
JP2018018952A (ja) * | 2016-07-28 | 2018-02-01 | 三菱電機株式会社 | 半導体装置 |
WO2018229822A1 (ja) * | 2017-06-12 | 2018-12-20 | 新電元工業株式会社 | パワーモジュール |
WO2018229820A1 (ja) * | 2017-06-12 | 2018-12-20 | 新電元工業株式会社 | パワーモジュール |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5530284A (en) * | 1995-03-06 | 1996-06-25 | Motorola, Inc. | Semiconductor leadframe structure compatible with differing bond wire materials |
US6066890A (en) * | 1995-11-13 | 2000-05-23 | Siliconix Incorporated | Separate circuit devices in an intra-package configuration and assembly techniques |
JP2817717B2 (ja) * | 1996-07-25 | 1998-10-30 | 日本電気株式会社 | 半導体装置およびその製造方法 |
US6215174B1 (en) * | 1997-01-20 | 2001-04-10 | Matsushita Electronics Corporation | Lead frame, mold for producing a resin-sealed semiconductor device, resin-sealed semiconductor device using such a lead frame |
JP4651153B2 (ja) * | 1999-10-28 | 2011-03-16 | ローム株式会社 | 半導体装置 |
JP3813775B2 (ja) * | 1999-11-05 | 2006-08-23 | ローム株式会社 | マルチチップモジュール |
DE10243981B4 (de) * | 2002-09-20 | 2015-06-03 | Robert Bosch Gmbh | Elektronische Baueinheit, insbesondere Regler für Generatoren in Kraftfahrzeugen |
JP2004356494A (ja) | 2003-05-30 | 2004-12-16 | Hitachi Ltd | 電子装置および圧力検出装置 |
US7005325B2 (en) * | 2004-02-05 | 2006-02-28 | St Assembly Test Services Ltd. | Semiconductor package with passive device integration |
US7808074B2 (en) * | 2005-07-08 | 2010-10-05 | Infineon Technologies Ag | Advanced leadframe having predefined bases for attaching passive components |
US7687882B2 (en) * | 2006-04-14 | 2010-03-30 | Allegro Microsystems, Inc. | Methods and apparatus for integrated circuit having multiple dies with at least one on chip capacitor |
US7573112B2 (en) * | 2006-04-14 | 2009-08-11 | Allegro Microsystems, Inc. | Methods and apparatus for sensor having capacitor on chip |
US8253225B2 (en) * | 2008-02-22 | 2012-08-28 | Infineon Technologies Ag | Device including semiconductor chip and leads coupled to the semiconductor chip and manufacturing thereof |
US8093670B2 (en) * | 2008-07-24 | 2012-01-10 | Allegro Microsystems, Inc. | Methods and apparatus for integrated circuit having on chip capacitor with eddy current reductions |
US20110133732A1 (en) * | 2009-12-03 | 2011-06-09 | Allegro Microsystems, Inc. | Methods and apparatus for enhanced frequency response of magnetic sensors |
US8629539B2 (en) | 2012-01-16 | 2014-01-14 | Allegro Microsystems, Llc | Methods and apparatus for magnetic sensor having non-conductive die paddle |
US10234513B2 (en) | 2012-03-20 | 2019-03-19 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with integral ferromagnetic material |
US9812588B2 (en) | 2012-03-20 | 2017-11-07 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with integral ferromagnetic material |
US9494660B2 (en) | 2012-03-20 | 2016-11-15 | Allegro Microsystems, Llc | Integrated circuit package having a split lead frame |
US9666788B2 (en) | 2012-03-20 | 2017-05-30 | Allegro Microsystems, Llc | Integrated circuit package having a split lead frame |
US8853835B2 (en) * | 2012-10-05 | 2014-10-07 | Infineon Technologies Ag | Chip arrangements, a chip package and a method for manufacturing a chip arrangement |
US9411025B2 (en) | 2013-04-26 | 2016-08-09 | Allegro Microsystems, Llc | Integrated circuit package having a split lead frame and a magnet |
US10411498B2 (en) | 2015-10-21 | 2019-09-10 | Allegro Microsystems, Llc | Apparatus and methods for extending sensor integrated circuit operation through a power disturbance |
US10978897B2 (en) | 2018-04-02 | 2021-04-13 | Allegro Microsystems, Llc | Systems and methods for suppressing undesirable voltage supply artifacts |
CN109285824A (zh) * | 2018-11-12 | 2019-01-29 | 北京模电半导体有限公司 | 双芯片to-252引线框架及半导体封装器件 |
US10991644B2 (en) | 2019-08-22 | 2021-04-27 | Allegro Microsystems, Llc | Integrated circuit package having a low profile |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU3636478A (en) * | 1977-05-20 | 1979-11-29 | Imrie J A | Ignition testing apparatus |
FR2595887A1 (fr) * | 1986-03-14 | 1987-09-18 | Labo Electronique Physique | Attenuateur a haute impedance d'entree, a calibres multiples pour hautes frequences, et oscilloscope et sonde active comportant un tel attenuateur |
-
1993
- 1993-01-14 JP JP5005138A patent/JPH06216308A/ja active Pending
-
1994
- 1994-01-13 US US08/182,710 patent/US5399905A/en not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016225634A (ja) * | 2006-07-14 | 2016-12-28 | アレグロ・マイクロシステムズ・エルエルシー | センサ |
JP2018082203A (ja) * | 2006-07-14 | 2018-05-24 | アレグロ・マイクロシステムズ・エルエルシー | センサ |
JP2011198891A (ja) * | 2010-03-18 | 2011-10-06 | Renesas Electronics Corp | 半導体基板および半導体装置 |
JP2011249475A (ja) * | 2010-05-25 | 2011-12-08 | Denso Corp | 電力半導体装置 |
JP2013187354A (ja) * | 2012-03-08 | 2013-09-19 | Koa Corp | 電流検出用抵抗器の実装構造 |
JP2018018952A (ja) * | 2016-07-28 | 2018-02-01 | 三菱電機株式会社 | 半導体装置 |
WO2018229822A1 (ja) * | 2017-06-12 | 2018-12-20 | 新電元工業株式会社 | パワーモジュール |
WO2018229820A1 (ja) * | 2017-06-12 | 2018-12-20 | 新電元工業株式会社 | パワーモジュール |
Also Published As
Publication number | Publication date |
---|---|
US5399905A (en) | 1995-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06216308A (ja) | 樹脂封止型半導体装置 | |
US7102376B2 (en) | Power semiconductor module with detector for detecting main circuit current through power semiconductor element | |
JP2020013955A (ja) | 半導体装置、および、抵抗素子 | |
JP5104016B2 (ja) | パワー半導体モジュール | |
US10366964B2 (en) | Semiconductor device having switching elements to prevent overcurrent damage | |
JP6833101B2 (ja) | 半導体装置 | |
CN110557077B (zh) | 半导体模块 | |
JP2005166987A (ja) | 半導体装置 | |
JP2006344721A (ja) | 半導体装置 | |
JP4254725B2 (ja) | プリント基板、及び温度検出素子の実装構造 | |
JP7099404B2 (ja) | 負荷駆動装置 | |
US20230253862A1 (en) | Semiconductor device and motor driving system | |
WO2022168156A1 (ja) | 半導体装置 | |
JPH0854427A (ja) | 半導体素子の電流検出装置 | |
JP2562652B2 (ja) | インバータパワーicの保護回路及びその保護回路を集積化した混成集積回路 | |
JP3114966B2 (ja) | 直流安定化電源装置 | |
JP2824360B2 (ja) | 電流検出用半導体装置 | |
JPH09293601A (ja) | 抵抗器 | |
JPH07131316A (ja) | 半導体集積回路 | |
US20220412811A1 (en) | Semiconductor module and method of manufacturing semiconductor module | |
US11340318B2 (en) | Magnetic sensor and magnetic detection method | |
US20010054904A1 (en) | Monitoring resistor element and measuring method of relative preciseness of resistor elements | |
US20210057577A1 (en) | Power Semiconductor Module and Method for Fabricating a Power Semiconductor Module | |
JP3973491B2 (ja) | 半導体装置 | |
KR970007970B1 (ko) | 온-칩 피크전류 측정방법 |