JP2005166987A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005166987A
JP2005166987A JP2003404210A JP2003404210A JP2005166987A JP 2005166987 A JP2005166987 A JP 2005166987A JP 2003404210 A JP2003404210 A JP 2003404210A JP 2003404210 A JP2003404210 A JP 2003404210A JP 2005166987 A JP2005166987 A JP 2005166987A
Authority
JP
Japan
Prior art keywords
semiconductor
temperature detection
terminal plate
intermediate terminal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003404210A
Other languages
English (en)
Other versions
JP4323299B2 (ja
Inventor
Yoshihide Okamoto
是英 岡本
Takaaki Shirasawa
敬昭 白澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003404210A priority Critical patent/JP4323299B2/ja
Publication of JP2005166987A publication Critical patent/JP2005166987A/ja
Application granted granted Critical
Publication of JP4323299B2 publication Critical patent/JP4323299B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Inverter Devices (AREA)

Abstract

【課題】スイッチング素子が形成された複数の半導体チップの占有面積を低減し、それによって半導体装置の小型化を図ることが可能な技術を提供する。
【解決手段】中間端子板ＭＴ１の一方主面には、半導体スイッチング素子と温度検出ダイオードとが形成された半導体チップ２１と、フリーホイールダイオードが形成された半導体チップ３１とが接合されている。また、中間端子板ＭＴ１の他方主面には、半導体スイッチング素子と温度検出ダイオードとが形成された半導体チップ１と、フリーホイールダイオードが形成された半導体チップとが接合されている。そして、半導体チップ１，２１における半導体スイッチング素子は中間端子板ＭＴ１によって互いに直列接続されている。
【選択図】図２

Description

本発明は、半導体スイッチング素子を備える半導体装置に関する。
モータ制御に用いられるインバータ回路などでは、通常、ＩＧＢＴやパワーＭＯＳトランジスタなどの半導体スイッチング素子（以後、単に「スイッチング素子」と呼ぶ）が形成された半導体チップを複数備える半導体装置が使用される。このようなスイッチング素子を備える半導体装置は例えば特許文献１〜５に開示されている。
特開２０００−１６４８００号公報 特開２００２−４３５１２号公報 特開２００２−２０８６７３号公報 特開２００１−３４６３８４号公報 特開平４−２９３２６１号公報
上述のようなスイッチング素子を備える半導体装置では、装置の小型化が要求されている。
そこで、本発明は上記点に鑑みて成されたものであり、スイッチング素子が形成された複数の半導体チップの占有面積を低減し、それによって半導体装置の小型化を図ることが可能な技術を提供することを目的とする。
この発明の半導体装置は、第１の主面と、前記第１の主面とは反対側の第２の主面とを有する中間端子板と、前記中間端子板の前記第１の主面上に設けられた第１の半導体チップと、前記中間端子板の前記第２の主面上に設けられた第２の半導体チップとを備え、前記第１及び第２の半導体チップには、第１及び第２の半導体スイッチング素子がそれぞれ形成されており、前記第１及び第２の半導体スイッチング素子は前記中間端子板によって直列接続されており、前記第１及び第２の半導体チップの少なくとも一方には、チップ温度を検出する温度検出ダイオードが更に形成されている。
この発明の半導体装置によれば、中間端子板を介して第１及び第２の半導体チップが積層されているため、第１及び第２の半導体チップを同一平面上に横に並べて配置する場合よりも、半導体装置における半導体チップの占有面積を低減することができる。更に、第１及び第２の半導体チップの少なくとも一方には、温度検出ダイオードが形成されているため、半導体スイッチング素子が形成された半導体チップのチップ温度を簡単に測定することができる。更に、第１及び第２の半導体スイッチング素子は中間端子板によって直列接続されているため、本半導体装置の耐圧を向上しつつ、ボンディングする際のスペースを確保する必要があるアルミワイヤによる直列接続を採用する場合よりも、本半導体装置を小型化することができる。
実施の形態１．
図１は本発明の実施の形態１に係る半導体装置の構成を示す回路図である。また、図２は本実施の形態１に係る半導体装置の構造を示す平面図であって、図３は図２の矢視Ａ−Ａにおける断面図であって、図４は図３に示される構造の部分拡大図である。なお説明の便宜上、図２では図３中のケース蓋１１０の図示を省略しており、図３では図２中の外部導出端子Ｐ及び中間端子板ＭＴ１の図示を省略している。まず図１を参照して、本実施の形態１に係る半導体装置の回路構成について説明する。
本実施の形態１に係る半導体装置は、交流モータの回転動作を制御する３相インバータ回路における１相分のインバータ回路である。図１に示されるように、本実施の形態１に係る半導体装置は、スイッチング素子２，２２，５２，７２と、フリーホイールダイオード１２，３２，６２，８２と、温度検出ダイオード３，２３，５３，７３とを備えている。スイッチング素子２，２２，５２，７２は例えばＩＧＢＴであって、フリーホイールダイオード１２，３２，６２，８２がそれぞれ逆並列接続されている。すなわち、各スイッチング素子のコレクタにはフリーホイールダイオードのカソードが接続され、各スイッチング素子のエミッタにはフリーホイールダイオードのアノードが接続されている。
スイッチング素子２，２２は互いに直列接続されており、スイッチング素子２のコレクタは外部導出端子Ｐに、スイッチング素子２２のエミッタは外部導出端子Ｕにそれぞれ接続されている。また、スイッチング素子５２，７２は互いに直列接続されており、スイッチング素子５２のコレクタは外部導出端子Ｕに、スイッチング素子７２のエミッタは外部導出端子Ｎにそれぞれ接続されている。
スイッチング素子２と温度検出ダイオード３、スイッチング素子２２と温度検出ダイオード２３、スイッチング素子５２と温度検出ダイオード５３、及びスイッチング素子７２と温度検出ダイオード７３は、それぞれ半導体チップ１，２１，５１，７１に形成されている。そして、フリーホイールダイオード１２，３２，６２，８２は、それぞれ半導体チップ１１，３１，６１，８１に形成されている。
各温度検出ダイオード３，２３，５３，７３は、それが形成されている半導体チップのチップ温度を検出する。例えば、温度検出ダイオード３は半導体チップ１のチップ温度を検出し、温度検出ダイオード２３は半導体チップ２１のチップ温度を検出する。
次に、本実施の形態１に係る半導体装置の構造について図２〜４を参照して説明する。図２〜４に示されるように、本実施の形態１に係る半導体装置は、例えば銅から成る放熱板１０１を備えており、放熱板１０１上には樹脂ケース１００が設けられている。樹脂ケース１００内には、上述の外部導出端子Ｎ，Ｐ，Ｕが設けられており、それらの端部は樹脂ケース１００の上面から突出している。なお外部導出端子Ｎ，Ｐ，Ｕは、金属板を折り曲げて形成されている。
放熱板１０１の端部には、本実施の形態１に係る半導体装置を基板等に取り付ける際に使用される取り付け穴１０１ａが設けられている。また放熱板１０１の上面には、接着樹脂等から成る接合材１０３で絶縁基板１０２が接合されており、絶縁基板１０２の上面には金属から成る配線層１０２ａ，１０２ｂが形成されている。
各半導体チップ１，２１，５１，７１の上面の端部には、そのチップが備えるスイッチング素子のゲート電極と、そのスイッチング素子のエミッタ電圧を検出するためのエミッタセンス電極とが設けられており、更にそのチップが備える温度検出ダイオードのアノード電極及びカソード電極が設けられている。言い換えれば、半導体チップ１，２１，５１，７１において、スイッチング素子のゲート電極及びエミッタセンス電極と、温度検出ダイオードのアノード電極及びカソード電極とが、同一方向の主面にそれぞれ設けられている。
また、各半導体チップ１，２１，５１，７１の下面には、その全体に渡ってそのチップが備えるスイッチング素子のコレクタ電極が設けられている。そして、各半導体チップ１１，３１，６１，８１の上面には、その全体に渡ってそのチップが備えるフリーホイールダイオードのアノード電極が形成されており、下面にはその全体に渡ってカソード電極が形成されている。
本明細書では、スイッチング素子２，２２，５２，７２のゲート電極をそれぞれゲート電極２Ｇ，２２Ｇ，５２Ｇ，７２Ｇと呼び、エミッタセンス電極をそれぞれエミッタセンス電極２ＥＳ，２２ＥＳ，５２ＥＳ，７２ＥＳと呼び、エミッタ電極をそれぞれエミッタ電極２Ｅ，２２Ｅ，５２Ｅ，７２Ｅと呼び、コレクタ電極をそれぞれコレクタ電極２Ｃ，２２Ｃ，５２Ｃ，７２Ｃと呼ぶ。また、フリーホイールダイオード１２，３２，６２，８２のアノード電極をそれぞれアノード電極１２Ａ，３２Ａ，６２Ａ，８２Ａと呼び、カソード電極をそれぞれカソード電極１２Ｋ，３２Ｋ、６２Ｋ，８２Ｋと呼ぶ。
なお図２〜４では、スイッチング素子２のエミッタ電極２Ｅと、スイッチング素子５２のエミッタ電極５２Ｅ及びコレクタ電極５２Ｃと、スイッチング素子７２のコレクタ電極７２Ｃと、フリーホイールダイオード８２のカソード電極８２Ｋとは図示されていない。また図２〜４には、フリーホイールダイオード６２が形成されている半導体チップ６１は図示されていない。
図３，４に示されるように、半導体チップ１，１１は、配線層１０２ａの上面に半田等の導電性接合材１０４で接合されており、これにより、スイッチング素子２のコレクタ電極２Ｅと、フリーホイールダイオード１２のカソード電極１２Ｋとが互いに電気的に接続されている。同様に、半導体チップ５１，６１は、配線層１０２ｂの上面に導電性接合材１０４で接合されており、これにより、スイッチング素子５２のコレクタ電極５２Ｅと、フリーホイールダイオード６２のカソード電極６２Ｋとが互いに電気的に接続されている。
半導体チップ１，１１の上面には、スイッチング素子２のゲート電極２Ｇ及びエミッタセンス電極２ＥＳと、温度検出ダイオード３のアノード電極３Ａ及びカソード電極３Ｋとを避けて、導電性の中間端子板ＭＴ１が導電性接合材１０４で接合されている。これにより、スイッチング素子２のエミッタ電極２Ｅと、フリーホイールダイオード１２のアノード電極１２Ａとが互いに電気的に接続されるとともに、半導体チップ１において、中間端子板ＭＴ１が接合される面に設けられたゲート電極２Ｇ、エミッタセンス電極２ＥＳ、アノード電極３Ａ及びカソード電極３Ｋが平面視上で中間端子板ＭＴ１から露出する。
同様に、半導体チップ５１，６１の上面には、スイッチング素子５２のゲート電極５２Ｇ及びエミッタセンス電極５２ＥＳと、温度検出ダイオード５３のアノード電極５３Ａ及びカソード電極５３Ｋとを避けて、導電性の中間端子板ＭＴ２が導電性接合材１０４で接合されている。これにより、スイッチング素子５２のエミッタ電極５２Ｅと、フリーホイールダイオード６２のアノード電極６２Ａとが互いに電気的に接続されるとともに、半導体チップ５１において、中間端子板ＭＴ２が接合される面に設けられたゲート電極５２Ｇ、エミッタセンス電極５２ＥＳ、アノード電極５３Ａ及びカソード電極５３Ｋが平面視上で中間端子板ＭＴ２から露出する。なお中間端子板ＭＴ１，ＭＴ２は、例えば銅、アルミニウム、モリブデン等の熱伝導性が良好な金属材料で形成される。
中間端子板ＭＴ１の上面、つまり半導体チップ１，１１と接合されている主面とは反対側の主面には、図３，４に示されるように、半導体チップ２１，３１が導電性接合材１０４で接合されており、これにより、スイッチング素子２２のコレクタ電極２２Ｃと、フリーホイールダイオード３２のカソード電極３２Ｋとが互いに電気的に接続される。同様に、中間端子板ＭＴ２の上面、つまり半導体チップ５１，６１が接合されている主面とは反対側の主面には、半導体チップ７１，８１が導電性接合材１０４で接合されており、これにより、スイッチング素子７２のコレクタ電極７２Ｃと、フリーホイールダイオード８２のカソード電極８２Ｋとが互いに電気的に接続される。
図３，４に示されるように、半導体チップ１，２１は中間端子板ＭＴ１を介して互いに対向して配置されており、半導体チップ１１，３１は中間端子板ＭＴ１を介して互いに対向して配置されている。同様に、半導体チップ５１，７１は中間端子板ＭＴ２を介して互いに対向して配置されており、半導体チップ６１，８１は中間端子板ＭＴ２を介して互いに対向して配置されている。
図２に示されるように、各スイッチング素子２，２２，５２，７２のゲート電極及びエミッタセンス電極は、半導体チップにおいて互いに隣り合って配設されており、各温度検出ダイオード３，２３，５３，７３のカソード電極及びアノード電極も、半導体チップにいおいて互いに隣り合って配設されている。
また図２に示されるように、スイッチング素子２２のゲート電極２２Ｇ及びエミッタセンス電極２２ＥＳは、スイッチング素子２のゲート電極２Ｇ及びエミッタセンス電極２ＥＳと、平面視上で、中間端子板ＭＴ１の端面ＭＴ１ａを介してそれぞれ対向して配設されている。そして、温度検出ダイオード２３のアノード電極２３Ａ及びカソード電極２３Ｋは、温度検出ダイオード３のアノード電極３Ａ及びカソード電極３Ｋと、平面視上で、中間端子板ＭＴ１の端面ＭＴ１ａを介してそれぞれ対向して配設されている。
同様に、半導体チップ７１におけるスイッチング素子７２のゲート電極７２Ｇ及びエミッタセンス電極７２ＥＳは、半導体チップ５１におけるスイッチング素子５２のゲート電極５２Ｇ及びエミッタセンス電極５２ＥＳと、平面視上で、中間端子板ＭＴ２の端面ＭＴ２ａを介してそれぞれ対向して配置されている。また、温度検出ダイオード７３のアノード電極７３Ａ及びカソード電極７３Ｋは、温度検出ダイオード５３のアノード電極５３Ａ及びカソード電極５３Ｋと、平面視上で、中間端子板ＭＴ２の端面ＭＴ２ａを介してそれぞれ対向して配設されている。
スイッチング素子２２のエミッタ電極２２Ｅと、フリーホイールダイオード３２のアノード電極３２Ａと、外部導出端子Ｕとは、互いにアルミワイヤＡＷで接続されている。また、スイッチング素子７２のエミッタ電極７２Ｅと、フリーホイールダイオード８２のアノード電極８２Ａと、外部導出端子Ｎとは、互いにアルミワイヤＡＷで接続されている。そして、絶縁基板１０２上の配線層１０２ａ，１０２ｂは、アルミワイヤＡＷでそれぞれ外部導出端子Ｐ，Ｕと接続されている。
樹脂ケース１００内には制御基板１０５も設けられており、制御基板１０５の上面には複数の導電性電極パッド１０５ａが形成されている。複数の電極パッド１０５ａには、各スイッチング素子２，２２，５２，７２のゲート電極及びエミッタセンス電極と、各温度検出ダイオード３，２３，５３，７３のアノード電極及びカソード電極とがアルミワイヤＡＷで接続されている。そして、各電極パッド１０５ａには、図示しない外部導出端子ＥＴが接合されており、当該外部導出端子ＥＴの端部は樹脂ケース１００の上面から突出している。また、各中間端子板ＭＴ１，ＭＴ２の端部も、樹脂ケース１００の上面から突出しており、樹脂ケース１００にはケース蓋１１０が設けられている。なお図１の回路図中の白丸は、外部導出端子ＥＴ，Ｎ，Ｐ，Ｕのいずれかを示している。
このような本実施の形態１に係る半導体装置を３つ並列接続することによって、交流モータを制御することが可能な三相インバータ回路を構成することができる。具体的には、まず本実施の形態１に係る半導体装置を３つ用意して、それらの外部導出端子Ｐを互いに接続し、外部導出端子Ｎを互いに接続する。そして、それらの外部導出端子Ｕを交流モータに接続し、外部導出端子Ｐ，Ｎ間に所定電圧を印加した状態で、外部に設けられた駆動回路によって、外部導出端子ＥＴ及び電極パッド１０５ａを介して、各スイッチング素子２，２２，５２，７２のゲート電極に所定の電圧波形を印加する。これにより、スイッチング素子２，２２，５２，７２が適切なタイミングでスイッチング動作を行い、３相交流モータの回転動作を制御することができる。なお、スイッチング素子２，２２のゲート電極には同じ電圧波形が印加され、スイッチング素子５２，７２には同じ電圧波形が印加される。
また、本実施の形態１に係る半導体装置では、温度検出ダイオード３，２３，５３，７３を用いて、半導体チップ１，２１，５１，７１のチップ温度を求めることができる。例えば、本実施の形態１に係る半導体装置の外部から、外部導出端子ＥＴ及びそれに接続された電極パッド１０５ａを介して温度検出ダイオード３に定電流を流し、その状態で、温度検出ダイオード３での降下電圧、つまりアノード電極３Ａとカソード電極３Ｋとの間の電位差を測定することによって、温度検出ダイオード３での検出電圧を得る。そして、その検出電圧と、予め求めておいた温度検出ダイオード３の温度特性とを用いて、スイッチング素子２が設けられている半導体チップ１のチップ温度を求めることができる。
なお上記温度特性とは、温度検出ダイオードに定電流を流した場合のそこでの降下電圧、つまり検出電圧が、チップ温度によってどのように変化するかを示す特性である。また以後、本実施の形態１に係る半導体装置の外部に設けられた、各スイッチング素子２，２２，５２，７２のゲート電極に所定の電圧波形を印加する駆動回路や、温度検出ダイオード３，２３，５３，７３での降下電圧を測定して、半導体チップ１，２１，５１，７１のチップ温度を求める回路をあわせて「制御回路２００」と呼ぶ。
以上のように、本実施の形態１に係る半導体装置では、中間端子板ＭＴ１を介して半導体チップ１，２１が積層されているため、あるいは中間端子板ＭＴ２を介して半導体チップ５１，７１が積層されているため、半導体チップ１，２１あるいは半導体チップ５１，７１を同一平面上に横に並べて配置する場合よりも、半導体装置における半導体チップの占有面積を低減することができる。
更に、半導体チップ１，２１，５１，７１には、温度検出ダイオードが形成されているため、スイッチング素子が形成された半導体チップのチップ温度を簡単に測定することができる。
更に、スイッチング素子２，２２は中間端子板ＭＴ１によって、スイッチング素子５２，７２は中間端子板ＭＴ２によって直列接続されているため、ボンディングするためのスペースを確保する必要があるアルミワイヤＡＷによる直列接続を採用する場合よりも、半導体装置を小型化することができる。
更に、スイッチング素子２，２２、及びスイッチング素子５２，７２はそれぞれ直列接続されているため、本半導体装置の耐圧を向上することができる。例えば、スイッチング素子２，２２，５２，７２に耐圧６００ＶのＩＧＢＴを使用すると、耐圧１２００Ｖの１相分のインバータ装置を実現できる。
なお本実施の形態１では、各半導体チップ１，２１，５１，７１に温度検出ダイオードを設けていたが、半導体チップ１，２１の間で、あるいは半導体チップ５１，７１の間で、それほどチップ温度にバラツキが無い場合には、半導体チップ１，２１のどちらか一方、あるいは半導体チップ５１，７１のどちらか一方に温度検出ダイオードを設けても良い。また、半導体チップ１，２１，５１，７１のすべての間で、それほどチップ温度にバラツキが無い場合には、それらの一つに温度検出ダイオードを設けるだけでも良い。
また本実施の形態１では、図３，４にも示されるように、スイッチング素子が形成されている半導体チップ１，２１は中間端子板ＭＴ１を介して互いに対向するように配置されているが、スイッチング素子２が形成されている半導体チップ１と、フリーホイールダイオード３２が形成されている半導体チップ３１とを、中間端子板ＭＴ１を介して互いに対向するように配置し、スイッチング素子２２が形成されている半導体チップ２１と、フリーホイールダイオード１２が形成されている半導体チップ１１とを中間端子板ＭＴ１を介して互いに対向するように配置しても良い。
図５，６は、この場合の本実施の形態１に係る半導体装置の構造を、中間端子板ＭＴ１付近を拡大して示す斜視図であって、図５，６では図面の煩雑さを避けるために、フリーホイールダイオード３２のアノード電極３２Ａと、スイッチング素子２２のエミッタ電極２２Ｅと、外部導出端子Ｕとを互いに接続するアルミワイヤＡＷの図示を省略している。また図５は、図２に示される場合と同様に、半導体チップ２１，３１の組みと、半導体チップ７１，８１の組みとを平面視上で２列に並べた場合の斜視図であって、図６は半導体チップ２１，３１，７１，８１を平面視上で一直線上に並べた場合の斜視図である。
なお、半導体チップ５１，６１，７１，８１に関しても同様に、スイッチング素子５２が形成されている半導体チップ５１と、フリーホイールダイオード８２が形成されている半導体チップ８１とを中間端子板ＭＴ２を介して互いに対向するように配置し、スイッチング素子７２が形成されている半導体チップ７１と、フリーホイールダイオード６２が形成されている半導体チップ６１とを中間端子板ＭＴ２を介して互いに対向するように配置しても良い。
通常、半導体装置の動作中では、フリーホイールダイオードが形成された半導体チップよりも、スイッチング素子が形成された半導体チップの方が高いチップ温度になるため、図３，４に示されるように、スイッチング素子が形成された半導体チップ同士を中間端子板を介して対向させた場合には、スイッチング素子が形成された半導体チップのチップ温度と、フリーホイールダイオードが形成された半導体チップのチップ温度との間に大きな差を生じることがある。
しかしながら、図５，６にも示されるように、スイッチング素子が形成された半導体チップと、フリーホイールダイオードが形成された半導体チップとを中間端子板を介して対向させることによって、各半導体チップでのチップ温度を均一することができ、温度上昇によるチップ不良を抑制することができる。
実施の形態２．
図７は本発明の実施の形態２に係る半導体装置の構成を示す回路図である。また、図８は本実施の形態２に係る半導体装置の構造を部分的に拡大して示す斜視図であって、中間端子板ＭＴ１付近を拡大して示している。なお図８では、図面の煩雑さを避けるために、フリーホイールダイオード３２のアノード電極３２Ａと、スイッチング素子２２のエミッタ電極２２Ｅと、外部導出端子Ｕとを互いに接続するアルミワイヤＡＷの図示を省略している。
図８に示されるように、本実施の形態２に係る半導体装置では、半導体チップ１における温度検出ダイオード３のアノード電極３Ａ及びカソード電極３Ｋは、半導体チップ２１における温度検出ダイオード２３のアノード電極２３Ａ及びカソード電極２３Ｋと、それぞれアルミワイヤＡＷで接続されている。これにより、図７に示されるように、温度検出ダイオード３，２３は互いに並列接続されている。そして、温度検出ダイオード３のアノード電極３Ａ及びカソード電極３Ｋは、アルミワイヤＡＷによって、制御基板１０５上の電極パッド１０５ａに接続されている。
また同様にして、半導体チップ５１における温度検出ダイオード５３のアノード電極５３Ａ及びカソード電極５３Ｋは、半導体チップ７１における温度検出ダイオード７３のアノード電極７３Ａ及びカソード電極７３Ｋと、それぞれアルミワイヤＡＷで接続されている。これにより、図７に示されるように、温度検出ダイオード５３，７３は互いに並列接続されている。そして、温度検出ダイオード５３のアノード電極５３Ａ及びカソード電極５３Ｋは、アルミワイヤＡＷによって、制御基板１０５上の電極パッド１０５ａに接続されている。その他の構造については上述の実施の形態１に係る半導体装置と同じであるため、その説明は省略する。
以上のように、本実施の形態２に係る半導体装置では、半導体チップ１における温度検出ダイオード３と、半導体チップ２１における温度検出ダイオード２３とが並列接続されている。そのため、温度検出ダイオード３，２３に定電流Ｉｄｐを流した場合の、温度検出ダイオード３，２３のアノード電極とカソード電極との間の電位差Ｖ１は、以下の式（１）で表される。
Figure 2005166987
ただし、式（１）中の電圧Ｖ２，Ｖ３は、上述の実施の形態１のように仮に温度検出ダイオード３，２３を接続せずにそれぞれに上記定電流Ｉｄｐの半分を流した場合の、温度検出ダイオード３，２３での降下電圧をそれぞれ示している。
ここで、式（１）の右辺の電圧Ｖ２，Ｖ３は半導体チップ１，２１の温度をそれぞれ示しているため、左辺の電位差Ｖ１は半導体チップ１，２１のチップ温度の平均値を示していることになる。従って、温度検出ダイオード３のカソード電極３Ｋ及びアノード電極３Ａに電気的に接続された外部導出端子ＥＴの電圧を測定することによって電位差Ｖ１を測定し、その測定結果と、予め求めておいた、並列接続された温度検出ダイオード３，２３の温度特性とを用いて、半導体チップ１のチップ温度と半導体チップ２１のチップ温度との平均値を求めることができる。
例えば、半導体チップ１，２１のチップ温度がそれぞれ１００℃，９０℃のとき、電位差Ｖ１を測定することによって、それらの平均値である９５℃を本実施の形態２に係る半導体装置の外部で求めることができる。
同様に、温度検出ダイオード５３のアノード電極５３Ａ及びカソード電極５３Ｋに電気的に接続された外部導出端子ＥＴの電圧を測定することによって、温度検出ダイオード５３，７３のアノード電極とカソード電極との間の電位差を測定し、その測定結果と、予め求めておいた、並列接続された温度検出ダイオード５３，７３の温度特性とを用いて、半導体チップ５１のチップ温度と半導体チップ７１のチップ温度との平均値を求めることができる。なお、ここでの温度特性は、並列接続された２つの温度検出ダイオードに定電流を流した場合のそこでの降下電圧が、同じチップ温度に設定された、当該温度検出ダイオードを備える２つの半導体チップのチップ温度によってどのように変化するかを示す特性である。
上述の実施の形態１において、半導体チップ１，２１のチップ温度の平均値や、半導体チップ５１，７１のチップ温度の平均値を求める場合、外部導出端子ＥＴ及び電極パッド１０５ａを介して測定された、温度検出ダイオード３，２３での降下電圧や、温度検出ダイオード５３，７３での降下電圧を、半導体装置の外部に設けられた制御回路２００で平均化する必要があった。しかしながら、本実施の形態２では、温度検出ダイオード３，２３や温度検出ダイオード５３，７３が並列接続されているため、温度検出ダイオード３，２３あるいは温度検出ダイオード５３，７３のアノード電極とカソード電極との電位差を測定することによって、半導体チップ１，２１のチップ温度の平均値や半導体チップ５１，７１のチップ温度の平均値を簡単に求めることができる。そのため、半導体装置の外部に設けられる制御回路２００を簡素化できる。
また、本実施の形態２に係る半導体装置では、温度検出ダイオード３のアノード電極３Ａ及びカソード電極３Ｋは、温度検出ダイオード２３のアノード電極２３Ａ及びカソード電極２３Ｋと、平面視上で、中間端子板ＭＴ１の端面ＭＴ１ａを介してそれぞれ対向して配置されている。また、温度検出ダイオード７３のアノード電極７３Ａ及びカソード電極７３Ｋは、温度検出ダイオード５３のアノード電極５３Ａ及びカソード電極５３Ｋと、平面視上で、中間端子板ＭＴ２の端面ＭＴ２ａを介してそれぞれ対向して配置されている。そのため、温度検出ダイオード３，２３を並列接続する際、また温度検出ダイオード５３，７３を並列接続する際に、アルミワイヤＡＷの配線長を短くすることができ、２つの温度検出ダイオードを簡単に並列接続することができる。従って、本実施の形態２に係る半導体装置の組み立てが容易になる。
実施の形態３．
図９は本発明の実施の形態３に係る半導体装置の構成を示す回路図である。また、図１０は本実施の形態３に係る半導体装置の構造を部分的に拡大して示す斜視図であって、中間端子板ＭＴ１付近を拡大して示している。なお図１０では、図面の煩雑さを避けるために、フリーホイールダイオード３２のアノード電極３２Ａと、スイッチング素子２２のエミッタ電極２２Ｅと、外部導出端子Ｕとを互いに接続するアルミワイヤＡＷの図示を省略している。
図１０に示されるように、本実施の形態３に係る半導体装置では、半導体チップ１における温度検出ダイオード３のカソード電極３Ｋは、半導体チップ２１における温度検出ダイオード２３のアノード電極２３ＡにアルミワイヤＡＷによって接続されている。これにより、図９に示されるように、温度検出ダイオード３，２３は互いに直列接続されている。そして、温度検出ダイオード３のアノード電極３Ａと温度検出ダイオード２３のカソード電極２３Ｋは、アルミワイヤＡＷによってそれぞれ個別に制御基板１０５の電極パッド１０５ａに接続されている。
また同様にして、半導体チップ５１における温度検出ダイオード５３のカソード電極５３Ｋは、半導体チップ７１における温度検出ダイオード７３のアノード電極７３ＡにアルミワイヤＡＷによって接続されている。これにより、温度検出ダイオード５３，７３は互いに直列接続されている。そして、温度検出ダイオード５３のアノード電極５３Ａと、温度検出ダイオード７３のカソード電極７３Ｋは、アルミワイヤＡＷによって、それぞれ個別に制御基板１０５の電極パッド１０５ａに接続されている。その他の構造については上述の実施の形態１に係る半導体装置と同じであるため、その説明は省略する。
以上のように、本実施の形態３に係る半導体装置では、半導体チップ１における温度検出ダイオード３と、半導体チップ２１における温度検出ダイオード２３とが直列接続されている。そのため、動作中の半導体チップ１，２１のチップ温度にほとんど差が生じないような場合には、温度検出ダイオード３，２３に定電流Ｉｄｓを流した場合の、温度検出ダイオード３のカソード電極３Ｋと、温度検出ダイオード２３のアノード電極２３Ａとの間の電位差Ｖ１１は、以下の式（２）で表される。
Figure 2005166987
ただし、式（２）中の電圧Ｖ１２，Ｖ１３は、上述の実施の形態１のように仮に温度検出ダイオード３，２３を接続せずにそれぞれに上記定電流Ｉｄｓを流した場合の、温度検出ダイオード３，２３での降下電圧をそれぞれ示している。
例えば、半導体チップ１，２１のチップ温度がともに約５０℃である場合に、電圧Ｖ１２，Ｖ１３がともに約２．３５Ｖであるとすると電位差Ｖ１１は約４．７０Ｖとなる。
同様に、動作中の半導体チップ５１，７１のチップ温度にほとんど差が生じないような場合には、直列接続された温度検出ダイオード５３，７３に定電流Ｉｄｓを流した場合の、温度検出ダイオード５３のカソード電極５３Ｋと、温度検出ダイオード７３のアノード電極７３Ａとの間の電位差Ｖ２１は、仮に温度検出ダイオード５３，７３を接続せずにそれぞれに定電流Ｉｄｓを流した場合の、温度検出ダイオード５３，７３での各降下電圧Ｖ２２，Ｖ２３の約２倍となる。
このように、直列接続された２つの温度検出ダイオードから得られる検出電圧（電位差Ｖ１１，Ｖ２１）は、一つの温度検出ダイオードから得られる検出電圧（電圧Ｖ１２，Ｖ１３，Ｖ２２，Ｖ２３）よりも大きくなる。そのため、２つの半導体チップのチップ温度にほとんど差が生じないような場合には、直列接続された２つの温度検出ダイオードを用いて、当該半導体チップのチップ温度を検出する方が、一つの温度検出ダイオードを用いてそれが形成されている半導体チップのチップ温度を検出する場合よりも、チップ温度の変化に対する検出電圧の変化率が大きくなる。その結果、チップ温度の検出精度が向上する。
なお本実施の形態３では、直列接続された２つの温度検出ダイオードの温度特性、つまり直列接続された２つの温度検出ダイオードに定電流を流した場合の各降下電圧の合計が、同じチップ温度に設定された、当該温度検出ダイオードを備える２つの半導体チップのチップ温度によってどのように変化するかを示す特性を予め求めておき、得られた検出電圧と当該温度特性とを用いて２つの半導体チップのチップ温度を同時に求めることができる。
また、本実施の形態３に係る半導体装置では、各温度検出ダイオード３，２３のアノード電極及びカソード電極は互いに隣り合って配設されており、かつ温度検出ダイオード３のアノード電極３Ａ及びカソード電極３Ｋは、温度検出ダイオード２３のアノード電極２３Ａ及びカソード電極２３Ｋと、平面視上で、中間端子板ＭＴ１の端面ＭＴ１ａを介してそれぞれ対向して配置されている。また、各温度検出ダイオード５３，７３のアノード電極及びカソード電極は互いに隣り合って配設されており、かつ温度検出ダイオード７３のアノード電極７３Ａ及びカソード電極７３Ｋは、温度検出ダイオード５３のアノード電極５３Ａ及びカソード電極５３Ｋと、平面視上で、中間端子板ＭＴ２の端面ＭＴ２ａを介してそれぞれ対向して配置されている。そのため、温度検出ダイオード３，２３を直列接続する際、また温度検出ダイオード５３，７３を直列接続する際に、アルミワイヤＡＷの配線長を短くすることができ、２つの温度検出ダイオードを簡単に直列接続することができる。従って、本実施の形態３に係る半導体装置の組み立てが容易になる。
なお、温度検出ダイオード３のアノード電極３Ａとカソード電極３Ｋとの位置を入れ替えて、あるいは温度検出ダイオード２３のアノード電極２３Ａとカソード電極２３Ｋとの位置を入れ替えて、互いに接続される温度検出ダイオード２３のアノード電極２３Ａと温度検出ダイオード３のカソード電極３Ｋとを、平面視上で、中間端子板ＭＴ１の端面ＭＴ１ａを介して互いに対向するように配設しても良い。
また、温度検出ダイオード５３のアノード電極５３Ａとカソード電極５３Ｋとの位置を入れ替えて、あるいは温度検出ダイオード７３のアノード電極７３Ａとカソード電極７３Ｋとの位置を入れ替えて、互いに接続される温度検出ダイオード７３のアノード電極７３Ａと温度検出ダイオード５３のカソード電極５３Ｋとを、平面視上で、中間端子板ＭＴ２の端面ＭＴ２ａを介して互いに対向するように配設しても良い。
このような場合には、温度検出ダイオード３，２３を直列接続する際、また温度検出ダイオード５３，７３を直列接続する際の、アルミワイヤＡＷの配線長を更に短くすることができ、２つの温度検出ダイオードを更に簡単に直列接続することができる。従って、本実施の形態３に係る半導体装置の組み立てが更に容易になる。
実施の形態４．
図１１は本実施の形態４に係る半導体装置の構造を部分的に拡大して示す斜視図であって、中間端子板ＭＴ１，ＭＴ２付近を拡大して示している。なお図１１では、図面の煩雑さを避けるために全てのアルミワイヤＡＷの記載を省略している。
図１１に示されるように、本実施の形態４に係る半導体装置では、中間端子板ＭＴ１の端部ＥＰ１は、中間端子板ＭＴ１における半導体チップ２１，３１が搭載されている主面に対して垂直を成して折り曲げられている。同様に、中間端子板ＭＴ２の端部ＥＰ２は、中間端子板ＭＴ２における半導体チップ７１，８１が搭載されている主面に対して垂直を成して折り曲げられている。そして、中間端子板ＭＴ１の端部ＥＰ１と、中間端子板ＭＴ２の端部ＥＰ２とは互いに対面している。その他の構造については上述の実施の形態１に係る半導体装置と同じであるため、その説明は省略する。
このように、中間端子板ＭＴ１の端部ＥＰ１を折り曲げることによって、実施の形態１に係る半導体装置における中間端子板ＭＴ１の占有面積を変化させずに、中間端子板ＭＴ１の表面積を増大することができる。従って、中間端子板ＭＴ１での放熱特性が向上し、半導体チップ５１，６１，７１，８１で発生した熱を確実に放熱することができる。また、中間端子板ＭＴ２の端部ＥＰ２を折り曲げることによって、実施の形態１に係る半導体装置における中間端子板ＭＴ２の占有面積を変化させずに、中間端子板ＭＴ２の表面積を増大することができるため、中間端子板ＭＴ２での放熱特性が向上し、半導体チップ１，１１，２１，３１で発生した熱を確実に放熱することができる。
なお図１２に示されるように、中間端子板ＭＴ１の端部ＥＰ１と中間端子板ＭＴ２の端部ＥＰ２とをそれぞれ分割しても良い。この場合には、中間端子板ＭＴ１，ＭＴ２の表面積が更に増大し、放熱特性が更に向上する。
実施の形態５．
図１３は本発明の実施の形態５に係る半導体装置の構成を示す回路図である。また、図１４は本実施の形態５に係る半導体装置の構造を部分的に拡大して示す斜視図であって、中間端子板ＭＴ１付近を拡大して示している。なお図１４では、図面の煩雑さを避けるために、フリーホイールダイオード３２のアノード電極３２Ａと、スイッチング素子２２のエミッタ電極２２Ｅと、外部導出端子Ｕとを互いに接続するアルミワイヤＡＷの図示を省略している。
本実施の形態５に係る半導体装置では、中間端子板ＭＴ１は、互いに直列接続されたスイッチング素子２，２２の間に流れる電流を検出するためのシャント抵抗として用いられる。また、中間端子板ＭＴ２は、互いに直列接続されたスイッチング素子５２，７２の間に流れる電流を検出するためのシャント抵抗として用いられる。
図１４に示されるように、中間端子板ＭＴ１における半導体チップ２１，３１が搭載されている主面にはアルミワイヤＡＷの一端が接続されており、当該アルミワイヤＡＷの他端は制御基板１０５の電極パッド１０５ａに接続されている（図示せず）。同様に、中間端子板ＭＴ２における半導体チップ７１，８１が搭載されている主面にはアルミワイヤＡＷの一端が接続されており、当該アルミワイヤＡＷの他端は制御基板１０５の電極パッド１０５ａに接続されている。その他の構造については上述の実施の形態１に係る半導体装置と同じであるため、その説明は省略する。
本実施の形態５に係る半導体装置では、外部導出端子Ｕにモータなどの負荷が接続され、かつ外部導出端子Ｐ，Ｎにそれぞれ正の電源電圧及び接地電圧が印加された状態で、スイッチング素子２，２２がともにＯＮ、スイッチング素子５２，７２がともにオフすると、スイッチング素子２，２２には電流Ｉ１が流れる。このとき、図１３に示されるように、スイッチング素子２に流れた電流Ｉ１は、中間端子板ＭＴ１を通ってスイッチング素子２２に流れる。そのため、中間端子板ＭＴ１が有する抵抗成分では、電流Ｉ１の大きさに比例した電圧降下が生じる。従って、この電圧降下を測定することによって電流Ｉ１を検出することができる。つまり、中間端子板ＭＴ１をシャント抵抗として用いることによって、スイッチング素子２，２２の間に流れる電流を検出することができる。
また図１３に示されるように、スイッチング素子５２に流れた電流Ｉ２は、中間端子板ＭＴ２を通ってスイッチング素子７２に流れるため、中間端子板ＭＴ２が有する抵抗成分では、電流Ｉ２の大きさに比例した電圧降下が生じる。従って、この電圧降下を測定することによって電流Ｉ２を検出することができる。つまり、中間端子板ＭＴ２をシャント抵抗として用いることによって、スイッチング素子５２，７２の間に流れる電流を検出することができる。
なお、中間端子板ＭＴ１が有する抵抗成分での電圧降下は、スイッチング素子２のエミッタセンス電極２ＥＳに電気的に接続された電極パッド１０５ａに接続された外部導出端子ＥＴと、中間端子板ＭＴ１における半導体チップ２１，３１が搭載された主面に電気的に接続された電極パッド１０５ａに接続された外部導出端子ＥＴとの間の電圧を、外部に設けた制御回路２００で測定することによって検出することができる。
同様にして、中間端子板ＭＴ２が有する抵抗成分での電圧降下は、スイッチング素子５２のエミッタセンス電極５２ＥＳに電気的に接続された電極パッド１０５ａに接続された外部導出端子ＥＴと、中間端子板ＭＴ２における半導体チップ５１，６１が搭載された主面に電気的に接続された電極パッド１０５ａに接続された外部導出端子ＥＴとの間の電圧を、外部に設けた制御回路２００で測定することによって検出することができる。
このように、スイッチング素子２，２２の間に流れる電流Ｉ１や、スイッチング素子５２，７２の間に流れる電流Ｉ２を検出するためのシャント抵抗が、中間端子板ＭＴ１，ＭＴ２から成るため、別途シャント抵抗を用意する必要が無い。そのため、半導体装置の小型化が可能となる。
本発明の実施の形態１に係る半導体装置の構成を示す回路図である。 本発明の実施の形態１に係る半導体装置の構造を示す平面図である。 本発明の実施の形態１に係る半導体装置の構造を示す断面図である。 本発明の実施の形態１に係る半導体装置の構造を部分的に拡大して示す断面図である。 本発明の実施の形態１に係る半導体装置の構造を部分的に拡大して示す斜視図である。 本発明の実施の形態１に係る半導体装置の構造を部分的に拡大して示す斜視図である。 本発明の実施の形態２に係る半導体装置の構成を示す回路図である。 本発明の実施の形態２に係る半導体装置の構造を部分的に拡大して示す斜視図である。 本発明の実施の形態３に係る半導体装置の構成を示す回路図である。 本発明の実施の形態３に係る半導体装置の構造を部分的に拡大して示す斜視図である。 本発明の実施の形態４に係る半導体装置の構造を部分的に拡大して示す斜視図である。 本発明の実施の形態４に係る半導体装置の構造を部分的に拡大して示す斜視図である。 本発明の実施の形態５に係る半導体装置の構成を示す回路図である。 本発明の実施の形態５に係る半導体装置の構造を部分的に拡大して示す斜視図である。
符号の説明
１，１１，２１，３１，４１，５１，６１，７１，８１ 半導体チップ、２，２２，５２，７２ 半導体スイッチング素子、３，２３，５３，７３ 温度検出ダイオード、３Ａ，２３Ａ，５３Ａ，７３Ａ アノード電極、３Ｋ，２３Ｋ，５３Ｋ，７３Ｋ カソード電極、１２，３２，６２，８２ フリーホイールダイオード、ＥＰ１，ＥＰ２ 端部、Ｉ１，Ｉ２ 電流、ＭＴ１，ＭＴ２ 中間端子板、ＭＴ１ａ，ＭＴ２ａ 端面。

Claims (7)

  1. 第１の主面と、前記第１の主面とは反対側の第２の主面とを有する中間端子板と、
    前記中間端子板の前記第１の主面上に設けられた第１の半導体チップと、
    前記中間端子板の前記第２の主面上に設けられた第２の半導体チップと
    を備え、
    前記第１及び第２の半導体チップには、第１及び第２の半導体スイッチング素子がそれぞれ形成されており、
    前記第１及び第２の半導体スイッチング素子は前記中間端子板によって直列接続されており、
    前記第１及び第２の半導体チップの少なくとも一方には、チップ温度を検出する温度検出ダイオードが更に形成されている、半導体装置。
  2. 前記温度検出ダイオードは、前記第１及び第２の半導体チップのそれぞれに形成されており、
    前記第１及び第２の半導体チップの前記温度検出ダイードは、互いに並列接続されている、請求項１に記載の半導体装置。
  3. 前記温度検出ダイオードは、前記第１及び第２の半導体チップのそれぞれに形成されており、
    前記第１及び第２の半導体チップの前記温度検出ダイードは、互いに直列接続されている、請求項１に記載の半導体装置。
  4. 前記第１及び第２の半導体チップにおける前記温度検出ダイオードの電極は、平面視上で、前記中間端子板の端面を介して互いに対向して配設されている、請求項２及び請求項３のいずれか一つに記載の半導体装置。
  5. 前記第１の半導体スイッチング素子と逆並列接続された第１のフリーホイールダイオードが形成された第３の半導体チップと、
    前記第２の半導体スイッチング素子と逆並列接続された第２のフリーホイールダイオードが形成された第４の半導体チップと
    を更に備え、
    前記第３の半導体チップは、前記中間端子板の前記第１の主面上に、前記中間端子板を介して前記第２の半導体チップと対向して設けられており、
    前記第４の半導体チップは、前記中間端子板の前記第２の主面上に、前記中間端子板を介して前記第１の半導体チップと対向して設けられている、請求項１乃至請求項４のいずれか一つに記載の半導体装置。
  6. 前記中間端子板の端部は折り曲げられている、請求項１乃至請求項５のいずれか一つに記載の半導体装置。
  7. 互いに直列接続された前記第１及び第２の半導体スイッチング素子の間に流れる電流を検出するためのシャント抵抗を備え、
    前記シャント抵抗は前記中間端子板から成る、請求項１乃至請求項６のいずれか一つに記載の半導体装置。
JP2003404210A 2003-12-03 2003-12-03 半導体装置 Expired - Lifetime JP4323299B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003404210A JP4323299B2 (ja) 2003-12-03 2003-12-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003404210A JP4323299B2 (ja) 2003-12-03 2003-12-03 半導体装置

Publications (2)

Publication Number Publication Date
JP2005166987A true JP2005166987A (ja) 2005-06-23
JP4323299B2 JP4323299B2 (ja) 2009-09-02

Family

ID=34727256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003404210A Expired - Lifetime JP4323299B2 (ja) 2003-12-03 2003-12-03 半導体装置

Country Status (1)

Country Link
JP (1) JP4323299B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258485A (ja) * 2010-08-24 2010-11-11 Renesas Electronics Corp 半導体装置
JP2011243909A (ja) * 2010-05-21 2011-12-01 Mitsubishi Electric Corp 半導体モジュール及び半導体モジュールを搭載した回転電機
JP2012142576A (ja) * 2010-12-28 2012-07-26 Samsung Electronics Co Ltd 貫通電極を有する積層構造の半導体装置、半導体メモリ装置、半導体メモリ・システム及びその動作方法
JP2014130894A (ja) * 2012-12-28 2014-07-10 Toyota Motor Corp 半導体モジュール
US9530766B2 (en) 2013-08-23 2016-12-27 Mitsubishi Electric Corporation Semiconductor device
WO2017169693A1 (ja) * 2016-04-01 2017-10-05 三菱電機株式会社 半導体モジュール
JP2020123660A (ja) * 2019-01-30 2020-08-13 トヨタ自動車株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1038964A (ja) * 1996-07-26 1998-02-13 Toyota Motor Corp 半導体モジュールの温度検出装置
JP2000164800A (ja) * 1998-11-30 2000-06-16 Mitsubishi Electric Corp 半導体モジュール
JP2001133330A (ja) * 1999-11-01 2001-05-18 Denso Corp 半導体モジュールの温度検出装置
JP2002026251A (ja) * 2000-07-11 2002-01-25 Toshiba Corp 半導体装置
JP2002076256A (ja) * 2000-08-30 2002-03-15 Mitsubishi Electric Corp 電力用半導体装置
JP2003142689A (ja) * 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1038964A (ja) * 1996-07-26 1998-02-13 Toyota Motor Corp 半導体モジュールの温度検出装置
JP2000164800A (ja) * 1998-11-30 2000-06-16 Mitsubishi Electric Corp 半導体モジュール
JP2001133330A (ja) * 1999-11-01 2001-05-18 Denso Corp 半導体モジュールの温度検出装置
JP2002026251A (ja) * 2000-07-11 2002-01-25 Toshiba Corp 半導体装置
JP2002076256A (ja) * 2000-08-30 2002-03-15 Mitsubishi Electric Corp 電力用半導体装置
JP2003142689A (ja) * 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011243909A (ja) * 2010-05-21 2011-12-01 Mitsubishi Electric Corp 半導体モジュール及び半導体モジュールを搭載した回転電機
JP2010258485A (ja) * 2010-08-24 2010-11-11 Renesas Electronics Corp 半導体装置
JP2012142576A (ja) * 2010-12-28 2012-07-26 Samsung Electronics Co Ltd 貫通電極を有する積層構造の半導体装置、半導体メモリ装置、半導体メモリ・システム及びその動作方法
JP2014130894A (ja) * 2012-12-28 2014-07-10 Toyota Motor Corp 半導体モジュール
US9530766B2 (en) 2013-08-23 2016-12-27 Mitsubishi Electric Corporation Semiconductor device
JPWO2017169693A1 (ja) * 2016-04-01 2018-12-20 三菱電機株式会社 半導体モジュール
WO2017169693A1 (ja) * 2016-04-01 2017-10-05 三菱電機株式会社 半導体モジュール
CN109168321A (zh) * 2016-04-01 2019-01-08 三菱电机株式会社 半导体模块
US10580754B2 (en) 2016-04-01 2020-03-03 Mitsubishi Electric Corporation Semiconductor module with temperature detecting element
CN109168321B (zh) * 2016-04-01 2022-03-01 三菱电机株式会社 半导体模块
DE112017001729B4 (de) 2016-04-01 2022-11-03 Mitsubishi Electric Corporation Halbleitermodule
JP2020123660A (ja) * 2019-01-30 2020-08-13 トヨタ自動車株式会社 半導体装置
JP7088048B2 (ja) 2019-01-30 2022-06-21 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
JP4323299B2 (ja) 2009-09-02

Similar Documents

Publication Publication Date Title
JP4988784B2 (ja) パワー半導体装置
JP5001637B2 (ja) 高電力密度デバイス用のパッケージ
US8057094B2 (en) Power semiconductor module with temperature measurement
US9661752B2 (en) Circuit arrangement with shunt resistor
JP6611913B2 (ja) 半導体モジュール
JP4830993B2 (ja) 半導体装置の劣化検出方法
US10727213B2 (en) Power semiconductor module and power semiconductor device
JP6096614B2 (ja) パワー半導体モジュールおよびそれを用いた電力変換装置
JP2002076256A (ja) 電力用半導体装置
US20020030532A1 (en) Power module
WO2020158057A1 (ja) パワー半導体モジュールおよびそれを用いた電力変換装置
JP2000353778A (ja) パワー半導体モジュール
JP7286582B2 (ja) 半導体装置
JP2002208673A (ja) 半導体装置およびパワーモジュール
CN107910308A (zh) 用于半导体装置封装体的导电夹
JP2007068302A (ja) 電力用半導体素子及び半導体電力変換装置
JP4323299B2 (ja) 半導体装置
CN110176446B (zh) 半导体装置
JP5909396B2 (ja) 回路装置
JP2020047656A (ja) 半導体ユニット、半導体モジュール及び半導体装置
JP2005129826A (ja) パワー半導体装置
US6740902B2 (en) Semiconductor package for series-connected diodes
JP4695041B2 (ja) 半導体装置
US5115300A (en) High-power semiconductor device
JP4246040B2 (ja) 半導体装置の実装体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080111

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090604

R150 Certificate of patent or registration of utility model

Ref document number: 4323299

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130612

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term