JP2012142576A - 貫通電極を有する積層構造の半導体装置、半導体メモリ装置、半導体メモリ・システム及びその動作方法 - Google Patents
貫通電極を有する積層構造の半導体装置、半導体メモリ装置、半導体メモリ・システム及びその動作方法 Download PDFInfo
- Publication number
- JP2012142576A JP2012142576A JP2011285396A JP2011285396A JP2012142576A JP 2012142576 A JP2012142576 A JP 2012142576A JP 2011285396 A JP2011285396 A JP 2011285396A JP 2011285396 A JP2011285396 A JP 2011285396A JP 2012142576 A JP2012142576 A JP 2012142576A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- temperature sensor
- semiconductor chip
- temperature information
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 570
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims description 27
- 230000004044 response Effects 0.000 claims description 20
- 230000005540 biological transmission Effects 0.000 claims description 16
- 238000004891 communication Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000008393 encapsulating agent Substances 0.000 claims 1
- 239000011347 resin Substances 0.000 claims 1
- 229920005989 resin Polymers 0.000 claims 1
- 230000015654 memory Effects 0.000 description 85
- 238000010586 diagram Methods 0.000 description 50
- 238000004364 calculation method Methods 0.000 description 32
- 239000000872 buffer Substances 0.000 description 19
- 241000724291 Tobacco streak virus Species 0.000 description 9
- 238000001530 Raman microscopy Methods 0.000 description 8
- 230000008054 signal transmission Effects 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 238000007667 floating Methods 0.000 description 5
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 101710170231 Antimicrobial peptide 2 Proteins 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 101100048435 Caenorhabditis elegans unc-18 gene Proteins 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K13/00—Thermometers specially adapted for specific purposes
- G01K13/10—Thermometers specially adapted for specific purposes for measuring temperature within piled or stacked materials
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06589—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01055—Cesium [Cs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】複数の半導体レイヤ間で伝送される情報の衝突を防止する構造を有する半導体装置であり、該半導体装置は、第1温度情報を出力する第1温度センサ回路を含む少なくとも1つの第1半導体チップと、貫通電極に電気的に連結されずに、第1温度センサ回路に電気的に連結される第1バンプと、第1半導体チップの貫通電極に電気的に連結される第2バンプと、を具備する半導体装置であることを特徴とする。
【選択図】図12
Description
510A,530A メモリ領域
520A,540A ロジック領域
521A,541A MRS
522A,542A 温度センサ回路
523A,543A レジスタ
524A,544A 温度情報出力部
Claims (45)
- 半導体パッケージのための半導体装置において、
第1温度情報を出力する第1温度センサ回路を含む少なくとも1つの第1半導体チップと、
貫通電極に電気的に連結されずに、前記第1温度センサ回路に電気的に連結される第1バンプと、
前記第1半導体チップの貫通電極に電気的に連結される第2バンプと、
を具備することを特徴とする半導体装置。 - 前記第1温度情報は、前記第1半導体チップの温度に基づくことを特徴とする請求項1に記載の半導体装置。
- 前記第1半導体チップに積層される少なくとも1つの第2半導体チップをさらに具備し、
前記第2半導体チップは、前記第1半導体チップと同じチップであることを特徴とする請求項1に記載の半導体装置。 - 前記第1半導体チップに積層される少なくとも1つの第3半導体チップ、及び少なくとも1つの第4半導体チップをさらに具備し、
前記第3半導体チップ及び第4半導体チップのそれぞれは、前記第1半導体チップと同じチップであることを特徴とする請求項3に記載の半導体装置。 - 前記半導体装置は、パッケージ基板をさらに具備し、
前記第1バンプ及び第2バンプは、前記第1半導体チップを前記パッケージ基板に電気的に連結させることを特徴とする請求項1に記載の半導体装置。 - 前記半導体装置は、前記第1半導体チップに積層された第2半導体チップをさらに具備し、
前記第2半導体チップは、貫通電極に電気的に連結された第2温度センサ回路を含むことを特徴とする請求項1に記載の半導体装置。 - 前記第1バンプ及び第2バンプは、貫通電極に連結されずに、パッケージ基板に電気的に連結され、
前記第2温度センサ回路は、少なくとも1つの貫通電極を介して、前記パッケージ基板に電気的に連結されることを特徴とする請求項6に記載の半導体装置。 - パッケージ基板と、
前記パッケージ基板に配され、前記パッケージ基板に信号を伝達するための多数の貫通電極を含む第1半導体チップと、
を具備し、
前記第1半導体チップは、前記パッケージ基板に電気的に連結される第1温度センサ回路を含み、
前記第1半導体チップは、前記第1温度センサ回路からの温度情報を貫通電極を利用することなしに、前記パッケージ基板に伝送することを特徴とする半導体パッケージ。 - スタック構造に配された多数の半導体チップと、
前記多数の半導体チップそれぞれに配され、第1貫通電極スタックに垂直にアラインされる複数の第1貫通電極と、
を具備し、
前記多数の半導体チップのうち第1半導体チップは、前記複数の第1貫通電極のうち少なくとも一つに連結される第1温度センサ回路を含む半導体装置。 - 前記多数の半導体チップのうち第2半導体チップは、第2温度センサ回路を含むことを特徴とする請求項9に記載の半導体装置。
- 前記第1半導体チップ及び第2半導体チップは、同じ回路レイアウトを有することを特徴とする請求項10に記載の半導体装置。
- 前記第1温度センサ回路及び第2温度センサ回路は、いずれも前記第1貫通電極スタックに連結されることを特徴とする請求項10に記載の半導体装置。
- 前記第1温度センサ回路及び第2温度センサ回路は、それぞれ温度情報を前記第1貫通電極スタックに伝送し、
前記半導体装置は、前記温度情報を前記第1貫通電極スタックに出力するために、前記第1温度センサ回路及び第2温度センサ回路を選択するための選択回路をさらに具備することを特徴とする請求項12に記載の半導体装置。 - 前記選択回路は、前記第1半導体チップ及び第2半導体チップにそれぞれ連結される第1ヒューズユニット及び第2ヒューズユニットを含むことを特徴とする請求項13に記載の半導体装置。
- 前記選択回路は、工程段階で製造され、前記工程段階が完了した後、可変されないことを特徴とする請求項13に記載の半導体装置。
- 前記選択回路は、コントローラに連結され、前記コントローラから一つ以上の信号を受信する回路を含み、前記一つ以上の信号に応答し、前記第1温度センサ回路及び第2温度センサ回路のうち選択することを特徴とする請求項13に記載の半導体装置。
- 前記選択回路は、前記一つ以上の信号を受信するために、前記第1貫通電極スタックに連結されることを特徴とする請求項13に記載の半導体装置。
- 前記一つ以上の信号は、モードレジスタ・セットコード、命令信号、アドレス信号及びクロック信号のうちいずれか一つであることを特徴とする請求項17に記載の半導体装置。
- 前記複数の半導体チップそれぞれに配され、前記第1貫通電極スタックと区分される第2貫通電極スタックに垂直にアラインされる複数の第2貫通電極をさらに具備し、
前記第1温度センサ回路は、前記第1貫通電極スタックに連結され、
前記第2温度センサ回路は、前記第2貫通電極スタックに連結されることを特徴とする請求項10に記載の半導体装置。 - 前記第1貫通電極スタックは、前記半導体チップのいずれか1つの半導体チップの基板を貫通する一方、前記半導体チップの回路レイヤを貫通しない少なくとも1つのビアを含むことを特徴とする請求項9に記載の半導体装置。
- 前記第1温度センサ回路と、前記複数の第1貫通電極の第1貫通電極と、に連結される演算部をさらに具備することを特徴とする請求項20に記載の半導体装置。
- 第1温度センサを含む第1半導体チップと、第2温度センサを含む第2半導体チップと、を含む半導体チップスタックと、
前記第1半導体チップを貫通し、前記第1温度センサに電気的に連結される第1貫通電極と、
前記第2半導体チップを貫通し、前記第1貫通電極に電気的に連結される第2貫通電極と、
を具備することを特徴とする半導体装置。 - 前記第2貫通電極は、前記第2半導体チップの第2温度センサに電気的に連結されることを特徴とする請求項22に記載の半導体装置。
- 前記第1温度センサを、前記第1貫通電極に連結させ、前記第1温度センサの出力を、前記第1貫通電極に伝送するか否かを選択する第1回路と、
前記第2温度センサを、前記第2貫通電極に連結させ、前記第2温度センサの出力を、前記第2貫通電極に伝送するか否かを選択する第2回路と、
をさらに具備することを特徴とする請求項23に記載の半導体装置。 - 前記第1回路及び第2回路は、前記第1回路及び第2回路いずれにも入力される共通信号に基づき、前記第1温度センサ及び第2温度センサのそれぞれの出力を、前記第1貫通電極及び第2貫通電極それぞれに伝送するか否かを選択することを特徴とする請求項24に記載の半導体装置。
- 前記第1貫通電極及び第2貫通電極は、ビアスタックを形成するために、垂直にアラインされ、
前記第1温度センサ及び第2温度センサの出力は、前記ビアスタックに同時に提供されないことを特徴とする請求項24に記載の半導体装置。 - スタック半導体パッケージに備わる複数の半導体チップの一つ以上の半導体チップからの温度情報を伝送する方法において、
前記一つ以上の半導体チップの温度センサ回路によって温度情報を発生させる段階と、
少なくとも1つの温度センサ回路によって発生した温度情報を、第1貫通電極に伝送する段階と、
を含むことを特徴とする温度情報伝送方法。 - いずれか1つの温度センサ回路の温度情報を、前記第1貫通電極に伝送することを選択する段階をさらに具備し、
前記伝送段階は、前記選択された温度情報を、前記第1貫通電極に伝送する段階を含むことを特徴とする請求項27に記載の温度情報伝送方法。 - 前記選択段階の結果によって、前記選択された温度情報が、前記第1貫通電極を含む貫通電極が垂直にアラインされた第1スタックを介して伝送されることを特徴とする請求項28に記載の温度情報伝送方法。
- 前記選択段階は、前記温度情報を伝送する温度センサ回路を選択するために、コントローラからの信号を、貫通電極が垂直にアラインされた第2スタックを介して伝送する段階を含むことを特徴とする請求項28に記載の温度情報伝送方法。
- 前記信号は、MRSコード、命令信号、アドレス信号及びクロック信号のうちいずれか一つであることを特徴とする請求項30に記載の温度情報伝送方法。
- 演算部を利用して複数の温度センサ回路の温度情報を結合する段階をさらに具備することを特徴とする請求項27に記載の温度情報伝送方法。
- 前記温度情報を結合する段階は、前記温度センサ回路の温度情報に係わる一つ以上のロジック演算を行う段階を含むことを特徴とする請求項32に記載の温度情報伝送方法。
- スタック構造の半導体チップと、
複数の貫通ビアと、
前記半導体チップの第1半導体チップに備わり、第1温度情報を発生させる第1温度センサ回路と、
前記複数の貫通ビアのうち少なくとも一つを介して、前記第1温度センサ回路とコントローラとの通信を提供するための選択素子によって具現される通信経路と、
を具備することを特徴とする半導体パッケージ。 - スタック構造の半導体チップと、
複数の貫通ビアと、
前記半導体チップの第1半導体チップに備わり、第1温度情報を発生させる第1温度センサ回路と、
前記第1半導体チップからの前記第1温度情報を出力するために、前記半導体チップのうち第1半導体チップを選択する選択手段と、
を具備し、
前記複数の貫通ビアのうち少なくとも一つは、前記第1温度センサ回路に連結され、前記第1温度情報を受信することを特徴とする半導体メモリパッケージ。 - 前記半導体チップの第2半導体チップに備わり、第2温度情報を発生させる第2温度センサ回路をさらに具備し、
前記選択手段は、前記半導体チップのうち前記第2半導体チップからの前記第2温度情報を受信するための選択手段をさらに含み、
前記複数の貫通ビアのうち少なくとも一つは、前記第2温度センサ回路に連結され、前記第2温度情報を受信することを特徴とする請求項35に記載の半導体メモリパッケージ。 - 前記選択手段は、前記第1半導体チップ内のヒューズユニットを含むことを特徴とする請求項35に記載の半導体メモリパッケージ。
- 前記ヒューズユニットは、電気的ヒューズであることを特徴とする請求項37に記載の半導体メモリパッケージ。
- 前記選択手段は、コントローラに連結され、前記コントローラから一つ以上の信号を受信する回路を含み、
前記選択手段は、前記一つ以上の信号に応答し、前記第1半導体チップからの前記第1温度情報を受信することを選択することを特徴とする請求項36に記載の半導体メモリパッケージ。 - 前記選択手段は、貫通電極スタックに連結され、前記一つ以上の信号を受信することを特 徴とする請求項39に記載の半導体メモリパッケージ。
- 前記前記一つ以上の信号は、モードレジスタ・セットコード、命令信号、アドレス信号及びクロック信号のうちいずれか1つであることを特徴とする請求項39に記載の半導体メモリパッケージ。
- スタック構造の半導体チップが積層されるパッケージ基板と、
前記パッケージ基板上に形成され、前記スタック構造の半導体チップを覆い包むレジン封止剤(encapsulant)と、
をさらに具備することを特徴とする請求項36に記載の半導体メモリパッケージ。 - スタック構造の半導体チップと、
複数の貫通ビアと、
前記半導体チップの第1半導体チップに備わり、第1温度情報を発生させる第1温度センサ回路と、
前記第1半導体チップから前記第1温度情報が出力されるように、前記半導体チップのうち第1半導体チップを選択する電気的ヒューズと、
を具備し、
前記複数の貫通ビアのうち少なくとも一つは、前記第1温度センサ回路に連結され、前記第1温度情報を受信することを特徴とする半導体パッケージ。 - 前記第1半導体チップを選択するために、前記電気的ヒューズをプログラミングするヒューズ・プログラム部をさらに具備することを特徴とする請求項43に記載の半導体パッケージ。
- 前記ヒューズ・プログラム部は、MRSコードに応答し、前記電気的ヒューズの連結状態を制御するための制御信号を発することを特徴とする請求項44に記載の半導体パッケージ。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100137228A KR101817156B1 (ko) | 2010-12-28 | 2010-12-28 | 관통 전극을 갖는 적층 구조의 반도체 장치, 반도체 메모리 장치, 반도체 메모리 시스템 및 그 동작방법 |
KR10-2010-0137228 | 2010-12-28 | ||
US13/177,103 | 2011-07-06 | ||
US13/177,103 US8801279B2 (en) | 2010-12-28 | 2011-07-06 | Semiconductor device with stacked structure having through electrode, semiconductor memory device, semiconductor memory system, and operating method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012142576A true JP2012142576A (ja) | 2012-07-26 |
JP5913968B2 JP5913968B2 (ja) | 2016-05-11 |
Family
ID=46316757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011285396A Active JP5913968B2 (ja) | 2010-12-28 | 2011-12-27 | 貫通電極を有する積層構造の半導体装置、半導体メモリ装置、半導体メモリ・システム及びその動作方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8801279B2 (ja) |
JP (1) | JP5913968B2 (ja) |
KR (1) | KR101817156B1 (ja) |
CN (1) | CN102543941A (ja) |
DE (1) | DE102011088610B4 (ja) |
TW (1) | TW201227878A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014072289A (ja) * | 2012-09-28 | 2014-04-21 | Renesas Electronics Corp | 半導体装置 |
US10354715B2 (en) | 2016-12-14 | 2019-07-16 | Fujitsu Limited | Semiconductor device and control method for semiconductor device |
US11996335B2 (en) | 2021-03-09 | 2024-05-28 | Kioxia Corporation | Manufacturing method of semiconductor device |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101690487B1 (ko) * | 2010-11-08 | 2016-12-28 | 삼성전자주식회사 | 반도체 장치 및 제조 방법 |
US9658678B2 (en) | 2011-03-31 | 2017-05-23 | Intel Corporation | Induced thermal gradients |
US9490003B2 (en) * | 2011-03-31 | 2016-11-08 | Intel Corporation | Induced thermal gradients |
JP6006920B2 (ja) * | 2011-07-04 | 2016-10-12 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体モジュール及びモジュール基板 |
JP2013101728A (ja) * | 2011-11-07 | 2013-05-23 | Elpida Memory Inc | 半導体装置 |
DE112011105998T5 (de) | 2011-12-23 | 2014-09-18 | Intel Corporation | Speicheroperationen unter Verwendung von Systemtemperatursensordaten |
US9343449B2 (en) * | 2012-07-06 | 2016-05-17 | Nvidia Corporation | Alternative 3D stacking scheme for DRAMs atop GPUs |
KR101960496B1 (ko) * | 2012-08-29 | 2019-03-20 | 에스케이하이닉스 주식회사 | 반도체 장치 |
JP6101047B2 (ja) * | 2012-11-07 | 2017-03-22 | キヤノン株式会社 | 情報処理装置及びその制御方法、並びにプログラム |
US9472284B2 (en) | 2012-11-19 | 2016-10-18 | Silicon Storage Technology, Inc. | Three-dimensional flash memory system |
KR20140082338A (ko) * | 2012-12-24 | 2014-07-02 | 에스케이하이닉스 주식회사 | 반도체 집적회로 |
KR102063817B1 (ko) * | 2013-03-04 | 2020-01-08 | 삼성전자주식회사 | 반도체 패키지를 포함하는 반도체 장치의 표면 온도 제어 방법 |
US9285278B2 (en) | 2013-05-09 | 2016-03-15 | Apple Inc. | System and methods for thermal control using sensors on die |
TWI482263B (zh) * | 2013-05-20 | 2015-04-21 | Morevalued Technology Co Let | 發散式感測裝置及其製造方法 |
KR102140783B1 (ko) * | 2013-06-17 | 2020-08-04 | 삼성전자주식회사 | 반도체 메모리 장치 및 반도체 패키지 |
TWI527057B (zh) * | 2013-07-23 | 2016-03-21 | 甯樹樑 | 晶圓級堆疊晶片組合結構及其使用之晶片層 |
US9507369B2 (en) * | 2013-09-27 | 2016-11-29 | Cavium, Inc. | Dynamically adjusting supply voltage based on monitored chip temperature |
KR20150037166A (ko) * | 2013-09-30 | 2015-04-08 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이의 칩 아이디 부여 방법 |
KR102111742B1 (ko) | 2014-01-14 | 2020-05-15 | 삼성전자주식회사 | 적층 반도체 패키지 |
KR101606745B1 (ko) * | 2014-02-14 | 2016-03-28 | 주식회사 유니로보틱스 | Ard 시스템 모듈 |
KR102317263B1 (ko) * | 2014-03-11 | 2021-10-25 | 삼성전자주식회사 | 반도체 패키지 및 이를 포함하는 데이터 저장 장치 |
KR101503737B1 (ko) * | 2014-07-15 | 2015-03-20 | 연세대학교 산학협력단 | 반도체 장치 |
KR20160012551A (ko) * | 2014-07-24 | 2016-02-03 | 에스케이하이닉스 주식회사 | 복수 채널을 구비하는 반도체 장치 및 시스템 |
KR20160022723A (ko) * | 2014-08-20 | 2016-03-02 | 에스케이하이닉스 주식회사 | 집적회로 |
JP6425462B2 (ja) * | 2014-08-27 | 2018-11-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
TWI709221B (zh) * | 2015-01-13 | 2020-11-01 | 日商迪睿合股份有限公司 | 多層基板及其製造方法、及各向異性導電膜 |
KR102373543B1 (ko) * | 2015-04-08 | 2022-03-11 | 삼성전자주식회사 | 멀티칩 패키지에서 온도 편차를 이용하여 동작 제어하는 방법 및 장치 |
KR20160146404A (ko) * | 2015-06-12 | 2016-12-21 | 에스케이하이닉스 주식회사 | 입출력라인 테스트 장치 및 방법 |
US11378468B2 (en) * | 2016-08-12 | 2022-07-05 | Brightsentinel Limited | Sensor module and process for producing same |
US10247617B2 (en) * | 2016-08-24 | 2019-04-02 | Qualcomm Incorporated | Middle-of-line (MOL) metal resistor temperature sensors for localized temperature sensing of active semiconductor areas in integrated circuits (ICs) |
JP6800788B2 (ja) * | 2017-03-15 | 2020-12-16 | キオクシア株式会社 | 半導体記憶装置 |
US10468313B2 (en) * | 2017-09-26 | 2019-11-05 | Micron Technology, Inc. | Apparatuses and methods for TSV resistance and short measurement in a stacked device |
KR102477268B1 (ko) * | 2018-01-26 | 2022-12-13 | 삼성전자주식회사 | 메모리 모듈의 정보를 실시간으로 모니터링하는 방법 및 시스템 |
KR102471416B1 (ko) * | 2018-05-23 | 2022-11-29 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이를 포함하는 메모리 모듈 |
KR102605616B1 (ko) * | 2018-10-05 | 2023-11-24 | 에스케이하이닉스 주식회사 | Tsv들을 갖는 메모리 스택을 포함하는 반도체 모듈 |
KR20200078746A (ko) * | 2018-12-21 | 2020-07-02 | 삼성전자주식회사 | 융합 메모리 소자 및 그 제조 방법 |
CN110349946B (zh) * | 2019-07-30 | 2024-05-24 | 北京北方高业科技有限公司 | 一种温度图像传感器及其制备方法 |
US10878881B1 (en) * | 2019-11-26 | 2020-12-29 | Nanya Technology Corporation | Memory apparatus and refresh method thereof |
JP7326192B2 (ja) * | 2020-03-17 | 2023-08-15 | キオクシア株式会社 | 配線基板及び半導体装置 |
CN111446232B (zh) * | 2020-04-10 | 2022-03-01 | 中国科学院微电子研究所 | 一种芯片封装件 |
CN113945293B (zh) * | 2020-06-30 | 2023-04-18 | 长鑫存储技术有限公司 | 半导体装置 |
CN113870916B (zh) * | 2020-06-30 | 2024-03-26 | 长鑫存储技术有限公司 | 半导体装置 |
KR20220130826A (ko) | 2020-07-17 | 2022-09-27 | 창신 메모리 테크놀로지즈 아이엔씨 | 반도체 장치 |
EP3965105B1 (en) * | 2020-07-17 | 2024-02-07 | Changxin Memory Technologies, Inc. | Calibration of temperature detection module in semiconductor memory comprising a plurality of memory chips |
EP3968324B1 (en) | 2020-07-17 | 2023-07-05 | Changxin Memory Technologies, Inc. | Semiconductor device |
KR20220015599A (ko) | 2020-07-31 | 2022-02-08 | 삼성전자주식회사 | 반도체 소자 및 반도체 소자의 설계 방법 |
US20220300049A1 (en) * | 2021-03-16 | 2022-09-22 | Intel Corporation | Thermal management in horizontally or vertically stacked dies |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04280695A (ja) * | 1991-03-08 | 1992-10-06 | Hitachi Ltd | 高集積半導体装置及びそれを用いた半導体モジュール |
JP2004260206A (ja) * | 2004-04-28 | 2004-09-16 | Toshiba Corp | マルチチップ半導体装置及びメモリカード |
JP2005166987A (ja) * | 2003-12-03 | 2005-06-23 | Mitsubishi Electric Corp | 半導体装置 |
JP2007165589A (ja) * | 2005-12-14 | 2007-06-28 | Sony Corp | プログラムロジックデバイスおよび半導体パッケージ |
JP2009537072A (ja) * | 2006-06-16 | 2009-10-22 | インテル・コーポレーション | 外側に高電力のチップを有するチップスタック |
JP2010538497A (ja) * | 2007-09-05 | 2010-12-09 | ラムバス・インコーポレーテッド | 不揮発性半導体メモリ・デバイスにおける欠陥を修復するための方法および装置 |
JP2012516042A (ja) * | 2009-01-22 | 2012-07-12 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ヒューズ式スルー・シリコン・ビアを有する3dチップ・スタック |
JP2013508941A (ja) * | 2009-10-19 | 2013-03-07 | モサイド・テクノロジーズ・インコーポレーテッド | 積層されたマルチダイパッケージにおけるシリコン貫通ビアの再構成 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08148825A (ja) | 1994-11-16 | 1996-06-07 | Hitachi Chem Co Ltd | 配線板の製造方法 |
KR100400826B1 (ko) | 1999-08-24 | 2003-10-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
JP2001077301A (ja) | 1999-08-24 | 2001-03-23 | Amkor Technology Korea Inc | 半導体パッケージ及びその製造方法 |
KR100661297B1 (ko) | 2005-09-14 | 2006-12-26 | 삼성전기주식회사 | 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법 |
KR100725458B1 (ko) | 2005-12-23 | 2007-06-07 | 삼성전자주식회사 | 온도 보상 셀프 리프레시 신호를 공유하는 멀티 칩 패키지 |
US8022554B2 (en) * | 2006-06-15 | 2011-09-20 | Sitime Corporation | Stacked die package for MEMS resonator system |
US7638874B2 (en) * | 2006-06-23 | 2009-12-29 | Intel Corporation | Microelectronic package including temperature sensor connected to the package substrate and method of forming same |
KR101007988B1 (ko) | 2008-01-02 | 2011-01-14 | 주식회사 하이닉스반도체 | 온도정보 출력회로 및 이를 이용한 멀티칩패키지 |
-
2010
- 2010-12-28 KR KR1020100137228A patent/KR101817156B1/ko active IP Right Grant
-
2011
- 2011-07-06 US US13/177,103 patent/US8801279B2/en active Active
- 2011-10-04 TW TW100135886A patent/TW201227878A/zh unknown
- 2011-12-14 DE DE102011088610.9A patent/DE102011088610B4/de active Active
- 2011-12-27 JP JP2011285396A patent/JP5913968B2/ja active Active
- 2011-12-28 CN CN201110447057.2A patent/CN102543941A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04280695A (ja) * | 1991-03-08 | 1992-10-06 | Hitachi Ltd | 高集積半導体装置及びそれを用いた半導体モジュール |
JP2005166987A (ja) * | 2003-12-03 | 2005-06-23 | Mitsubishi Electric Corp | 半導体装置 |
JP2004260206A (ja) * | 2004-04-28 | 2004-09-16 | Toshiba Corp | マルチチップ半導体装置及びメモリカード |
JP2007165589A (ja) * | 2005-12-14 | 2007-06-28 | Sony Corp | プログラムロジックデバイスおよび半導体パッケージ |
JP2009537072A (ja) * | 2006-06-16 | 2009-10-22 | インテル・コーポレーション | 外側に高電力のチップを有するチップスタック |
JP2010538497A (ja) * | 2007-09-05 | 2010-12-09 | ラムバス・インコーポレーテッド | 不揮発性半導体メモリ・デバイスにおける欠陥を修復するための方法および装置 |
JP2012516042A (ja) * | 2009-01-22 | 2012-07-12 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ヒューズ式スルー・シリコン・ビアを有する3dチップ・スタック |
JP2013508941A (ja) * | 2009-10-19 | 2013-03-07 | モサイド・テクノロジーズ・インコーポレーテッド | 積層されたマルチダイパッケージにおけるシリコン貫通ビアの再構成 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014072289A (ja) * | 2012-09-28 | 2014-04-21 | Renesas Electronics Corp | 半導体装置 |
US10354715B2 (en) | 2016-12-14 | 2019-07-16 | Fujitsu Limited | Semiconductor device and control method for semiconductor device |
US11996335B2 (en) | 2021-03-09 | 2024-05-28 | Kioxia Corporation | Manufacturing method of semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
CN102543941A (zh) | 2012-07-04 |
KR20120075181A (ko) | 2012-07-06 |
TW201227878A (en) | 2012-07-01 |
DE102011088610A1 (de) | 2012-06-28 |
DE102011088610B4 (de) | 2022-07-21 |
US8801279B2 (en) | 2014-08-12 |
US20120163413A1 (en) | 2012-06-28 |
KR101817156B1 (ko) | 2018-01-10 |
JP5913968B2 (ja) | 2016-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5913968B2 (ja) | 貫通電極を有する積層構造の半導体装置、半導体メモリ装置、半導体メモリ・システム及びその動作方法 | |
US8803545B2 (en) | Semiconductor device semiconductor device testing method, and data processing system | |
US8471362B2 (en) | Three-dimensional stacked structure semiconductor device having through-silicon via and signaling method for the semiconductor device | |
US8498831B2 (en) | Semiconductor device, semiconductor device testing method, and data processing system | |
US8917564B2 (en) | Three-dimensional semiconductor memory device having compensating data skewing according to interlayer timing delay and method of de-skewing data therein | |
US11867751B2 (en) | Wafer level methods of testing semiconductor devices using internally-generated test enable signals | |
US9515001B2 (en) | Semiconductor device having potential monitoring terminal to monitor potential of power-supply line | |
US20120262196A1 (en) | Semiconductor device including plural core chips and interface chip that controls the core chips and control method thereof | |
US8619486B2 (en) | Semiconductor memory device incorporating an interface chip for selectively refreshing memory cells in core chips | |
US8873325B2 (en) | Semiconductor device performing refresh operation | |
JP2011180848A (ja) | 半導体装置及びこれを備える情報処理システム、並びに、半導体装置を制御するコントローラ | |
JP2012216652A (ja) | 半導体装置 | |
JP2013029448A (ja) | 半導体装置及び半導体装置の試験方法 | |
TWI755145B (zh) | 磁性儲存裝置 | |
TW202121418A (zh) | 用於評估參考裝置及記憶體單元之再使用相同元件的感測放大器 | |
JP2015025809A (ja) | 半導体装置及びその試験方法 | |
US11521696B2 (en) | Data input circuit and memory device including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141201 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20141226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150918 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160404 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5913968 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |