JP2010538497A - 不揮発性半導体メモリ・デバイスにおける欠陥を修復するための方法および装置 - Google Patents

不揮発性半導体メモリ・デバイスにおける欠陥を修復するための方法および装置 Download PDF

Info

Publication number
JP2010538497A
JP2010538497A JP2010524138A JP2010524138A JP2010538497A JP 2010538497 A JP2010538497 A JP 2010538497A JP 2010524138 A JP2010524138 A JP 2010524138A JP 2010524138 A JP2010524138 A JP 2010524138A JP 2010538497 A JP2010538497 A JP 2010538497A
Authority
JP
Japan
Prior art keywords
annealing
heating element
memory device
self
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010524138A
Other languages
English (en)
Other versions
JP2010538497A5 (ja
Inventor
ブローナー，ゲアリー，ビー．
リ，ミン
マレン，ドナルド，アール．
ウェア，フレデリック
ドナリー，ケビン，エス．
Original Assignee
ラムバス・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ラムバス・インコーポレーテッド filed Critical ラムバス・インコーポレーテッド
Publication of JP2010538497A publication Critical patent/JP2010538497A/ja
Publication of JP2010538497A5 publication Critical patent/JP2010538497A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

欠陥をなくすように不揮発性半導体メモリ・デバイスを修復する方法が、半導体パッケージ内に含まれる不揮発性半導体メモリ・デバイスに関するメモリ耐久性インジケータを監視するステップを含む。前記メモリ耐久性インジケータが規定の限度を超えているかどうか判断される。最後に、メモリ耐久性インジケータが規定の限度を超えているという判断に応答して、デバイスがアニール処理される。

Description

開示する実施形態は、一般に、半導体デバイスを修復することに関し、より詳細には、メモリ耐久性、または使用とともに変化する他の特性を改善するために、パッケージ化された不揮発性半導体メモリ・デバイスをアニール処理することに関する。
フラッシュメモリなどの不揮発性半導体メモリ・デバイスは、限られた回数の書き込みおよび消去サイクルしか行うことができず、その後、メモリセルは、適切にデータを記憶することができる能力を失う。具体的には、デバイス動作が、電荷を捕獲するトンネル絶縁体での欠陥などの欠陥を生み出し、それにより、メモリセルのデータ記憶能力を低下させる。例えば、フラッシュメモリ・デバイスは、１０,０００回以下の書き込みサイクルに制限されることがある。また、使用とともに、メモリセルをプログラムまたは消去するのに必要な時間が長くなることもあり、デバイスは、最悪の特性に関して規定される。
いくつかの実施形態による半導体パッケージの断面図である。 いくつかの実施形態による半導体パッケージの断面図である。 いくつかの実施形態による、複数の半導体デバイスと１つの加熱素子とを含む半導体パッケージの断面図である。 いくつかの実施形態による、複数の半導体デバイスと複数の加熱素子とを含む半導体パッケージの断面図である。 いくつかの実施形態による半導体パッケージを含む電子システムのブロック図である。 いくつかの実施形態によるモジュールの断面図である。 いくつかの実施形態によるモジュールの断面図である。 いくつかの実施形態によるモジュールの平面図である。 いくつかの実施形態によるモジュールを含む電子システムのブロック図である。 いくつかの実施形態による不揮発性半導体メモリ・デバイスを修復する方法を例示するフロー図である。
図面全体を通して、同様の参照番号が、対応する部分を表す。見やすくし、説明を容易にするために、断面図では様々な要素に関してクロスハッチングを省いてある。
いくつかの実施形態では、不揮発性半導体メモリ・デバイスを修復する一方法が、不揮発性半導体メモリ・デバイスに関連付けられたイベント・インジケータを監視するステップを含む。次いで、イベントが、イベント・インジケータによって検出される。最後に、イベントの検出に応答して、不揮発性半導体メモリ・デバイスがアニール処理される。
いくつかの実施形態では、半導体装置はセルフアニール処理タイプであり、アニール処理は、装置の通常の動作環境で行われる。装置は、不揮発性半導体メモリ・デバイスと、デバイスをアニール処理するためにメモリ・デバイスに熱的に結合された加熱素子と、メモリ・デバイスに信号を提供するためにメモリ・デバイスに電気的に結合された第１の組の電気的コンタクトと、加熱素子に電力を提供するために加熱素子に電気的に結合された第２の組の電気的コンタクトとを含む。
次に、様々な実施形態を詳細に参照する。それらの実施形態の例は、添付図面に示されている。以下の詳細な説明では、本明細書の開示を完全に理解できるように、いくつかの特定の詳細を記載する。しかし、説明する実施形態が、これら特定の詳細を伴わずに実施されることもあることを当業者は理解されよう。他の場合には、実施形態の態様を不必要に曖昧にしないように、周知の方法、手順、構成要素、および回路は詳細には説明しない。
本明細書で使用するとき、用語「半導体パッケージ」または単に「パッケージ」は、基板（プリント回路板など）に取り付けることができ、１つまたは複数の半導体ダイを含み、ダイと基板の間に電気的接続部を提供する構成要素を表す。本明細書で使用するとき、用語「メモリ・モジュール」または単に「モジュール」は、マザーボードなどの別の基板に電気的に結合される（例えば、プラグ接続される）ように構成された、半導体メモリ・デバイス（すなわち、半導体メモリ・ダイ）を含むパッケージが取り付けられた基板（すなわち、プリント回路板）を表す。
フラッシュメモリなどの不揮発性半導体メモリ・デバイスの動作は、電荷を捕獲する欠陥、または蓄積された電荷のリーク経路を提供する欠陥を誘発し、それにより、対応するメモリセル内でトランジスタの閾値電圧をシフトする。これは、セルに書き込まれるデータを受け取って記憶することができるというメモリセルの能力を低下させる。時間とともに、セルの電圧マージンが、セルに書き込まれた「１」をセルに書き込まれた「０」と区別することができなくなるまで低下し、それにより、セルが読み取られるときにメモリエラーを生じ、すなわち、セルの記憶値が、セルに予め書き込まれた値と一致しない。
本明細書で使用するとき、用語「フラッシュメモリ」は、例えばＳＯＮＯＳ（半導体−酸化物−窒化物−酸化物−半導体）、ＴＡＮＯＳ（Ｔａ／Ａｌ２Ｏ３／ＳｉＮ／ＳｉＯ２／Ｓｉ）、ナノ結晶メモリ・デバイス、および関連の技術、例えばＮＡＮＤ、ＮＯＲ、それら両方の同期タイプ、ＥＥＰＲＯＭＳなど、浮遊ゲートおよび／または電荷捕獲メモリ半導体デバイスを有するフラッシュメモリ半導体デバイスを含む。
フラッシュメモリ半導体デバイスの耐久性を高めて寿命を延ばすために、デバイスは、デバイス動作によって誘発される欠陥が不活性化するおよび／またはなくなるようにアニール処理・プロセスによって修復されることがある。本明細書で使用するとき、用語「アニール処理」は、欠陥を減らすかまたはなくすために十分な期間にわたって十分なジャンクション温度にデバイスを加熱することを表す。例えば、この期間は、数秒から数分であってよいが、１時間未満である。本明細書で使用するとき、用語「ジャンクション温度」は、フラッシュメモリ半導体デバイスのメモリセルなどのデバイスの活性層でのデバイスの温度を表す。本明細書で使用するとき、用語「セルフアニール処理」は、動作期間中、その通常の動作環境でその場でアニール処理されるように構成された装置を表す。
いくつかの実施形態では、パッケージ化され、システム内に組み立てられ、動作時に使用されるフラッシュメモリ半導体デバイスは、デバイスに熱的に結合された加熱素子を使用してアニール処理されることがある。例えば、加熱素子は、デバイスを含む半導体パッケージ内部の一構成要素であってよく、またはパッケージの外部に取り付けられてもよく、加熱素子に電力が供給されるとき、熱が加熱素子からパッケージに伝導し、それによりデバイスに伝導する。
いくつかの実施形態では、デバイスをアニール処理するために、加熱素子は、２００℃〜３００℃の間のジャンクション温度に対応するアニール処理温度に加熱される。他の実施形態では、加熱素子は、２００℃〜２５０℃の間のジャンクション温度に対応するアニール処理温度に加熱される。さらなる実施形態では、加熱素子は、２５０℃〜３００℃の間のジャンクション温度に対応するアニール処理温度に加熱される。最後に、１５０℃〜２００℃など、さらに低い温度もその場でのアニール処理に有用であることが示されている。
いくつかの実施形態では、加熱素子の最高アニール処理温度は、デバイスを含む半導体パッケージの特性、またはパッケージが結合されるプリント回路板の特性によって制限される。例えば、温度は、パッケージング材料として使用される、はんだのリフロー温度、または基板のガラス転移温度によって制限される。
図１Ａは、いくつかの実施形態による半導体パッケージ１００の断面図である。パッケージ１００は、フラッシュメモリ・ダイなどの不揮発性半導体メモリ・デバイス１０２を含む。いくつかの実施形態では、デバイス１０２は、ＳＯＮＯＳメモリを含むダイである。デバイス１０２は、ワイヤボンド１１２を介して基板１１０に電気的に結合される。基板１１０にあるビア１１６および配線（electrical traces）１１８が、ワイヤボンド１１２とそれぞれのはんだボール１２０−１の間に電気的経路を提供する。はんだボール１２０−１は、電源接続および接地接続、ならびに信号をデバイス１０２に供給するための電気的コンタクトとなる。
デバイス１０２は、熱伝導性接着層１０４によって加熱素子１０６に取り付けられる。例えば、接着層１０４は、熱伝導率が最低約１Ｗ／ｍＫのテープまたはフィルムなど、熱伝導性テープまたはフィルムであってよい。あるいは、接着層１０４は、サーマルペーストまたは接着剤である。いくつかの実施形態では、デバイス１０２と加熱素子１０６の間にスペーサ（例えば、厚さ約２５〜５０μｍのシリコン・スペーサ）が含まれる。
いくつかの実施形態では、加熱素子１０６は、薄膜ヒータである。薄膜ヒータを形成するための例示的な材料としては、ポリイミド、シリコーンゴム、またはマイカなどのセラミック材料が挙げられる。適切な薄膜ヒータの例としては、MINCO社（www.minco.com）製のいくつかのヒータ、例えばＨＴＫ０４全層ポリイミド（ＡＰ）ヒータまたはＨＴＫ０５ポリイミドサーモフォイルヒータが挙げられる（これらのヒータは、パッケージ・プロファイルに適合するようにカスタム設計しなければならない）。他の加熱素子は、CHROMALOX社製およびWATLOW社製のものなどの厚膜ヒータである。
加熱素子１０６は、いくつかの実施形態では熱伝導性でない接着層（例えば、テープまたはフィルム）１０８によって、積層基板１１０に取り付けられる。例えば、非熱伝導性テープまたはフィルム１０８は、熱伝導率が約０．２Ｗ／ｍＫであることがある。加熱素子は、電気的接続部１１４（例えば、わずかに大きい加熱素子１０６でのワイヤボンディングを用いるワイヤ）と、基板１１０にあるビア１１７および／または配線１１９とを介してはんだボール１２０−２に電気的に結合される。はんだボール１２０−２は、加熱素子に電力を供給するための電気的コンタクトとなる。いくつかの実施形態では、電気的接続部１１４は、電源接続および接地接続を含む。
したがって、はんだボール１２０は、２組のコンタクト、すなわちデバイス１０２に信号を供給するための第１の組のコンタクト（すなわち、はんだボール１２０−１）と、加熱素子１０６に電力を供給するための第２の組のコンタクト（すなわち、はんだボール１２０−２）とを含む。コンタクトが、はんだボール以外の電気的接続部であってもよいことに留意すべきである。
いくつかの実施形態では、パッケージ１００は、アニール処理温度を監視するための温度センサを含む。いくつかの実施形態では、パッケージの外部から温度センサに電気的にアクセスできる。例えば、アニール処理温度を規定の温度または規定の範囲内で保つために、温度センサは、加熱素子１０６に供給される電力を調整する制御装置にフィードバックを提供する。あるいは、温度センサは、制御装置がアクセスできるメモリに温度読み取り値を書き込む。いくつかの実施形態では、温度センサは、デバイス１０２内に組み込まれ、１つまたは複数のワイヤボンド１１２（または図１Ｂに示されるように金属ボールまたはバンプ１３２）、ビア１１６、配線１１８、およびはんだボール１２０−１を介して制御装置またはメモリに電気的に結合される。いくつかの実施形態では、温度センサは、加熱素子１０６内に組み込まれ、１つまたは複数の電気的接続部１１４、ビア１１７、配線１１９、およびはんだボール１２０−２を介して制御装置またはメモリに電気的に結合される。いくつかの実施形態では、温度センサは、パッケージ１００の個別構成要素である。
デバイス１０２と、加熱素子１０６と、ワイヤボンド１１２は、成形材料１２２内に封じ込められる。いくつかの実施形態では、成形材料１２２は、成形材料１２２によって形成されるケーシングの完全性がアニール処理により損なわれないことを保証するために、十分に高いガラス転移温度を有する。
パッケージ１００内に加熱素子１０６を含めることで、パッケージが自己アニール処理可能になる。すなわち、デバイス１０２は、ある動作期間の後、欠陥を減らすまたはなくすために、その通常の動作環境においてパッケージ１００内でその場でアニール処理されることがある。例えば、パッケージ１００がプリント回路板に取り付けられ、電子システム内である期間にわたって動作された後に、デバイス１０２がアニール処理されることがある。
図１Ｂは、いくつかの実施形態による半導体パッケージ１３０の断面図である。パッケージ１３０内で、デバイス１０２が、フリップチップ・ボンディングを使用して基板１１０に結合される。金属ボールまたはバンプ１３２が、デバイス１０２と基板１１０の間の電気的接続部を提供する。基板１１０にあるビア１１６および配線１１８が、金属ボールまたはバンプ１３２とそれぞれのはんだボール１２０−１の間の電気的経路を提供する。加熱素子１０６が、熱伝導性接着層１０４によってデバイス１０２に取り付けられ、電気的接続部１１４と、基板１１０にあるビア１１７および配線１１９とを介してはんだボール１２０−２に電気的に結合される。デバイス１０２と、加熱素子１０６と、電気的接続部１１４は、成形材料１１２内に封じ込められる。いくつかの実施形態では、デバイス１０２と基板１１０の間で金属ボールまたはバンプ１３２を周囲の空間に、アンダーフィル材が充填される。
はんだボール１２０を有するボールグリッドアレイ（ＢＧＡ）パッケージとして図示されるパッケージ１００および１３０は、加熱素子が不揮発性半導体メモリ・デバイスに熱的に結合されるパッケージの一例にすぎない。いくつかの実施形態では、パッケージは、ＢＧＡの代わりに、ピングリッドアレイ（ＰＧＡ）、ランドグリッドアレイ（ＬＧＡ）、または金属リードを含むことがある。いくつかの実施形態では、デバイスおよび／または加熱素子は、積層基板の代わりに、いくつかの他の適切な基板またはリードフレームのパドル（the paddle of a leadframe）に取り付けられることがある。いくつかの実施形態では、デバイスおよび加熱素子は、成形材料内に封じ込められる代わりに、断熱フィルムまたはテープによって加熱素子１０６に取り付けられるセラミック・ケーシングまたは金属カバーなど、何らかの他の適切なハウジング内に含まれることがある。
いくつかの実施形態では、パッケージは、不揮発性半導体メモリ・デバイスおよび加熱素子に加えて、１つまたは複数の追加の半導体デバイスを含むことがある。追加の半導体デバイスは、追加の不揮発性半導体メモリ・デバイス（例えば、追加のフラッシュメモリ・デバイス）を含むことがあり、また、揮発性メモリ・デバイス（例えば、ＤＲＡＭまたはＳＲＡＭ）など他のタイプの半導体デバイスを含むこともある。いくつかの実施形態では、半導体デバイスは、パッケージ内で積層される。例えば、加熱素子が、不揮発性半導体メモリ・デバイスと追加のデバイスの間に積層されることがある。また、パッケージは、追加のデバイスをアニール処理するための追加の加熱素子を含むこともある。いくつかの実施形態では、追加の加熱素子は、スタック内で半導体デバイスと交互配置される。
図１Ｃは、いくつかの実施形態による、２つの半導体デバイス１０２と１つの加熱素子１０６とを含む半導体パッケージ１４０の断面図である。デバイス１０２は、スタック内に構成され、加熱素子１０６は、デバイスの間に交互配置される。熱伝導性接着層１０４が、加熱素子１０６からデバイス１０２に熱を伝導する。
デバイス１０２は、ワイヤボンド１１２または金属ボールもしくはバンプ１３２と、ビア１１６および配線１１８とを介してはんだボール１２０−１に電気的に結合される。図１Ｃは、フリップチップ・デバイス１０２−１およびワイヤボンド・デバイス１０２−２を示すが、いくつかの実施形態では、デバイス１０２−１および１０２−２がどちらもワイヤボンディングされる。加熱素子１０６は、電気的接続部１１４と、ビア１１７および／または配線とを介してはんだボール１２０−２に電気的に結合される。
図１Ｄは、いくつかの実施形態による、複数の半導体デバイス１０２と複数の加熱素子１０６とを含む半導体パッケージ１５０の断面図である。デバイス１０２と加熱素子１０６は、スタック内で交互配置される。それぞれのデバイス１０２が、熱伝導性接着層１０４によって、それぞれのデバイス１０２の下にある加熱素子１０６に取り付けられる。それぞれの加熱素子１０６は、ダイ取付テープまたはフィルム１０８によって、それぞれの加熱素子１０６の下にあるデバイス１０２、または基板１１０に取り付けられる。
デバイス１０２は、図１Ａ〜図１Ｃに示されるのと同様に、ワイヤボンド１１２と、ビア１１６および配線１１８とを介してはんだボール１２０に電気的に結合される。さらに、いくつかの実施形態では、ワイヤボンド１２４が、２つのデバイス１０２を電気的に結合する。例えば、ワイヤボンド１２４は、連続するデバイス１０２を直列に接続することがある。加熱素子１０６は、図１Ａ〜図１Ｃに示されるのと同様に、電気的接続部１１４と、ビア１１７および配線１１９とを介してはんだボール１２０−２に電気的に結合される。
図２は、いくつかの実施形態によるセルフアニール処理タイプ半導体パッケージ２０２を含む電子システム２００のブロック図である。セルフアニール処理タイプ半導体パッケージ２０２の例としては、パッケージ１００、１３０、１４０、および１５０（図１Ａ〜１Ｄ）が挙げられる。システム２００は、フラッシュメモリなどの不揮発性半導体メモリを使用する任意のシステムであってよい。いくつかの実施形態では、システム２００は、携帯電話、個人情報端末（ＰＤＡ）、または音楽プレーヤなどの、モバイル・アプリケーションである。
パッケージ２０２は、不揮発性半導体メモリ・デバイス１０２と１つの加熱素子１０６とを含む。いくつかの実施形態では、パッケージ２０２は、温度センサ２０４を含む。温度センサ２０４は、デバイス１０２内に組み込まれることがある。あるいは、温度センサは、加熱素子１０６内に組み込まれることがある。また、デバイス１０２は、メモリエラーを検出するための誤り訂正符号化（ＥＣＣ）回路を含むこともある。
パッケージ２０２は、信号線２２４を介して制御装置２０８（例えば、マイクロプロセッサまたはマイクロコントローラ）に結合される。制御装置２０８は、デバイス１０２をアニール処理すべき時およびアニール処理・プロセスを開始すべき時を判断するように構成される。例えば、制御装置２０８は、電気的接続部２２６を介して加熱素子１０６に電力を供給するように電源２２２に命令し、それにより加熱素子を加熱する。
いくつかの実施形態では、制御装置２０８は、デバイスをアニール処理すべき時を判断するために、デバイス１０２に関するメモリ耐久性インジケータを監視するメモリ耐久性モニタ２１０を含む。モニタ２１０は、このインジケータが規定の限度を超えているかどうか判断し、インジケータが限度を超えているという判断に応答して、アニール処理・プロセスを開始する。
いくつかの実施形態では、メモリ耐久性モニタ２１０は、デバイス１０２が行った消去サイクルの回数を記録するための消去サイクル・カウンタ２１２を含む。モニタ２１０が、記録された回数を規定の回数と比較して、デバイス１０２をアニール処理すべきか判断する。規定の回数は、例えば、デバイス１０２が確実に行うことができる消去サイクルの最大数を決定するために、デバイス１０２で使用される不揮発性メモリセルのタイプ（すなわち、セル設計およびプロセス技術）を特徴付けることによって決定される。いくつかの実施形態では、デバイス１０２がアニール処理された後、記録された回数がゼロにリセットされる。次いで、消去サイクル・カウンタ２１２が、デバイス１０２が行うそれ以降の消去サイクルの回数を記録する。モニタ２１０が、以降の消去サイクルの回数を規定の回数と比較して、再びデバイス１０２をアニール処理すべきか判断する。あるいは、消去サイクル・カウンタ２１２は、記録された回数をゼロにリセットする代わりに、記録された回数を引き続き増分させ、記録された回数が規定の回数の整数倍に達したとき、モニタ２１０が、再びデバイスをアニール処理すべきであると判断する。
いくつかの実施形態では、メモリ耐久性モニタ２１０は、デバイス１０２をプログラムするために行われたプログラミング・ステップの数を記録するためのプログラミング・ステップ・カウンタ２１４を含む。モニタ２１０が、記録されたプログラミング・ステップの数を規定の数と比較して、デバイス１０２をアニール処理すべきか判断する。規定の数は、ステップの基準数を超えるステップの所定のパーセンテージまたは数として定義されることがある。
いくつかの実施形態では、メモリ耐久性モニタ２１０は、デバイス１０２に関して検出されたエラーの回数を記録するためのエラー検出回路２１６を含む。モニタ２１０が、記録されたエラーの回数を規定の数と比較して、デバイス１０２をアニール処理すべきか判断する。あるいは、デバイス１０２内のＥＣＣ回路は、エラーの回数を記録し、その回数が規定の数を超えたときに、記録された回数を制御装置２０８に報告するか、または制御装置２０８に信号を送る。いくつかの実施形態では、デバイス１０２がアニール処理された後、記録されたエラーの回数がゼロにリセットされる。次いで、エラー検出回路２１６が、それ以降のエラーの回数を記録し、モニタ２１０が、以降のエラーの回数を規定の数と比較して、再びデバイス１０２をアニール処理すべきか判断する。
いくつかの実施形態では、メモリ耐久性モニタ２１０は、デバイス１０２に関する使用期間を記録するための使用モニタ２１８を含む。使用モニタ２１８は、クロック２１９を含むことがあり、または使用モニタ２１８の外部にあるクロックに結合されることもある。モニタ２１０は、記録された使用期間を規定の時間長と比較して、デバイス１０２をアニール処理すべきか判断する。いくつかの実施形態では、デバイス１０２がアニール処理された後、記録された使用期間がゼロにリセットされる。次いで、使用モニタ２１８が、それ以降の使用期間を記録し、モニタ２１０が、以降の使用期間を規定の時間長と比較して、再びデバイス１０２をアニール処理すべきか判断する。あるいは、使用モニタ２１８は、使用期間をゼロにリセットする代わりに、引き続き使用期間を記録し、記録された使用期間が規定の時間長の整数倍に達したとき、モニタ２１０が、再びデバイスをアニール処理するべきであると判断する。
いくつかの実施形態では、デバイス１０２は、特定の回数だけしかアニール処理することができない。制御装置２０８は、デバイスがアニール処理された回数を記録し、記録された回数が特定の回数以上である場合には、アニール処理・プロセスを開始しない。
システム２００がモバイル・アプリケーションまたは他のタイプのバッテリ駆動アプリケーションであるいくつかの実施形態では、制御装置２０８は、システム２００が電源にプラグ接続されてバッテリが充電されるまで、アニール処理を遅延する。したがって、制御装置２０８は、アニール処理のために十分な電力が利用可能であることを保証する。
システム２００がモバイル・アプリケーションまたは他のタイプのバッテリ駆動アプリケーションであるいくつかの実施形態では、制御装置２０８は、システム２００が電源にプラグ接続されてバッテリが充電されたときはいつでも、システム２００をアニール処理する。この便宜的なアニール処理は、メモリ耐久性モニタに依拠しない。単に、アニール処理のために電力が利用可能である時を感知するだけである。
いくつかの実施形態では、アニール処理中、制御装置２０８は、温度センサ２０４から報告されるアニール処理温度を監視する。制御装置は、加熱素子１０６に供給される電力を調節して、デバイス１０２に関する所定の範囲のジャンクション温度に対応する所定の温度範囲内でアニール処理温度を保つ。例えば、制御装置２０８は、温度センサ２０４からのフィードバックに基づいて、加熱素子１０６に供給される電力レベルを調節するように電源２２２に命令して、アニール処理温度を所定の範囲内で保つ。他の実施形態では、フィードバックに基づいて電力レベルを調節する代わりに、規定の電力レベルが加熱素子１０６に供給される。
アニール処理・プロセスは、デバイス１０２に記憶されているデータを破損する恐れがある。したがって、いくつかの実施形態では、制御装置２０８は、アニール処理の前に、デバイス１０２に記憶されているデータを別のメモリ２２０にコピーし、アニール処理の完了後に、そのデータをデバイス１０２にコピーして戻す。メモリ２２０は、システム２００の内部にある、またはシステム２００に結合された任意の適切なメモリ・デバイスであってよい。例えば、メモリ２２０は、システム２００の内部にある１つまたは複数の半導体メモリ・デバイス、あるいは磁気または光ディスク記憶デバイスを含むことがある。メモリ２２０は、システム２００に挿入されるメモリスティックまたはメモリカードを含むこともある。メモリ２２０は、直接、またはネットワークを介して（例えば、インターネットを介して）システム２００が結合される別のシステムにあるメモリを含むこともある。例えば、データは、システム２００を充電または同期するためにシステム２００が結合されるコンピュータに転送されることがある。別の例では、データは、サーバにアップロードされ、次いで、アニール処理の完了後にデバイス１０２にダウンロードされることがある。
いくつかの実施形態では、制御装置２０８が行う上記の機能の１つまたは複数が、ソフトウェア内に実装され、したがってこれらの機能を行うためのいくつかの命令セットに対応することがある。デバイス１０２または他のメモリ２２０に記憶することができるこれらの命令セットは、個別のソフトウェア・プログラム、手順、またはモジュールとして実装する必要はなく、したがって、様々な実施形態において、これらの命令セットのサブセットを組み合わせる、または他の様式で再構成することができる。
図１Ａ〜１Ｄおよび図２には、アニール処理すべき不揮発性半導体メモリ・デバイスを含むパッケージの内部に加熱素子が収容された実施形態が記載されている。しかし、いくつかの実施形態では、加熱素子は、パッケージの外部にある。例えば、外部加熱素子は、プリント回路板に取り付けられた１つのパッケージ（または複数のパッケージ）の外部に熱的に結合される。いくつかの実施形態では、プリント回路板は、マザーボードであり、あるいはモジュール（例えば、シングルまたはデュアルインラインメモリモジュール（ＳＩＭＭまたはＤＩＭＭ））またはドータカードなど、マザーボードに結合された回路板である。いくつかの実施形態では、プリント回路板は、剛性基板を含む。他の実施形態では、基板は、可撓性である。いくつかの実施形態では、加熱素子は、加熱素子１０６に関して説明したように薄膜ヒータである。
図３Ａは、いくつかの実施形態によるモジュール３００の断面図である。モジュール３００は、積層基板３０２に取り付けられたパッケージ化された不揮発性半導体メモリ・デバイス３０６を含むモジュール（例えば、ＤＩＭＭ）として示される。それぞれのパッケージ化されたデバイス３０６が、フラッシュメモリなどの不揮発性半導体メモリを含むダイを含む。いくつかの実施形態では、それぞれのデバイス３０６が、ＳＯＮＯＳメモリを含むダイを含む。いくつかの実施形態では、それぞれのデバイス３０６が、複数のダイを含む。複数のダイは、不揮発性半導体メモリの複数のダイを含むことがあり、揮発性半導体メモリなど他のタイプの半導体デバイスを含むこともある。
図３Ａの例では、パッケージ化されたデバイス３０６は、ＢＧＡタイプのパッケージであり、はんだボール３０４が、デバイス３０６と基板３０２の間の電気的および機械的接続を提供する。いくつかの他の実施形態では、パッケージ化されたデバイスは、ＰＧＡまたはＬＧＡタイプのデバイスであってよく、あるいはデバイスと基板の間の電気的および機械的接続を提供するために金属リードを含むこともある。
加熱素子３１０は、それぞれのデバイス３０６に取り付けられる。熱伝導性テープ、フィルム、ペースト、または接着剤などの放熱材料３０８が、加熱素子３１０からそれぞれのデバイス３０６に熱を伝導する。電気的接続部（例えば、ワイヤ）３１６が、加熱素子３１０を基板３０２に結合し、それにより加熱素子３１０への電源接続および接地接続を提供する（明確にするために、図３Ａには、電気的接続部３１６を、それに対応する加熱素子３１０に関連して１つだけ示す）。加熱素子３１０により、モジュール３００がセルフアニール処理タイプになる。すなわち、デバイス３０６は、欠陥を減らすかまたはなくすために、ある動作期間の後、モジュール３００においてアニール処理されることがある。
任意選択のカバー３１４が、断熱層３１２を介して加熱素子３１０に取り付けられる。層３１２は、テープ、フィルム、ペースト、または接着剤を含むことがある。いくつかの実施形態では、カバー３１４は、断熱性（例えば、プラスチック）である。断熱カバーの使用は、加熱素子３１０が発生する熱を保持するのに役立ち、それにより、アニール処理温度範囲に達するまでに必要な電力を減少し、したがって加熱素子３１０の効率を改善する。
図３Ａの例では、個々の加熱素子３１０が、それぞれのパッケージ化されたデバイス３０６に取り付けられ、それによりパッケージ化されたデバイス３０６に熱的に結合される。しかし、いくつかの実施形態では、ただ１つの加熱素子が、複数のパッケージ化されたデバイスに熱的に結合される。複数のパッケージ化されたデバイスに対してただ１つの加熱素子を使用することで、構成要素の数が減少し、モジュールの組立てが容易になる。
例えば、図３Ｂに、いくつかの実施形態による、基板３０２の各側でただ１つの加熱素子３３４が複数のパッケージ化されたデバイス３０６を覆うモジュール３３０を示す。放熱材料３３２が、加熱素子３３４からデバイス３０６に熱を伝導する。電気的接続部３３８が、加熱素子３３４を基板３０２に結合させる。いくつかの実施形態では、電気的接続部３３８は、加熱素子３３４を、ＰＣシステムにおけるマザーボードなどの外部システムに結合させる。カバー３１４は、断熱接着層３３６によって加熱素子３３４に取り付けられる。
図３Ｃは、いくつかの実施形態によるモジュール３３０の平面図である。加熱素子３３４およびパッケージ化されたデバイス３０６は、それらがカバー３１４の下にあることを示すために破線の輪郭で示されている。モジュール３３０は、電気的コンタクト（すなわち、エッジ・フィンガ３４０）を含む。いくつかの実施形態では、電気的コンタクト３４０は、マザーボードにある雌ソケットと互換性があり、それによりモジュール３３０をソケットにプラグ接続することができる。コンタクト３４０は、パッケージ化されたデバイス３０６に信号を供給するための第１の組のコンタクトと、加熱素子３３４に電力を供給するための第２の組のコンタクトとを含む。基板３０２にある配線およびビア（図示せず）が、第１の組のコンタクト３４０から、それぞれのパッケージ化されたデバイス３０６のはんだボール３０４に信号を送り、第２の組のコンタクト３４０から、加熱素子３３４の電気的接続部３３８に電力を送る。
上述したモジュール３００および３３０では、アニール処理すべきデバイス３０６が、基板の両側に取り付けられる。いくつかの他の実施形態では、アニール処理すべきデバイスは、基板の片側に取り付けられる。加熱素子は、デバイスと同じ側または反対の側で基板に取り付けられることがある。加熱素子が、デバイスと反対の側で基板に取り付けられる実施形態では、加熱素子は、基板を介してデバイスに熱的に結合される。
図４は、いくつかの実施形態によるセルフアニール処理・モジュール４０２を含む電子システム４００のブロック図である。モジュール４０２は、パッケージ４０６に熱的に結合された加熱素子４０４を含む。パッケージ４０６は、不揮発性半導体メモリ・デバイス１０２を含む。いくつかの実施形態では、モジュール４０２は、図３Ａ〜３Ｃのモジュール３００または３３０に対応し、加熱素子４０４は、加熱素子３１０または３３４に対応する。システム４００は、フラッシュメモリなどの不揮発性半導体メモリを使用する任意のシステムであってよい。いくつかの実施形態では、システム４００は、携帯電話、ＰＤＡ、または音楽プレーヤなどの、モバイル・アプリケーションである。いくつかの実施形態では、システム４００は、ノートブックまたはデスクトップＰＣまたはサーバなどのコンピュータ・システムである。
システム４００は、システム２００（図２）に関して説明したのと同様に機能する制御装置２０８と、メモリ２２０と、電源２２２を含む。いくつかの実施形態では、制御装置２０８、メモリ２２０、および／または電源２２２は、パッケージ４０６および加熱素子４０４と共にモジュール４０２に位置される。
図５は、いくつかの実施形態による不揮発性半導体メモリ・デバイスをアニール処理する方法５００を例示するフロー図である。
半導体パッケージ内に含まれる不揮発性半導体メモリ・デバイスに関して、イベント（メモリ耐久性閾値など）のインジケータが監視される（５０２）。いくつかの実施形態では、デバイスは、パッケージ２０２（図２）内またはパッケージ４０６（図４）内に含まれるデバイス１０２に対応する。いくつかの実施形態では、イベント・インジケータは、制御装置（例えば、制御装置２０８）によって監視される。
いくつかの実施形態では、イベント・インジケータを監視するステップが、デバイスが行った消去サイクルの回数を記録するステップ（５０４）を含む。例えば、制御装置２０８内の消去サイクル・カウンタ２１２が、デバイス１０２が行った消去サイクルの回数を記録する。
いくつかの実施形態では、イベント・インジケータを監視するステップは、デバイスに関して検出されたエラーの回数を記録するステップ（５０６）を含む。例えば、制御装置２０８内のエラー検出回路２１６が、デバイス１０２に関するエラー回数を記録する。
いくつかの実施形態では、イベント・インジケータを監視するステップは、デバイスをプログラムするために行われたプログラミング・ステップの数を記録するステップ（５０８）を含む。例えば、制御装置２０８内のプログラミング・ステップ・カウンタ２１４が、デバイス１０２をプログラムするために行われたプログラミング・ステップの数を記録する。
いくつかの実施形態では、イベント・インジケータを監視するステップは、デバイスの使用期間を記録するステップ（５１０）を含む。例えば、制御装置２０８内の使用モニタ２１８が、デバイス１０２の使用期間を記録する。使用期間は、様々な定義が可能である。例えば、使用期間は、デバイスが読み取りおよび書き込み操作を行っている期間として定義することができ、またはデバイスを含むシステム（例えば、２００または４００）がアクティブである期間として定義することもでき、またはデバイスを含むシステムが工場から出荷されたとき、もしくは初めて作動されたときからの期間として定義することもできる。
いくつかの実施形態では、イベント・インジケータを監視するステップは、アニール処理を行うのに十分な電力を半導体デバイスが受け取っているかどうか判断するステップを含む。例えば、ＭＰ３プレーヤまたはセルラ電話などの携帯型家庭用電子機器では、制御装置２０８または電源２２２は、壁のコンセントにプラグ接続された外部充電器から電力が受け取られているかどうか判断する。
次いで、（例えば、制御装置２０８によって）イベントが検出される（５１２）。例えば、イベント・インジケータ（例えば、メモリ耐久性インジケータ）が規定の限度または閾値を超えている（５１２）と判断される。いくつかの実施形態では、記録された消去サイクルの回数が規定の回数を超えていること（５１４）が確かめられる。いくつかの実施形態では、デバイスに関して検出された記録されたエラーの回数が規定の数を超えていること（５１８）が確かめられる。いくつかの実施形態では、記録されたプログラミング・ステップの数が規定の数を超えていること（５１８）が確かめられる。いくつかの実施形態では、記録された使用期間が規定の時間長を超えていること（５２０）が確かめられる。
イベントの検出に応答して、デバイスがアニール処理される（５２２）。例えば、メモリ耐久性インジケータが規定の限度を超えていることが確かめられる。アニール処理は、例えば、デバイスに熱的に結合された加熱素子１０６（図２）または４０４（図４）に電力を供給するように制御装置２０８が電源２２２に命令することによって行われる。
いくつかの実施形態では、アニール処理は、適切な外部物理的イベントが生じたときにのみ行われる。例えば、不揮発性半導体メモリ・デバイスが、ＭＰ３プレーヤまたは携帯電話などの携帯型家庭用デバイス内に含まれており、アニール処理を行うべきであると判断された場合、壁のコンセントにプラグ接続された充電器などの外部電源にデバイスが次に結合されたときにのみアニール処理が行われる。いくつかの携帯型家庭用デバイスの電力性能が限られているという前提の下では、この便宜的なアニール処理が有用である。あるいは、通常はメモリ耐久性モニタがアニール処理を行うことを要求しないときでさえ、アニール処理が例えば所定の間隔で行われる。
いくつかの実施形態では、（例えば、温度センサ２０４によって）デバイスのジャンクション温度に対応するアニール処理温度が監視される（５２４）。いくつかの実施形態では、デバイスに熱的に結合された加熱素子（例えば、１０６または４０４）に供給される電力が、アニール処理温度を所定の範囲内で保つように調整される（５２６）。例えば、制御装置２０８は、温度センサ２０４からのフィードバックに基づいて、加熱素子に供給される電力を調整するように電源２２２に命令を与える。いくつかの実施形態では、規定のアニール処理温度の範囲は、２００℃〜３００℃、または２００℃〜２５０℃、２５０℃〜３００℃、さらには場合によっては１５０℃〜２００℃のジャンクション温度の範囲に対応する。
いくつかの実施形態では、デバイスは、所定の期間にわたってアニール処理される。所与のジャンクション温度またはジャンクション温度範囲で欠陥をアニール処理して除去するのに十分な期間を決定するために、例えば、デバイス１０２で使用される不揮発性メモリセルのタイプ（すなわち、セル設計およびプロセス技術）が特徴付けられる。制御装置２０８は、対応するアニール処理温度または温度範囲で、決められた期間にわたってデバイスをアニール処理するようにプログラムされる。いくつかの実施形態では、この期間は、６０〜７０秒である。いくつかの実施形態では、この期間は５〜１０秒と短く、他の実施形態では、数十分と長い。この期間は、特定のデバイスやパッケージなどに関する実験データに基づくことがある。
いくつかの実施形態では、アニール処理温度およびアニール処理・プロセスの持続時間は、新たな半導体デバイス、パッケージ、またはシステム設計ごとに実験的に決定されることを理解すべきである。例えば、試作の半導体デバイスは、まず、特定の時間内で行うことができるプログラム／消去操作の数、またはメモリセルをプログラム／消去するのにかかる時間などの、動作特性を測定することによってベンチマークされる。次いで、デバイスは、長期にわたって作動され、最終的に欠陥が生じる。再び、ベンチマークされた動作特性に関して欠陥が測定される。次いで、デバイスは、特定の温度で特定の持続時間にわたってアニール処理される。改善のために、動作特性が再び測定される。次いで、同一または同様のデバイスを使用して、異なるアニール処理温度および／または持続時間に関してこのプロセスを繰り返し、その特定のデバイス設計に最適なアニール処理温度および持続時間を決定することができる。同一のプロセスが、半導体パッケージまたはシステムに最適なアニール処理温度および持続時間を決定するために使用されることもある。
上の説明では、概説として、特定の実施形態を参照して説明した。しかし、上述した例示的な説明は、排他的なものでも、または開示した厳密な形態に本発明を限定するものでもない。上の教示に鑑みて、多くの修正および変形が可能である。本発明の原理およびその実際の適用を最良に説明し、それにより、企図される特定の用途に適した様々な修正形態で本発明および様々な実施形態を当業者が最良に利用することができるように、いくつかの実施形態を選択して記載した。

Claims (71)

  1. 不揮発性半導体メモリ・デバイスを修復する方法であって、
    不揮発性半導体メモリ・デバイスに関連付けられたイベント・インジケータを監視するステップと、
    前記イベント・インジケータを用いてイベントを検出するステップと、
    前記イベントの検出に応答して、前記デバイスをアニール処理するステップと
    を含む方法。
  2. 前記イベント・インジケータが、メモリ耐久性インジケータを含み、前記検出するステップが、前記メモリ耐久性インジケータが規定の限度を超えていると判断するステップを含む請求項１に記載の方法。
  3. 前記不揮発性半導体メモリ・デバイスが、加熱素子に熱的に結合され、前記アニール処理するステップが、前記加熱素子に電力を供給するステップを含む請求項１に記載の方法。
  4. 前記アニール処理するステップが、
    前記不揮発性半導体メモリ・デバイスのジャンクション温度に対応するアニール処理温度を感知するステップと、
    前記アニール処理温度を所定の温度範囲内で保つために、前記加熱素子に供給される電力を調整するステップと
    を含む請求項１に記載の方法。
  5. 前記アニール処理するステップが、所定の期間にわたって行われる請求項１に記載の方法。
  6. 前記アニール処理するステップが、約２００℃〜３００℃の間のジャンクション温度に前記デバイスを加熱するステップを含む請求項１に記載の方法。
  7. 前記アニール処理するステップが、約２５０℃〜３００℃の間のジャンクション温度に前記デバイスを加熱するステップを含む請求項６に記載の方法。
  8. 前記アニール処理するステップが、約２００℃〜２５０℃の間のジャンクション温度に前記デバイスを加熱するステップを含む請求項６に記載の方法。
  9. 前記アニール処理するステップが、約１５０℃〜２００℃の間のジャンクション温度に前記デバイスを加熱するステップを含む請求項６に記載の方法。
  10. 前記監視するステップが、前記不揮発性半導体メモリ・デバイスが行った消去サイクルの回数を記録するステップを含み、前記検出するステップが、前記記録された消去サイクルの回数が規定の回数を超えていることを確かめるステップを含む請求項１に記載の方法。
  11. 前記監視するステップが、前記不揮発性半導体メモリ・デバイスに関して検出されたエラーの回数を記録するステップを含み、前記検出するステップが、前記不揮発性半導体メモリ・デバイスに関して検出された前記記録されたエラーの回数が規定の数を超えていることを確かめるステップを含む請求項１に記載の方法。
  12. 前記監視するステップが、前記不揮発性半導体メモリ・デバイスをプログラムするために行われたプログラミング・ステップの数を記録するステップを含み、前記検出するステップが、前記記録されたプログラミング・ステップの数が規定の数を超えていることを確かめるステップを含む請求項１に記載の方法。
  13. 前記監視するステップが、前記不揮発性半導体メモリ・デバイスの使用期間を記録するステップを含み、前記検出するステップが、前記記録された使用期間が規定の時間長を超えていることを確かめるステップを含む請求項１に記載の方法。
  14. 前記不揮発性半導体メモリ・デバイスが、フラッシュメモリ・デバイスを含む請求項１に記載の方法。
  15. 前記不揮発性半導体メモリ・デバイスが、ＳＯＮＯＳ（半導体−酸化物−窒化物−酸化物−半導体）メモリ・デバイスを含む請求項１に記載の方法。
  16. 前記不揮発性半導体メモリ・デバイスが、半導体パッケージ内に配設され、前記加熱素子が、前記半導体パッケージ内に含まれる請求項１に記載の方法。
  17. 前記半導体パッケージが、追加の半導体デバイスを備え、前記加熱素子が、前記不揮発性半導体メモリ・デバイスと前記追加の半導体デバイスとの間に積層される請求項１６に記載の方法。
  18. 前記追加の半導体デバイスが、追加の不揮発性半導体メモリ・デバイスである請求項１７に記載の方法。
  19. 前記追加の半導体デバイスが、揮発性半導体メモリ・デバイスである請求項１７に記載の方法。
  20. 前記半導体パッケージが、追加の半導体デバイスと、複数の加熱素子とを備え、前記加熱素子と半導体デバイスが、スタック内に交互配置される請求項１に記載の方法。
  21. 前記不揮発性半導体メモリ・デバイスが、半導体パッケージ内に配設され、前記加熱素子が、前記半導体パッケージに取り付けられる請求項１に記載の方法。
  22. 前記加熱素子が、熱伝導性材料を介して前記半導体パッケージに取り付けられる請求項２１に記載の方法。
  23. 欠陥をなくすように不揮発性半導体メモリ・デバイスを修復する方法であって、
    半導体パッケージ内に含まれる不揮発性半導体メモリ・デバイスに関するメモリ耐久性インジケータを監視するステップと、
    前記メモリ耐久性インジケータが規定の限度を超えていると判断するステップと、
    前記メモリ耐久性インジケータが前記規定の限度を超えているという判断に応答して、前記デバイスをアニール処理するステップと
    を含む方法。
  24. 前記デバイスをアニール処理するステップが、前記デバイスに熱的に結合された加熱素子に電力を供給するステップを含む請求項２３に記載の方法。
  25. 前記アニール処理するステップが、
    前記デバイスのジャンクション温度に対応するアニール処理温度を監視するステップと、
    前記アニール処理温度を所定の温度範囲内で保つために、前記加熱素子に供給される電力を調整するステップと
    を含む請求項２４に記載の方法。
  26. 前記アニール処理するステップが、約１５０℃と、前記半導体パッケージが変形せずに耐えることができる最高温度との間のジャンクション温度に前記デバイスを加熱するステップを含む請求項２３に記載の方法。
  27. 前記監視するステップが、前記デバイスが行った消去サイクルの回数を記録するステップを含み、前記判断するステップが、前記記録された消去サイクルの回数が規定の回数を超えていることを確かめるステップを含む請求項２３に記載の方法。
  28. 前記アニール処理するステップが、適切な外部物理的イベントが生じたときにのみ行われる請求項２３に記載の方法。
  29. 前記適切な外部物理的イベントが、外部充電器から電力を受け取ることを含む請求項２８に記載の方法。
  30. 前記監視するステップが、前記デバイスに関して検出されたエラーの回数を記録するステップを含み、前記判断するステップが、前記デバイスに関して検出された前記記録されたエラーの回数が規定の数を超えていることを確かめるステップを含む請求項２３に記載の方法。
  31. 前記監視するステップが、前記デバイスをプログラムするために行われるプログラミング・ステップの数を記録するステップを含み、前記判断するステップが、前記記録されたプログラミング・ステップの数が規定の数を超えていることを確かめるステップを含む請求項２３に記載の方法。
  32. 前記監視するステップが、前記デバイスの使用期間を記録するステップを含み、前記判断するステップが、前記記録された使用期間が規定の時間長を超えていることを確かめるステップを含む請求項２３に記載の方法。
  33. 加熱素子が、前記半導体パッケージ内に含まれる請求項２３に記載の方法。
  34. 前記半導体パッケージが、追加の半導体デバイスを備え、前記加熱素子が、前記不揮発性半導体メモリ・デバイスと前記追加の半導体デバイスとの間に積層される請求項３３に記載の方法。
  35. 前記追加の半導体デバイスが、追加の不揮発性半導体メモリ・デバイスである請求項３４に記載の方法。
  36. 前記追加の半導体デバイスが、揮発性半導体メモリ・デバイスである請求項３４に記載の方法。
  37. 前記半導体パッケージが、追加の半導体デバイスと、複数の加熱素子とを備え、前記加熱素子と半導体デバイスが、スタック内に交互配置される請求項２３に記載の方法。
  38. 加熱素子が、前記半導体パッケージに取り付けられる請求項２３に記載の方法。
  39. 前記加熱素子が、熱伝導性材料を介して前記半導体パッケージに取り付けられる請求項３８に記載の方法。
  40. セルフアニール処理タイプ半導体装置であって、アニール処理が、前記装置の通常の動作環境で行われ、
    不揮発性半導体メモリ・デバイスと、
    前記メモリ・デバイスをアニール処理するために前記メモリ・デバイスに熱的に結合された加熱素子と、
    前記不揮発性半導体メモリ・デバイスに信号を供給するために前記メモリ・デバイスに電気的に結合された第１の組の電気的コンタクトと、
    前記加熱素子に電力を供給するために前記加熱素子に電気的に結合された第２の組の電気的コンタクトと
    を備えるセルフアニール処理タイプ半導体装置。
  41. 前記不揮発性半導体メモリ・デバイスが、フラッシュメモリを含む請求項４０に記載のセルフアニール処理タイプ半導体装置。
  42. 前記メモリ・デバイスが、電荷捕獲不揮発性メモリを含む請求項４０に記載のセルフアニール処理タイプ半導体装置。
  43. 前記電荷捕獲不揮発性メモリが、ＳＯＮＯＳ、ＴＡＮＯＳ、およびナノ結晶メモリ・デバイスからなる群から選択されるメモリ・デバイスを含む請求項４２に記載のセルフアニール処理タイプ半導体装置。
  44. 前記加熱素子が、約１５０℃と、前記セルフアニール処理タイプ半導体装置が変形せずに耐えることができる最高温度との間のジャンクション温度で前記不揮発性半導体メモリ・デバイスをアニール処理するように構成される請求項４０に記載のセルフアニール処理タイプ半導体装置。
  45. 前記加熱素子が、約２５０℃〜３００℃の間のジャンクション温度で前記不揮発性半導体メモリ・デバイスをアニール処理するように構成される請求項４４に記載のセルフアニール処理タイプ半導体装置。
  46. 前記加熱素子が、約２００℃〜２５０℃の間のジャンクション温度で前記不揮発性半導体メモリ・デバイスをアニール処理するように構成される請求項４４に記載のセルフアニール処理タイプ半導体装置。
  47. 前記不揮発性半導体メモリ・デバイスのジャンクション温度に対応するアニール処理温度を監視するために温度センサを備える請求項４０に記載のセルフアニール処理タイプ半導体装置。
  48. 前記温度センサが、前記アニール処理温度を所定の温度範囲内で保つために前記加熱素子に供給される電力を調整するための制御装置に結合される請求項４７に記載のセルフアニール処理タイプ半導体装置。
  49. 前記温度センサが、前記不揮発性半導体メモリ・デバイス内に組み込まれる請求項４７に記載のセルフアニール処理タイプ半導体装置。
  50. 前記温度センサが、前記加熱素子内に組み込まれる請求項４７に記載のセルフアニール処理タイプ半導体装置。
  51. 前記半導体装置が、半導体パッケージである請求項４０に記載のセルフアニール処理タイプ半導体装置。
  52. 追加の半導体デバイスをさらに備え、前記加熱素子が、前記不揮発性半導体メモリ・デバイスと前記追加の半導体デバイスとの間に積層される請求項５１に記載のセルフアニール処理タイプ半導体装置。
  53. 前記追加の半導体デバイスが、追加の不揮発性半導体メモリ・デバイスである請求項５２に記載のセルフアニール処理タイプ半導体装置。
  54. 前記追加の半導体デバイスが、揮発性半導体メモリ・デバイスである請求項５２に記載のセルフアニール処理タイプ半導体装置。
  55. 追加の加熱素子と、複数の追加の半導体デバイスとをさらに備え、前記加熱素子と半導体デバイスが、スタック内に交互配置される請求項５１に記載のセルフアニール処理タイプ半導体装置。
  56. 前記不揮発性半導体メモリ・デバイスおよび前記加熱素子を封じ込めるための成形材料をさらに備える請求項５１に記載のセルフアニール処理タイプ半導体装置。
  57. 積層基板をさらに備え、前記メモリ・デバイスが、前記基板を介して前記第１の組の電気的コンタクトに電気的に結合され、前記加熱素子が、前記基板を介して前記第２の組の電気的コンタクトに電気的に結合される請求項５１に記載のセルフアニール処理タイプ半導体装置。
  58. 前記不揮発性半導体メモリ・デバイスおよび前記加熱素子を収容するためのケーシングをさらに備える請求項５１に記載のセルフアニール処理タイプ半導体装置。
  59. 前記ケーシングが、セラミックである請求項５８に記載のセルフアニール処理タイプ半導体装置。
  60. 前記不揮発性半導体メモリ・デバイスおよび前記加熱素子を収容するためのカバーをさらに備える請求項５１に記載のセルフアニール処理タイプ半導体装置。
  61. 前記カバーが、金属製である請求項５８に記載のセルフアニール処理タイプ半導体装置。
  62. 前記半導体装置が、基板をさらに備えるモジュールであり、前記不揮発性半導体メモリ・デバイスが、前記基板に取り付けられたパッケージ化されたメモリ・デバイスである請求項４０に記載のセルフアニール処理タイプ半導体装置。
  63. 断熱カバーをさらに備える請求項６２に記載のセルフアニール処理タイプ半導体装置。
  64. 前記加熱素子が、前記不揮発性半導体メモリ・デバイスに取り付けられる請求項６２に記載のセルフアニール処理タイプ半導体装置。
  65. 前記加熱素子から前記不揮発性半導体メモリ・デバイスに熱を伝導するための放熱材料をさらに備える請求項６４に記載のセルフアニール処理タイプ半導体装置。
  66. 前記基板に取り付けられた１つの追加のパッケージ化された不揮発性半導体メモリ・デバイスをさらに備え、前記加熱素子が、前記不揮発性半導体メモリ・デバイスおよび前記追加のメモリ・デバイスを覆う請求項６２に記載のセルフアニール処理タイプ半導体装置。
  67. 前記半導体装置が、電子システムであり、前記電子システムが、前記加熱素子に供給される電力を調整するための制御装置をさらに備える請求項４０に記載のセルフアニール処理タイプ半導体装置。
  68. 前記メモリ・デバイスのジャンクション温度に対応するアニール処理温度を監視するための温度センサを備え、前記温度センサが、前記制御装置に結合され、前記調整が、前記アニール処理温度を所定の温度範囲内で保つために電力レベルを調節することを含む請求項６７に記載のセルフアニール処理タイプ半導体装置。
  69. 前記温度センサが、前記不揮発性半導体メモリ・デバイス内に組み込まれる請求項６８に記載のセルフアニール処理タイプ半導体装置。
  70. 前記温度センサが、前記加熱素子内に組み込まれる請求項６８に記載のセルフアニール処理タイプ半導体装置。
  71. 前記加熱素子に電力を供給するために、前記制御装置と前記加熱素子とに結合された電源をさらに備える請求項６７に記載のセルフアニール処理タイプ半導体装置。
JP2010524138A 2007-09-05 2008-09-04 不揮発性半導体メモリ・デバイスにおける欠陥を修復するための方法および装置 Pending JP2010538497A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US97022307P 2007-09-05 2007-09-05
PCT/US2008/075261 WO2009032928A2 (en) 2007-09-05 2008-09-04 Method and apparatus to repair defects in nonvolatile semiconductor memory devices

Publications (2)

Publication Number Publication Date
JP2010538497A true JP2010538497A (ja) 2010-12-09
JP2010538497A5 JP2010538497A5 (ja) 2011-10-20

Family

ID=40086445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010524138A Pending JP2010538497A (ja) 2007-09-05 2008-09-04 不揮発性半導体メモリ・デバイスにおける欠陥を修復するための方法および装置

Country Status (4)

Country Link
US (2) US8193573B2 (ja)
EP (1) EP2191473A2 (ja)
JP (1) JP2010538497A (ja)
WO (1) WO2009032928A2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142576A (ja) * 2010-12-28 2012-07-26 Samsung Electronics Co Ltd 貫通電極を有する積層構造の半導体装置、半導体メモリ装置、半導体メモリ・システム及びその動作方法
WO2015008860A1 (ja) * 2013-07-19 2015-01-22 日本電信電話株式会社 電気素子のパッケージ
WO2016031117A1 (ja) * 2014-08-29 2016-03-03 日本電信電話株式会社 電気素子のパッケージ
KR101747191B1 (ko) 2011-01-14 2017-06-14 에스케이하이닉스 주식회사 반도체 장치
JP2023067686A (ja) * 2021-10-29 2023-05-16 旺宏電子股▲ふん▼有限公司 ３ｄフラッシュメモリモジュールチップおよびその製造方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11244727B2 (en) 2006-11-29 2022-02-08 Rambus Inc. Dynamic memory rank configuration
US8344475B2 (en) 2006-11-29 2013-01-01 Rambus Inc. Integrated circuit heating to effect in-situ annealing
EP2191473A2 (en) * 2007-09-05 2010-06-02 Rambus Inc. Method and apparatus to repair defects in nonvolatile semiconductor memory devices
KR101413736B1 (ko) 2007-09-13 2014-07-02 삼성전자주식회사 향상된 신뢰성을 갖는 메모리 시스템 및 그것의웨어-레벨링 기법
KR101624969B1 (ko) * 2009-05-26 2016-05-31 삼성전자주식회사 메모리 시스템 및 그것의 배드 블록 관리 방법
TW201200853A (en) * 2010-06-18 2012-01-01 Ind Tech Res Inst Measuring apparatus
KR101660985B1 (ko) * 2010-07-09 2016-10-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US9014749B2 (en) 2010-08-12 2015-04-21 Qualcomm Incorporated System and method to initiate a housekeeping operation at a mobile device
US8488387B2 (en) * 2011-05-02 2013-07-16 Macronix International Co., Ltd. Thermally assisted dielectric charge trapping flash
US8724393B2 (en) 2011-05-02 2014-05-13 Macronix International Co., Ltd. Thermally assisted flash memory with diode strapping
US8824212B2 (en) 2011-05-02 2014-09-02 Macronix International Co., Ltd. Thermally assisted flash memory with segmented word lines
US8958242B2 (en) 2011-05-05 2015-02-17 Micron Technology, Inc. Thermal treatment of flash memories
TWI508075B (zh) * 2011-06-09 2015-11-11 Macronix Int Co Ltd 熱協助介電電荷捕捉快閃記憶體
US8405214B2 (en) * 2011-08-12 2013-03-26 Nanya Technology Corp. Semiconductor package structure with common gold plated metal conductor on die and substrate
US20130126508A1 (en) * 2011-11-17 2013-05-23 Texas Instruments Incorporated Extending Radiation Tolerance By Localized Temperature Annealing Of Semiconductor Devices
CN109449129A (zh) * 2013-03-01 2019-03-08 日月光半导体制造股份有限公司 半导体封装结构与其制造方法
US9734919B2 (en) 2013-05-23 2017-08-15 Seagate Technology Llc Recovery of interfacial defects in memory cells
US9064824B2 (en) * 2013-11-12 2015-06-23 International Business Machines Corporation In-situ annealing for extending the lifetime of CMOS products
US9348748B2 (en) 2013-12-24 2016-05-24 Macronix International Co., Ltd. Heal leveling
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
KR102142590B1 (ko) 2014-06-16 2020-08-07 삼성전자 주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법
US9455038B2 (en) * 2014-08-20 2016-09-27 Sandisk Technologies Llc Storage module and method for using healing effects of a quarantine process
US9286991B1 (en) * 2015-02-17 2016-03-15 Darryl G. Walker Multi-chip non-volatile semiconductor memory package including heater and sensor elements
EP3059760A1 (de) * 2015-02-18 2016-08-24 Siemens Aktiengesellschaft Elektronische Vorrichtung
US10499461B2 (en) * 2015-12-21 2019-12-03 Intel Corporation Thermal head with a thermal barrier for integrated circuit die processing
US10381100B2 (en) * 2016-07-01 2019-08-13 Synopsys, Inc. Enhancing memory yield and performance through utilizing nanowire self-heating
US9761290B1 (en) 2016-08-25 2017-09-12 Sandisk Technologies Llc Overheat prevention for annealing non-volatile memory
US10467134B2 (en) 2016-08-25 2019-11-05 Sandisk Technologies Llc Dynamic anneal characteristics for annealing non-volatile memory
US20180108642A1 (en) * 2016-10-13 2018-04-19 Globalfoundries Inc. Interposer heater for high bandwidth memory applications
US10545805B2 (en) * 2017-03-29 2020-01-28 Macronix International Co., Ltd. Memory system, reading method thereof and writing method thereof
US10834853B2 (en) 2018-03-02 2020-11-10 Micron Technology, Inc. Electronic device with a card-level thermal regulator mechanism and associated systems, devices, and methods
US10692793B2 (en) * 2018-03-02 2020-06-23 Micron Technology, Inc. Electronic device with a package-level thermal regulator mechanism and associated systems, devices, and methods
TWI747153B (zh) * 2019-06-03 2021-11-21 旺宏電子股份有限公司 三維快閃記憶體模組以及三維快閃記憶體的修復與操作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831187A (ja) * 1994-07-07 1996-02-02 Mitsubishi Electric Corp フラッシュメモリ
JP2001325793A (ja) * 2000-05-15 2001-11-22 Fujitsu Ltd 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ保持方法
JP2004310930A (ja) * 2003-04-08 2004-11-04 Renesas Technology Corp 不揮発性半導体記憶装置
JP2006196650A (ja) * 2005-01-13 2006-07-27 Sharp Corp 半導体不揮発性メモリ装置およびその消去方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3383614A (en) * 1965-06-28 1968-05-14 Texas Instruments Inc Temperature stabilized semiconductor devices
JPS5635383A (en) * 1979-08-29 1981-04-08 Kyoto Ceramic Semiconductor integrated circuit support with heating mechanism
US5324916A (en) 1991-11-01 1994-06-28 Hewlett-Packard Company System and method for dynamic power compensation
US5898706A (en) * 1997-04-30 1999-04-27 International Business Machines Corporation Structure and method for reliability stressing of dielectrics
US5956350A (en) * 1997-10-27 1999-09-21 Lsi Logic Corporation Built in self repair for DRAMs using on-chip temperature sensing and heating
US6009033A (en) * 1998-11-24 1999-12-28 Advanced Micro Devices, Inc. Method of programming and erasing an EEPROM device under an elevated temperature and apparatus thereof
JP3841607B2 (ja) * 2000-02-03 2006-11-01 三井金属鉱業株式会社 ニッケル粉及び導電ペースト
US7177418B2 (en) 2002-07-22 2007-02-13 Texas Instruments Incorporated Power efficient ADSL central office downstream class G power switch
US7173842B2 (en) * 2004-03-31 2007-02-06 Intel Corporation Metal heater for in situ heating and crystallization of ferroelectric polymer memory film
KR100546691B1 (ko) * 2004-04-23 2006-01-26 동부아남반도체 주식회사 플래시 메모리 소자 및 그의 제조 방법과 프로그래밍/소거방법
US7064414B2 (en) * 2004-11-12 2006-06-20 International Business Machines Corporation Heater for annealing trapped charge in a semiconductor device
US7072219B1 (en) * 2004-12-28 2006-07-04 Macronix International Co., Ltd. Method and apparatus for operating a non-volatile memory array
KR100682925B1 (ko) * 2005-01-26 2007-02-15 삼성전자주식회사 멀티비트 비휘발성 메모리 소자 및 그 동작 방법
US7704847B2 (en) * 2006-05-19 2010-04-27 International Business Machines Corporation On-chip heater and methods for fabrication thereof and use thereof
US7495954B2 (en) * 2006-10-13 2009-02-24 Sandisk Corporation Method for partitioned erase and erase verification to compensate for capacitive coupling effects in non-volatile memory
US7876621B2 (en) * 2007-04-23 2011-01-25 Sandisk Il Ltd. Adaptive dynamic reading of flash memories
US7719048B1 (en) * 2007-04-26 2010-05-18 National Semiconductor Corporation Heating element for enhanced E2PROM
EP2191473A2 (en) * 2007-09-05 2010-06-02 Rambus Inc. Method and apparatus to repair defects in nonvolatile semiconductor memory devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831187A (ja) * 1994-07-07 1996-02-02 Mitsubishi Electric Corp フラッシュメモリ
JP2001325793A (ja) * 2000-05-15 2001-11-22 Fujitsu Ltd 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ保持方法
JP2004310930A (ja) * 2003-04-08 2004-11-04 Renesas Technology Corp 不揮発性半導体記憶装置
JP2006196650A (ja) * 2005-01-13 2006-07-27 Sharp Corp 半導体不揮発性メモリ装置およびその消去方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142576A (ja) * 2010-12-28 2012-07-26 Samsung Electronics Co Ltd 貫通電極を有する積層構造の半導体装置、半導体メモリ装置、半導体メモリ・システム及びその動作方法
KR101747191B1 (ko) 2011-01-14 2017-06-14 에스케이하이닉스 주식회사 반도체 장치
WO2015008860A1 (ja) * 2013-07-19 2015-01-22 日本電信電話株式会社 電気素子のパッケージ
JP2015023154A (ja) * 2013-07-19 2015-02-02 日本電信電話株式会社 電気素子のパッケージ
WO2016031117A1 (ja) * 2014-08-29 2016-03-03 日本電信電話株式会社 電気素子のパッケージ
JP2016051773A (ja) * 2014-08-29 2016-04-11 日本電信電話株式会社 電気素子のパッケージ
JP2023067686A (ja) * 2021-10-29 2023-05-16 旺宏電子股▲ふん▼有限公司 ３ｄフラッシュメモリモジュールチップおよびその製造方法
JP7362802B2 (ja) 2021-10-29 2023-10-17 旺宏電子股▲ふん▼有限公司 ３ｄフラッシュメモリモジュールチップおよびその製造方法

Also Published As

Publication number Publication date
US20120236668A1 (en) 2012-09-20
WO2009032928A3 (en) 2009-05-14
EP2191473A2 (en) 2010-06-02
WO2009032928A2 (en) 2009-03-12
US20100230807A1 (en) 2010-09-16
WO2009032928A8 (en) 2010-04-15
US8193573B2 (en) 2012-06-05
US8497544B2 (en) 2013-07-30

Similar Documents

Publication Publication Date Title
US8497544B2 (en) Repairing defects in a nonvolatile semiconductor memory module utilizing a heating element
US8179717B2 (en) Maintaining integrity of preloaded content in non-volatile memory during surface mounting
US7694196B2 (en) Self-diagnostic scheme for detecting errors
TWI574351B (zh) Semiconductor device
JP2010538497A5 (ja)
KR102178826B1 (ko) 히트 스프레더를 갖는 반도체 패키지 및 그 형성 방법
US9036396B2 (en) Apparatus and method for detecting reflow process
US9548126B1 (en) Multi-chip non-volatile semiconductor memory package including heater and sensor elements
KR20150027583A (ko) 열전 소자를 갖는 반도체 소자
US20140252640A1 (en) Semiconductor package having a multi-channel and a related electronic system
KR20150106218A (ko) 반도체 패키지 및 이를 포함하는 데이터 저장 장치
US11579812B2 (en) Local data compaction for integrated memory assembly
JP2014082245A (ja) 半導体記憶装置及びその製造方法
US7944029B2 (en) Non-volatile memory with reduced mobile ion diffusion
WO2022197316A1 (en) Thermally conductive non-oil bleed liquid thermal interface materials
KR102600877B1 (ko) 인접 메모리 셀 간섭 완화
US11832382B2 (en) Printed circuit board and a storage system including the same
US11699502B2 (en) Simulating memory cell sensing for testing sensing circuitry
US11114178B1 (en) Physical defect detection in an integrated memory assembly
US20230402341A1 (en) Semiconductor package and method of providing surface temperature of semiconductor package
US20240194560A1 (en) Memory device and method of assembling same
KR20220066815A (ko) 비휘발성 데이터 무결성의 고속 검증
TWM364255U (en) Storage device
JP2011196857A (ja) 半導体装置及びその初期不良の検出方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110830

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121212

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130205

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130612

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140212