TW201227878A - Semiconductor device with stacked structure having through electrode, semiconductor memory device, semiconductor memory system, and operating method thereof - Google Patents

Semiconductor device with stacked structure having through electrode, semiconductor memory device, semiconductor memory system, and operating method thereof Download PDF

Info

Publication number
TW201227878A
TW201227878A TW100135886A TW100135886A TW201227878A TW 201227878 A TW201227878 A TW 201227878A TW 100135886 A TW100135886 A TW 100135886A TW 100135886 A TW100135886 A TW 100135886A TW 201227878 A TW201227878 A TW 201227878A
Authority
TW
Taiwan
Prior art keywords
semiconductor
temperature sensor
substrate
temperature
circuit
Prior art date
Application number
TW100135886A
Other languages
English (en)
Inventor
Jung-Sik Kim
Dong-Hyuk Lee
Ho-Cheol Lee
Jang-Woo Ryu
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW201227878A publication Critical patent/TW201227878A/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K13/00—Thermometers specially adapted for specific purposes
    • G01K13/10—Thermometers specially adapted for specific purposes for measuring temperature within piled or stacked materials
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

201227878 39510pif 六、發明說明： 【相關申請案】 本申請案主張於2010年12月28日在韓國智慧財產 局申請之韓國專利申請案第10-2010-0137228號之權益， 其揭露内容以引用的方式全文併入於本文中。 【發明所屬之技術領域】 本揭露内容是關於一種具備有貫穿電極之堆疊結構 的半導體裝置 在多個半導體 體裝置。 ，且更特定言之，是關於一種具有用於防止 層間傳輸的資訊片段間的衝突之結構的半導 【先前技術】 一般二維（2D)結構之高整合性已藉由半導 :查半導體記憶裝置或其類似者)之漸進的高整^: 乎達到極限。需要實現具有超越此類2〇 。而， 結構之半導體記憶裝置且已嘗試實現所述0 究。 π遐瑕置之;| 具有3D結構的半導體裝置包含多 =多個半導體層間傳輸信號，諸如，各種‘，’在; 7、位址或其類似者。將石夕穿孔（Tsv 貪料、1 =:乂在半導體層間傳輸所述信號 =導體i 或全部信號是經由鱗TSV來傳輸。 δ琥中之、 也值ί上文所描述’所述信號是經由多個半導Ρ思 但所述信號中之一些信號:::之TS 共同TSV來傳輸。因此，若在多個半導體層:以層: 4 201227878 39510pif 信號’則所述信號可能彼此衝突。在此狀況下，可能並未 傳輸所述信號之準確值，且因此半導體裝置或使用所述半 導體裝置之半導體系統的效能可能會惡化。 【發明内容】 本揭露内容提供一種具有用於在多個半導體層間穩 定地傳輸信號之堆疊結構的半導體裝置、半導體記憶裝置 以及其操作方法。 本揭露内容亦提供一種使用具有用於穩定地傳輸信 號之堆疊結構的半導體記憶裝置之半導體記憶系統。 自結合隨附圖式所進行之以下詳細描述將更清楚地 理解例示性實施例。 【實施方式】 現將參看繪示例示性實施例之隨附圖式來更全面地 描述本揭露内容。然而，所揭露之實施例可以許多不同形 式來體現且不應解釋為限制於本文中所闡述之實施例。 「 應理解，當將一元件或層稱為「在」另一元件或層 「上」、「連接至」另一元件或層或「耦接至」另一元件或層 時，其可直接在另-元件或層上、連接至另—元件或層或 麵接至另-元件或層，或可能存在介入元件或層。與之相 比、，當將一元件稱為「直接在」另—元件或層「上」、「直 接連接至」或「直接祕至」另—元件或層時，不存在介 入元件或層。貫穿全文類似數字指代類似元件。如本文中 所使用，術語「及/或」包含相關聯的列出項目中之一或多 者的任何組合及所有組合。 201227878 39510pif 應理解’儘管術語第―、第二、第三等可在本文中用 以，述各種元件、組件、區、層及/或區段(Sec—。，但 此等元件、組件、區、層及/或區段不應受此等術語限制: 此等術語僅用以區別一元件、組件、區、層或區段與另一 元件:組件、區、層或區段。因此，在不脫離本發^概念 之教示的情況下，可將下文所論述之第一元件、組件、區二 層或區段稱作第二元件、組件、區、層或區段。 °° 本文中可此出於描述容易起見而使用空間相對術語 (諸如「在…之下」、「在…下方」、「下部」、「在…上方」、「上 4」以及其類似術語）以描述如在諸圖中所說明之—元件 j特徵與另一元件或特徵之關係。應理解，空間相對術語 意欲涵蓋除在諸圖中所描綠之定向以外該裝置在使用或^ 作中之不同定向。舉例而言，若翻轉（turn 〇ver)諸圖中之 裝置，則描述為「在」其他元件或特徵「下方」或「之下 之元件將接著被定向為「在」其他元件或特徵「上方」。因" 此，術語「在…下方」可涵蓋：在···上方與在…下方兩種 定向。裝置可以其他方式定向（旋轉9〇度或處於其他定 向），且相應地解譯本文中所使用之空間相對描述詞。 本文中所使用之術語僅出於描述特定實施例之目的 且不意欲限制本發明的概念。如在本文中所使用，單數形 式「一」及「所述」意欲亦包含複數形式，除非上下文另 有清楚指示。應進一步理解，當在本說明書中使用術語「包 括」及/或「包含」時，其指定所陳述之特徵、整體、步驟、 操作、元件及/或組件的存在，但不排除一個或多個其他特 6 201227878 iyMUpif 徵、整體、步驟、操作、元件、組件及/或其群組的存在或 添加。 本文中參考理想化實施例（及中間結構）之示意性說 明的k截面或透視說明來描述實施例。因而，預期各圖解 之形狀會由於（例如）製造技術及/或容限而變化。因此， 不應將實施例解釋為限制於本文中所說明的區之特定形 狀’而應包含由（例如）製造引起之形狀偏差。舉例而言， 經說明為具有銳利邊緣之邊緣或隅角區可能具有稍許圓化 或彎曲特徵。同樣地，經圖解為圓形或球形之元件可為橢 圓的形狀或可具有特定筆直或平坦化部分。因此，在諸圖 中所說明之區在本質上為示意性的’且其縣並不意欲說 明裝置的區或元件之實際形狀且並不意欲聞所揭露實施 例之範疇。 ,除非另有定義，否則本文中所使用之所有術語（包含 技術及科學術語）具有與由-般熟冑本發明概念所屬技術 者通常理解之#義相同之意義。應進—步理解，應將諸如 在常用辭典帽㈣之術語的術語解譯為具有與^在相關 技術之背景中的意義-致之㈣，且將不會在理想化或過 度形式化之㈣上來解譯此等術語，除非本文中明確如此 定義。 為半導體裝置之記憶裝置可為：揮發性記憶體，諸如 動態隨機存取記龍（DRAM)、靜態隨機麵 (SRAM)，或其類似者；或非揮發^ ^ 人^早知阻。己憶體，諸如相變隨 機存取記憶體（PRAM)、使用可變電阻特性材料（諸如， 201227878 39510pif 複合金屬氡化物或其類似者）之電阻性隨機存取記憶體 (PRAM )、使用鐵磁性材料之磁性隨機存取記憶體 (MRAM)、快閃記憶體、EEPROM，以及其類似者。 一半導體記憶裴置（以及上文所描述之記憶體）已採用 一維（3D)結構概念。3-D結構概念已用於封裝領域中， 但現存方法之操作為將各種端子安置於半導體晶片之一側 上且使用導線接合來電連接多個晶片之信號端子。因此， 現存方法增加晶片之大小、導線之複雜性、功率消耗以及 其類似者。 因此，已建議用於在矽（半導體基板之材料）中形成 垂直貫穿電極及提供信號傳輸路徑之技術。由於多個貫穿 電極以不同於一般接觸插塞之方式穿透矽基板，因此可將 該些貫穿電極稱作矽穿孔或基板穿孔（TSV)。 由於此類TSV技術具有大大地改良電路之整合性、操 作速度、功率消耗、製造成本等之效應，因此已將所述TSV 技術應用於具有多處理器核心之晶片之開發，且在反及 (NAND)快閃記憶體、諸如DRAM或其類似者之記憶體、 混合記憶體以及其類似者之領域中爭相開發此TSV技術。 圖1為說明根據一實施例之具有包含多個半導體層的 堆疊結構之例示性半導體裝置100之示意性透視圖。如在 圖1中所繪示，半導體裝置100包含多個半導體層（例如， 第一至第η半導體層LA1至LAn)及TSV，經由TSV而 在第一至第η半導體層LA1至LAn間傳輸信號。第一至 第η半導體層LA1至LAn中之每一者包含用於實現半導 8 201227878 39510pif 體裝置100之功能的電路區塊。 可將包含§己憶胞之半導體記憶裝置作為半導體裝置 100之實例來應用。若圖丨之半導體裝置100為半導體記 憶裝置’則安置於第-至第η半導體層LA1 ^ΑΝ中之 電路區塊可為包含記憶區之記憶區塊。在一實施例中，半 導體裝置1GG之所有第-至第0導體層LA1至LAn包 含記憶區塊。在其他實施例中，第一至第n半導體層lai 至LAn中之一些半導體層包含記憶區塊或第一至第n半導 體層LA1至LAn中無一者包含記憶區塊（例如，此等半 導體層中之一些或所有半導體層可為控制器或資料處理 層）。 舉例而言，包含於經垂直堆疊之第一至第n半導體層 LA1至LAn中之每一者中的所有電路區塊丨1〇及12〇可為 記憶區塊。半導體裝置1〇〇之第一至第n半導體層LA1至 LAn中之一或多者（例如，第一半導體層LA1)可作為主 控器（master)來操作，且第一至第n半導體層LA1至LAn 中之其他者（例如，第二至第11半導體層LA2至LAn)可 作為受控器（slaves)來操作。在一實施例中，第一半導體層 LA1之電路區塊中之至少—者可不包含記憶區塊而替代地 可包含控制區塊，且可作為第一至第n半導體層LA1至 LAn之主控器來操作。舉例而言，第一半導體層LA1之電 路區塊110可包含用於驅動其他半導體層（例如，第二至 第η半導體層LA2至LAn)之記憶區塊的邏輯電路。 在一實施例中，第一至第n半導體層IA1至LAn經 201227878 39510pif 將信號傳輸至彼此及/或自彼此接收信號。 广：f!與外部控制器(未圖示)以介面(1缝〇 二最减1广半導體裝置刚經封裝’則半導體|置100 “電裝基板）（未圖示）上’且經由形成於基板 Λ 21 6 Ρ Γ、形成於基板之外表面上之導體（例如，諸 口引線★球或其類似者之類的導體） 面相接。至第η半導體層αΓ至2 則第丰|二：’第一半導體層LA1)直接連接至基板’ ϋ Ln ^ ίAn經由Tsv而將信號傳輸至第一半導 體θ ，且接著經由基板將信號傳輸至外部。 半導體裝置100之第一至第η半導體層LA1至LAn 經由Tsv而將各種類型之信號傳輸至外部或經# TSV自 外部接收㈣。舉例而言，關於半導體裝置議之記憶 作’可在資料讀取操作期間經由TSV而將資料及資料^通 信號傳輸至外部。除根據記憶操作來傳輸之信號以外，亦 可經由TSV而將其他各师訊諸傳輸至外部。作為其他 各種資訊片段之實例，藉由_第—至第n半導 至LAn之溫度所產生之溫度資訊、第一至第n半導體層 ^至LAn中之每-者之狀態資訊（諸如，資料寫入狀態 資訊）以及其類似者可經由TSV而傳輸至外部。 第-至第n半導體層LA1至LM中之每一者可經由 相同路徑（包含TSV之輸出路徑）而傳輸資料、資料選通 ^虎、其他各種資訊片段等。當堆疊第—至第時導體層 LA1至LAn時，形成於第一至第n半導體層lai至 201227878 39510pif 中的每一者中之TSV彼此對準，且第一至第n半導體層 LA1至LAn之資訊（例如，溫度資訊）被傳輸至形成於相 同位置中之TSV。若信號之輸出路徑由上文所描述之信號 所共用，則回應於外部命令而產生資料DQ或資料選通信 號DQS。因此’當輸出該資料DQ或資料選通信號Dqs 時’在該資料DQ或資料選通信號DQS間的衝突之可能性 較低。然而，溫度^ §代、狀悲資訊或其類似者是由第一至 第η半導體層LA1至LAn中之每一者頻繁地或週期性地 產生，而與命令無關。因此，當傳輸溫度資訊、狀態資訊 或其類似者時，在溫度資訊、狀態資訊或其類似者間存在 衝突之可能性。 圖2A及圖2B為分別說明根據特定實施例之經由半導 體裝置（諸如’圖1之半導體裝置1〇〇)之TSV的例示性 資δίΐ傳輸之橫截面圖。在圖2A及圖2B中所繪示之實施例 中之半導體裝置100中之每一者包含四個半導體層，將此 四個半導體層分別實現為單獨晶片以在半導體裝置1〇〇中 之每一者中包含四個半導體晶片Chipl至chip4〇在圖2Α 及圖2Β中，更提供基板SUB，半導體裝置1〇〇安裝於基 板SUB上，且半導體裝置⑽經由基板sUB而與外部控 制器（未圖示）通信。 參看圖2A ’ TSV形成於半導體晶片Chipl至chip4 中之母一者中，且經由TSV及形成於半導體晶片chipl至 Chip4之外表面上的導體（例如，焊球）而將半導體晶片 Chipl至ChiP4中之一者的資訊傳輸至其他半導體晶片 11 201227878 jyMupif
Chipl至Chip4。可以各種形式來實現經由TSV之資訊傳 輸。舉例而言’可經由第一半導體晶片Chipl之TSV112A 將由第一半導體晶片Chipl所產生之資訊inf〇i電連接至 導體111A。或者，若產生資訊Inf〇1之電路（未圖示）安 置於第一半導體晶片ChiPi之下表面上，則可將資訊Infol 直接連接至導體111A。參看圖2B，將半導體晶片Chipl 至Chip4予以堆疊著，且接著在半導體晶片chipl至chip4 中之每一者中形成TSV。 在圖2A及圖2B中之每—者中所繪示之資訊Inf〇1及 Infb2包含半導體晶片Chipl iChip4中之每一者的溫度資 訊及狀態資訊以及用於將資訊傳輪至外部之共用的輸出路 控。在記憶操作期間規則地或週期性地產生資訊Inf〇l及 Inf〇2 ’而不管是否已選擇晶片。 圖3A、圖3B以及圖3C分別為說明根據特定實施例 之半導體裝置（諸如’圖1之半導體裝置1〇〇)的透視圖、 方塊圖以及電路圖。圖3A說明包含記憶胞且包含多個半 導體層（例如’第一至帛n半導體層LA1至LAn)之半導 體冗憶裝置。半導體裝置1〇〇可包含主控（咖㈣晶片及 文控（slave)晶片’其中第—半導體| LA1可為主控晶片， 且其他半導體層（即’第二至第η半導體層LA2及LAn) 可為受控晶片。 在-實施例中’第-半導體層LA1包含用於驅動記憶 體之各種類型的邏輯電路。如在圖3A中所繪示，第一半 導體層LA1包含X驅動器丨丨丨、γ驅動器112、資料輸入/ 12 201227878 3951〇pif 輸出（Din/Dout)單元113、命令緩衝器114、位址緩衝器 115以及周邊電路116。X驅動器111驅動記憶體之字線， 且Y驅動器112驅動記憶體么位元線。Din/Dout單元113 控制資料之輸入及/或輸出，真命令緩衝器114自外部接收 命令且缓衝並解碼該命令。位址緩衝器115自外部接收位 址且緩衝該位址，且周邊電絡包含諸如電壓產生電路 以及其類似者之其他邏輯電路。儘管未在圖3A中繪示， 但記憶胞區可安置於第一半導體層LA1中，且周邊電路 116可包含溫度感測電路，所述溫度感測電路感測第一半 導體層LA1的溫度且產生第，半導體層LA1之溫度資訊。 每一受控晶片（例如，在圖3A中所繪示之第η半導 體層LAn)包含記憶區120及邏輯區130。記憶區12〇包 含用於多個記憶胞及記憶存取之字線及位元線，且邏輯區 130包含用於驅動記憶體之電路、用於產生與第^半導體 層LAn相關之資訊的電路以及其類似者。如在圖3β中所 繪示，邏輯區13〇可包含將寫入資料WD傳輸至記憶區12〇 之輸入/輸出驅動器（IODRV) 131、放大且輸出讀取資料 RD之輸入/輸出感測放大器（IOSA) 132，以及感測内部 溫度Temp且產生溫度資訊tq之溫度感測器電路133。經 由TSV而將該寫入資料WD/讀取資料尺〗〕傳輸至半導體 裝置100外部或傳輸至半導體裝置100，且經由另一 TSV 而將溫度資訊TQ傳輸至半導體裝置1〇〇外部。 圖3C為說明根據例示性實施例之圖3B的溫度感測器 電路133之電路圖。如在圖3C中所繪示，溫度感測器電 13 201227878 jy^iupif 路133包含連接至電源供應器電壓VDD之第一 PMOS電 晶體MP1至第三PMOS電晶體MP3，以及連接於第一 PM0S電晶體MP1至第三PM0S電晶體MP3與接地電壓 之間的第一二極體D1及第二二極體D2以及第一電阻器 R1及第二電阻器R2。溫度感測器電路133更包含第一放 大器AMP1及第二放大器AMP2以及第一比較器CP1及第 二比較器CP2。第一放大器AMP1以差動方式放大第一 PMOS電晶體MP1及第二PMOS電晶體MP2的節點之間 的電壓。第二放大器AMP2以差動方式放大第二PMOS電 晶體MP2及第三PMOS電晶體MP3的節點之間的電壓。 第一比較器CP1及第二比較器CP2比較第一放大器AMP1 及第二放大器AMP2之輸出電壓且輸出多個比較結果。 圖3C之溫度感測器電路丨33為使用帶隙（bandgap)參 考電壓產生電路之溫度感測器，且因此使用電流12及η 來產生一種參考電流，其中電流12流經第一二極體D1且 電流II流經第二二極體D2。該參考電流為對應於第一放 大器AMP1之輸出之電流。因此，若第一二極體di與第 二二極體D2之間的比率為1:n，則該參考電流具有工= kT/q*ln(n)/R2之值，其中k表示波兹曼常數（難麵^^ constant)，T表示絕對溫度，且q表示電荷量。因此，該 參考電流具有_對溫度T __增加之值。 "uj生第-電阻H R1之電流Ix對應於= ，其 中V12為知加至第—二極體D1之兩個端子之電壓。電流 ΐχ具有與絕對溫度τ成反_之值。第—比較器cpi及第 201227878 二比較器CP2比較第一放大器AMP1及第二放大器AMP2 之輸出電壓，且產生溫度資訊TQ，溫度資訊TQ指示對應 的半導體層之溫度是大於一預定參考溫度或是小於一預定 參考溫度。 現將描述具有用於防止在傳輸半導體層之資訊片段 時在半導體層之資訊片段間的衝突之堆疊結構之半導體裝 置的實施例。又，將藉由感測半導體層之溫度所產生之溫 度資訊的輸出描述為資訊片段。然而，如上文所描述，本 發明的概念不限於溫度資訊，而可應用於不管命令或晶片 選擇信號而規則地或週期性地產生之資訊（例如，晶片狀 態資訊）。可將下文中所揭露之TSV的結構應用於圖2a 及圖2B中所繪示之Tsv的結構，及應用於具有其他不同 類型之結構之TSV。
，且第二半導體層 記憶區及/或控制區， 晶片或相同晶片。钱 "圖4為說明根據另一實施例之具有堆疊結構的例示性 半導體裝置20GA之橫截面圖。如在圖4中所繪示，半 體裝置2GGA包含多個半導體層（例如，第—半導體層⑷ 及第二半導體層LA2)。第-半導體層LA1及第二半導體 千等體層LA1包含記憶區及控制區（例如，驅 邏輪區。在一實方色 …、控制區且因此充當受控晶片。然而， 半導體層LA1及LA2兩者可包含相同 k’使得兩個層包含具有相同電路佈局之 邏輯區分別包含第一溫度感測器電路 15 201227878 39510pif 一溫度感測器電路22ia，第一溫度感測器電路 Δ1 » 溫度感測器電路221A*別感測第一半導體層 夕'半導體層LA2之溫度且產生溫度資訊％〇 τ Λ，=^SVS形成於第一半導體層LA1及第二半導體層 触ja τ之每—者中。導體（例如’焊球）安置於第一半導 2 LA1及第二半導體層LA2中之每—者的表面上，且 一料體層LA1上之導體連接至基板。在-實施 I 、導體裝置200A經由第-半導體層LA1之導體及 基板而與外部控制器（未圖示）通信。 μ安置對應於溫度感測器電路211A及221A之共同輪 =節點以將由溫度感測器電路211Α&22Α所產生之溫度 貝=tq傳輸至半導體裝置2〇〇α之外部。舉例而言，ς =半導體層LA1之焊球212作為對應於溫度感測器電路 杰919及221Α之共同輸出節點來安置。根據一實施例，焊 ^ 可固定地連接至溫度感測器電路211Α及221Λ中之 一者的輸出，使得自溫度感測器電路211Α及221Α輸出之 溫度資訊TQ之片段彼此衝突。 可經由TSVs來傳輸第一半導體層LA1及第二半導體 ，LA2之特定輸出信號（例如，資料信號或資料選通信 ^)。然而，在一實施例中，產生溫度資訊TQ之溫度感測 器電路211α及221 a並不電連接至此等TSVs。實情為， 溫度感測器電路221A經由内部導線而電連接至第二半導 體層LA2之導體222 ’且溫度感測器電路211A經由内部 導線而電連接至第—半導體層LA1之導體212。由於溫度 201227878 39510pif 感測器電路211A及221A與TSVs形成電性絕緣，因此未 將由溫度感測器電路221A所產生之溫度資訊tq傳輸至 第一半導體層LA1。因此，由溫度感測器電路2ua所產 生之溫度資訊TQ固定地連接至輸出節點（例如，第一半 導體層LA1之導體212)。 一根據上文描述之實施例，將半導體裝置2〇〇A之多個 ，導體層LA1及LA2中之一者的溫度資訊TQ傳輸至外 部。一資訊片段屬於半導體層LA1且另一資訊片段屬於半 導，層LA2。外部控制器（未圖示）接收溫度資訊TQ之 片段^判定溫度資訊TQ為半導體裝置200A之内部溫 度外部控制器可根據判定結果來控制半導體裝置200A。 ，例而S，若半導體裝置200A為DRAM，則外部控制器 多考/皿度資訊TQ來控制對DRAM之記憶區執行之更新 (refresh)操作的循環或其類似者。 $5為說明根據另一實施例之具有堆疊結構的例示性 ，置200B之橫截面圖。半導體裝置200B包含第一 溫絡=半導體層LA1至LA4。每一層可包括記憶區及/或 在—實施例中，第—半導體層W包含記憶區及 例如’驅動器及/或命令區）兩者且充當主控晶片， ^日2第四半導體層LA21LM包含記憶區但無控制 ^ 充當受控晶片。在此實施例中，第二至第四半導 及/或3 i LM中之兩者或兩者以上可包含相同記憶區 3 制區，以使得兩個或兩個以上的層包含相同晶片。 圖5中所繪示，第一至第四半導體層LA1至LA4分 17 201227878 39510pif 別包含第一至第四溫度感測器電路211B至241B，第—至 第四溫度感測器電路211B至241B分別感測第一至第四半 導體層LA1至LA4之溫度且產生第一至第四半導體層 LAi至LA4之溫度資訊TQ的片段。TSVs形成於第一至 第四半導體層LA1至LA4中且在第一至第四半導體層 LA1至LA4間傳輸信號。由於第一至第四溫度感測器電路 221B至241B與TSV電絕緣’因此未在第一至第四半導體 層LA1至LA4間傳輸溫度資訊TQ。因此，經由内部導線、 導體以及基板而將由堆疊於基板表面上之第一半導體層 LA1的第一溫度感測器電路2Ub所產生之溫度資 傳輸至外部控制器（未圖示）。 ° 圖6為說明根據一實施例之例示性半導體裝置2〇〇c 之橫截面圖。如在圖6中所繪示，半導體裝置咖 多個半導體層，例如，第—半導體層LA1及第二半 ^A2〇TSV形成於第—半導體層LAi及第二半導體層w ^，且第-半導體層LA1及第二半導體層LA2分別包含 第一溫度感測器電路2UC及第二溫度感測器電路221C。
f導體裝置2GGC包含用於將溫度資訊Tq之片段傳 :第輪出路徑’且第一溫度感測器電路211C 二之輸出分別連接至不同的輸 絕緣且經由内部度感測11電路2此與咖電 表面上提供之料t 在第—半導體層LA1之外 體212C (例如，焊球），使得第一、、w 測Is電路211C之於山也哲—坪衣J使侍弟/皿度感 别出與第一溫度感測器電路221C之輸出 201227878 39510pif 之間的衝突得以防止。第二溫度感測器電路221C電連接 至TSV且因此經由TSV而連接至在第一半導體層LA1之 外表面上提供之輸出節點2130將自半導體裝置200C所 ί生之Ϊ —溫度資訊TQ1及第二溫度資訊TQ2傳輸至外 雜制器（未圖示），且外部控制器參考第一溫度資訊TQ1 ,第一酿度資訊TQ2來控制半導體裝置2〇〇(：。因而，至 v „ tsv搞接至第一溫度感測器，且經組態以自此溫度感 測器接收溫度資訊並將此溫度資訊傳遞至半導體置 200C之外部。 1 現將參看圖7至圖9來描述根據另一實施例之半導體 裝置。 圖7為說明根據另一實施例之例示性半導體裝置300 之透視圖。如在圖7中所繪示，半導體裝置3〇〇包含多個 半導體層’亦即，第一至第η半導體層LA1至LAn。在圖 7之實施例中’所有第—至第n半導體層lai至仏可為 相同的記憶晶片。然而，或者，第-至第η半導體層LA1 至LAn可為主控晶片及受控晶片。若第一半導體層w 為域晶片’則可將用於與外部互動之電路及用於控制記 憶操作的各種類型之邏輯電路安置於第—半導體層W 中。 第一至第n半導體層LA1至LAn中之每一者包含記 憶區及邏輯區。舉例而言，第—半導體層LA1包含記憶區 310及邏輯區320，且第n半導體層LAn包含記憶區33〇 及邏輯區340。第-至第n半導體層LA1至LAn經由tsv 201227878 39510pif 而將信號傳輸至彼此及/或自彼此接收信號。 在圖7之實施例中，第一至第η半導體層LA1至LAn 中之每一者的邏輯區320及340包含溫度感測器電路（未 圖示），且經由共同輸出路徑來傳輸由此等溫度感測器電路 所產生之溫度資訊。舉例而言，經由包含第一 tsv TSV1 之輸出路徑來傳輸溫度資訊。第一 TSV TSV1可為通孔 (vias)，通孔分別形成於第一至第η半導體層LAi至LAn 中且在相同位置中對準。若第一半導體層LA1堆疊於基板 (未圖示）上，則經由第一 TSV TSV1而將其他半導體層 (即，第二至第n半導體層LA2至LAn)之溫度資訊傳輸 至第一半導體層LA1。經由安置於第一半導體層LA1之外 表面上之輸出節點將經傳輸至第一半導體層LA1的溫度 資訊傳輸至外部。 圖8A及圖8B為說明根據特定實施例之圖7的半導體 裝置300之邏輯㊣340的例示性部分之方塊圖。在圖8a 及圖8B中繪示了圖7之第n半導體層LAn之邏輯區34〇 的部分，但其他半導體層之邏輯區亦可包含與在圖8a及 圖8B中所繪示之特徵相同之特徵。 如在圖8A中所繪示，邏輯區34〇包含溫度感測器電 路34卜溫度感測器電路341感測第n半導體層^之溫 度且產生溫度資訊TQ。溫度感測器電路341經由輸出單 元（諸如’緩衝器）將溫度資訊％傳輸至By tsvi。 舉例而言，若溫度感測ti電路341之輸出連接至第η半導 體層LAn之TSV且得以傳輸，則圖8A2Tsvtsvi可為 20 201227878 jysiupif 形成於第n半導體層LAn中之通孔。或者，若溫度感測器 電路341之輸出、經由安置於第〇半導體層^之外表面1 之導體而電連接至定位於第n半導體層LAn之下的第n i 半導體層，則tsv TSV1可為形成於第n-1半導體層中之 通孔。 經由其他下部半導體層將經傳輸至TSVTSV1之溫产 資訊TQ傳輸至半導體裝置3〇〇外部。邏輯區34〇更包 控制器，控制器用於（例如）藉由使用溶絲單元⑽來押 制是否將溫度資訊T Q予讀出，熔絲單元34 2產生用^ 控制-輸出缓衝器之信號。大體而言，溶絲單元⑽之溶 絲可包含：電炼絲’其根據電信號來斷開；及雷射炫絲， 其藉由在製造半導體裝置時在晶圓層級(levd)上所輻射 雷射來斷開。在圖8A及圖8B之實施例中，熔絲單元342 為由所輻射之雷射來斷開之雷射熔絲。 在製造半導體裝置_時，在第—至第〇導體層 LA1至LAn中之每-者的晶圓層級上將雷射歸至溶絲^ 凡342上，藉此來設定溶絲之連接狀態。可將雷射輕射至 第-至第η半導體層LA1至LAn中之一者的溶絲單元祕 上以將熔絲單元32之連接狀態設定為第-狀態，以防止在 共同輸出路徑上發生兩個鄰近半導體層之溫度資訊tq之 間的衝突。可將雷射輕射至其他半導體層之溶絲單元祕 上以將熔絲單元342之連接狀態設定為第二狀態。熔絲 凡342在第-狀態下產生用於啟用輸出緩衝器之信號 炼絲單元342在第二狀態下產生祕停崎出緩衝器之信 21 201227878 39510pif 號。因此，啟用第一至第n半導體層LAI至LAn中之一 者的溫度感測器電路341之輸出且因此將其固定地連接至 TSVTSV1，且將經傳輸至TSVTSV1之溫度資訊tq傳輸 至外部。其他半導體層之溫度感測器電路341之輸出被停 用（disabled)。 圖8B為說明根據另一例示性實施例之半導體裝置之 邏輯區340的方塊圖。如在圖8B中所繪示，邏輯區340 包含溫度感測器電路341、控制溫度感測器電路341之啟 用之感測器控制器343，以及熔絲單元342，其產生用於控 制該感測器控制器343之信號。與圖8A不同，在圖8B中， 並未對用來輸出該溫度資訊TQ之輸出緩衝器的啟用進行 控制，但啟用或停用溫度感測器電路341之操作，藉此防 止第一至第n半導體層LA1至LAn之溫度資訊TQ之間的 衝突。 在第一至第η半導體層LA1至LAn中之每一者的晶 圓層級上，將雷射輻射至熔絲單元342上以將熔絲單元342 之連接狀態ό又疋為第一狀態或第二狀態。舉例而言，可將 第一至第η半導體層LA1至LAn中之一者的熔絲單元342 =連接狀態設定為第一狀態，且可將其他半導體層之熔絲 單元342的連接狀態設定為第二狀態。 舉例而言，在處於第一狀態下之熔絲單元342之控制 下，感測器控制器343產生用於啟用溫度感測器電路341 之啟用信號EN ’且將啟用信號EN傳輸至溫度感測器電路 41。在處於第二狀態下之熔絲單元342之控制下，.感測器 22 201227878 jy^iupif 控制器343產生用於停用溫度感測器電路341之停用信 號，且將停用信號傳輸至溫度感測器電路341。因此，啟 用第-至第η半導體層LAI SLAn中之-者的溫度感測 器電路341之輸出且因此將其固定地連接至Tsv TSV1， 且將經傳輸至TSVTSV1之溫度資訊Tq傳輸至外部。 圖9為說明根據一實施例之圖7中的半導體裝置 之溫度資訊之例示性輸出狀態的橫截面圖。如在圖9中所 繪示，半導體裝置3〇〇包含多個半導體層，例如，第一至 第四半導體層LA1至LA4，第-至第四半導體層LA1至 LA4分別包含溫度感測器電路321、犯卜361以及341與 熔絲單元322、352、362以及342。藉由在第-至第四半 導，層LA1至LA4的晶圓層級上喃射之雷射或經傳輸 至第至第四半導體層LA1至LM之電信號來將炼絲單 70 322、352、362以及342之連接狀態分別設定為第一或 在圖9之實施例中，第二半導體層LA2之溫度感測器 電路351之輸出固定地連接至聊Tsvi。因此，將第二 半導體層LA2之簡單元啦的連接狀態設定為第一狀 Π他第一半導體層LA：l、第三半導體層LA3以及 第四巧體層LA4之炫絲單元322、362以及342的連接 ΓλΪ设ίίΐ二Ϊ態。經由TSV TSV1將第二半導體層 之^器電路351之輪溫 LA1之外表面上之輸3 ‘· 諸如焊球之類的導體）。因而，熔絲單元准 23 201227878 39510pif 許選擇特定的半導體晶片之所感測的溫度且將所感測的溫 度輸出至半導體裝置之外部（例如，至控制器）。 現將參看圖10及圖11來描述根據額外例示性實施例 之半導體裝置。 如在圖10中所繪示，半導體裝置400包含多個半導 體層’例如’第一至第n半導體層LA1至LAn。在圖1〇 之半導體裝置400中所包含之多個第一至第η半導體層 LA1至LAn皆可包含記憶區，且可為與在圖7之例示性半 導體裝置300中晶片相同之記憶晶片。多個第一至第n半 導體層LA1至LAn可各自包含記憶區41〇及430以及邏 輯區420及440。 在圖10之半導體裝置4〇〇中，藉由電熔絲及作為 麵型之命令賴式暫衫狀（MRS)碼來控制溫度 測器電路之操作。第-半導體層LA1之邏輯區個 MRS單元42卜其在半導難置伽之初始操作中產 =碼^因=定半導體裝置4〇〇之操作環境；炼絲程 化早U22，其接收此MRS碼且控制電料之程式化. 絲早=423 ’其包含至少_電熔絲；感測器控制器似. MR:感測二電：425。又，第n半導體層LAn可包. MRS早兀44卜熔絲程式化單元4公、 測器控制器444以及溫度感測器電路445。’以^ ^ 施例中之第-半導體層LA1來描述與二一 之操作。 身訊輸出相丨 先前設定與溫度資訊輸出相關之碼且將其儲存; 24 201227878 39510pif MRS 421中’且將在半導體裝置棚之初始操作中自mrs 421戶 1產生之MRS丨提供至炫絲程式化單元422。熔絲程 式化單το 422回應於所接收之MRS碼而產生用於控制電 熔4之連接狀_控制信號。回應於控制信號而將溶絲單 元423之連接狀態設定為第—狀態或第二狀態。在一實施 例中歸因於MRS碼，將第一至第n半導體層lA1至LAn 中之Γ者哺絲單元之連接狀態設定為H態，且將其 他半導體層之熔絲單元之連接狀態設定為帛二狀態。舉例 而s j若將第11半導體層LAn之熔絲單元443之連接狀態 设^為第一狀態，則將根據第一狀態產生之信號傳輸至感 測器控制器444。感測器控制器444回應於所述信號而產 生啟用信號’且將啟用信號傳輸至温度感測器電路445， 且皿度感測器電路445產生溫度資訊TQn且經由TSV TSV_1及TSV一2而將溫度資訊TQn傳輸至外部。在半導 體裝置400正操作時，第n半導體層LAn之溫度資訊TQn 固定地連接至包含TSV TSV_1及TSV_2之輸出路徑，且 停用其他半導體層之溫度資訊。 在上文描述之實施例中，當半導體裝置4〇〇正操作 時，將一個半導體層之溫度資訊固定地傳輸至外部。然而， 選擇k供溫度資訊之半導體層為可能的。舉例而言，可調 整MRS 421及MRS 441之暫存器狀態以按不同方式進行 設定。舉例而言，若第一半導體層LA1之内部溫度最高且 因此基於第一半導體層LA1之内部溫度來執行更新循 環’則可按不同方式來設定MRS 421及MRS 441之暫存 25 201227878 器狀態，藉此將第一半導體層LA1之内部溫度傳輸至外 部。 圖11為說明根據特定實施例之圖1〇之半導體裝置 400的溫度資訊之例示性輸出狀態之橫截面圖。如在圖η 中所繪示’第一至第四半導體層LA1至LA4之MRS 421、 451、461以及441產生用於分別設定第一至第四半導體層 LA1至LA4之操作環境的MRS碼。此等MRS產生用於 設定溫度感測器電路425、455、465以及445之輸出的 MRS碼。在圖11中所繪示之實施例中’回應於MRS碼而 將第二半導體層LA2之溫度資訊TQ2傳輸至半導體裝置 400外部，且停用其他半導體層（亦即，第一半導體層 LA1、第三半導體層LA3以及第四半導體層LA4)之溫度 資訊之輸出。 現將參看圖12至圖15來描述根據額外例示性實施例 之半導體裝置。 圖12說明根據另一實施例之半導體裝置500A之例示 性結構。如在圖12中所繪示’半導體裝置500A包含多個 半導體層，例如，第一至第η半導體層LA1至LAn。在一 實施例中，所有第一至第η半導體層LA1至LAn可為記 憶晶片且可相同。 在圖12之實施例中，第一至第η半導體層LA1至LAn 之邏輯區520A及540A分別包含溫度感測器電路522A及 542A ’且由溫度感測器電路522A及542A分別產生之溫 度資訊TQ1及TQn是經由共同輸出路徑來傳輸。舉例而 26 201227878 39510pif 言，經由半導體裝置500A之共同TSV TSV1來傳輸第一 至第η半導體層LA1至LAn之溫度資訊TQ1及TQn。 在此實施例中，一個半導體層之溫度感測器電路之輪 出未固疋地連接至輸出路徑，但第一至第n半導體層 至LAn之溫度感測器電路522Α及542Α的輸出分別連接 至輸出路徑。作為將溫度感測器電路522A及542A之輸出 選擇性地連接至輸出路徑之方法，溫度感測器電路522八 及542A回應於命令CMD及/或位址ADD而操作。 如在圖12中所繪示，第一半導體層LA1之邏輯區 520A可包含MRS 521A、溫度感測器電路522A、暫存器 523A以及溫度資訊輸出單元524A。又，其他半導體層（例 如’第η半導體層LAn)可包含MRS 541A、溫度感測器 電路542A、暫存器543A以及溫度資訊輸出單元544a。 可藉由一預定控制信號來控制溫度資訊輸出單元524a及 544A之輸出，且溫度資訊輸出單元524八及544八可包含 (例如）開關或三態緩衝器。以下將參考第η半導體層LA3n 來描述半導體裝置500A之例示性操作。 將用於晶片選擇之晶片選擇信號CSB』及命令/位址 CMD/ADD提供至第n半導體層LAn。藉由晶片選擇信 CSB一η來選擇第η半導體層LAn，且MRS 541A接收命八 CMD及/或位址ADD’且回應於命令CMD及/或位址 而產生控制信號（例如，MRS信號）。先前設定用以讀取 溫度資訊之碼且將其儲存於MRS 541A中，且外部控制器 (未說明）將用以讀取溫度資訊之晶片選擇信號csb η了 27 201227878 ^yDiyjpif 命令CMD及/或位址ADD提供至半導體裝置5〇〇a。 當自外部接收溫度資訊讀取命令時，MRS 541A回應 於溫度資訊讀取命令而將控制信號提供至溫度資訊輸出單 元544A。將來自溫度感測器電路542A之溫度資訊TQn 臨時地儲存於暫存器543A中，且基於溫度資訊輸出單元 544A之切換操作以經由TSV TSV1而將溫度資訊TQn提 供至外部。在圖12中，說明藉由來自MRS 54iA之控制 k號來控制溫度資訊輸出單元544A。然而，如在先前實施 例中所描述，第η半導體層LAn可更包含用於控制溫度感 測器電路542A之啟動的感測器控制器（未說明）。又，可 將來自MRS 541A之控制信號提供至感測器控制器（未說 明）。 可任思地设定用於讀取半導體裝置5〇〇a之溫度資訊 之命令CMD及/或位址ADD的組合。舉例而言，在MRS 521A及MRS 541A中設定用於控制溫度資訊輸出單元 524A及544A之碼，且MRS 521A及MRS 541A回應於來 自外部之命令CMD而產生用於控制溫度資訊輸出單元 524A及544A之控制信號。可將各種信號（諸如 以及WE之命令信號）之組合中之任一者用作命令， 且用於讀取資料之一般讀取命令可用以輸出溫度資訊。在 讀取溫度資訊時，藉由來自外部之晶片選擇信號及 η來選擇任—個半導體層，且選定的半導體層之娜 ?應於練命令而產生用於控制溫度f訊輸出單元之控制 ㈣。根據晶片選擇信號CSBJ及咖』之狀態，將來 28 201227878 39510pif 自第一至第n半導體層LAI至LAii中之任一者的溫度資 訊提供至外部。 圖13為說明根據一實施例之圖12之半導體裝置5〇〇A 的命令及溫度資訊之例示性傳輸路徑之方塊圖。
第一至第η半導體層LA1至LAn分別包含MRS 521A、551A以及541A ;溫度感測器電路522A、552A以 及542A ’暫存器523A、553A以及543A ;以及溫度資訊 輸出單元524A、554A以及544A。此外，如在圖13中所 說明’第一至第η半導體層LA1至LAn可分別包含輸出 緩衝器525A、555A以及545A。在圖13中，可經由共同 路徑（例如，共同tsv)而將第一至第n半導體層LA1 至LAn中之每一者的資料DQ及溫度資訊TQ提供至外 部。以下參考第η半導體層LAn來描述半導體裝置5〇〇A 之例示性操作。 可根據半導體層以經由單獨路徑來提供晶片選擇信 號CSB_1、CSB—2以及CSB一η。舉例而言，當藉由晶片選 擇信號CSBJ、CSB—2以及CSB—η來選擇第η半導體層 LAn時，第η半導體層LAn之MRS 541Α回應於來自外部 之命令CMD及/或位址ADD而產生用於控制溫度資訊輸 出單元544A之控制信號CONn。經由暫存器543A而將來 自就度感測器電路542A之溫度資訊TQ提供至溫度資訊 輸出單元544A，且溫度資訊輸出單元544A回應於控制信 號CONn而將溫度資訊TQ提供至輸出緩衝器545A。經由 輸出緩衝器545A及TSV來將溫度資訊Tq提供至外部。 29 201227878 ^yoiupif TSV可為基板穿孔之堆疊之部分，所述基板穿孔彼此垂直 地對準且彼此電連接以允許信號通過不同的半導體層。在 一實施例中，TSV可經由導體（諸如，焊球）而彼此連接。 因而，可將電連接之基板穿孔之每一堆疊視為節點。 當溫度資訊TQ及資料DQ共用輸出路徑時，除溫度 資訊TQ之外，輸出緩衝器545A更接收第n半導體層LAn 中之資料（例如，輸出資料Dq)。在將溫度資訊TQ提供 至外部之前，MRS 541A可回應於命令CMD及/或位址 ADD而產生用於阻斷資料Dq之傳輸路徑（未說明）的 MRS碼。在MRS碼之控制下，可不將資料Dq提供至輸 出緩衝器545A。用於阻斷資料Dq之傳輸路徑（未說明） 之命令CMD及/或位址ADD可具有第一組合，且用於控 制溫度資訊輸出單元544A之命令CMD及/或位址ADD可 具有第二組合。此外’ MRS碼可防止其他層LA1至LAn-1 而將資料輸出至基板穿孔之堆疊以避免資料衝突。 圖14為說明根據另一實施例之圖12之半導體裝置 500A的溫度資訊之例示性輸出狀態之橫截面圖。在圖14 中，溫度資訊TQ及資料DQ各自經由不同路徑來輸出。 如在圖14中所說明，半導體裝置500B包含第一至第 η半導體層LA1至LAn，且第一至第n半導體層LA1至 LAn分別包含MRS 521Β、551Β以及541Β ;溫度感測器 電路522B、552B以及542B ;暫存器523B、553B以及 543B ;以及溫度資訊輸出單元524B、554B以及544B。由 於溫度資訊TQ及資料DQ各自經由不同路徑來輸出，因 30 201227878 39510pif 此可經由溫度資訊輸出單元524B、544B以及554B而將來 自溫度感測器電路522B、542B以及552B之溫度資訊TQ 傳輸至TSV。 當藉由晶片選擇信號CSB—l、CSB_2以及CSBja來 選擇第η半導體層LAn時’第η半導體層LAn之MRS 541B 回應於來自外部之命令CMD及/或位址ADD而產生用於 控制切換早元544B之控制信號CONn。又，經由暫存 543B將來自溫度感測器電路542B之溫度資訊TQ提供至 溫度資訊輸出單元544B，且經由TSV而將溫度資訊TQ 提供至外部。在一實施例中，當選擇一半導體層以用於讀 取或記錄資料時，將對應的半導體層之溫度資訊TQ提供 至外部，且在讀取資料時經由單獨路徑而將資料及溫度資 訊TQ提供至外部。 圖15為說明根據特定實施例之在圖12之半導體裝置 500A中產生溫度資訊及控制更新循環的例示性操作之方 塊圖。如在圖15中所繪示，半導體裝置5〇〇c包含多個半 導體層，但本文中出於便利而將例示性地描述第一半導體 層LA1及第！!半導體層LAn。在半導體裝置5〇〇c中，第 -半導體層LA1及第η半導體層LAn可具有相同的組態 (例如’相同的電路佈局）。 ^ 第一半導體層LA1包含記憶區5l〇c及多個電路。舉 例而言，第一半導體層LA1可包含關於溫度資訊tq之^ 取之MRS 521C、溫度感測器電路522c、暫存器523c以 及溫度資訊輸出單元524C，以及關於更新操作^更新护制 31 201227878 39510pif 器526C及循環控制器5270記憶區510C包含胞陣列(ceI1 array)、列解碼器、行解碼器、感測放大器以及其類似者。 第η半導體層LAn亦包含記憶區530C、MRS 541C、溫度 感測器電路542C、暫存器5430溫度資訊輸出單元544c、 更新控制器546C以及循環控制器547C。 當選擇了第η半導體層LAn時，回應於用於讀取溫度 資訊之命令CMD一Read而經由第一 TSV TSV1_1及TSV 1_2將由第n半導體層LAn之溫度感測器電路542C所產 生之溫度資訊TQn傳輸至外部。接著，自外部控制器（未 圖示）接收與更新操作或更新循環相關之更新命令 CMD一Ref，且回應於更新命令CMD_Ref而執行更新操作 及更新循環之控制操作。舉例而言，第n半導體層LAn之 更新控制器546C回應於更新命令CMD—Ref而產生更新信 號，且將更新信號提供至記憶區530C。又，循環控制器 547C回應於更新命令CMD—Ref而產生循環控制信號，且 將循環控制信號提供至更新控制器546c。如上文描述，由 於將多個第一至第η半導體層LA1至LAn中之每一者的 溫度資訊提供至外部，因此外部控制器（未說明）可參考 此溫度資訊來控制第一至第n半導體層LA1至LAn使其 各自具有不同的更新循環。 現將參看圖16至圖19來描述根據其他例示性實施例 之半導體裝置。 如在圖16中所繪示，半導體裝置6〇〇包含多個半導 體層，例如，第一至第n半導體層lA1至LAn<)所有第_ 32 201227878 奶 lUpif 電路佈^^體層LA1 iLAl1可為包含記憶區且具有相同 LAn中之」:同記憶晶片。第-至第n半導體層LA1至 導體層者包含記憶區及邏輯區。舉例而言，第一半 630以及邏輯導二層以2分別包含記憶區610及 圖 1 β 運算之方I之實施例使用對半導體層之溫度資訊執行算術 产資^ X防止第—至第n半導體層LA1至W之溫 ί^ΐ 如路徑巾彼此触。因此，第—及第二半 以及算彳^至LA2分別包含溫度感測11電路621及641 裝置6〇Ϊ Γ疋622及642。舉例而言，未立即經由半導體 於$TSV將第η半導體層LAn之第η溫度資訊傳 iln °卩，而是將第n溫度資訊傳輸至第η·1半導體層 、、®声次11溫度資訊及第n_1半導體層LAn_1之第η] 二執行算術運算。將算術運算之結果傳輸至第η-2 等體層LAn-2且對第η_2半導體層LAn_2之溫度 行類似所料術戦之算術運算。 X以執 _如在圖16中所繪示，經由TSV TSV1一1而將溫度資 訊JQ3作為對第三半導體層LA3之溫度資訊執行之算術 運算的結果來傳輸至第二半導體層LA2。溫度感測器電路 641產生第二半導體層LA2之溫度資訊TQ2，且演算法單 兀呢對溫度資訊TQ2及經傳輸至第二半導體層Μ之 溫，資訊TQ3’執行算術運算。經由TSVTSV1_2而將算術 運算之結果TQ21傳輸至第一半導體層LA1。第一半導體層 LA1之算術單元622對經由TSVTSV1—2接收之結果Tq2, 33 201227878 39510pif 二所產生之溫度資訊猶行算術 運异，且將減運异之結果TQ作為半導财置 ^ 終溫度資訊而傳輸至半導體裝置6〇〇外部。 之最 。。圖17A及圖17B為說明根據特定實施例之圖16之管 術早兀642及622的例示性邏輯區之方塊圖。目17 = =據:施例之作為0R(或）間之算術單元的二 圖17B為說明根據一實施例之作為多工器Μυχ之算= 疋的方塊圖。為便利起見，在圖ΠΑ及圖17B中所 邏輯區620A及620B為第一半導體層LA1之邏輯區。可 根據與在圖17A及圖17B中所繪示之邏輯區62〇八及62肫 相同或相似之方法來實施其他半導體層之邏輯區。 _如在圖17A中所繪示，第一半導體層LA1之算術單 元622A自溫度感測器電路621接收第一溫度資訊TQi並 經由tsv而自第二半導體層LA2接收算術結果TQ2，，且 對第一溫度資訊TQ1及演算法結果TQ2,執行算術運算。 作為演算法運算之實例，將算術單元622A實現為〇R閘， 且因此對第一溫度資訊TQ1及算術結果TQ2,執行0R運 算°將OR運算之結果作為最終溫度資訊TQ來傳輸。 在一實施例中，若半導體層之溫度超過一預定參考 值’則可產生對應於「1」之溫度資訊。在此狀況下，若使 用OR閘，則儘管多個半導體層中之一者的溫度超過參考 值’但可將最終溫度資訊TQ產生為值「1」。外部控制器 (未圖示）可參考最終溫度資訊TQ來控制半導體裝置（例 如，更新操作之循環）。 34 201227878. 作為對OR閘之替代，可使用其他邏輯閘。舉例而言， 可將算術單元622A實施為AND (及）閘。若半導體層之 溫度超過一預定參考值，則可產生對應於「〇」之溫度資訊。 在此狀況下’若使用AND閘將最終溫度資訊TQ產生為值 「〇」，則可作出一個或多個半導體層之溫度已超過參考值之 判定。 儘管溫度資訊TQ包含多個位元，但可經由適當的演 算法運算來作出關於溫度資訊TQ是否超過半導體層之^ 考溫度之判定。舉例而言，可對第一半導體層LA1之溫度 資訊TQ1及半導體層LA2之算術結果耶，執行—種比較 運算或平均運算’且可產生該比較運算或平均運算之算術 結，。在比較運算之狀況下，算術單元622A可實現為比 較器’可將溫度資訊TQ1肖演算法結| Tq2,之大小進行 比較，且可產生具有大值之魏或具有小值之f訊來作 算術結果。或者，算術單元622A可實現為平均計算器， 且因此可產生溫度資訊TQ1及演算法結果TQ2，之大;1 在圖17B中，將算術單元622B實現為多工器Μυχ〇 夕工益MUX接收溫度資訊TQ1及算魅果tq2，，且 性地輸出溫度資訊TQ1及算術結果TQ2，中之一者。:禪 用各種方法來控制多工器MUX之輸出。舉例而J 2 用-種用於將半導體裝置_之操作環境設定 置600之初始操作的MRS碼來控制多工器Μυχ 裝 藉由設定MUX讀㈣辭導體裝置_之第出二 35 201227878 39510pif 至第n半導體層LAI至LAn中之一者的溫度資訊傳輸至 外部。 圖18為說明根據另一例示性實施例之圖16之邏輯區 640的方塊圖。參看圖16及圖18，未經由tSV將演算法 結果傳輸至第η半導體層LAn。因此，演算法單元642之 輸入節點處於浮動狀態中。因此，根據圖18之實施例，除 溫度感測器電路641及算術單元642外，邏輯區640更包 含浮動防止單元，以防止演算法單元62〇之輸入端子處於 浮動狀態中。邏輯區640包含具有大的電阻值之電阻器單 元643作為浮動防止單元之實例。電阻器單元643之端子 可連接至接地電壓。在圖18中繪示第n半導體層LAn之 邏輯區640，但可根據與邏輯區64〇相同或相似之方法來 實施其他半導體層之邏輯區。 算術單元642接收對應的半導體層之溫度資訊TQm 及自上部半導體層傳輸之算術結果TQ(m-l)，，且對溫度資 sfl TQm及算術結果執行算術運算。在一實施例 中，若對應的半導體層為最上部的半導體層，則不傳輸算 術結果TQ(m-i)，。然而，由於算術單元642之輸入節點經 由電阻器單元643而連接至接地電壓，因此算術單元642 之輸入節點未處於浮動狀態中，但具有對應於接地電壓之 位準。若對應的半導體層處於中間或下部位置中，則將自 上部半導體層傳輸之算術結果TQ(m-l)，傳輸至算術單元 642之輸入節點。由於連接至算術單元642之輸入節點的 電阻裔單元643具有大的電阻值因此，演算法結果 36 201227878 39510pif TQ(m-l)·可能不會在很大程度上受到接地電壓影響，且 適當地傳輸至算術單元642之輸入節點， θ 圖19為說明根據一例示性實施例之圖丨6之半導體 置600的溫度資訊之輸出狀態之橫截面圖。如在圖19中戶= 繪不，半導體裝置600包含多個半導體層，例如，第一 第四半導體層LA1至LA4’第-至第四半導體層La LA4分別包含對温度資訊執行演算法運算之演 622、642、652 以及 662。 ^ 經由TSV而將上部半導體層（例如，第四 =之演算法單元662的第—演算法結果傳輸至第三半i -曰LA3。在圖19之實施例中，TSV穿 層。因此，將第-演算法結二 算::元，且演算法單元^ 以產生第二演算法結果且經由猜 管法；傳輸至第二半導體層LA2。經由如上文描述之演 ^作為lai之演料料622之演算 部。_、、、 、，，、'现度貝訊TQ而傳輸至半導體裝置600外 之半導圖2Q至圖22來描述根據另—例示性實施例 體声如2G中所繪示’半導體裝置7GG包含多個半導 例；，Hn半導體押至LAn。在-實施 有第一至第n半導體層LA1至LAn可包含記憶 37 201227878 39510pif 晶片，記憶晶片包含具有相同組態之記憶區。第一至第n 半導體層LA1至LAn中之每一者包含記憶區及邏輯區， 例如，第一半導體層LA1及第n半導體層LAn分別包含 記憶區710及730以及邏輯區720及740。 圖20之實施例使用如下方法：使用自外部傳輸之時 脈尨號CLK來控制第一至第η半導體層LA1至LAn中之 每一者的溫度資訊的輸出時序，以防止第一至第n半導體 層LA1至LAn之溫度資訊在共同輸出路徑中彼此衝突。a 如在圖20中所繪示，邏輯區720及740中之每一者包含回 應於時脈信號CLK而產生控制時脈之邏輯電路。可將計數 器721及741以及多個控制時脈產生器722及742作為 輯電路來安裝。現將參看圖20、圖21A以及圖21B來描 述上文描述之貫施例之例示性操作。 计數器721及741中之每一者使用時脈信號CLK ; 產生^有不同循環之多個時脈信號（未圖示）。各控制時月 =器722及742中之每-者使用多個時脈信號來產生」 備有不同啟用區段之多個控制時脈CTRU至ctr^。^ j 21B中所繪示’控制時脈CTRU至cTRLn經順序玉 啟用且不彼此重疊。控制時脈產生器722及％選 將控帝“夺脈CTRL1至CTRL 声 ，及744。溫度資訊輸出單== 可貫施為二態緩衝器之輸出緩衝器。 1 U例中，在第—至第η半導體層LA1至U 中之母-者中’藉由不同_制時脈來控制溫度資訊輸i 38 201227878 3951〇pif 單元724〗744 ’以防止溫度資訊在共同輸出路徑中彼此 衝突。舉例而言’溫度資訊輸出單元744根據第n半導體 層LAn中之第n控制時脈CTRLn來 出單元m根據第-半導體層LA1中之第一；= CTRL1來㈣。可根據駭的選擇㈣信號CC)N來設定 各控制時脈CTRL1至CTRLn之選擇操作。可參考上文描 述之實施例來實現該選擇控制信號c〇N，例如，在半導體 裝置700之初始操作中產生之MRS碼可用作該選擇控制 信號CON。 在一實施例中，半導體裝置700順序地將第一至第n 半導體層之溫度資訊傳輸至外部。舉例而言，回應於第η 控制時脈CTRLn而將由第η半導體層LAn之溫度感測器 電路743所產生之溫度資訊TQn傳輸至外部，且接著將第 n-Ι至第一半導體層LAn-Ι至LA1之溫度資訊TQ1至 TQn-Ι順序地傳輸至外部。
圖22為說明根據一實施例之圖20之半導體裝置6〇〇 的溫度資訊之例示性傳輸操作之橫截面圖。多個半導體層 (例如，第一至第四半導體層LA1至LA4)分別包含溫度 感測器電路723、763、753以及743，以及三態緩衝器724、 764、754以及744。分別經由一個或多個TSV而將自半導 體裝置700外部傳輸之時脈信號CLK傳輸至第一至第四半 導體層LA1至LA4。第一至第四半導體層LA1至LA4使 用時脈信號CLK來產生如在圖21A及圖21B中所纟會示之 控制時脈CTRL。在圖22之實施例中，根據控制時脈CTRL 39 201227878 jyMUpif 經由二態緩衝器764而將第二半導體層LA2之溫度資訊 TQ2傳輸至半導體裝置·外部。又，其他半導體層 即’第一半導體層LA卜第三半導體層LA3以及第 體層LA4)之二態緩衝a 724、754 H 744之輸出卢 高阻抗（Hi-Z)狀態中。 】出處於 圖23為說明根據一實施例之包含半導體記憶 1110之例示性半導體記㈣統1⑽的方塊圖，在"圖、= 中所繪示，半導體記憶模組lm包含—個或多個半導 憶裝置，即，安裝於模組板上之半導體記憶裝置丨， 1112。在® 23中將半導體記憶裝置11U及m ， 可使料他_之記憶裝置。半導體記G 及1112中之母一者經由輸出節點（未圖示）而^ 資料DQ、㈣選通信號DQS以及與半導體記職^ = 及1112相關之資訊Inf0的各種片段傳輸 1 記憶裝以⑴及⑽中之每—者亦可包含多個半 或多個半導體晶片。在實施半導體記憶裝置11U及^ 時，可應用上文描述的實施例中之一者。 12 根據在圖23中所繪示之實施例之半導體記 =〇〇包含半導體記憶模組111Q及記憶㈣ ^器mo經由多㈣統麵排來將 = ί至半㈣錢馳mu自半賴雜· 二〇=，該記憶控制器1120自半導體記憶4 漁mo ^祕且參相資訊驗來控制半導體記憶 201227878 39510pif 圖24為說明根據-實施例的包含具有堆疊結構之半 導體記憶裝置之例不性單晶 >；微電腦12⑽的方塊圖。 參看圖24’電路模組類型之單晶片微電腦12〇〇包含 中央處理單元（cpu) 129〇、用作cpu丨咖之工作區域 之具有堆疊結構的RAM 1280、匯流排控制器127〇、振 器1220、頻率除法器1230、.决閃記憶體124〇、電源電路 1250、輸入/輸出（I/O) 土阜126〇，以及包含計時器及 似者之其他周邊電路1210。單晶片微電腦湖之植件 接至内部匯流排。 CPU 129G包含命令控制單元（未圖示）及執行單元 (未圖示），經由命令控制部分解媽所提取之命令’且根 解碼結果以經由執行部分來執行處理操作。 快閃記憶體1240不限於儲存cpu丨290之操作程气 資料，而是儲存各種類型之資料。電源電路125〇產生 快閃§己憶體1240之抹除及寫入操作之高電壓。 ； 頻率除法器1230將自振靈器122〇傳輸之源(s〇 頻率劃分成多個頻率以產生參考時脈信號及其他内部時^ 信號。 、 流排 内部匯流排包含位址匯流排、資料匯流排以及控制匯 匯流排控制器1270回應於自cpu 1290傳輸之存取咬 求而藉由預定的循環數目來控制匯流排存取(access)。在f 實施例中，存取的循環數目是與對應於等待狀態之匯产; 寬度及存取位址相關。 ’〜排 201227878 39510pif 若將單晶片微電腦1200安裝於系統上，則Qpu 1290 控制快閃記憶體1240之抹除及寫入操作。在測試或製造半 導體裝置時’經由I/O埠1260來直接控制快閃記憶體124〇 之抹除及寫入操作以作為外部記錄設備。 圖25A、圖25B以及圖25C分別說明根據特定實施例 之在半導體記憶系統中的記憶控制器與記憶裝置之間的例 示性信號傳輸。 f看圖25A，在記憶控制器與記億裝置之間繪示匯流 排協定(protocol)，且將控制信號cS (諸如，cS、CKE、 /RAS、/CAS、/WE)及位址信號ADDR自記憶控制器傳 輸至讀裝置。將資料DQ雙向地傳輸，且將溫度資訊TQ 在方向上自s己憶裝置傳輸至記憶控制器。記憶裝置包含 多個半導體層。又，將半導體層之溫度資訊TQ順序地傳 輸至。己隐控制器’或將半導體層中之一者的溫度資訊 固定地傳輸至記憶控制器。
參看圖25B，將經封包化之控制信號及位址信號C/A 封包自3己憶控制器傳輸至記憶裝置。將資料Dq雙向地傳 輸’且將溫度資訊TQ在-方向上自記憶裝置傳輸至記憶 控制器。 參看圖25C，將經封包化之控制信號及位址信號以及 寫入信號C/A/WD封包自記憶控制器傳輸至記憶裝置。在 方向上將資料輸出Q自記憶裝置傳輸至記憶控制器，且 在-方向上將溫度資訊叫自記憶裝置傳輸至記憶控制 器。 42 201227878 39510pif 圖26為說明根據一實施例的包含具有堆疊結構之半 導體記憶裝置之例示性電子系統1400的方塊圖。 參看圖26，電子系統1400包含輸入裝置143〇、輪出 裝置1440、記憶系統1420以及處理器1410。 用於控制記憶裝置1421之記憶控制器（未圖示）。記憶柃 制器可貫施為半導體晶片，且因此堆疊於記憶裝置1 1 上。在此狀況下，可經由TSV來執行記憶裝置1421與 憶控制器之間的通信。 〃尤 處理器裝置1410是與輸入裝置143〇、輸出裝置 以及記憶纽142G形成介面，且因此㈣ 之整個操作。 丁系、、死14〇〇 儘管已參考本揭露内容之例示性實施 了本揭露内容’但應理解，可在不脫離 ^ 精神及細情況下對其作出在形式及細節= 【圖式簡單說明】 =為說明根據—實施例之具有包含多 隹心。構之例示性半導體裝置 導體層的 圖2A及圖2B為分別說明抱擔視圖。 體裝置(諸如，圖！之半4=匕經由半導 例示性資訊傳輸之橫截面圖。）之夕通孔（TSV)的 圖3A至圖3C分別為說 導體裝置(諸如，圖1之半列之例示性半 裝置）之透視圖、方塊圖 43 201227878 ^yDiupif 以及電路圖。 圖4為說明根據另一實施例之具有堆疊結構的例示性 半導體裝置之橫戴面圖。 圖5為說明根據另一實施例之具有堆疊結構的例示性 半導體裝置之橫戴面圖。 圖6為說明根據一實施例之具有堆疊結構的例示性半 導體裝置之橫戴面圖。 圖7為說明根據一實施例之使用熔絲單元的例示性半 導體裝置之透視圖。 圖8A及圖為說明根據特定實施例之圖7的半導體 裝置之邏輯區的部分之例示性結構之方塊圖。 圖9為說明根據一實施例之圖7的半導體裝置之溫度 資訊的例示性輪出狀態之橫截面圖。 圖10說明根據另一實施例之使用熔絲單元的半導體 裝置之例示性結構。 圖11為說明根據一實施例之圖10的半導體裝置之溫 度資讯的例不性輪出狀態之橫截面圖。 圖12說明根據一實施例之使用命令信號的半導體裝 置之例示性結構。 圖13為說明根據一實施例之圖12的半導體裝置之命 令仏唬及溫度資訊的例示性傳輸路徑之方塊圖。 圖14為說明根據特定實施例之圖12的半導體裝置之 溫度資訊的輪出狀態之橫截面圖。 圖15為說明根據特定實施例之在圖12的半導體裝置 201227878 39510pif 中產生/里度負δίΐ及控制更新循環之例示性操作之方塊圖。 圖16說明根據一實施例之使用演算法單元的半 裝置之例示性結構。 — 圖π及圖18為說明根據特定例示性實施例之 的演算法單元之方塊圖。 圖19為說明根據一實施例之圖16的半導體f 度資訊的例示性輸出狀態之橫截面圖。 x 圖20說明根據-實施例之使用時脈信 置之例示性結構。 守體聚 圖21A及圖21B分別說明根據特定實 ^導體錢之雜祕之麻祕以錢 圖22為說明根據—實施例之圖2Q的 度資訊的例示性輸出狀態之橫截面圖。守股忒置之溫 圖23為酬根據—實施例之包 例示性半導體記憶系統之方塊圖。 等體錢模組的 圖24為說明根據一實施例之包含且 導體記憶裝置之例示性單晶片微電腦^有隹趸、、、。構的半 圖25A、圖25B以及圖25。分:鬼圖。 【己憶體之間的例示性 信號傳輸 圖26為說明根據一實施例之包人 導體記憶裝置之例示性電子系統:有堆疊結構的半 【主要元件符號說明】 圖。 之在半導體記憶祕的記憶控㈣與^ &艮據特定實施例 45 201227878 jyoiupif 100 :半導體裝置 110 :電路區塊 111 : X驅動器 111A :導體 112 : Y驅動器 112A :矽穿孔（TSV) 113 :資料輸入/輸出（Din/Dout)單元 114 :命令緩衝器 115 :位址緩衝器 116 :周邊電路 12 0 ·電路區塊/記憶區 130 :邏輯區 131 ··輸入/輸出驅動器（IODRV) 132 :輸入/輸出感測放大器（IOSA) 133 :溫度感測器電路 200A :半導體裝置 200B :半導體裝置 200C :半導體裝置 211A :第一溫度感測器電路 211B :第一溫度感測器電路 211C :第一溫度感測器電路 212 :導體/焊球 212C :導體 213C :輸出節點 46 201227878 39510pif 221A:第二溫度感測器電路 221B:第二溫度感測器電路 221C :第二溫度感測器電路 231B :第三溫度感測器電路 241B :第四溫度感測器電路 222 :導體 300 :半導體裝置 310 .記憶區 320 :邏輯區 321 :溫度感測器電路 322 :熔絲單元 323 :輸出節點 3 3 0 .記憶區 340 :邏輯區 341 :溫度感測器電路 342 :熔絲單元 343 :感測器控制器 351 :溫度感測器電路 352 :熔絲單元 361 :溫度感測器電路 362 :熔絲單元 400 :半導體裝置 410 .記憶區 420 :邏輯區 47 201227878 39510pif 421 MRS單元 422 熔絲程式化單元 423 熔絲單元 424 感測器控制器 425 溫度感測器電路 430 記憶區 440 邏輯區 441 MRS單元 442 熔絲程式化單元 443 熔絲單元 444 感測器控制器 445 溫度感測器電路 451 MRS單元 455 溫度感測器電路 461 MRS單元 465 溫度感測器電路 500A :半導體裝置 500B :半導體裝置 500C :半導體裝置 510C :記憶區 520A :邏輯區 521A : MRS 單元 521B : MRS 單元 521C : MRS 單元 48 201227878 j^Diupif 522A :溫度感測器電路 522B :溫度感測器電路 5 2 2 C .溫度感測為電路 523A :暫存器 523B :暫存器 523C :暫存器 524A:溫度資訊輸出單元 524B :溫度資訊輸出單元 524C :溫度資訊輸出單元 525A :輸出缓衝器 526C:更新控制器 527C :循環控制器 530C :記憶區 540A :邏輯區 541A : MRS 單元 541B : MRS 單元 541C ·· MRS 單元 542A :溫度感測器電路 542B :溫度感測器電路 542C .溫度感測益電路 543A :暫存器 543B :暫存器 543C :暫存器 544A :溫度資訊輸出單元 49 201227878 39510pif 544B :溫度資訊輸出單元/切換單元 544C :溫度資訊輸出單元 545A :輸出缓衝器 546C :更新控制器 547C :循環控制器 551A : MRS 單元 551B : MRS 單元 552A :溫度感測器電路 552B :溫度感測器電路 553A :暫存器 553B :暫存器 554A :溫度資訊輸出單元 554B :溫度資訊輸出單元 555A :輸出緩衝器 600 :半導體裝置 610 .記憶區 620 :邏輯區/演算法單元 620A :邏輯區 620B :邏輯區 621 :溫度感測器電路 622 :算術單元/演算法單元 622A :算術單元 622B :算術單元 6 3 0 .記憶區 50 201227878 jyoiupif 640 :邏輯區 641 :溫度感測器電路 642 :算術單元/演算法單元 643 :電阻器單元 652 :演算法單元 662 :演算法單元 700 :半導體裝置 710 .記憶區 720 :邏輯區 721 :計數器 722 :控制時脈產生器 723 :溫度感測器電路 724 :溫度資訊輸出單元/三態緩衝器 7 3 0 ·記憶區 740 :邏輯區 741 :計數器 742 :控制時脈產生器 743 :溫度感測器電路 744 :溫度資訊輸出單元/三態緩衝器 753 :溫度感測器電路 754 :三態缓衝器 763 :溫度感測器電路 764 :三態緩衝器 1100 :半導體記憶系統 51 201227878 39510pif 1110 :半導體記憶模組 1111 :半導體記憶裝置 1112 :半導體記憶裝置 1120 :記憶控制器 1200 :單晶片微電腦 1210 :周邊電路 1220 :振盪器 1230 :頻率除法器 1240 :快閃記憶體 1250 :電源電路 1260 :輸入/輸出（I/O)埠 1270 :匯流排控制器
1280 ： RAM 1290 :中央處理單元（CPU) 1400 :電子系統 1410 :處理器 1420 :記憶系統 1421 :記憶裝置 1430 :輸入裝置 1440 :輸出裝置 ADD :位址 ADDR ··位址信號 AMP1 :第一放大器 AMP2 :第二放大器 52 201227878 39510pif C/A :控制信號及位址信號 C/A/WD :控制信號及位址信號以及寫入信號
Chipl :半導體晶片
Chip2 :半導體晶片
Chip3 :半導體晶片
Chip4 :半導體晶片 CLK :時脈 CMD :命令 CMD_Read :命令 CMD_Ref:更新命令 CON1 :控制信號 CON2 :控制信號 CONn :控制信號 CP1 :第一比較器 CP2 :第二比較器 CSB_1 :晶片選擇信號 CSB_2 :晶片選擇信號 CSB_n :晶片選擇信號 CTRL(n-l):控制時脈 CTRL1 :控制時脈 CTRLn :控制時脈 D1 :二極體 D2 :二極體 DQ :資料 53 201227878 39510pif DQS :資料選通信號 ΕΝ : 啟用信號 11 : 電流 12 : 電流 Info :資訊 Info] :資訊 Info2 丨：資訊 lx ： 電流 LAI :半導體層1 LA2 :半導體層2 LA3 :半導體層3 LA4 :半導體層4 LA(n-l):半導體層n -1 LAn :半導體層η MP1 :第一 PMOS電 晶體 MP2 :第二PMOS電 晶體 MP3 :第三PMOS電 晶體 Q : 賢料輸出 R1 ： 電阻器 R2 ： 電阻器 RD ： 讀取資料 SUB :基板 Temp :内部溫度 TQ : 溫度資訊 54 201227878 39510pif TQ1 :第一溫度資訊 TQ2 :第二溫度資訊 TQ2' ·•算術結果 TQ3’ ：溫度資訊 TQ(m-l)’ ：算術結果 TQm :溫度資訊 TQn-Ι :溫度資訊 TQn :溫度資訊 TSV :矽穿孔（TSV) TSV1 :矽穿孔（TSV) TSV1_1 :矽穿孔（TSV) TSV1_2 :矽穿孔（TSV) VDD :電源供應電壓 WD :寫入資料 55

Claims (1)

  1. 201227878 39510pif 七、申請專利範圍： 裝置^括種料辑*之輸裝置，所述半導體 第4ί體片，其包含經組態以輸出與所述 =;+導體日日片相關之第—溫度資訊的第一溫度感測器電 第&塊，其電連接至所述第一溫度感測器 電連接至基板穿孔；以及 + 第二凸塊，其電連接至所述第一半導體晶片之基板穿 孔。 2.如申明專利範圍第！項所述之半導體裝置其中 所述第-溫度銳基於所述第-半導體⑼之溫度。 3·如申請專利範圍第1項所述之半導體裝置，苴更 包括： 〃 至》第—半導體晶片，其堆疊於所述第-半導體晶 片上其中所述第—半導體晶片與所述第—半導體晶片相 同。 4. 如申請專利範圍第3項所述之半導體裝置，盆更 包括： … 至少第二半導體晶片及第四半導體晶片，所述第三半 導體晶片及所述第四半導體晶片堆叠於所述第—半導體晶 片上，其情述第三半導體晶片及所述第四半導體曰曰片中 之每一者都與所述第一半導體晶片相同。 5. 如申請專利範圍第1項所述之半導體裝置，其更 56 201227878 39510pif 包括： 封裴基板， 其中所述第一凸塊及所述第二凸塊將所述第一半導 體晶片電連接至所述封裝基板。 6. 如申請專利範圍第丨項所述之半導體裝置，盆更 包括： 〃 第二半導體晶片，其堆疊於所述第一半導體晶片上， 其中所述第二半導體晶片包含電連接至基^日穿孔之 弟二溫度感測器電路。 7. 如申请專利範圍第6項所述之半導體裝置，其中： 所述第一凸塊及所述第二凸塊在無基板穿孔之情況 下電連接至封裝基板；且 所述第二溫度感測H電路是經由至少—基板穿孔而 電連接至所述封裝基板。 8. —種半導體封裝，其包括： 封裝基板；以及 第-半導體晶片，其在所述封裝基板上，所述第一半 g晶片包含躲將健傳輸至所述封裝基板之多個基板 其中所述第-半導體晶片包含電㈣至所述封 板之第一溫度感測器電路，且 裒基 所述第-半導H肋態財不使用基板穿 溫度f訊自所述第—溫度感測器電路傳輪至㈣ 57 201227878 9. 一種半導體裝置，其包括： 多個半導體晶片，其以堆疊配置著；以及 第一多個基板穿孔，所述第一多個基板穿孔中之每一 者位於所述多個半導體晶片中之各別者中，其中所述第一 多個基板穿孔在基板穿孔之第一堆疊中垂直地對準， 其中所述多個半導體晶片中之第一半導體晶片包含 耦接至所述第一多個基板穿孔中之至少一者的第一溫度感 測器電路。~ 10·如申請專利範圍第9項所述之半導體裝置，其中： 所述多個半導體晶片中之第二半導體晶片包含第二 溫度感測器電路。 11. 如申請專利範圍第10項所述之半導體裝置，其 中： ' 所述第一半導體晶片及所述第二半導體晶片具有 同電路佈局。 12. 如申請專利範圍第1〇項所述之半導體裝置，其 中： ’、 所述第一溫度感測器電路與所述第二溫度感測器電 路兩者耦接至基板穿孔之所述第一堆疊。 13. 如申請專利範圍第12項所述之半導體裝置，其 中所述第一溫度感測器電路與所述第二溫度感測器電路兩 者經組態以將溫度資訊傳輸至基板穿孔之所述第一堆最 且其更包括： 選擇電路，其經組態以在所述第一溫度感測器電路及 58 201227878 3951〇pif 所述第二1度_ ϋ電路間進行選擇以將溫度資訊輸出至 基板穿孔之所述第一堆疊。 14. 如申請專利範圍第13項所述之半導體裝置，其 中： ’、 所述選擇電路包含分別耦接至所述第一半導體晶片 及所述第三半導體日日日片之第—賴單元及第二料、單元。 15. 如申請專利範圍第13項所述之半導體裝置，1 中： 〃 所述選擇電路是在製造階段予以製造，且在製造完成 之後不可改變。 16. 如申請專利範圍第13項所述之半導體裝置，1 中： 〃 戶f述選擇電路包含連接至控髮且經組態以自所述 控制器接收-個或多個㈣的電路，所述選 ，或多個信號作出回應以在所述第一溫度== 一溫度電路間進行選擇。 17. 如申請專利範圍第13項所述之半導體裝 1 中： 〆、 所述選擇電路連接至基板穿孔之堆疊以接收 多個信號。 4 18. 如申請專利範圍第17項所述之半導體裝置，其 中. 〆、 述一個或多個信號為以下各者中之一者：模式暫存 器設定竭、命令錢、健信號餅脈信號。 59 201227878 39510pif 19. 如申請專利範圍第10項所述之半導體裝置，其 更包括： ' 第二多個基板穿孔，所述第二多個基板穿孔中之每一 者位於所述多個半導體晶片之各別者中，其中所述第二多 個基板穿孔在與基板穿孔之所述第一堆疊分離的基板穿孔 之第二堆疊中垂直地對準， 其中所述第一溫度感測器電路耦接至基板穿孔之所 述第一堆疊，且所述第二溫度感測器電路耦接至基板穿孔 之所述第二堆疊。 20. 如申請專利範圍第9項所述之半導體裝置，其中 基板穿孔之所述第一堆疊包含至少一通孔，其穿過所述半 導體晶片之一者的基板但不穿過所述半導體晶片之電路 層。 21. 如申請專利範圍第20項所述之半導體裝置，其 更包括： 算術單元’其耦接至所述第一溫度感測器電路且耦接 至所述第一多個基板穿孔之第一基板穿孔。 22. —種半導體裝置，其包括： 半導體晶片之堆疊，其包含第一半導體晶片及第二半 導體晶片’所述第一半導體晶片包含第一溫度感測器，所 述第二半導體晶片包含第二溫度感測器； 第一基板穿孔，其穿過所述第一半導體晶片且電耦接 至所述第一溫度感測器； 第二基板穿孔’其穿過所述第二半導體晶片且電耦接 201227878 39510pif 至所述第一基板穿孔。 23. 如申請專利範圍第22項所述之半導體裝置，i 中： '、 所述第二基板穿孔電賴接至所述第二半導體晶片之 第二溫度感測器。 24. 如申請專利範圍第23項所述之半導體裝置，i 更包括： 第一電路，其將所述第一溫度感測器連接至所述第一 基板穿孔，所述第一電路經組態以選擇是否將所述第—溫 度感測器之輸出傳輸至所述第一基板穿孔；以及 第一電路，其將所述第二溫度感測器連接至所述第二 基板穿孔，所述第二電路經組態以選擇是否將所述第二溫 度感測器之輸出傳輸至所述第二基板穿孔。 25. 如申請專利範圍第24項所述之半導體農置，其 中： ’、 所述第一電路及所述第二電路基於至所述第一電路 及所述第二電路兩者之共同信號輸入來選擇是否將各別的 所述第一及第二溫度感測器之所述輸出傳輸至各別的所述 第一及第二基板穿孔。 26. 如申請專利範圍第24項所述之半導體裝置，其 中： 所述第一基板穿孔及所述第二基板穿孔經垂直地對 準以形成通孔之堆疊， 所述半導體裝置經組態以使得不可同時經由通孔之 201227878 39510pif 所述堆疊來傳輸所述第一溫度感測器之所述輸出及所述第 二溫度感測器之所述輪出。 27. —種自堆疊半導體封裝之多個半導體晶片的一 個或多個半導體晶片傳輸溫度資訊的方法，所述方法包括: 對於所述多個半導體晶片中之每一者，藉由溫度感測 器電路來產生溫度資訊；以及 將由所述溫度感測器電路中之至少一者所產生之溫 度資訊傳輸至第一基板穿孔。 28. 如申請專利範圍第27項所述之方法，其更包括： 選擇將所述溫度感測器電路中之僅一者的所述溫度 資訊傳輪至所述第一基板穿孔， 其中所述傳輸的步驟包含僅將選定的所述溫度資訊 傳輸至所述第一基板穿孔。 29. 如申請專利範圍第28項所述之方法，其中： 作為所述選擇之結果，將選定的所述溫度資訊經由包 含所述第一基板穿孔之垂直地對準之基板穿孔的第一堆疊 來傳輸。 30. 如申請專利範圍第28項所述之方法，其中所述 選擇的步驟更包括： 自控制器經由垂直地對準之基板穿孔的第二堆疊而 發送信號以選擇所述溫度感測器來傳輸所述溫度資訊。 31. 如申請專利範圍第30項所述之方法，其中： 所述信號為以下各者中之一者：MRS碼、命令信號、 位址信號或時脈信號。 62 201227878 39510pif 32·如申請專利範圍第27項所述之方法，其更包括： 藉由使用鼻術單元來組合多個所述溫度感測器電路 之所述溫度資訊。 33_如申請專利範圍第32項所述之方法，其中： 組合所述溫度資訊包含對多個所述溫度感測器電路 之溫度資訊執行一個或多個邏輯運算。 34，一種半導體記憶封裝，其包括： 半導體晶片之堆疊； 多個基板穿孔； 半導體晶片之所述堆疊中之第一半導體晶片的第一 溫度感測器電路，其經組態以產生第一溫度資訊；以及 通信路徑，其藉由—選擇元件來組態以經由所述多僴 基板穿孔中之至少-者而提供所述第一溫度感測器電路與 控制器之間的通信。 35. 一種半導體記憶封裝，其包括： 半導體晶片之堆疊； 多個基板穿孔； 半導體晶片之所述堆疊中之第—半導體晶片的第〆 溫度感測器電路，其經組態以產生第一溫度資訊；以及 用於自所述半導體晶片間選擇所述第一半導體晶片 的構件，其用以輸出來自選定的所述第—半導體晶片之所 述第一溫度資訊， 其中所述多個基板穿孔中之至少一者搞接至所述第 一溫度感測器電路且經組態以接收所述第一溫度資訊。 63 201227878 39510pif 裝，^ =料鄕_ 35摘敎半導體記憶封 測器i斤ί半上體么片中之第二半導體晶片的第二溫度感 、，、、.坐，，且怨以產生第二溫度資訊， 晶丄中二選r自：=包含3用於自所述半導雜 度資訊之構件，i “ —半―體晶片接收所述第二溫 其中所述多個基板穿孔中之至 二溫且經組態以接收所述第 裝，其中："專利&圍第35項所述之半導體記憶封 處_用:=。之料構件包含有在所述第 一半導體晶片 裝，Γ中如申請專利範圍第37項所述之半導體記憶封 所述熔絲單元為電熔絲。 裝，^如申料彻_36韻述之半導體記憶封 自所述控制器接:―:冓:多^制器且經組態以 述構件對所述一個或多•號路’用於選擇之所 半導體晶片接收所述第4選擇自所述第- 裝，=如申請__；^韻仏料體記憶封 64 201227878 ^y^iupif 用於選擇之所述構件連接至基板 所述一個或多個信號。 隹且以接收 裝，^如巾請翻範圍第39項所述之铸體記憶封 所述一個或多個信號為以下各者 器設定码、命令信號、位址錢或時脈信號者式暫存 裝：更:括申請專利範圍第36項所述之半導艘記憶封 ，裝基板，其上堆疊著半導體晶片之所 曰/脂囊封劑’其形成於所述封裝基板上且覆;半二 晶片之所述堆疊。 復盈千導體 43. —種半導體封裝，其包括： 半導體晶片之堆疊； 多個基板穿孔； 半導體晶片之所述堆疊中之第一半導體 溫度感測器電路，其經組態以產生第—溫度= 一 電熔絲，其用於自所述半導體晶片間選擇所 吏得自選定的所述第—半導體晶片輪出所述第 其中所述多個基板穿孔中之至少 -溫度感測器電路且經組態以接收所述第一溫= =如申請專利範圍第43項所述之半導體封裝，其 更包括· 熔絲程式化單元，其用於程式化所述電炫絲以選擇所 65 201227878 jyoiupif 述第一半導體晶片。 45.如申請專利範圍第44項所述之半導體封裝，其 中： 所述熔絲程式化單元經組態以回應於所接收之MRS 碼而產生用於控制所述電熔絲之連接狀態的控制信號。 66
TW100135886A 2010-12-28 2011-10-04 Semiconductor device with stacked structure having through electrode, semiconductor memory device, semiconductor memory system, and operating method thereof TW201227878A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100137228A KR101817156B1 (ko) 2010-12-28 2010-12-28 관통 전극을 갖는 적층 구조의 반도체 장치, 반도체 메모리 장치, 반도체 메모리 시스템 및 그 동작방법
US13/177,103 US8801279B2 (en) 2010-12-28 2011-07-06 Semiconductor device with stacked structure having through electrode, semiconductor memory device, semiconductor memory system, and operating method thereof

Publications (1)

Publication Number Publication Date
TW201227878A true TW201227878A (en) 2012-07-01

Family

ID=46316757

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100135886A TW201227878A (en) 2010-12-28 2011-10-04 Semiconductor device with stacked structure having through electrode, semiconductor memory device, semiconductor memory system, and operating method thereof

Country Status (6)

Country Link
US (1) US8801279B2 (zh)
JP (1) JP5913968B2 (zh)
KR (1) KR101817156B1 (zh)
CN (1) CN102543941A (zh)
DE (1) DE102011088610B4 (zh)
TW (1) TW201227878A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI482263B (zh) * 2013-05-20 2015-04-21 Morevalued Technology Co Let 發散式感測裝置及其製造方法
TWI501192B (zh) * 2012-07-06 2015-09-21 Nvidia Corp 位於圖形處理單元〈ＧＰＵs〉上之動態隨機存取記憶體〈ＤＲＡＭs〉的替代立體〈３Ｄ〉堆疊架構
US9472284B2 (en) 2012-11-19 2016-10-18 Silicon Storage Technology, Inc. Three-dimensional flash memory system

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101690487B1 (ko) * 2010-11-08 2016-12-28 삼성전자주식회사 반도체 장치 및 제조 방법
US9490003B2 (en) * 2011-03-31 2016-11-08 Intel Corporation Induced thermal gradients
US9658678B2 (en) 2011-03-31 2017-05-23 Intel Corporation Induced thermal gradients
JP6006920B2 (ja) * 2011-07-04 2016-10-12 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体モジュール及びモジュール基板
JP2013101728A (ja) * 2011-11-07 2013-05-23 Elpida Memory Inc 半導体装置
DE112011105998T5 (de) 2011-12-23 2014-09-18 Intel Corporation Speicheroperationen unter Verwendung von Systemtemperatursensordaten
KR101960496B1 (ko) * 2012-08-29 2019-03-20 에스케이하이닉스 주식회사 반도체 장치
JP6058336B2 (ja) * 2012-09-28 2017-01-11 ルネサスエレクトロニクス株式会社 半導体装置
JP6101047B2 (ja) * 2012-11-07 2017-03-22 キヤノン株式会社 情報処理装置及びその制御方法、並びにプログラム
KR20140082338A (ko) * 2012-12-24 2014-07-02 에스케이하이닉스 주식회사 반도체 집적회로
KR102063817B1 (ko) * 2013-03-04 2020-01-08 삼성전자주식회사 반도체 패키지를 포함하는 반도체 장치의 표면 온도 제어 방법
US9285278B2 (en) 2013-05-09 2016-03-15 Apple Inc. System and methods for thermal control using sensors on die
KR102140783B1 (ko) * 2013-06-17 2020-08-04 삼성전자주식회사 반도체 메모리 장치 및 반도체 패키지
TWI527057B (zh) * 2013-07-23 2016-03-21 甯樹樑 晶圓級堆疊晶片組合結構及其使用之晶片層
US9507369B2 (en) * 2013-09-27 2016-11-29 Cavium, Inc. Dynamically adjusting supply voltage based on monitored chip temperature
KR20150037166A (ko) * 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 반도체 장치 및 이의 칩 아이디 부여 방법
KR102111742B1 (ko) 2014-01-14 2020-05-15 삼성전자주식회사 적층 반도체 패키지
KR101606745B1 (ko) * 2014-02-14 2016-03-28 주식회사 유니로보틱스 Ａｒｄ 시스템 모듈
KR102317263B1 (ko) 2014-03-11 2021-10-25 삼성전자주식회사 반도체 패키지 및 이를 포함하는 데이터 저장 장치
KR101503737B1 (ko) * 2014-07-15 2015-03-20 연세대학교 산학협력단 반도체 장치
KR20160012551A (ko) * 2014-07-24 2016-02-03 에스케이하이닉스 주식회사 복수 채널을 구비하는 반도체 장치 및 시스템
KR20160022723A (ko) * 2014-08-20 2016-03-02 에스케이하이닉스 주식회사 집적회로
JP6425462B2 (ja) * 2014-08-27 2018-11-21 ルネサスエレクトロニクス株式会社 半導体装置
TWI838943B (zh) * 2015-01-13 2024-04-11 日商迪睿合股份有限公司 各向異性導電膜、連接構造體、以及連接構造體的製造方法
KR102373543B1 (ko) * 2015-04-08 2022-03-11 삼성전자주식회사 멀티칩 패키지에서 온도 편차를 이용하여 동작 제어하는 방법 및 장치
KR20160146404A (ko) * 2015-06-12 2016-12-21 에스케이하이닉스 주식회사 입출력라인 테스트 장치 및 방법
US11378468B2 (en) * 2016-08-12 2022-07-05 Brightsentinel Limited Sensor module and process for producing same
US10247617B2 (en) * 2016-08-24 2019-04-02 Qualcomm Incorporated Middle-of-line (MOL) metal resistor temperature sensors for localized temperature sensing of active semiconductor areas in integrated circuits (ICs)
JP6761179B2 (ja) 2016-12-14 2020-09-23 富士通株式会社 半導体装置及び半導体装置の制御方法
JP6800788B2 (ja) * 2017-03-15 2020-12-16 キオクシア株式会社 半導体記憶装置
US10468313B2 (en) * 2017-09-26 2019-11-05 Micron Technology, Inc. Apparatuses and methods for TSV resistance and short measurement in a stacked device
KR102477268B1 (ko) * 2018-01-26 2022-12-13 삼성전자주식회사 메모리 모듈의 정보를 실시간으로 모니터링하는 방법 및 시스템
KR102471416B1 (ko) * 2018-05-23 2022-11-29 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 메모리 모듈
KR102605616B1 (ko) * 2018-10-05 2023-11-24 에스케이하이닉스 주식회사 Tsv들을 갖는 메모리 스택을 포함하는 반도체 모듈
KR20200078746A (ko) * 2018-12-21 2020-07-02 삼성전자주식회사 융합 메모리 소자 및 그 제조 방법
CN110349946B (zh) * 2019-07-30 2024-05-24 北京北方高业科技有限公司 一种温度图像传感器及其制备方法
US10878881B1 (en) * 2019-11-26 2020-12-29 Nanya Technology Corporation Memory apparatus and refresh method thereof
JP7326192B2 (ja) * 2020-03-17 2023-08-15 キオクシア株式会社 配線基板及び半導体装置
CN111446232B (zh) * 2020-04-10 2022-03-01 中国科学院微电子研究所 一种芯片封装件
CN113945293B (zh) * 2020-06-30 2023-04-18 长鑫存储技术有限公司 半导体装置
CN113870916B (zh) * 2020-06-30 2024-03-26 长鑫存储技术有限公司 半导体装置
KR20220130826A (ko) 2020-07-17 2022-09-27 창신 메모리 테크놀로지즈 아이엔씨 반도체 장치
EP3965105B1 (en) * 2020-07-17 2024-02-07 Changxin Memory Technologies, Inc. Calibration of temperature detection module in semiconductor memory comprising a plurality of memory chips
EP3968324B1 (en) 2020-07-17 2023-07-05 Changxin Memory Technologies, Inc. Semiconductor device
KR20220015599A (ko) 2020-07-31 2022-02-08 삼성전자주식회사 반도체 소자 및 반도체 소자의 설계 방법
JP2022138014A (ja) 2021-03-09 2022-09-22 キオクシア株式会社 半導体装置の製造方法、半導体製造システム、及び半導体装置
US20220300049A1 (en) * 2021-03-16 2022-09-22 Intel Corporation Thermal management in horizontally or vertically stacked dies

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280695A (ja) * 1991-03-08 1992-10-06 Hitachi Ltd 高集積半導体装置及びそれを用いた半導体モジュール
JPH08148825A (ja) 1994-11-16 1996-06-07 Hitachi Chem Co Ltd 配線板の製造方法
JP2001077301A (ja) 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
KR100400826B1 (ko) 1999-08-24 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP4323299B2 (ja) * 2003-12-03 2009-09-02 三菱電機株式会社 半導体装置
JP2004260206A (ja) 2004-04-28 2004-09-16 Toshiba Corp マルチチップ半導体装置及びメモリカード
KR100661297B1 (ko) 2005-09-14 2006-12-26 삼성전기주식회사 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
JP2007165589A (ja) * 2005-12-14 2007-06-28 Sony Corp プログラムロジックデバイスおよび半導体パッケージ
KR100725458B1 (ko) 2005-12-23 2007-06-07 삼성전자주식회사 온도 보상 셀프 리프레시 신호를 공유하는 멀티 칩 패키지
US8022554B2 (en) * 2006-06-15 2011-09-20 Sitime Corporation Stacked die package for MEMS resonator system
US20070290333A1 (en) * 2006-06-16 2007-12-20 Intel Corporation Chip stack with a higher power chip on the outside of the stack
US7638874B2 (en) * 2006-06-23 2009-12-29 Intel Corporation Microelectronic package including temperature sensor connected to the package substrate and method of forming same
JP2010538497A (ja) * 2007-09-05 2010-12-09 ラムバス・インコーポレーテッド 不揮発性半導体メモリ・デバイスにおける欠陥を修復するための方法および装置
KR101007988B1 (ko) 2008-01-02 2011-01-14 주식회사 하이닉스반도체 온도정보 출력회로 및 이를 이용한 멀티칩패키지
US7816945B2 (en) * 2009-01-22 2010-10-19 International Business Machines Corporation 3D chip-stack with fuse-type through silicon via
US8604593B2 (en) * 2009-10-19 2013-12-10 Mosaid Technologies Incorporated Reconfiguring through silicon vias in stacked multi-die packages

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI501192B (zh) * 2012-07-06 2015-09-21 Nvidia Corp 位於圖形處理單元〈ＧＰＵs〉上之動態隨機存取記憶體〈ＤＲＡＭs〉的替代立體〈３Ｄ〉堆疊架構
US9343449B2 (en) 2012-07-06 2016-05-17 Nvidia Corporation Alternative 3D stacking scheme for DRAMs atop GPUs
US9472284B2 (en) 2012-11-19 2016-10-18 Silicon Storage Technology, Inc. Three-dimensional flash memory system
TWI557882B (zh) * 2012-11-19 2016-11-11 超捷公司 三維快閃記憶體系統
US9767923B2 (en) 2012-11-19 2017-09-19 Silicon Storage Technology, Inc. Three-dimensional flash memory system
TWI482263B (zh) * 2013-05-20 2015-04-21 Morevalued Technology Co Let 發散式感測裝置及其製造方法

Also Published As

Publication number Publication date
JP2012142576A (ja) 2012-07-26
US8801279B2 (en) 2014-08-12
CN102543941A (zh) 2012-07-04
DE102011088610B4 (de) 2022-07-21
DE102011088610A1 (de) 2012-06-28
KR20120075181A (ko) 2012-07-06
US20120163413A1 (en) 2012-06-28
JP5913968B2 (ja) 2016-05-11
KR101817156B1 (ko) 2018-01-10

Similar Documents

Publication Publication Date Title
TW201227878A (en) Semiconductor device with stacked structure having through electrode, semiconductor memory device, semiconductor memory system, and operating method thereof
US8917564B2 (en) Three-dimensional semiconductor memory device having compensating data skewing according to interlayer timing delay and method of de-skewing data therein
CN110322912B (zh) 使用通过tsv发送的控制信号对数据采样的存储器装置
US9111941B2 (en) Non-volatile memory device with TSI/TSV application
US8471362B2 (en) Three-dimensional stacked structure semiconductor device having through-silicon via and signaling method for the semiconductor device
US20130070514A1 (en) Integrated circuit with on-die distributed programmable passive variable resistance fuse array and method of making same
TWI634553B (zh) 記憶體裝置中的路徑分離技術（三）
JP6271889B2 (ja) リフレッシュ周期を調節する半導体メモリ装置、メモリシステム及びその動作方法
US8803545B2 (en) Semiconductor device semiconductor device testing method, and data processing system
US8644053B2 (en) Resistor thin film MTP memory
TW200824113A (en) Phase change memory devices including memory cells having different phase change materials and related methods and systems
EP2474980A2 (en) Thermo programmable resistor based ROM
CN106782665A (zh) 层叠存储器件及包括其的半导体存储系统
US20200371157A1 (en) Wafer level methods of testing semiconductor devices using internally-generated test enable signals
US9966126B2 (en) Delay circuit of a semiconductor memory device, a semiconductor memory device and a method of operating the same
US20160133831A1 (en) Method of forming metal oxide layer and magnetic memory device including the same
CN104916305A (zh) 能通过各种路径输入信号的层叠半导体装置和半导体系统
TW202314501A (zh) 用於mram混合式讀取方案的可程式化ecc
TW200845032A (en) Memory devices implementing clock mirroring scheme and related memory systems and clock mirroring methods
TWI797648B (zh) 具有經反轉mram元件垂直定向的經改善mram交叉點記憶體
TW202121418A (zh) 用於評估參考裝置及記憶體單元之再使用相同元件的感測放大器
US12125544B2 (en) Nonvolatile memory device with multiple clocks
CN104051491B (zh) 具有贯穿硅中介/硅导孔应用的非易失性内存器件
US20230133286A1 (en) Nonvolatile memory device
Patti New Advances in 3D/2.5 D Integration