DE102011088610B4 - Halbleiterbauelement und -packung sowie Verfahren zur Übertragung von Temperaturinformation - Google Patents

Halbleiterbauelement und -packung sowie Verfahren zur Übertragung von Temperaturinformation Download PDF

Info

Publication number
DE102011088610B4
DE102011088610B4 DE102011088610.9A DE102011088610A DE102011088610B4 DE 102011088610 B4 DE102011088610 B4 DE 102011088610B4 DE 102011088610 A DE102011088610 A DE 102011088610A DE 102011088610 B4 DE102011088610 B4 DE 102011088610B4
Authority
DE
Germany
Prior art keywords
semiconductor
temperature information
semiconductor device
lan
semiconductor layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011088610.9A
Other languages
English (en)
Other versions
DE102011088610A1 (de
Inventor
Jung-Sik Kim
Dong-Hyuk Lee
Ho-Cheol Lee
Jang-Woo Ryu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102011088610A1 publication Critical patent/DE102011088610A1/de
Application granted granted Critical
Publication of DE102011088610B4 publication Critical patent/DE102011088610B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K13/00—Thermometers specially adapted for specific purposes
    • G01K13/10—Thermometers specially adapted for specific purposes for measuring temperature within piled or stacked materials
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Halbleiterbauelement mit mehreren gestapelten Halbleiterchips für eine Halbleiterpackung, wobei das Halbleiterbauelement beinhaltet:- einen ersten Halbleiterchip (LA1) mit einem ersten Temperatursensorschaltkreis (211A, 211B, 211C) zum Abgeben einer ersten Temperaturinformation (TQ, TQ1), die zu dem ersten Halbleiterchip (LA1) in Beziehung steht, und mit mindestens einem ersten Durchsubstratkontakt (112A),- einen zweiten Halbleiterchip (LA2) mit einem zweiten Temperatursensorschaltkreis (221A, 221B, 221C) zum Abgeben einer zweiten Temperaturinformation (TQ2), die zu dem zweiten Halbleiterchip (LA2) in Beziehung steht, und mit mindestens einem zweiten Durchsubstratkontakt,- einen ersten Bondhügel (212, 212C) und einen zweiten Bondhügel (111A) auf einer dem zweiten Halbleiterchip (LA2) abgewandten Oberfläche des ersten Halbleiterchips (LA1),- einen dritten (222) und einen vierten Bondhügel zwischen einander zugewandten Oberflächen des ersten und des zweiten Halbleiterchips (LA1, LA2),- wobei der erste Temperatursensorschaltkreis (211A, 211B, 211C) nur mit dem ersten Bondhügel (212, 212C) elektrisch verbunden und von den Durchsubstratkontakten elektrisch isoliert ist, um die von ihm erzeugte erste Temperaturinformation (TQ, TQ1) nur über den ersten Bondhügel (212, 212C) vom ersten Halbleiterchip (LA1) nach außen zu leiten, der zweite Bondhügel (111A) mit dem mindestens einen ersten Durchsubstratkontakt (112A) zur Übertragung eines Signals von einem vom ersten verschiedenen Halbleiterchip elektrisch verbunden ist, der dritte Bondhügel (222) von den Durchsubstratkontakten elektrisch isoliert ist und der vierte Bondhügel mit dem mindestens einen ersten Durchsubstratkontakt (112A) und dem mindestens einen zweiten Durchsubstratkontakt elektrisch verbunden ist und- wobei der zweite Temperatursensorschaltkreis (221A, 221C) entweder nur mit dem dritten Bondhügel (222) elektrisch verbunden ist und die von ihm erzeugte zweite Temperaturinformation (TQ2) nicht zwischen den Halbleiterchips übertragen wird oder nur mit dem mindestens einen zweiten Durchsubstratkontakt elektrisch verbunden ist, so dass die erste und die zweite Temperaturinformation (TQ1, TQ2) auf verschiedenen Ausgangspfaden zu einer externen Steuereinheit übertragen werden.

Description

  • Die Erfindung bezieht sich auf ein Halbleiterbauelement mit mehreren gestapelten Halbleiterchips, die jeweils einen Temperatursensor und mindestens einen Durchsubstratkontakt aufweisen, und auf eine zugehörige Halbleiterpackung.
  • Die hohe Integration einer allgemeinen zweidimensionalen (2D) Struktur hat mit der graduellen hohen Integration eines Halbleiterbauelements, z.B. eines Halbleiterspeicherbauelements oder dergleichen, nahezu eine Grenze erreicht. Es ist notwendig, ein Halbleiterspeicherbauelement mit einer dreidimensionalen (3D) Struktur zu realisieren, die über eine derartige 2D-Struktur hinausgeht, und Forschung zur Realisierung eines derartigen Typs von Halbleiterbauelement wurde in Angriff genommen.
  • Ein Halbleiterbauelement bzw. eine Halbleiterpackung mit einer 3D-Struktur beinhaltet eine Mehrzahl von gestapelten Halbleiterschichten bzw. Halbleiterchips, zwischen denen Signale, wie verschiedene Typen von Daten, Befehlen, Adressen oder dergleichen, übertragen werden. In der jeweiligen Halbleiterschicht sind Durchkontakte durch Silicium (TSVs) angeordnet, um die Signale durch die Halbleiterschichten hindurch zu übertragen, z.B. von einer zu einer anderen Halbleiterschicht, und einige oder alle der Signale werden durch die TSVs übertragen. Ein derartiges Halbleiterbauelement ist beispielsweise in der Offenlegungsschrift JP 2004- 260 206 A offenbart, wobei dort die TSVs aufeinanderfolgender Halbleiterschichten über Lotkugeln, vorliegend synonym auch als Bondhügel bezeichnet, elektrisch miteinander verbunden sein können.
  • Wie vorstehend beschrieben, werden die Signale durch die TSVs der Mehrzahl von Halbleiterschichten übertragen, einige der Signale werden jedoch durch einen gemeinsamen TSV der Mehrzahl von Halbleiterschichten übertragen. Wenn die Signale zwischen der Mehrzahl von Halbleiterschichten übertragen werden, können demgemäß die Signale miteinander kollidieren. In diesem Fall sind Messungen notwendig, um sicherzustellen, dass präzise Werte der Signale übertragen werden, so dass sich eine Leistungsfähigkeit des Halbleiterbauelements oder eines Halbleitersystems, welches das Halbleiterbauelement verwendet, nicht versch lechtert.
  • Die Offenlegungsschrift US 2009 / 0 168 840 A1 offenbart eine Halbleiter- bzw. Mehrchippackung, bei der zwei Halbleiterspeicherchips übereinander auf einem Packungssubstrat gestapelt sind und jeweils einen Temperatursensorschaltkreis und eine Steuereinheit sowie eingangsseitig der Steuereinheit einen Eingabekontaktfleck und ausgangsseitig der Steuereinheit einen Ausgabekontaktfleck aufweisen. Der Ausgabekontaktfleck des einen Speicherchips und der Eingabekontaktfleck des anderen Speicherchips sind über je einen Bonddraht gemeinsam mit einem Bondkontaktfleck auf dem Packungssubstrat verbunden, während der Ausgabekontaktfleck des anderen Speicherchips über einen weiteren Bonddraht mit einem weiteren Bondkontaktfleck verbunden ist.
  • Eine ähnliche Anordnung und Verschaltung von Temperatursensorschaltkreisen in gestapelten Halbleiterspeicherchips ist in der Offenlegungsschrift US 2007 / 0 145 578 A1 offenbart, wobei dort einer der beiden Temperatursensorschaltkreise durch eine Schmelzsicherungsanordnung deaktiviert werden kann. In einer alternativen Anordnung sind zwei Chips gestapelt, von denen nur einer über einen Temperatursensorschaltkreis verfügt. In einer weiteren alternativen Anordnung sind zwei Packungen, von denen nur eine über einen Temperatursensorschaltkreis verfügt, unter Verwendung von Lotkugeln übereinandergestapelt.
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines Halbleiterbauelements und einer Halbleiterpackung zugrunde, die in der Lage sind, die vorstehend erwähnten Schwierigkeiten des Standes der Technik zu reduzieren oder zu vermeiden und insbesondere Kollisionen zwischen Teilen von Information zu verhindern, die zwischen einer Mehrzahl von Halbleiterchips einer Stapelchipanordnung übertragen werden.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Halbleiterbauelements mit den Merkmalen des Anspruchs 1 und einer Halbleiterpackung mit den Merkmalen des Anspruchs 4. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Vorteilhafte Ausführungsformen der Erfindung und deren leichterem Verständnis dienende, nicht erfindungsgemäße Ausführungsbeispiele werden im Folgenden beschrieben und sind in den Zeichnungen gezeigt, in denen:
    • 1 eine schematische perspektivische Ansicht ist, die ein Halbleiterbauelement mit einer Stapelstruktur darstellt, die eine Mehrzahl von Halbleiterschichten beinhaltet,
    • 2 zwei Querschnittansichten zeigt, die jeweils exemplarische Übertragungen von Information über Durchsiliciumkontakte (TSVs) eines Halbleiterbauelements darstellen, wie des Halbleiterbauelements von 1,
    • 3A bis 3C eine perspektivische Ansicht, ein Blockdiagramm bzw. ein Ersatzschaltbild sind, die ein Halbleiterbauelement, wie das Halbleiterbauelement von 1, weiter darstellen,
    • 4 eine Querschnittansicht ist, die ein erfindungsgemäßes Halbleiterbauelement mit einer Stapelstruktur darstellt,
    • 5 eine Querschnittansicht ist, die ein weiteres erfindungsgemäßes Halbleiterbauelement mit einer Stapelstruktur darstellt,
    • 6 eine Querschnittansicht ist, die ein weiteres erfindungsgemäßes Halbleiterbauelement mit einer Stapelstruktur darstellt,
    • 7 eine perspektivische Ansicht ist, die ein nicht erfindungsgemäßes Halbleiterbauelement darstellt, das eine Schmelzsicherungseinheit verwendet,
    • 8 zwei Blockdiagramme zeigt, die eine exemplarische Struktur eines Teils eines Logikbereichs des Halbleiterbauelements von 7 darstellen,
    • 9 eine Querschnittansicht ist, die einen exemplarischen Ausgabezustand von Temperaturinformation des Halbleiterbauelements von 7 darstellt,
    • 10 eine exemplarische Struktur eines weiteren nicht erfindungsgemäßen Halbleiterbauelements darstellt, das eine Schmelzsicherungseinheit verwendet,
    • 11 eine Querschnittansicht ist, die einen exemplarischen Ausgabezustand von Temperaturinformation des Halbleiterbauelements von 10 darstellt,
    • 12 eine exemplarische Struktur eines nicht erfindungsgemäßen Halbleiterbauelements darstellt, das ein Befehlssignal verwendet,
    • 13 ein Blockdiagramm ist, das exemplarische Übertragungspfade eines Befehlssignals und von Temperaturinformation des Halbleiterbauelements von 12 darstellt,
    • 14 eine Querschnittansicht ist, die Ausgabezustände von Temperaturinformation des Halbleiterbauelements von 12 darstellt,
    • 15 ein Blockdiagramm ist, das exemplarische Operationen des Erzeugens von Temperaturinformation und des Steuerns eines Auffrischzyklus in dem Halbleiterbauelement von 12 darstellt,
    • 16 eine exemplarische Struktur eines nicht erfindungsgemäßen Halbleiterbauelements darstellt, das eine Algorithmus-Einheit verwendet,
    • 17 und 18 Blockdiagramme sind, welche die Algorithmus-Einheiten von 16 weiter darstellen,
    • 19 eine Querschnittansicht ist, die einen exemplarischen Ausgabezustand von Temperaturinformation des Halbleiterbauelements von 16 darstellt,
    • 20 eine exemplarische Struktur eines nicht erfindungsgemäßen Halbleiterbauelements darstellt, das ein Taktsignal verwendet,
    • 21 eine exemplarische Modifikation eines Logikschaltkreises des Halbleiterbauelements von 20 bzw. exemplarische Verläufe entsprechender Signale darstellt,
    • 22 eine Querschnittansicht ist, die einen exemplarischen Ausgabezustand von Temperaturinformation des Halbleiterbauelements von 20 darstellt,
    • 23 ein Blockdiagramm ist, das ein exemplarisches Halbleiterspeichersystem mit einem Halbleiterspeichermodul darstellt,
    • 24 ein Blockdiagramm ist, das einen exemplarischen Einzelchip-Mikrocomputer darstellt, der ein Halbleiterspeicherbauelement mit einer Stapelstruktur beinhaltet,
    • 25 exemplarische Übertragungen jeweiliger Signale zwischen einer Speichersteuereinheit und einem Speicher eines Halbleiterspeichersystems darstellt und
    • 26 ein Blockdiagramm ist, das ein exemplarisches elektronisches System darstellt, das ein Halbleiterspeicherbauelement mit einer Stapelstruktur beinhaltet.
  • Die Erfindung wird nunmehr unter Bezugnahme auf die begleitenden Zeichnungen vollständiger beschrieben, in denen exemplarische Ausführungsformen gezeigt sind. Es versteht sich, dass wenn ein Element oder eine Schicht als „auf“, „verbunden mit“ oder „gekoppelt mit“ einem anderen Element oder einer anderen Schicht bezeichnet wird, dieses/diese direkt auf, verbunden oder gekoppelt mit dem anderen Element oder der anderen Schicht sein kann oder zwischenliegende Elemente oder Schichten vorhanden sein können. Im Gegensatz dazu sind keine zwischenliegenden Elemente oder Schichten vorhanden, wenn ein Element als „direkt auf", „direkt verbunden mit“ oder „direkt gekoppelt mit“ einem anderen Element oder einer anderen Schicht bezeichnet wird. Gleiche Bezugszeichen beziehen sich überall auf gleiche Elemente. Räumlich relative Ausdrücke, wie „unterhalb“, „unter“, „untere“, „über“, „obere“ und dergleichen können hierin zwecks Einfachheit der Beschreibung der Beziehung eines Elements oder eines Merkmals zu einem anderen Element oder anderen Elementen oder einem anderen Merkmal oder anderen Merkmalen verwendet werden, wie in den Figuren dargestellt. Es versteht sich, dass die räumlich relativen Ausdrücke dazu gedacht sind, verschiedene Orientierungen des Bauelements in Verwendung oder im Betrieb zusätzlich zu der in den Figuren dargelegten Orientierung einzuschließen. Wenn zum Beispiel das Bauelement in den Figuren umgedreht ist, dann sind Elemente, die als „unter“ oder „unterhalb“ von anderen Elementen oder Merkmalen beschrieben sind, „über“ den anderen Elementen oder Merkmalen orientiert. Das Bauelement kann anders orientiert sein (um 90 Grad gedreht oder in anderen Orientierungen), und die hierin verwendeten räumlich relativen Beschreibungen entsprechend interpretiert werden. Ausführungsformen werden hierin unter Bezugnahme auf Querschnittdarstellungen oder perspektivische Darstellungen beschrieben, die schematische Darstellungen von idealisierten Ausführungsformen (und Zwischenstrukturen) sind. Derart sind Abweichungen von den Formen der Darstellungen als ein Ergebnis zum Beispiel von Herstellungstechniken und/oder -toleranzen zu erwarten. Somit sind Ausführungsformen nicht so auszulegen, dass sie auf die hierin dargestellten speziellen Formen von Bereichen beschränkt sind, sondern dass sie Abweichungen der Formen beinhalten, die zum Beispiel aus der Herstellung resultieren. Zum Beispiel kann ein Kanten- oder Eckenbereich, der so dargestellt ist, dass er scharfe Kanten aufweist, etwas gerundete oder gekrümmte Merkmale aufweisen. In ähnlicher Weise können Elemente, die als kreisförmig oder kugelförmig dargestellt sind, eine ovale Form aufweisen oder können bestimmte gerade oder abgeflachte Bereiche aufweisen.
  • Ein Speicherbauelement, das ein Halbleiterbauelement ist, kann ein flüchtiger Speicher, wie ein dynamischer Speicher mit wahlfreiem Zugriff (DRAM), ein statischer Speicher mit wahlfreiem Zugriff (SRAM) oder dergleichen, oder ein nicht-flüchtiger Speicher sein, wie ein Phasenänderungsspeicher mit wahlfreiem Zugriff (PRAM), ein Widerstands-Speicher mit wahlfreiem Zugriff (RRAM), der ein variables Material mit Widerstandscharakteristik verwendet, wie komplexe Metalloxide oder dergleichen, ein magnetischer Speicher mit wahlfreiem Zugriff (MRAM), der ein ferromagnetisches Material verwendet, ein Flash-Speicher, ein EEPROM und dergleichen.
  • Ein Halbleiterspeicherbauelement hat ebenso wie die vorstehend beschriebenen Speicher ein Konzept mit dreidimensionaler (3D) Struktur eingeführt. Das Konzept mit 3D-Struktur wurde auf dem Packungsgebiet bereits verwendet, die Operationen eines existierenden Verfahrens bestehen jedoch darin, verschiedene Anschlüsse auf einer Seite eines Halbleiterchips anzuordnen und Signalanschlüsse einer Mehrzahl von Chips unter Verwendung von Drahtbonden elektrisch zu verbinden. Daher erhöht das existierende Verfahren die Abmessungen von Chips, die Komplexität von Verdrahtungen, den Stromverbrauch und dergleichen.
  • Demgemäß wurde eine Technik zur Bildung vertikaler Durchelektroden in Silicium, einem Material eines Halbleitersubstrats, und zur Bereitstellung von Signalübertragungspfaden vorgeschlagen. Da Durchelektroden anders als allgemeine Kontaktstifte ein Siliciumsubstrat durchdringen, können die Durchelektroden als Durchsiliciumkontakte oder Durchsubstratkontakte (TSVs) bezeichnet werden.
  • Da eine derartige TSV-Technik eine Wirkung dahingehend hat, die Integration von Schaltkreisen, eine Betriebsgeschwindigkeit, einen Stromverbrauch, Herstellungskosten etc. beträchtlich zu verbessern, wurde die TSV-Technik auf die Entwicklung eines Chips mit einem Multiprozessorkern angewendet und konkurrenzfähig auf dem Gebiet von NAND-Flash-Speichern, Speichern wie einem DRAM oder dergleichen, Hybridspeichern und dergleichen entwickelt.
  • 1 stellt ein exemplarisches Halbleiterbauelement 100 mit einer Stapelstruktur mit einer Mehrzahl von Halbleiterschichten dar. Wie in 1 gezeigt, beinhaltet das Halbleiterbauelement 100 die Mehrzahl von Halbleiterschichten, z.B. erste bis n-te Halbleiterschichten LA1 bis LAn, sowie TSVs, durch die Signale zwischen den ersten bis n-ten Halbleiterschichten LA1 bis LAn übertragen werden. Jede der ersten bis n-ten Halbleiterschichten LA1 bis LAn beinhaltet Schaltkreisblöcke zum Realisieren einer Funktion des Halbleiterbauelements 100.
  • Ein Halbleiterspeicherbauelement mit Speicherzellen kann als ein Beispiel des Halbleiterbauelements 100 betrachtet werden. Wenn das Halbleiterbauelement 100 von 1 ein Halbleiterspeicherbauelement ist, können die in den ersten bis n-ten Halbleiterschichten LA1 bis LAn angeordneten Schaltkreisblöcke Speicherblöcke sein, die Speicherbereiche beinhalten. In einer Ausführungsform beinhalten alle der ersten bis n-ten Halbleiterschichten LA1 bis LAn des Halbleiterbauelements 100 Speicherblöcke. In anderen Ausführungsformen beinhalten einige oder keine der ersten bis n-ten Halbleiterschichten LA1 bis LAn Speicherblöcke (zum Beispiel können einige oder alle der Halbleiterschichten Steuerungs- oder Datenverarbeitungsschichten sein).
  • Zum Beispiel können alle Schaltkreisblöcke 110 und 120, die in jeder der vertikal gestapelten ersten bis n-ten Halbleiterschichten LA1 bis LAn enthalten sind, Speicherblöcke sein. Eine oder mehrere (z.B. die erste Halbleiterschicht LA1) der ersten bis n-ten Halbleiterschichten LA1 bis LAn des Halbleiterbauelements 100 können als ein Master arbeiten, und andere (z.B. die zweite bis n-te Halbleiterschicht LA2 bis LAn) der ersten bis n-ten Halbleiterschichten LA1 bis LAn können als Slaves arbeiten. In einer Ausführungsform beinhaltet der wenigstens eine der Schaltkreisblöcke der ersten Halbleiterschicht LA1 keine Speicherblöcke, sondern beinhaltet stattdessen Steuerblöcke und kann als ein Master der ersten bis n-ten Halbleiterschichten LA1 bis LAn arbeiten. Zum Beispiel kann der Schaltkreisblock 110 der ersten Halbleiterschicht LA1 Logikschaltkreise zum Treiben von Speicherblöcken der anderen Halbleiterschichten beinhalten (z.B. der zweiten bis n-ten Halbleiterschichten LA2 bis LAn).
  • In einer Ausführungsform senden und/oder empfangen die ersten bis n-ten Halbleiterschichten LA1 bis LAn Signale zu- und/oder voneinander durch die TSVs. Das Halbleiterbauelement 100 bildet eine Schnittstelle mit einer externen Steuereinheit (nicht gezeigt). Wenn das Halbleiterbauelement 100 gepackt ist, ist das Halbleiterbauelement 100 somit auf einem Substrat (einem Packungssubstrat, nicht gezeigt) gestapelt und bildet durch in dem Substrat ausgebildete Schaltkreisstrukturen und auf einer Außenfläche des Substrats ausgebildeten Leitern, z.B. Leitern wie Leitungen, Lotkugeln oder dergleichen, eine Schnittstelle mit der externen Steuereinheit (nicht gezeigt). Wenn eine der ersten bis n-ten Halbleiterschichten LA1 bis LAn, z.B. die erste Halbleiterschicht LA1, direkt mit dem Substrat verbunden ist, überträgt die n-te Halbleiterschicht LAn das Signal durch den TSV zu der ersten Halbleiterschicht LA1, und dann wird das Signal durch das Substrat nach außen übertragen.
  • Die ersten bis n-ten Halbleiterschichten LA1 bis LAn des Halbleiterbauelements 100 übertragen verschiedene Typen von Signalen durch die TSVs nach außen oder empfangen Signale durch die TSVs von außen. Zum Beispiel können in Bezug auf eine Speicheroperation des Halbleiterbauelements 100 Daten und ein Datenabtastsignal während einer Datenleseoperation durch die TSVs nach außen übertragen werden. Außer den gemäß der Speicheroperation übertragenen Signalen können verschiedene andere Teile von Information durch die TSVs nach außen übertragen werden. Als Beispiele für die anderen Teile von Information können Temperaturinformation, die mittels Detektieren von Temperaturen der ersten bis n-ten Halbleiterschichten LA1 bis LAn erzeugt wird, Zustandsinformation von jeder ersten bis n-ten Halbleiterschichten LA1 bis LAn, wie Datenschreibzustandsinformation, und dergleichen durch die TSVs nach außen übertragen werden.
  • Jede der ersten bis n-ten Halbleiterschichten LA1 bis LAn kann die Daten, das Datenabtastsignal, die verschiedenen anderen Informationsstücke etc. durch den gleichen Pfad (einen die TSVs beinhaltenden Ausgangspfad) übertragen. Wenn die ersten bis n-ten Halbleiterschichten LA1 bis LAn gestapelt werden, sind die in jeder der ersten bis n-ten Halbleiterschichten LA1 bis LAn ausgebildeten TSVs zueinander justiert, und Information (z.B. die Temperaturinformation) der ersten bis n-ten Halbleiterschichten LA1 bis LAn wird zu den in den gleichen Positionen ausgebildeten TSVs übertragen. Wenn der Ausgangspfad von Signalen von den Signalen gemeinsam genutzt wird, wie vorstehend beschrieben, werden Daten DQ oder Datenabtastsignale DQS in Reaktion auf einen externen Befehl erzeugt. Wenn die Daten DQ oder die Datenabtastsignale DQS abgegeben werden, ist daher eine Möglichkeit für Kollisionen zwischen den Daten DQ oder den Datenabtastsignalen DQS geringer. Die Temperaturinformation, die Zustandsinformation oder dergleichen wird jedoch ungeachtet eines Befehls häufig oder periodisch durch jede der ersten bis n-ten Halbleiterschichten LA1 bis LAn erzeugt. Wenn die Temperaturinformation, die Zustandsinformation oder dergleichen übertragen wird, besteht daher eine Möglichkeit für Kollisionen zwischen der Temperaturinformation, der Zustandsinformation oder dergleichen.
  • Die 2(a) beziehungsweise 2(b) stellen exemplarische Übertragungen von Information durch die TSVs eines Halbleiterbauelements, wie des Halbleiterbauelements 100 von 1, gemäß entsprechenden Ausführungsformen der Erfindung dar. Jedes der Halbleiterbauelemente 100 in den Ausführungsformen, die in den 2(a) und 2(b) gezeigt sind, beinhaltet vier Halbleiterschichten, die jeweils als separate Chips so realisiert sind, dass sie vier Halbleiterchips Chip1 bis Chip4 in jedem der Halbleiterbauelemente 100 beinhalten. In den 2(a) und 2(b) sind des Weiteren Substrate SUB bereitgestellt, auf denen die Halbleiterbauelemente 100 angeordnet sind, und die Halbleiterbauelemente 100 kommunizieren durch die Substrate SUB mit externen Steuereinheiten (nicht gezeigt).
  • Bezugnehmend auf 2(a) sind TSVs in jedem der Halbleiterchips Chip1 bis Chip4 ausgebildet, und Information von einem der Halbleiterchips Chip1 bis Chip4 wird durch die TSVs und Leiter, z.B. Lotkugeln, die auf Außenseiten der Halbleiterchips Chip1 bis Chip3 ausgebildet sind, zu den anderen Halbleiterchips Chip1 bis Chip4 übertragen. Die Übertragung von Information durch die TSVs kann auf verschiedene Weisen realisiert werden. Zum Beispiel kann eine von dem ersten Halbleiterchip Chip1 erzeugte Information Info1 durch den TSV 112A des ersten Halbleiterchips Chip1 mit einem Leiter 111A elektrisch verbunden werden. Wenn ein die Information Info1 erzeugender Schaltkreis (nicht gezeigt) auf einer Unterseite des ersten Halbleiterchips Chip1 angeordnet ist, kann die Information Info1 alternativ direkt mit dem Leiter 111A verbunden werden. Bezugnehmend auf 2(b) werden die Halbleiterchips Chip1 bis Chip4 gestapelt, und dann werden die TSVs in jedem der Halbleiterchips Chip1 bis Chip4 gebildet.
  • Eine in jeder der 2(a) und 2(b) gezeigte Information Info1 und Info2 beinhaltet eine Temperaturinformation und eine Zustandsinformation von jedem der Halbleiterchips Chip1 bis Chip4 und gemeinsam genutzte Ausgabepfade zum Übertragen von Information nach außen. Die Informationen Info1 und Info2 werden regelmäßig oder periodisch ungeachtet dessen erzeugt, ob ein Chip während einer Speicheroperation ausgewählt ist.
  • Die 3A, 3B und 3C sind eine perspektivische Ansicht, ein Blockdiagramm beziehungsweise ein Ersatzschaltbild, die ein Halbleiterbauelement, wie das Halbleiterbauelement 100 von 1, näher darstellen. 3A stellt ein Halbleiterspeicherbauelement dar, das Speicherzellen beinhaltet und eine Mehrzahl von Halbleiterschichten beinhaltet, z.B. erste bis n-te Halbleiterschichten LA1 bis LAn. Das Halbleiterbauelement 100 kann einen Master-Chip und Slave-Chips beinhalten, wobei die erste Halbleiterschicht LA1 ein Master-Chip sein kann und die anderen Halbleiterschichten, nämlich die zweiten bis n-ten Halbleiterschichten LA2 bis LAn, Slave-Chips sein können.
  • In einer Ausführungsform beinhaltet die erste Halbleiterschicht LA1 verschiedene Typen von Logikschaltkreisen zum Treiben von Speichern. Wie in 3A gezeigt, beinhaltet die erste Halbleiterschicht LA1 einen X-Treiber 111, einen Y-Treiber 112, eine Dateneingabe-/-ausgabeeinheit (Din/Dout-Einheit) 113, einen Befehlspuffer 114, einen Adressenpuffer 115 und einen peripheren Schaltkreis 116. Der X-Treiber 111 treibt Wortleitungen der Speicher, und der Y-Treiber 112 treibt Bitleitungen der Speicher. Die Din/Dout-Einheit 113 steuert die Eingabe und/oder Ausgabe von Daten, und der Befehlspuffer 114 empfängt einen Befehl von außen und puffert und dekodiert den Befehl. Der Adressenpuffer 115 empfängt eine Adresse von außen und puffert die Adresse, und der periphere Schaltkreis 116 beinhaltet weitere Logikschaltkreise, wie einen Spannungserzeugungsschaltkreis und dergleichen. Wenngleich in 3A nicht gezeigt, können in der ersten Halbleiterschicht LA1 Speicherzellenbereiche angeordnet sein, und der periphere Schaltkreis 116 kann einen Temperaturerfassungsschaltkreis beinhalten, der eine Temperatur der ersten Halbleiterschicht LA1 erfasst und eine Temperaturinformation der ersten Halbleiterschicht LA1 erzeugt.
  • Jeder Slave-Chip, z.B. die in 3A gezeigte n-te Halbleiterschicht LAn, beinhaltet einen Speicherbereich 120 und einen Logikbereich 130. Der Speicherbereich 120 beinhaltet Wortleitungen und Bitleitungen für eine Mehrzahl von Speicherzellen und Speicherzugriffen, und der Logikbereich 130 beinhaltet einen Schaltkreis zum Treiben von Speichern, einen Schaltkreis zum Erzeugen von mit der n-ten Halbleiterschicht LAn in Beziehung stehender Information und dergleichen. Wie in 3B gezeigt, kann der Logikbereich 130 einen Eingabe-/Ausgabetreiber (IODRV) 131, der Schreibdaten WD zu dem Speicherbereich 120 überträgt, einen Eingabe-/Ausgabeabtastverstärker (IOSA) 132, der Lesedaten RD verstärkt und ausgibt, sowie einen Temperatursensorschaltkreis 133 beinhalten, der eine interne Temperatur Temp erfasst und eine Temperaturinformation TQ erzeugt. Die Schreibdaten WD und die Lesedaten RD werden durch einen TSV nach außen bzw. zu dem Halbleiterbauelement 100 übertragen, und die Temperaturinformation TQ wird durch einen anderen TSV vom Halbleiterbauelement 100 nach außen übertragen.
  • 3C ist ein Schaltbild, das den Temperatursensorschaltkreis 133 von 3B gemäß einer exemplarischen Ausführungsform darstellt. Wie in 3C gezeigt, beinhaltet der Temperatursensorschaltkreis 133 erste bis dritte PMOS-Transistoren MP1 bis MP3, die mit einer Leistungsversorgungsspannung VDD verbunden sind, sowie erste und zweite Dioden D1 und D2 und erste und zweite Widerstände R1 und R2, die zwischen den ersten bis dritten PMOS-Transistoren MP1 bis MP3 und einer Massespannung eingeschleift sind. Der Temperatursensorschaltkreis 133 beinhaltet des Weiteren erste und zweite Verstärker AMP1 und AMP2 sowie erste und zweite Komparatoren CP1 und CP2. Der erste Verstärker AMP1 verstärkt eine Spannung zwischen Knoten der ersten und zweiten PMOS-Transistoren MP1 und MP2 differentiell. Der zweite Verstärker AMP2 verstärkt eine Spannung zwischen Knoten der zweiten und dritten PMOS-Transistoren MP2 und MP3 differentiell. Die ersten und zweiten Komparatoren CP1 und CP2 vergleichen Ausgangsspannungen der ersten und zweiten Verstärker AMP1 und AMP2 und geben die Vergleichsergebnisse ab.
  • Der Temperatursensorschaltkreis 133 von 3C ist ein Temperatursensor, der einen Schaltkreis zur Erzeugung einer Bandlückenreferenzspannung verwendet, und erzeugt somit einen Referenzstrom, der Ströme I2 und I1 verwendet, wobei der Strom I2 durch die erste Diode D1 fließt und der Strom I1 durch die zweite Diode D2 fließt. Der Referenzstrom ist ein Strom, der einer Ausgabe des ersten Verstärkers AMP1 entspricht. Wenn ein Verhältnis zwischen den ersten und zweiten Dioden D1 und D2 1:n ist, weist somit der Referenzstrom einen Wert von I = kT/q*ln(n)/R2 auf, wobei k die Boltzmann-Konstante bezeichnet, T eine absolute Temperatur bezeichnet und q eine Menge an elektrischer Ladung bezeichnet. Daher weist der Referenzstrom einen Wert auf, der proportional mit der absoluten Temperatur T zunimmt.
  • Ein Strom Ix, der durch den ersten Widerstand R1 fließt, entspricht Ix = V12/R1, wobei V12 eine Spannung ist, die an beide Anschlüsse der ersten Diode D1 angelegt ist. Der Strom Ix weist einen Wert auf, der umgekehrt proportional zu der absoluten Temperatur T ist. Die ersten und zweiten Komparatoren CP1 und CP2 vergleichen Ausgangsspannungen der ersten und zweiten Verstärker AMP1 und AMP2 und erzeugen die Temperaturinformation TQ, die anzeigt, ob eine Temperatur einer entsprechenden Halbleiterschicht größer oder kleiner als eine vorgegebene Referenztemperatur ist.
  • Nunmehr werden Ausführungsformen eines Halbleiterbauelements mit einer Stapelstruktur zur Verhinderung von Kollisionen zwischen Informationsstücken von Halbleiterschichten bei einer Übertragung der Informationsstücke der Halbleiterschichten beschrieben. Außerdem werden Ausgaben von Temperaturinformationen, die durch Erfassen von Temperaturen der Halbleiterschichten erzeugt werden, als die Informationsstücke beschrieben. Wie vorstehend beschrieben, ist das erfinderische Konzept jedoch nicht auf die Temperaturinformation beschränkt, sondern kann auf Informationen (z.B. Chipzustandsinformationen) angewendet werden, die regelmäßig oder periodisch ungeachtet von Befehlen oder Chipauswahlsignalen erzeugt werden. Im Folgenden offenbarte Strukturen von TSVs können auf die Strukturen der in den 2a und 2b gezeigten TSVs sowie auf TSVs mit weiteren anderen Typen von Strukturen angewendet werden.
  • 4 stellt ein exemplarisches Halbleiterbauelement 200A mit einer Stapelstruktur gemäß einer spezifischen Ausführungsform der Erfindung dar. Wie in 4 gezeigt, beinhaltet das Halbleiterbauelement 200A eine Mehrzahl von Halbleiterschichten, z.B. erste und zweite Halbleiterschichten LA1 und LA2. Jede der ersten und zweiten Halbleiterschichten LA1 und LA2 kann einen Speicherbereich und/oder einen Logikbereich beinhalten. In einer Ausführungsform beinhaltet die erste Halbleiterschicht LA1 sowohl Speicherbereiche als auch Steuerbereiche (z.B. Treiber- und/oder Befehlsbereiche) und dient als ein Master-Chip, und die zweite Halbleiterschicht LA2 beinhaltet Speicherbereiche, jedoch keine Steuerbereiche, und dient daher als ein Slave-Chip. In einer weiteren Ausführungsform beinhalten jedoch beide Halbleiterschichten LA1 und LA2 die gleichen Speicher- und/oder Steuerbereiche derart, dass die zwei Schichten Chips mit dem gleichen Schaltkreis-Layout oder identische Chips beinhalten. Die Logikbereiche beinhalten einen ersten bzw. einen zweiten Temperatursensorschaltkreis 211A und 221A, die Temperaturen der ersten bzw. der zweiten Halbleiterschicht LA1 und LA2 erfassen und eine Temperaturinformation TQ erzeugen.
  • In jeder der ersten und zweiten Halbleiterschichten LA1 und LA2 ist eine Mehrzahl von TSVs ausgebildet. Auf einer Oberfläche von jeder der ersten und zweiten Halbleiterschichten LA1 und LA2 sind Leiter in Form von Lotkugeln angeordnet, und die auf der ersten Halbleiterschicht LA1 angeordneten Leiter sind mit einem Substrat verbunden. In einer Ausführungsform kommuniziert das Halbleiterbauelement 200A durch die Leiter der ersten Halbleiterschicht LA1 und das Substrat mit einer externen Steuereinheit (nicht gezeigt). Wie bereits erwähnt, werden die Lotkugeln vorliegend auch als Bondhügel bezeichnet.
  • Ein gemeinsamer Ausgangsknoten, der den Temperatursensorschaltkreisen 211A und 221A zugeordnet ist, ist angeordnet, um die von den Temperatursensorschaltkreisen 211A und 221A erzeugte Temperaturinformation TQ in den Außenraum des Halbleiterbauelements 200A zu übertragen. Zum Beispiel ist eine Lotkugel bzw. ein Bondhügel 212 der ersten Halbleiterschicht LA1 als der gemeinsame Ausgangsknoten angeordnet, der den Temperatursensorschaltkreisen 211A und 221A zugeordnet ist. Gemäß einer Ausführungsform ist die Lotkugel 212 fest mit einem Ausgang von einem der Temperatursensorschaltkreise 211A und 221A derart verbunden, dass die von den Temperatursensorschaltkreisen 211A und 221A abgegebenen Teile der Temperaturinformation TQ miteinander kollidieren.
  • Bestimmte Ausgangssignale der ersten und zweiten Halbleiterschichten LA1 und LA2, z.B. Datensignale oder Datenabtastsignale, können durch die TSVs übertragen werden. In einer Ausführungsform sind die Temperatursensorschaltkreise 211A und 221A, welche die Temperaturinformation TQ erzeugen, jedoch mit den TSVs nicht elektrisch verbunden. Stattdessen ist der Temperatursensorschaltkreis 221A durch einen internen Draht mit einem Leiter 222 der zweiten Halbleiterschicht LA2 elektrisch verbunden, und der Temperatursensorschaltkreis 211A ist durch einen internen Draht mit dem Leiter 212 der ersten Halbleiterschicht LA1 elektrisch verbunden. Da die Temperatursensorschaltkreise 211A und 221A von den TSVs elektrisch isoliert sind, wird die von dem Temperatursensorschaltkreis 221A erzeugte Temperaturinformation TQ nicht zu der ersten Halbleiterschicht LA1 übertragen. Somit ist die von dem Temperatursensorschaltkreis 211A erzeugte Temperaturinformation TQ fest mit einem Ausgangsknoten verbunden (z.B. dem Leiter 212 der ersten Halbleiterschicht LA1).
  • Gemäß der vorstehend beschriebenen Ausführungsform wird die Temperaturinformation TQ von einer der Mehrzahl von Halbleiterschichten LA1 und LA2 des Halbleiterbauelements 200A nach außen übertragen. Ein Informationsstück stammt von der Halbleiterschicht LA1, und ein weiteres Informationsstück stammt von der Halbleiterschicht LA2. Die externe Steuereinheit (nicht gezeigt) empfängt die Stücke der Temperaturinformation TQ und bestimmt, dass die Temperaturinformation TQ eine interne Temperatur des Halbleiterbauelements 200A ist. Die externe Steuereinheit kann das Halbleiterbauelement 200A gemäß dem Ermittlungsresultat steuern. Wenn zum Beispiel das Halbleiterbauelement 200A ein DRAM ist, kann die externe Steuereinheit einen Zyklus einer Auffrischoperation, die von einem Speicherbereich des DRAMs oder dergleichen durchgeführt wird, unter Bezugnahme auf die Temperaturinformation TQ steuern.
  • 5 stellt ein exemplarisches Halbleiterbauelement 200B mit einer Stapelstruktur gemäß einer weiteren Ausführungsform der Erfindung dar. Das Halbleiterbauelement 200B beinhaltet erste bis vierte Halbleiterschichten LA1 bis LA4. Jede Schicht kann einen Speicherbereich und/oder einen Logikbereich beinhalten. In einer Ausführungsform beinhaltet die erste Halbleiterschicht LA1 sowohl Speicherbereiche als auch Steuerbereiche (z.B. Treiber- und/oder Befehlsbereiche) und dient als ein Master-Chip, und zweite bis vierte Halbleiterschichten LA2 bis LA4 beinhalten Speicherbereiche, jedoch keine Steuerbereiche, und dienen daher als Slave-Chips. In dieser Ausführungsform können zwei oder mehrere der zweiten bis vierten Halbleiterschichten LA2 bis LA4 die gleichen Speicher- und/oder Steuerbereiche derart aufweisen, dass die zwei oder mehr Schichten identische Chips beinhalten. Wie in 5 gezeigt, beinhalten die ersten bis vierten Halbleiterschichten LA1 bis LA4 jeweilige erste bis vierte Temperatursensorschaltkreise 211B bis 241B, die jeweils Temperaturen der ersten bis vierten Halbleiterschichten LA1 bis LA4 erfassen und Stücke der Temperaturinformation TQ der ersten bis vierten Halbleiterschichten LA1 bis LA4 erzeugen. TSVs sind in den ersten bis vierten Halbleiterschichten LA1 bis LA4 ausgebildet und übertragen Signale zwischen den ersten bis vierten Halbleiterschichten LA1 bis LA4. Da die ersten bis vierten Temperatursensorschaltkreise 221B bis 241B von den TSVs elektrisch isoliert sind, wird die Temperaturinformation TQ nicht zwischen den ersten bis vierten Halbleiterschichten LA1 bis LA4 übertragen. Daher wird die von dem ersten Temperatursensorschaltkreis 211B der ersten Halbleiterschicht LA1, die auf einer Oberfläche eines Substrats gestapelt ist, erzeugte Temperaturinformation TQ durch einen internen Draht, einen Leiter und das Substrat zu einer externen Steuereinheit (nicht gezeigt) übertragen.
  • 6 stellt ein exemplarisches Halbleiterbauelement 200C gemäß einer weiteren Ausführungsform der Erfindung dar. Wie in 6 gezeigt, beinhaltet das Halbleiterbauelement 200C eine Mehrzahl von Halbleiterschichten, z.B. erste und zweite Halbleiterschichten LA1 und LA2. In den ersten und zweiten Halbleiterschichten LA1 und LA2 sind TSVs ausgebildet, und die ersten und zweiten Halbleiterschichten LA1 und LA2 beinhalten jeweils erste und zweite Temperatursensorschaltkreise 211C und 221C.
  • Das Halbleiterbauelement 200C beinhaltet eine Mehrzahl von Ausgangspfaden zum Übertragen von Stücken der Temperaturinformation TQ nach außen, und Ausgänge der ersten und zweiten Temperatursensorschaltkreise 211C und 221C sind jeweils mit verschiedenen Ausgangspfaden verbunden. Zum Beispiel ist der erste Temperatursensorschaltkreis 211C von dem TSV elektrisch isoliert und mit einem Leiter 212C in Form einer Lotkugel bzw. eines Bondhügels, die/der auf einer Außenfläche der ersten Halbleiterschicht LA1 bereitgestellt ist, durch einen internen Draht derart verbunden, dass eine Kollision zwischen den Ausgaben der ersten und zweiten Temperatursensorschaltkreise 211C und 221C verhindert wird. Der zweite Temperatursensorschaltkreis 221C ist mit dem TSV elektrisch verbunden und ist somit durch den TSV mit einem auf der Außenseite der ersten Halbleiterschicht LA1 bereitgestellten Ausgangsknoten 213C verbunden. Von dem Halbleiterbauelement 200C erzeugte erste und zweite Temperaturinformationen TQ1 und TQ2 werden zu einer externen Steuereinheit (nicht gezeigt) übertragen, und die externe Steuereinheit steuert das Halbleiterbauelement 200C unter Bezugnahme auf die ersten und zweiten Temperaturinformationen TQ1 und TQ2. Derart ist wenigstens ein TSV mit einem ersten Temperatursensor gekoppelt und so konfiguriert, dass er Temperaturinformationen von dem Temperatursensor empfängt und die Temperaturinformationen zum Außenraum des Halbleiterbauelements 200C weiterleitet.
  • Nunmehr wird unter Bezugnahme auf die 7 bis 9 ein Halbleiterbauelement gemäß einer weiteren Ausführungsform beschrieben. 7 stellt ein exemplarisches Halbleiterbauelement 300 dar, das eine Mehrzahl von Halbleiterschichten beinhaltet, d.h. erste bis n-te Halbleiterschichten LA1 bis LAn. In der Ausführungsform von 7 können alle der ersten bis n-ten Halbleiterschichten LA1 bis LAn identische Speicherchips sein. Alternativ können jedoch die ersten bis n-ten Halbleiterschichten LA1 bis LAn ein Master-Chip und Slave-Chips sein. Wenn die erste Halbleiterschicht LA1 ein Master-Chip ist, können in der ersten Halbleiterschicht LA1 ein Schaltkreis zur Schnittstellenbildung mit dem Außenraum und verschiedene Typen von Logikschaltkreisen zum Steuern von Speicheroperationen angeordnet sein.
  • Jede der ersten bis n-ten Halbleiterschichten LA1 bis LAn beinhaltet einen Speicherbereich und einen Logikbereich. Zum Beispiel beinhaltet die erste Halbleiterschicht LA1 einen Speicherbereich 310 und einen Logikbereich 320, und die n-te Halbleiterschicht LAn beinhaltet einen Speicherbereich 330 und einen Logikbereich 340. Die ersten bis n-ten Halbleiterschichten LA1 bis LAn übertragen und/oder empfangen durch TSVs Signale zu- und/oder voneinander.
  • In der Ausführungsform von 7 beinhalten die Logikbereiche 320 und 340 von jeder der ersten bis n-ten Halbleiterschichten LA1 bis LNn Temperatursensorschaltkreise (nicht gezeigt), und von den Temperatursensorschaltkreisen erzeugte Temperaturinformationen werden durch einen gemeinsamen Ausgangspfad übertragen. Zum Beispiel wird die Temperaturinformation durch einen Ausgangspfad übertragen, der erste TSVs TSV1 beinhaltet. Die ersten TSVs TSV1 können Durchkontakte sein, die jeweils in den ersten bis n-ten Halbleiterschichten LA1 bis LAn ausgebildet und in den gleichen Positionen justiert sind. Wenn die erste Halbleiterschicht LA1 auf einem Substrat (nicht gezeigt) gestapelt ist, werden Temperaturinformationen der anderen Halbleiterschichten, nämlich der zweiten bis n-ten Halbleiterschichten LA2 bis LAn, durch die ersten TSVs TSV1 zu der ersten Halbleiterschicht LA1 übertragen. Die zu der ersten Halbleiterschicht LA1 übertragenen Temperaturinformationen werden durch einen auf einer Außenseite der ersten Halbleiterschicht LA1 angeordneten Ausgangsknoten nach außen übertragen.
  • Die 8(a) und 8(b) sind Blockdiagramme, die einen exemplarischen Teil des Logikbereichs 340 des Halbleiterbauelements 300 von 7 gemäß entsprechenden Ausführungsformen darstellen. Ein Teil des Logikbereichs 340 der n-ten Halbleiterschicht LAn von 7 ist in den 8(a) und 8(b) gezeigt, Logikbereiche der anderen Halbleiterschichten können jedoch ebenso die gleichen Elemente beinhalten, wie in den 8(a) und 8(b) gezeigt.
  • Wie in 8(a) gezeigt, beinhaltet der Logikbereich 340 einen Temperatursensorschaltkreis 341, der eine Temperatur der n-ten Halbleiterschicht LAn erfasst und eine Temperaturinformation TQ erzeugt. Der Temperatursensorschaltkreis 341 überträgt die Temperaturinformation TQ durch eine Ausgabeeinheit, wie einen Puffer, zu einem TSV TSV1. Wenn zum Beispiel eine Ausgabe des Temperatursensorschaltkreises 341 mit einem TSV der n-ten Halbleiterschicht LAn mit einem TSV der n-ten Halbleiterschicht LAn verbunden ist und übertragen wird, kann der TSV TSV1 von 8(a) ein in der n-ten Halbleiterschicht LAn ausgebildeter Durchkontakt sein. Alternativ kann der TSV TSV1, wenn die Ausgabe des Temperatursensorschaltkreises 341 durch einen auf einer Außenseite der n-ten Halbleiterschicht LAn angeordneten Leiter mit der unterhalb der n-ten Halbleiterschicht LAn positionierten (n-1)-ten Halbleiterschicht elektrisch verbunden ist, ein in der (n-1)-ten Halbleiterschicht ausgebildeter Durchkontakt sein.
  • Die zu dem TSV TSV1 übertragene Temperaturinformation TQ wird durch andere untere Halbleiterschichten in den Außenraum des Halbleiterbauelements 300 übertragen. Der Logikbereich 340 beinhaltet des Weiteren eine Steuereinheit zum Steuern, ob die Temperaturinformation TQ abzugeben ist, z.B. mittels einer Schmelzsicherungseinheit 342, die ein Signal zum Steuern eines Ausgangspuffers erzeugt. Im Allgemeinen können Schmelzsicherungen der Schmelzsicherungseinheit 342 eine elektrische Schmelzsicherung, die gemäß einem elektrischen Signal unterbrochen wird, und eine Laserschmelzsicherung beinhalten, die mittels eines Lasers unterbrochen wird, mit dem bei der Herstellung eines Halbleiterbauelements auf einem Waferniveau eingestrahlt wird. In den Ausführungsformen der 8(a) und 8(b) ist die Schmelzsicherungseinheit 342 eine Laserschmelzsicherung, die mittels eines bestrahlenden Lasers unterbrochen wird.
  • Bei der Herstellung des Halbleiterbauelements 300 strahlt ein Laser auf die Schmelzsicherungseinheit 342 auf einem Waferniveau von jeder der ersten bis n-ten Halbleiterschichten LA1 bis LAn ein, wodurch ein Verbindungszustand einer Schmelzsicherung eingestellt wird. Ein Laser kann auf die Schmelzsicherungseinheit 342 von einer der ersten bis n-ten Halbleiterschichten LA1 bis LAn einstrahlen, um einen Verbindungszustand der Schmelzsicherungseinheit 342 in einen ersten Zustand derart zu versetzen, dass verhindert wird, dass eine Kollision zwischen den Temperaturinformationen TQ von zwei benachbarten Halbleiterschichten auf einem gemeinsamen Ausgangspfad auftritt. Laser können auf die Schmelzsicherungseinheiten 342 der anderen Halbleiterschichten einstrahlen, um Verbindungszustände der Schmelzsicherungseinheiten 342 in zweite Zustände zu versetzen. Die Schmelzsicherungseinheit 342 erzeugt ein Signal, um einen Ausgangspuffer in dem ersten Zustand freizugeben, und die Schmelzsicherungseinheit 342 erzeugt Signale, um den Ausgangspuffer in den zweiten Zuständen zu sperren. Daher wird ein Ausgang des Temperatursensorschaltkreises 341 von einer der ersten bis n-ten Halbleiterschichten LA1 bis LAn freigegeben und somit fest mit dem TSV TSV1 verbunden, und die zu dem TSV TSV1 übertragene Temperaturinformation TQ wird nach außen übertragen. Ausgänge von Temperatursensorschaltkreisen 341 der anderen Halbleiterschichten sind gesperrt.
  • 8(b) stellt den Logikbereich 340 des Halbleiterbauelements gemäß einer weiteren exemplarischen Ausführungsform dar. Wie in 8(b) gezeigt, beinhaltet der Logikbereich 340 einen Temperatursensorschaltkreis 341, eine Sensorsteuereinheit 343, die das Freigeben des Temperatursensorschaltkreises 341 steuert, sowie eine Schmelzsicherungseinheit 342, die ein Signal zum Steuern der Sensorsteuereinheit 343 erzeugt. Anders als bei 8(a) wird in 8(b) das Freigeben eines Ausgangspuffers, der eine Temperaturinformation TQ abgibt, nicht gesteuert, sondern eine Operation des Temperatursensorschaltkreises 341 wird freigegeben oder gesperrt, wodurch eine Kollision zwischen Temperaturinformationen TQ der ersten bis n-ten Halbleiterschichten LA1 bis LAn verhindert wird.
  • Auf einem Waferniveau von jeder der ersten bis n-ten Halbleiterschichten LA1 bis LAn strahlt ein Laser auf die Schmelzsicherungseinheit 342 ein, um einen Verbindungszustand der Schmelzsicherungseinheit 342 auf einen ersten Zustand oder einen zweiten Zustand einzustellen. Zum Beispiel kann ein Verbindungszustand der Schmelzsicherungseinheit 342 von einer der ersten bis n-ten Halbleiterschichten LA1 bis LAn auf einen ersten Zustand eingestellt werden, und Verbindungszustände der Schmelzsicherungseinheiten 342 der anderen Halbleiterschichten können auf zweite Zustände eingestellt werden.
  • Zum Beispiel erzeugt die Sensorsteuereinheit 343 unter der Steuerung der Schmelzsicherungseinheit 342 in dem ersten Zustand ein Freigabesignal EN zum Freigeben des Temperatursensorschaltkreises 341 und überträgt das Freigabesignal EN zu dem Temperatursensorschaltkreis 341. Unter der Steuerung der Schmelzsicherungseinheit 342 in dem zweiten Zustand erzeugt die Sensorsteuereinheit 343 ein Sperrsignal, um den Temperatursensorschaltkreis 341 zu sperren, und überträgt das Sperrsignal zu dem Temperatursensorschaltkreis 341. Daher wird ein Ausgang des Temperatursensorschaltkreises 341 von einer der ersten bis n-ten Halbleiterschichten LA1 bis LAn freigegeben und somit fest mit einem TSV TSV1 verbunden, und zu dem TSV TSV1 übertragene Temperaturinformationen TQ werden nach außen übertragen.
  • 9 stellt einen exemplarischen Ausgabezustand von Temperaturinformation des Halbleiterbauelements 300 von 7 gemäß einer Ausführungsform dar. Wie in 9 gezeigt, beinhaltet das Halbleiterbauelement 300 eine Mehrzahl von Halbleiterschichten, z.B. erste bis vierte Halbleiterschichten LA1 bis LA4, die jeweils Temperatursensorschaltkreise 321, 351, 361 und 341 sowie Schmelzsicherungseinheiten 322, 352, 362 und 342 beinhalten. Verbindungszustände der Schmelzsicherungseinheiten 322, 352, 362 und 342 sind mittels Lasern, die auf Waferniveaus der ersten bis vierten Halbleiterschichten LA1 bis LA4 einstrahlen, oder elektrischer Signale, die von den ersten bis vierten Halbleiterschichten LA1 bis LA4 übertragen werden, jeweils auf erste oder zweite Zustände eingestellt.
  • In der Ausführungsform von 9 ist ein Ausgang des Temperatursensorschaltkreises 351 der zweiten Halbleiterschicht LA2 fest mit einem TSV TSV1 verbunden. Daher ist der Verbindungszustand der Schmelzsicherungseinheit 352 der zweiten Halbleiterschicht LA2 auf einen ersten Zustand eingestellt, und die Verbindungszustände der Schmelzsicherungseinheiten 322, 362 und 342 der anderen, ersten, dritten und vierten Halbleiterschichten LA1, LA3 und LA4 sind auf zweite Zustände eingestellt. Die Ausgabe (Temperaturinformation TQ2) des Temperatursensorschaltkreises 351 der zweiten Halbleiterschicht LA2 wird durch den TSV TSV1 und einen auf einer Außenseite der ersten Halbleiterschicht LA1 ausgebildeten Ausgangsknoten 323 (z.B. einen Leiter, wie eine Lotkugel) nach außen übertragen. Derart erlauben die Schmelzsicherungseinheiten, dass eine erfasste Temperatur eines speziellen Halbleiterchips ausgewählt und in den Außenraum des Halbleiterbauelements (z.B. zu einer Steuereinheit) abgegeben wird.
  • Nunmehr werden Halbleiterbauelemente gemäß weiteren Ausführungsformen unter Bezugnahme auf die 10 und 11 beschrieben. Wie in 10 gezeigt, beinhaltet ein Halbleiterbauelement 400 eine Mehrzahl von Halbleiterschichten, z.B. erste bis n-te Halbleiterschichten LA1 bis LAn. Die mehreren, in dem Halbleiterbauelement 400 enthaltenen ersten bis n-ten Halbleiterschichten LA1 bis LAn können alle Speicherbereiche beinhalten und können Speicherchips sein, die identisch sind, wie in dem exemplarischen Halbleiterbauelement 300 von 7. Die Mehrzahl von ersten bis n-ten Halbleiterschichten LA1 bis LAn können jeweils Speicherbereiche 410 und 430 sowie Logikbereiche 420 und 440 beinhalten.
  • In dem Halbleiterbauelement 400 von 10 wird eine Operation eines Temperatursensorschaltkreises mittels elektrischer Schmelzsicherungen und eines Modusregistersatz(MRS)-Codes als einem Typ von Befehl gesteuert. Der Logikbereich 420 der ersten Halbleiterschicht LA1 beinhaltet eine MRS-Einheit 421, die den MRS-Code in einer Anfangsoperation des Halbleiterbauelements 400 erzeugt und somit eine Betriebsumgebung des Halbleiterbauelements 400 einstellt, eine Schmelzsicherungsprogrammiereinheit 422, die den MRS-Code empfängt und ein Programm der elektrischen Schmelzsicherung steuert, eine Schmelzsicherungseinheit 423, die wenigstens eine elektrische Schmelzsicherung beinhaltet, eine Sensorsteuereinheit 424 und einen Temperatursensorschaltkreis 425. Außerdem kann die n-te Halbleiterschicht LAn eine MRS-Einheit 441, eine Schmelzsicherungsprogrammiereinheit 442, eine Schmelzsicherungseinheit 443, eine Sensorsteuereinheit 444 und einen Temperatursensorschaltkreis 445 beinhalten. Ein Betrieb in einer Ausführungsform, die zu einer unter Bezugnahme auf die erste Halbleiterschicht LA1 abgegebenen Temperaturinformation in Bezug steht, wird wie folgt beschrieben.
  • Codes, die zu einer Temperaturinformationsausgabe in Bezug stehen, werden zuvor festgelegt und in dem MRS 421 gespeichert, und die von dem MRS 421 erzeugten MRS-Codes werden in einer Anfangsoperation des Halbleiterbauelements 400 für die Schmelzsicherungsprogrammiereinheit 422 bereitgestellt. Die Schmelzsicherungsprogrammiereinheit 422 erzeugt Steuersignale zum Steuern eines Verbindungszustands der elektrischen Schmelzsicherung in Reaktion auf die empfangenen MRS-Codes. Ein Verbindungszustand der Schmelzsicherungseinheit 423 wird in Reaktion auf die Steuersignale auf einen ersten Zustand oder einen zweiten Zustand eingestellt. In einer Ausführungsform wird ein Verbindungszustand einer Schmelzsicherungseinheit von einer der ersten bis n-ten Halbleiterschichten LA1 bis LAn aufgrund der MRS-Codes auf einen ersten Zustand eingestellt, und Verbindungszustände von Schmelzsicherungseinheiten der anderen Halbleiterschichten werden auf zweite Zustände eingestellt. Wenn zum Beispiel der Verbindungszustand der Schmelzsicherungseinheit 443 der n-ten Halbleiterschicht LAn auf einen ersten Zustand eingestellt wird, wird ein gemäß dem ersten Zustand erzeugtes Signal an die Sensorsteuereinheit 444 übertragen. Die Sensorsteuereinheit 444 erzeugt in Reaktion auf das Signal ein Freigabesignal und überträgt das Freigabesignal an den Temperatursensorschaltkreis 445, und der Temperatursensorschaltkreis 445 erzeugt eine Temperaturinformation TQn und überträgt die Temperaturinformation TQn durch TSVs TSV1_1 und TSV1_2 nach außen. Wenn das Halbleiterbauelement 400 arbeitet, ist die Temperaturinformation TQn der n-ten Halbleiterschicht LAn fest mit einem Ausgangspfad verbunden, der die TSVs TSV1_1 und TSV1_2 beinhaltet, und die Temperaturinformationen der anderen Halbleiterschichten sind gesperrt.
  • In der vorstehend beschriebenen Ausführungsform wird die Temperaturinformation einer Halbleiterschicht fest nach außen übertragen, wenn das Halbleiterbauelement 400 arbeitet. Es ist jedoch eine Auswahl einer Halbleiterschicht möglich, welche die Temperaturinformation bereitstellt. Zum Beispiel können Registerzustände des MRS 421 und des MRS 441 so eingestellt werden, dass sie unterschiedlich festgelegt sind. Wenn zum Beispiel eine interne Temperatur der ersten Halbleiterschicht LA1 die höchste ist und somit ein Auffrischzyklus basierend auf der internen Temperatur der ersten Halbleiterschicht LA1 auszuführen ist, können die Registerzustände des MRS 421 und des MRS 441 unterschiedlich festgelegt werden, wodurch die interne Temperatur der ersten Halbleiterschicht LA1 nach außen übertragen wird.
  • 11 stellt exemplarische Ausgangszustände von Temperaturinformationen des Halbleiterbauelements 400 von 10 gemäß bestimmten Ausführungsformen dar. Wie in 11 gezeigt, erzeugen die MRSs 421, 451, 461 und 441 der ersten bis vierten Halbleiterschichten LA1 bis LAn MRS-Codes zum jeweiligen Festlegen von Betriebsumgebungen der ersten bis vierten Halbleiterschichten LA1 bis LA4. Die MRSs erzeugen einen MRS-Code zum Festlegen von Ausgängen der Temperatursensorschaltkreise 425, 455, 465 und 445. In der in 11 gezeigten Ausführungsform wird die Temperaturinformation TQ2 der zweiten Halbleiterschicht LA2 in Reaktion auf den MRS-Code in den Außenraum des Halbleiterbauelements 400 übertragen, und Ausgaben von Temperaturinformationen der anderen Halbleiterschichten, nämlich der ersten, der dritten und der vierten Halbleiterschicht LA1, LA3 und LA4, werden gesperrt.
  • Nunmehr werden unter Bezugnahme auf die 12 bis 15 Halbleiterbauelemente gemäß weiteren exemplarischen Ausführungsformen beschrieben. 12 stellt eine exemplarische Struktur eines Halbleiterbauelements 500A gemäß einer weiteren Ausführungsform dar. Wie in 12 gezeigt, beinhaltet das Halbleiterbauelement 500A eine Mehrzahl von Halbleiterschichten, z.B. erste bis n-te Halbleiterschichten LA1 bis LAn. In einer Ausführungsform sind alle ersten bis n-ten Halbleiterschichten LA1 bis LAn Speicherchips und können identisch sein.
  • In der Ausführungsform von 12 beinhalten Logikbereiche 520A und 540A der ersten bis n-ten Halbleiterschichten LA1 bis LAn jeweils Temperatursensorschaltkreise 522A und 542A, und von den Temperatursensorschaltkreisen 522A und 542A erzeugte Temperaturinformationen TQ1 beziehungsweise TQn werden durch einen gemeinsamen Ausgangspfad übertragen. Zum Beispiel werden die Temperaturinformationen TQ1 und TQn der ersten bis n-ten Halbleiterschichten LA1 bis LAn durch einen gemeinsamen TSV TSV1 des Halbleiterbauelements 500A übertragen.
  • In dieser Ausführungsform ist ein Ausgang eines Temperatursensorschaltkreises einer Halbleiterschicht nicht fest mit einem Ausgangspfad verbunden, sondern Ausgänge der Temperatursensorschaltkreise 522A und 542A der ersten bis n-ten Halbleiterschichten LA1 bis LAn sind selektiv mit dem Ausgangspfad verbunden. Als ein Verfahren zum selektiven Verbinden der Ausgänge der Temperatursensorschaltkreise 522A und 542A mit dem Ausgangspfad arbeiten die Temperatursensorschaltkreise 522A und 542A in Reaktion auf einen Befehl CMD und/oder eine Adresse ADD.
  • Wie in 12 gezeigt, beinhaltet der Logikbereich 520A der ersten Halbleiterschicht LA1 einen MRS 521A, den Temperatursensorschaltkreis 522A, ein Register 523A und eine Temperaturinformationsausgabeeinheit 524A. Außerdem beinhaltet die andere Halbleiterschicht, z.B. die n-te Halbleiterschicht LAn, einen MRS 541A, den Temperatursensorschaltkreis 542A, ein Register 543A und eine Temperaturinformationsausgabeeinheit 544A. Ausgänge der Temperaturinformationsausgabeeinheiten 524A und 544A können mittels eines vorgegebenen Steuersignals gesteuert werden, und die Temperaturinformationsausgabeeinheiten 524A und 544A können zum Beispiel einen Schalter oder einen Dreizustandspuffer beinhalten. Ein exemplarischer Betrieb des Halbleiterbauelements 500A wird unter Bezugnahme auf die n-te Halbleiterschicht LAn wie folgt beschrieben.
  • Ein Chipauswahlsignal CSB_n für eine Chipauswahl und ein Befehl bzw. eine Adresse CMD/ADD werden für die n-te Halbleiterschicht LAn bereitgestellt. Die n-te Halbleiterschicht LAn wird mittels des Chipauswahlsignals CSB_n ausgewählt, und der MRS 541A empfängt den Befehl CMD und/oder die Adresse ADD und erzeugt in Reaktion auf den Befehl CMD und/oder die Adresse ADD ein Steuersignal (zum Beispiel ein MRS-Signal). Codes, die zum Lesen von Temperaturinformation verwendet werden, werden zuvor festgelegt und in dem MRS 541A gespeichert, und eine externe Steuereinheit (nicht dargestellt) stellt das Chipauswahlsignal CSB_n, das zum Lesen von Temperaturinformation verwendet wird, den Befehl CMD und/oder die Adresse ADD für das Halbleiterbauelement 500A bereit.
  • Wenn ein Temperaturinformationslesebefehl von außen empfangen wird, führt der MRS 541A der Temperaturinformationsausgabeeinheit 544A in Reaktion auf den Temperaturinformationslesebefehl ein Steuersignal zu. Die Temperaturinformation TQn von dem Temperatursensorschaltkreis 542A wird temporär in dem Register 543A gespeichert und wird basierend auf einer Schaltoperation der Temperaturinformationsausgabeeinheit 544A durch die TSVs TSV1 dem Außenraum zugeführt. In 12 ist dargestellt, dass die Temperaturinformationsausgabeeinheit 544A mittels des Steuersignals von dem MRS 541A gesteuert wird. Wie in der vorigen Ausführungsform beschrieben, kann die n-te Halbleiterschicht LAn jedoch des Weiteren eine Sensorsteuereinheit (nicht dargestellt) zum Steuern einer Aktivierung des Temperatursensorschaltkreises 542A beinhalten. Außerdem kann das Steuersignal von dem MRS 541A der Sensorsteuereinheit (nicht dargestellt) zugeführt werden.
  • Eine Kombination des Befehls CMD und/oder der Adresse ADD zum Lesen der Temperaturinformation des Halbleiterbauelements 500A kann willkürlich festgelegt werden. Zum Beispiel werden Codes zum Steuern der Temperaturinformationsausgabeeinheiten 542A und 544A in den MRS 521A und 541A eingestellt, und der MRS 521A sowie der MRS 541A erzeugen Steuersignale zum Steuern der Temperaturinformationsausgabeeinheiten 524A und 544A in Reaktion auf den Befehl CMD von außen. Jegliche Kombination verschiedener Signale (Befehlssignale wie RAS, CAS und WE) kann als der Befehl CMD verwendet werden, und ein allgemeiner Lesebefehl zum Lesen von Daten kann zur Ausgabe der Temperaturinformation verwendet werden. Wenn die Temperaturinformation gelesen wird, wird irgendeine Halbleiterschicht mittels Chipsauswahlsignalen CSB_1 und CSB_n von außen ausgewählt, und der MRS der ausgewählten Halbleiterschicht erzeugt ein Steuersignal zum Steuern der Temperaturinformationsausgabeeinheit in Reaktion auf den Lesebefehl. Gemäß Zuständen der Chipauswahlsignale CSB_1 und CSB_n wird die Temperaturinformation von irgendeiner der ersten bis n-ten Halbleiterschichten LA1 bis LAn nach außen geführt.
  • 13 stellt exemplarische Übertragungspfade eines Befehls und einer Temperaturinformation des Halbleiterbauelements 500a von 12 gemäß einer Ausführungsform dar. Die ersten bis n-ten Halbleiterschichten LA1 bis LAn beinhalten jeweils MRSs 521A , 551A und 541A, Temperatursensorschaltkreise 522A, 552A und 542A, Register 523A, 553A und 543A sowie Temperaturinformationsausgabeeinheiten 524A, 554A und 544A. Außerdem beinhalten die ersten bis n-ten Halbleiterschichten LA1 bis LAn, wie in 13 dargestellt, jeweils Ausgabepuffer 525A, 555A und 545A. In 13 können Daten DQ und Temperaturinformationen TQ von jeder der ersten bis n-ten Halbleiterschichten LA1 bis LAn durch einen gemeinsamen Pfad (zum Beispiel einen gemeinsamen TSV) nach außen geführt werden. Ein exemplarischer Betrieb des Halbleiterbauelements 500A wird wie folgt unter Bezugnahme auf die n-te Halbleiterschicht LAn beschrieben.
  • Chipauswahlsignale CSB_1, CSB_2 und CSB_n können durch separate Pfade gemäß den Halbleiterschichten bereitgestellt werden. Wenn zum Beispiel die n-te Halbleiterschicht LAn mittels der Chipauswahlsignale CSB_1, CSB_2 und CSB_n ausgewählt wird, erzeugt der MRS 541A der n-ten Halbleiterschicht LAn in Reaktion auf den Befehl CMD und/oder die Adresse ADD von außen ein Steuersignal CONn zum Steuern der Temperaturinformationsausgabeeinheit 544A. Die Temperaturinformation TQ von dem Temperatursensorschaltkreis 542A wird der Temperaturinformationsausgabeeinheit 544A durch das Register 543A zugeführt, und die Temperaturinformationsausgabeeinheit 544A führt die Temperaturinformation TQ in Reaktion auf das Steuersignal CONn dem Ausgabepuffer 545A zu. Die Temperaturinformation TQ wird durch den Ausgabepuffer 545A und einen TSV nach außen geführt. Der TSV kann Teil eines Stapels von Durchsubstratkontakten sein, die vertikal zueinander justiert und elektrisch miteinander verbunden sind, um zu ermöglichen, dass Signale durch die verschiedenen Halbleiterschichten laufen. In einer Ausführungsform können sie durch Leiter, wie Lotkugeln, miteinander verbunden sein. Derart kann jeder Stapel von elektrisch verbundenen Durchsubstratkontakten als ein Knoten betrachtet werden.
  • Wenn die Temperaturinformation TQ und die Daten DQ einen Ausgangspfad gemeinsam nutzen, empfängt der Ausgabepuffer 545A des Weiteren zusätzlich zu der Temperaturinformation TQ Daten (zum Beispiel Ausgabedaten DQ) in der n-ten Halbleiterschicht LAn. Bevor die Temperaturinformation TQ nach außen geführt wird, kann der MRS 541A in Reaktion auf den Befehl CMD und/oder die Adresse ADD MRS-Codes zum Blockieren von Übertragungspfaden (nicht dargestellt) der Daten DQ erzeugen. Die Daten DQ werden dem Ausgabepuffer 545A unter der Steuerung der MRS-Codes ggf. nicht zugeführt. Der Befehl CMD und/oder die Adresse ADD zum Blockieren der Übertragungspfade (nicht dargestellt) der Daten DQ kann eine erste Kombination aufweisen, und der Befehl CMD und/oder die Adresse ADD zum Steuern der Temperaturinformationsausgabeeinheit 544A kann eine zweite Kombination aufweisen. Des Weiteren können die MRS-Codes verhindern, dass die anderen Schichten LA1 bis LAn-1 Daten an den Stapel von Durchsubstratkontakten abgeben, um Datenkollisionen zu vermeiden.
  • 14 stellt exemplarische Ausgangszustände der Temperaturinformationen des Halbleiterbauelements 500A von 12 gemäß einer weiteren Ausführungsform dar. In 14 werden die Temperaturinformationen TQ und die Daten DQ jeweils über einen anderen Pfad abgegeben. Wie in 14 dargestellt, beinhaltet ein Halbleiterbauelement 500B die ersten bis n-ten Halbleiterschichten LA1 bis LAn, und die ersten bis n-ten Halbleiterschichten LA1 bis LAn beinhalten jeweils MRSs 521B, 551B und 541B, Temperatursensorschaltkreise 522B, 552B und 542B, Register 523B, 553B und 543B sowie Temperaturinformationsausgabeeinheiten 524B, 554B und 544B. Da die Temperaturinformationen TQ und die Daten DQ jeweils über einen anderen Pfad abgegeben werden, können die Temperaturinformationen TQ von den Temperatursensorschaltkreisen 522B, 542B und 552B durch die Temperaturinformationsausgabeeinheiten 524B, 544B und 554B an einen TSV übertragen werden.
  • Wenn die n-te Halbleiterschicht LAn mittels der Chipauswahlsignale CSB_1, CSB_2 und CSB_n ausgewählt wird, erzeugt der MRS 541B der n-ten Halbleiterschicht LAn ein Steuersignal CONn zum Steuern der Schalteinheit 544B in Reaktion auf den Befehl CMD und/oder die Adresse ADD von außen. Außerdem werden die Temperaturinformationen TQ von dem Temperatursensorschaltkreis 542B über das Register 543B der Temperaturinformationsausgabeeinheit 544B zugeführt und durch den TSV nach außen geführt. In einer Ausführungsform werden, wenn eine Halbleiterschicht zum Lesen oder Aufzeichnen von Daten ausgewählt ist, die Temperaturinformationen TQ der entsprechenden Halbleiterschicht nach außen geführt, und die Daten und die Temperaturinformationen TQ werden über einen separaten Pfad nach außen geführt, wenn Daten gelesen werden.
  • 15 stellt exemplarische Operationen zur Erzeugung von Temperaturinformationen und zum Steuern eines Auffrischzyklus in dem Halbleiterbauelement 500A von 12 gemäß entsprechenden Ausführungsformen dar. Wie in 15 gezeigt, beinhaltet ein Halbleiterbauelement 500C eine Mehrzahl von Halbleiterschichten, zwecks Bequemlichkeit werden hierin jedoch exemplarisch die erste und n-te Halbleiterschicht LA1 und LAn beschrieben. Die erste und n-te Halbleiterschicht LA1 und LAn können die gleiche Konfiguration (z.B. das gleiche Schaltkreislayout) in dem Halbleiterbauelement 500C aufweisen.
  • Die erste Halbleiterschicht LA1 beinhaltet einen Speicherbereich 510C und eine Mehrzahl von Schaltkreisen. Zum Beispiel beinhaltet die erste Halbleiterschicht LA1 in Bezug auf das Lesen von Temperaturinformationen TQ einen MRS 521C, einen Temperatursensorschaltkreis 522C, ein Register 523C und eine Temperaturinformationsausgabeeinheit 524C und in Bezug auf eine Auffrischoperation eine Auffrischsteuereinheit 526C und eine Zyklussteuereinheit 527C. Der Speicherbereich 510C beinhaltet ein Zellenfeld, einen Zeilendekoder, einen Spaltendekoder, einen Abtastverstärker und dergleichen. Die n-te Halbleiterschicht LAn beinhatet ebenfalls einen Speicherbereich 530C, einen MRS 541C, einen Temperatursensorschaltkreis 542C, ein Register 543C, eine Temperaturinformationsausgabeeinheit 544C, eine Auffrischsteuereinheit 546C und eine Zyklussteuereinheit 547C.
  • Wenn die n-te Halbleiterschicht LAn ausgewählt wird, wird die von dem Temperatursensorschaltkreis 542C der n-ten Halbleiterschicht LAn erzeugte Temperaturinformation TQn in Reaktion auf einen Befehl CMD_Read zum Lesen von Temperaturinformationen durch erste TSVs TSV1_1 und TSV1_2 nach außen übertragen. Dann wird ein Auffrischbefehl CMD_Ref von einer externen Steuereinheit (nicht gezeigt) empfangen, der in Bezug zu einer Auffrischoperation oder einem Auffrischzyklus steht, und die Auffrischoperation und eine Steueroperation eines Auffrischzyklus werden in Reaktion auf den Auffrischbefehl CMD_Ref durchgeführt. Zum Beispiel erzeugt die Auffrischsteuereinheit 546C der n-ten Halbleiterschicht LAn in Reaktion auf den Auffrischbefehl CMD_Ref ein Auffrischsignal und führt das Auffrischsignal dem Speicherbereich 530C zu. Außerdem erzeugt die Zyklussteuereinheit 547C in Reaktion auf den Auffrischbefehl CMD_Ref ein Zyklussteuersignal und führt das Zyklussteuersignal der Auffrischsteuereinheit 546C zu. Da, wie vorstehend beschrieben, Temperaturinformationen von jeder der Mehrzahl von ersten bis n-ten Halbleiterschichten LA1 bis LAn nach außen geführt werden, kann somit die externe Steuereinheit (nicht dargestellt) die ersten bis n-ten Halbleiterschichten LA1 bis LAn so steuern, dass diese in Bezug auf die Temperaturinformation jeweils unterschiedliche Auffrischzyklen aufweisen.
  • Nunmehr wird unter Bezugnahme auf die 16 bis 19 ein Halbleiterbauelement gemäß weiteren exemplarischen Ausführungsformen beschrieben. Wie in 16 gezeigt, beinhaltet ein Halbleiterbauelement 600 eine Mehrzahl von Halbleiterschichten, z.B. erste bis n-te Halbleiterschichten LA1 bis LAn. Alle ersten bis n-ten Halbleiterschichten LA1 bis LAn können identische Speicherchips sein, die Speicherbereiche beinhalten und die gleichen Schaltkreislayouts aufweisen. Jede der ersten bis n-ten Halbleiterschichten LA1 bis LAn beinhaltet einen Speicherbereich und einen Logikbereich. Zum Beispiel beinhalten die erste und zweite Halbleiterschicht LA1 und LA2 jeweils Speicherbereiche 610 und 630 sowie Logikbereiche 620 und 640.
  • Die Ausführungsform von 16 verwendet ein Verfahren zur Durchführung einer arithmetischen Operation an Temperaturinformationen von Halbleiterschichten, um zu verhindern, dass Temperaturinformationen der ersten bis n-ten Halbleiterschichten LA1 bis LAn in einem gemeinsamen Ausgabepfad miteinander kollidieren. Daher beinhalten die erste und zweite Halbleiterschicht LA1 und LA2 jeweils Temperatursensorschaltkreise 621 und 641 sowie Arithmetikeinheiten 622 und 642. Zum Beispiel wird eine n-te Temperaturinformation der n-ten Halbleiterschicht LAn nicht unmittelbar durch einen TSV des Halbleiterbauelements 600 nach außen übertragen, sondern wird zu der (n-1)-ten Halbleiterschicht LAn-1 übertragen. An der n-ten Temperaturinformation und der (n-1)-ten Temperaturinformation der (n-1)-ten Halbleiterschicht LAn-1 wird eine arithmetische Operation durchgeführt. Ein Ergebnis der arithmetischen Operation wird zu der (n-2)-ten Halbleiterschicht LAn-2 übertragen, und eine arithmetische Operation wie diese arithmetische Operation wird an der Temperaturinformation der (n-2)-ten Halbleiterschicht LAn-2 durchgeführt.
  • Wie in 16 gezeigt, wird eine Temperaturinformation TQ3' als ein Ergebnis einer arithmetischen Operation, die an der Temperaturinformation der dritten Halbleiterschicht LA3 durchgeführt wurde, durch einen TSV TSV1_1 zu der zweiten Halbleiterschicht LA2 übertragen. Der Temperatursensorschaltkreis 641 erzeugt eine Temperaturinformation TQ2 der zweiten Halbleiterschicht LA2, und die Algorithmuseinheit 642 führt eine arithmetische Operation an der Temperaturinformation TQ2 und der zu der zweiten Halbleiterschicht LA2 übertragenen Temperaturinformation TQ3' durch. Ein Ergebnis TQ2' der arithmetischen Operation wird durch einen TSV TSV1_2 zu der ersten Halbleiterschicht LA1 übertragen. Die Arithmetikeinheit 622 der ersten Halbleiterschicht LA1 führt an dem durch den TSV TSV1_2 empfangenen Ergebnis TQ2' und der von dem Temperatursensorschaltkreis 621 erzeugten Temperaturinformation TQ1 eine arithmetische Operation durch und überträgt ein Ergebnis TQ der arithmetischen Operation als endgültige Temperaturinformation des Halbleiterbauelements 600 in den Außenraum des Halbleiterbauelements 600.
  • Die 17(a) und 17(b) stellen exemplarische Logikbereiche der Arithmetikeinheiten 642 und 622 von 16 gemäß entsprechenden Ausführungsformen dar. 17(a) stellt die Arithmetikeinheit gemäß einer Ausführungsform als ein ODER-Gatter dar. 17(b) stellt die Arithmetikeinheit gemäß einer Ausführungsform als einen Multiplexer MUX dar. Zwecks Bequemlichkeit sind die in den 17(a) und 17(b) gezeigten Logikbereiche 620A und 620B Logikbereiche der ersten Halbleiterschicht LA1. Logikbereiche der anderen Halbleiterschichten können gemäß den gleichen oder ähnlichen Verfahren wie die in den 17(a) und 17(b) gezeigten Logikbereiche 620A und 620B ausgeführt sein.
  • Wie in 17(a) gezeigt, empfängt die Arithmetikeinheit 622A der ersten Halbleiterschicht LA1 durch einen TSV eine erste Temperaturinformation TQ1 von dem Temperatursensorschaltkreis 621 und ein arithmetisches Ergebnis TQ2' von der zweiten Halbleiterschicht LA2 und führt an der ersten Temperaturinformation TQ1 und dem Algorithmusergebnis TQ2' eine arithmetische Operation durch. Als ein Beispiel für eine Algorithmusoperation ist die Arithmetikeinheit 622A als ein ODER-Gatter ausgeführt, und somit wird an der ersten Temperaturinformation TQ1 und dem arithmetischen Ergebnis TQ2' eine ODER-Operation durchgeführt. Ein Ergebnis der ODER-Operation wird als endgültige Temperaturinformation TQ übertragen.
  • Wenn eine Temperatur einer Halbleiterschicht einen vorgegebenen Referenzwert übersteigt, kann in einer Ausführungsform eine Temperaturinformation entsprechend einer „1“ erzeugt werden. Wenn in diesem Fall das ODER-Gatter verwendet wird, kann eine endgültige Temperaturinformation TQ als ein Wert „1“ erzeugt werden, selbst wenn eine Temperatur einer von mehreren Halbleiterschichten einen Referenzwert übersteigt. Eine externe Steuereinheit (nicht gezeigt) kann ein Halbleiterbauelement (z.B. einen Zyklus einer Auffrischoperation) unter Bezugnahme auf die endgültige Temperaturinformation TQ steuern.
  • Als Alternative zu dem ODER-Gatter können andere Logik-Gatter verwendet werden. Zum Beispiel kann die Arithmetikeinheit 622A als ein UND-Gatter ausgeführt sein. Wenn eine Temperatur einer Halbleiterschicht einen vorgegebenen Referenzwert übersteigt, kann eine Temperaturinformation entsprechend einer „0“ erzeugt werden. Wenn in diesem Fall eine endgültige Temperaturinformation TQ unter Verwendung des UND-Gatters als ein Wert „0“ erzeugt wird, kann eine Feststellung getroffen werden, dass Temperaturen von einer oder mehreren Halbleiterschichten den Referenzwert überstiegen haben.
  • Wenngleich die Temperaturinformation TQ eine Mehrzahl von Bits beinhaltet, kann durch eine geeignete Algorithmusoperation eine Festlegung getroffen werden, ob die Temperaturinformation TQ eine Referenztemperatur einer Halbleiterschicht übersteigt. Zum Beispiel kann eine Vergleichsoperation oder eine Durchschnittsoperation an der Temperaturinformation TQ1 der ersten Halbleiterschicht LA1 und dem arithmetischen Ergebnis TQ2' der Halbleiterschicht LA2 durchgeführt werden, und es kann ein arithmetisches Ergebnis der Vergleichs- oder Durchschnittsoperation erzeugt werden. Im Fall der Vergleichsoperation kann die Arithmetikeinheit 622A als ein Komparator ausgeführt sein, die Temperaturinformation TQ1 mit einer Größe des Algorithmusergebnisses TQ2' vergleichen und eine Information mit einem großen Wert oder eine Information mit einem kleinen Wert als einem arithmetischen Ergebnis erzeugen. Alternativ kann die Arithmetikeinheit 622A als ein Durchschnittskalkulator ausgeführt sein und somit einen Durchschnittswert der Temperaturinformation TQ1 und der Größe des Algorithmusergebnisses TQ2' als ein arithmetisches Ergebnis erzeugen.
  • In 17(b) ist die Arithmetikeinheit 622B als Multiplexer MUX ausgeführt. Der Multiplexer MUX empfängt eine Temperaturinformation TQ1 und ein arithmetisches Ergebnis TQ2' und gibt selektiv eines von der Temperaturinformation TQ1 und dem arithmetischen Ergebnis TQ2' ab.
  • Zur Steuerung einer Ausgabe des Multiplexers MUX können verschiedene Verfahren angewendet werden. Zum Beispiel kann die Ausgabe des Multiplexers MUX unter Verwendung eines MRS-Codes zum Festlegen einer Betriebsumgebung des Halbleiterbauelements 600 auf einen anfänglichen Betrieb des Halbleiterbauelements 600 gesteuert werden. Temperaturinformationen von einer der ersten bis n-ten Halbleiterschichten LA1 bis LAn des Halbleiterbauelements 600 wird durch Festlegen der Ausgabe des Multiplexers MUX nach außen übertragen.
  • 18 ist ein Blockdiagramm, das einen Logikbereich 640 von 16 gemäß einer weiteren exemplarischen Ausführungsform darstellt. Bezugnehmend auf die 16 und 18 wird kein Algorithmusergebnis durch einen TSV zu der n-ten Halbleiterschicht LAn übertragen. Somit befindet sich ein Eingangsknoten einer Algorithmuseinheit 642 in einem floatenden Zustand. Daher beinhaltet der Logikbereich gemäß der Ausführungsform von 18 des Weiteren außer einem Temperatursensorschaltkreis 641 und der Arithmetikeinheit 642 eine Einheit zur Verhinderung von Floaten, so dass verhindert wird, dass sich der Eingangsanschluss der Algorithmuseinheit 620 in dem floatenden Zustand befindet. Der Logikbereich 640 beinhaltet als ein Beispiel für die Einheit zum Verhindern des Floatens eine Widerstandseinheit 643 mit einem hohen Widerstandswert. Ein Anschluss der Widerstandseinheit 643 kann mit einer Massespannung verbunden sein. In 18 ist der Logikbereich 640 der n-ten Halbleiterschicht LAn gezeigt, es können jedoch auch Logikbereiche der anderen Halbleiterschichten gemäß dem gleichen oder einem ähnlichen Verfahren wie der Logikbereich 640 ausgeführt sein.
  • Die Arithmetikeinheit 642 empfängt eine Temperaturinformation TQm einer entsprechenden Halbleiterschicht und ein arithmetisches Ergebnis TQ(m-1)', das von einer oberen Halbleiterschicht übertragen wird, und führt eine arithmetische Operation an der Temperaturinformation TQm und dem arithmetischen Ergebnis TQ(m-1)' durch. Wenn in einer Ausführungsform die entsprechende Halbleiterschicht eine oberste Halbleiterschicht ist, wird das arithmetische Ergebnis TQ(m-1)' nicht übertragen. Da jedoch der Eingangsknoten der Arithmetikeinheit 642 durch die Widerstandseinheit 643 mit der Massespannung verbunden ist, befindet sich der Eingangsknoten der Arithmetikeinheit 642 nicht in dem floatenden Zustand, sondern weist einen Pegel entsprechend der Massespannung auf. Wenn sich die entsprechende Halbleiterschicht in einer mittleren oder unteren Position befindet, wird das von der oberen Halbleiterschicht übertragene arithmetische Ergebnis TQ(m-1)' zu dem Eingangsknoten der Arithmetikeinheit 642 übertragen. Da die mit dem Eingangsknoten der Arithmetikeinheit 642 verbundene Widerstandseinheit 643 einen hohen Widerstandswert aufweist, wird das Algorithmusergebnis TQ(m-1)' durch die Massespannung nicht stark beeinflusst und kann geeignet zu dem Eingangsknoten der Arithmetikeinheit 642 übertragen werden.
  • 19 stellt einen Ausgabezustand einer Temperaturinformation des Halbleiterbauelements 600 von 16 gemäß einer exemplarischen Ausführungsform dar. Wie in 19 gezeigt, beinhaltet das Halbleiterbauelement 600 eine Mehrzahl von Halbleiterschichten, z.B. erste bis vierte Halbleiterschichten LA1 bis LA4, die jeweils Algorithmus-einheiten 622, 642, 652 und 662 beinhalten, die Algorithmusoperationen an den Temperaturinformationen durchführen.
  • Ein erstes Algorithmusergebnis der Algorithmuseinheit 662 einer oberen Halbleiterschicht, z.B. der vierten Halbleiterschicht LA, wird durch einen TSV zu der dritten Halbleiterschicht LA3 übertragen. In der Ausführungsform von 19 durchdringt der TSV einen Teil einer Halbleiterschicht und nicht die gesamte Halbleiterschicht. Daher wird das erste Algorithmusergebnis zu der Algorithmuseinheit 652 der dritten Halbleiterschicht LA3 übertragen, und die Algorithmuseinheit 652 führt eine Algorithmusoperation an dem ersten Algorithmusergebnis und der Temperaturinformation der dritten Halbleiterschicht LA3 durch, um ein zweites Algorithmusergebnis zu erzeugen, und überträgt das zweite Algorithmusergebnis durch einen TSV zu der zweiten Halbleiterschicht LA2. Durch einen Algorithmusprozess, wie vorstehend beschrieben, wird ein Algorithmusergebnis der Algorithmuseinheit 622 der ersten Halbleiterschicht LA1 als endgültige Temperaturinformation TQ in den Außenraum des Halbleiterbauelements 600 übertragen.
  • Nunmehr wird unter Bezugnahme auf die 20 bis 22 ein Halbleiterbauelement 700 gemäß einer weiteren exemplarischen Ausführungsform beschrieben. Wie in 20 gezeigt, beinhaltet das Halbleiterbauelement 700 eine Mehrzahl von Halbleiterschichten, z.B. erste bis n-te Halbleiterschichten LA1 bis LAn. In einer Ausführungsform können alle ersten bis n-ten Halbleiterschichten LA1 bis LAn Speicherchips beinhalten, die Speicherbereiche mit der gleichen Konfiguration beinhalten. Jede der ersten bis n-ten Halbleiterschichten LA1 bis LAn beinhaltet einen Speicherbereich und einen Logikbereich, z.B. beinhalten die erste und n-te Halbleiterschicht LA1 und LAn jeweils Speicherbereiche 710 und 730 sowie Logikbereiche 720 und 740.
  • Die Ausführungsform von 20 verwendet ein Verfahren zum Steuern eines Ausgabe-Timings einer Temperaturinformation von jeder der ersten bis n-ten Halbleiterschichten LA1 bis LAn, das ein von außen übertragenes Taktsignal CLK verwendet, so dass verhindert wird, dass die Temperaturinformation der ersten bis n-ten Halbleiterschichten LA1 bis LAn in einem gemeinsamen Pfad miteinander kollidieren. Wie in 20 gezeigt, beinhaltet jeder der Logikbereiche 720 und 740 einen Logikschaltkreis, der in Reaktion auf das Taktsignal CLK einen Steuertakt erzeugt. Zähler 721 und 741 sowie Steuertaktgeneratoren 722 und 742 können als Logikschaltkreise eingebaut sein. Nunmehr wird unter Bezugnahme auf die 20, 21(a) und 21(b) ein exemplarischer Betrieb der vorstehend beschriebenen Ausführungsform beschrieben.
  • Jeder der Zähler 721 und 741 erzeugt unter Verwendung des Taktsignals CLK eine Mehrzahl von Taktsignalen (nicht gezeigt) mit unterschiedlichen Zyklen. Jeder der Steuertaktgeneratoren 722 und 742 erzeugt unter Verwendung der Mehrzahl von Taktsignale eine Mehrzahl von Steuertakten CTRL1 bis CTRLn mit verschiedenen Freigabeabschnitten. Wie in 21(b) gezeigt, werden die Steuertakte CTRL1 bis CTRLn sequentiell freigegeben, ohne dass sie miteinander überlappen. Die Steuertaktgeneratoren 722 und 742 übertragen selektiv einen der Steuertakte CTRL1 bis CTRLn zu den Temperaturinformationsausgabeeinheiten 724 und 744. Die Temperaturinformationsausgabeeinheiten 724 und 744 können Ausgabepuffer beinhalten, die als Dreizustandspuffer ausgeführt sein können.
  • In einer Ausführungsform werden die Temperaturinformationsausgabeeinheiten 724 und 744 mittels verschiedener Steuertakte in jeder der ersten bis n-ten Halbleiterschichten LA1 bis LAn derart gesteuert, dass verhindert wird, dass Temperaturinformationen in einem gemeinsamen Ausgangspfad miteinander kollidieren. Zum Beispiel arbeitet die Temperaturinformationsausgabeeinheit 744 gemäß dem n-ten Steuertakt CTRLn in der n-ten Halbleiterschicht LAn, und die Temperaturinformationsausgabeeinheit 724 arbeitet gemäß dem ersten Taktsignal CTRL1 in der ersten Halbleiterschicht LA1. Auswahloperationen der Steuertakte CTRL1 bis CTRLn können gemäß einem vorgegebenen Auswahlsteuersignal CON festgelegt werden. Das Auswahlsteuersignal CON kann unter Bezugnahme auf die vorstehend beschriebenen Ausführungsformen realisiert werden, z.B. kann ein MRS-Code, der in einer Anfangsoperation des Halbleiterbauelements 700 erzeugt wird, als Auswahlsteuersignal CON verwendet werden.
  • In einer Ausführungsform überträgt das Halbleiterbauelement 700 sequentiell Temperaturinformationen der ersten bis n-ten Halbleiterschichten nach außen. Zum Beispiel wird die durch einen Temperatursensorschaltkreis 743 der n-ten Halbleiterschicht LAn erzeugte Temperaturinformation TQn in Reaktion auf den n-ten Steuertakt CTRLn nach außen übertragen, und dann werden die Temperaturinformationen TQ1 bis TQn der (n-1)-ten bis ersten Halbleiterschichten LAn-1 bis LA1 sequentiell nach außen übertragen.
  • 22 stellt eine exemplarische Übertragungsoperation von Temperaturinformationen des Halbleiterbauelements 600 von 20 gemäß einer entsprechenden Ausführungsform dar. Eine Mehrzahl von Halbleiterschichten, z.B. erste bis vierte Halbleiterschichten LA1 bis LA4, beinhaltet jeweils Temperatursensorschaltkreise 723, 763, 753 und 743 sowie Dreizustandspuffer 724, 764, 754 und 744. Ein vom Außenraum des Halbleiterbauelements 700 übertragenes Taktsignal CLK wird durch einen oder mehrere TSVs jeweils zu den ersten bis vierten Halbleiterschichten LA1 bis LA4 übertragen. Die ersten bis vierten Halbleiterschichten LA1 bis LA4 erzeugen unter Verwendung des Taktsignals CLK einen Steuertakt CTRL, wie in den 21 (a) und 21(b) gezeigt. In der Ausführungsform von 22 wird eine Temperaturinformation TQ2 der zweiten Halbleiterschicht LA2 durch den Dreizustandspuffer 764 gemäß dem Steuertakt CTRL in den Außenraum des Halbleiterbauelements 700 übertragen. Außerdem befinden sich Ausgänge der Dreizustandspuffer 724, 754 und 744 der anderen Halbleiterschichten, nämlich der ersten, der dritten und der vierten Halbleiterschicht LA1, LA3 und LA4, in Hi-Z-Zuständen.
  • 23 stellt ein exemplarisches Halbleiterspeichersystem 1100 mit einem Halbleiterspeichermodul 1110 gemäß einer entsprechenden Ausführungsform dar. Wie in 23 gezeigt, beinhaltet das Halbleiterspeichermodul 1110 ein oder mehrere Halbleiterspeicherbauelemente, nämlich Halbleiterspeicherbauelemente 1111 und 1112, die auf einer Modulplatte installiert sind. Die Halbleiterspeicherbauelemente 1111 und 1112 sind in 23 als DRAMs ausgeführt. Es können jedoch auch andere Typen von Speicherbauelementen verwendet werden. Jedes der Halbleiterspeicherbauelemente 1111 und 1112 überträgt Daten DQ, ein Datenabtastsignal DQS und verschiedene Informationsstücke Info, die zu den Halbleiterspeicherbauelementen 1111 und 1112 in Bezug stehen, über einen Ausgangsknoten (nicht gezeigt) nach außen. Jedes der Halbleiterspeicherbauelemente 1111 und 1112 kann auch eine Mehrzahl von Halbleiterschichten oder eine Mehrzahl von Halbleiterchips beinhalten. Eine der vorstehend beschriebenen Ausführungsformen kann bei der Ausführung der Halbleiterspeicherbauelemente 1111 und 1112 angewendet werden.
  • Das Halbleiterspeichersystem 1100 gemäß der in 23 gezeigten Ausführungsform beinhaltet das Halbleiterspeichermodul 1110 und eine Speichersteuereinheit 1120. Die Speichersteuereinheit 1120 sendet und empfängt durch eine Mehrzahl von Systembussen mit dem Halbleiterspeichermodul 1110 verschiedene Typen von Signalen. Die Speichersteuereinheit 1120 empfängt Informationen Info von dem Halbleiterspeichermodul 1110 und steuert das Halbleiterspeichermodul 1110 unter Bezugnahme auf die Informationen Info.
  • 24 stellt einen exemplarischen Einzelchip-Mikrocomputer 1200 mit einem Halbleiterspeicherbauelement mit einer Stapelstruktur gemäß einer entsprechenden Ausführungsform dar. Bezugnehmend auf 24 beinhaltet der Einzelchip-Mikrocomputer 1200 eines Schaltkreismodul-Typs eine Zentralrechnereinheit (CPU) 1290, einen RAM 1280 mit einer Stapelstruktur, der als ein Arbeitsbereich der CPU 1290 verwendet wird, eine Bussteuereinheit 1270, einen Oszillator 1220, einen Frequenzteiler 1230, einen Flash-Speicher 1240, einen Leistungsschaltkreis 1250, einen Eingabe/Ausgabe(I/O)-Port 1260 und weitere periphere Schaltkreise 1210, die einen Zeitzähler und dergleichen beinhalten. Die Komponenten des Einzelchip-Mikrocomputers 1200 sind mit einem internen Bus verbunden.
  • Die CPU 1290 beinhaltet eine Befehlssteuereinheit (nicht gezeigt) und eine Ausführungseinheit (nicht gezeigt), dekodiert einen durch den Befehlssteuerteil abgerufenen Befehl und führt durch den Ausführungsteil eine Verarbeitungsoperation gemäß dem Dekodierergebnis durch. Der Flash-Speicher 1240 ist nicht darauf beschränkt, ein Betriebsprogamm oder Daten der CPU 1290 zu speichern, sondern speichert verschiedene Typen von Daten. Der Leistungsschaltkreis 1250 erzeugt eine hohe Spannung für Lösch- und Schreib-Operationen des Flash-Speichers 1240. Der Frequenzteiler 1230 teilt eine von dem Oszillator 1220 übertragene Quellenfrequenz in eine Mehrzahl von Frequenzen, um Referenztaktsignale und andere interne Taktsignale zu erzeugen. Der interne Bus beinhaltet einen Adressenbus, einen Datenbus und einen Steuerbus. Die Bussteuereinheit 1270 steuert mittels der vorgegebenen Zyklusanzahl in Reaktion auf eine von der CPU 1290 übertragene Zugriffsanforderung einen Buszugriff. In einer Ausführungsform steht die Zugriffszyklusanzahl in Beziehung zu einer Busbreite, die einem Wartezustand entspricht, und einer Zugriffsadresse.
  • Wenn der Einzelchip-Mikrocomputer 1200 auf einem System angebracht ist, steuert die CPU 1290 die Lösch- und Schreiboperationen des Flash-Speichers 1240. Beim Prüfen oder Herstellen eines Halbleiterbauelements können die Lösch- und Schreiboperationen des Flash-Speichers 1240 durch den I/O-Port 1260 als einer externen Aufzeichnungsvorrichtung direkt gesteuert werden.
  • Die 25(a), 25(b) und 25(c) stellen jeweils exemplarische Übertragungen von Signalen zwischen einer Speichersteuereinheit und einem Speicherbauelement in einem Halbleiterspeichersystem gemäß entsprechenden Ausführungsformen dar. Bezugnehmend auf 25(a) ist ein Busprotokoll zwischen der Speichersteuereinheit und dem Speicherbauelement gezeigt, und Steuersignale C/S, wie CS, CKE, /RAS, /CAS, /WE, sowie ein Adressensignal ADDR werden von der Speichersteuereinheit zu dem Speicherbauelement übertragen. Daten DQ werden bidirektional übertragen, und Temperaturinformationen TQ werden in einer Richtung von dem Speicherbauelement zu der Speichersteuereinheit übertragen. Das Speicherbauelement beinhaltet eine Mehrzahl von Halbleiterschichten. Außerdem werden die Temperaturinformationen TQ der Halbleiterschichten sequentiell zu der Speichersteuereinheit übertragen, oder die Temperaturinformation TQ von einer der Halbleiterschichten wird fest zu der Speichersteuereinheit übertragen.
  • Bezugnehmend auf 25(b) werden paketierte Steuersignale und Adressensignale, d.h. C/A-Pakete, von der Speichersteuereinheit zu dem Speicherbauelement übertragen. Daten DQ werden bidirektional übertragen, und Temperaturinformationen TQ werden in einer Richtung von dem Speicherbauelement zu der Speichersteuereinheit übertragen.
  • Bezugnehmend auf 25(c) werden paketierte Steuersignale und Adressensignale sowie Schreibsignale, d.h. C/A/WD-Pakete, von der Speichersteuereinheit zu dem Speicherbauelement übertragen. Eine Datenausgabe Q wird in einer Richtung von dem Speicherbauelement zu der Speichersteuereinheit übertragen, und Temperaturinformationen TQ werden in einer Richtung von dem Speicherbauelement zu der Speichersteuereinheit übertragen.
  • 26 stellt ein exemplarisches elektronisches System 1400 mit einem Halbleiterspeicherbauelement mit einer Stapelstruktur gemäß einer entsprechenden Ausführungsform dar. Bezugnehmend auf 26 beinhaltet das elektronische System 1400 ein Eingabebauelement 1430, ein Ausgabebauelement 1440, ein Speichersystem 1420 und einen Prozessor 1410. Das Speichersystem 1420 beinhaltet ein Speicherbauelement 1421 mit einer Stapelstruktur und eine Speichersteuereinheit (nicht gezeigt) zum Steuern des Speicherbauelements 1421. Die Speichersteuereinheit kann als ein Halbleiterchip ausgeführt und somit auf dem Speicherbauelement 1421 gestapelt sein. In diesem Fall kann eine Kommunikation zwischen dem Speicherbauelement 1421 und der Speichersteuereinheit über einen TSV durchgeführt werden. Das Prozessorbauelement 1410 bildet mit dem Eingabebauelement 1430, dem Ausgabebauelement 1440 und dem Speichersystem 1420 eine Schnittstelle und steuert somit einen Gesamtbetrieb des elektronischen Systems 1400.

Claims (5)

  1. Halbleiterbauelement mit mehreren gestapelten Halbleiterchips für eine Halbleiterpackung, wobei das Halbleiterbauelement beinhaltet: - einen ersten Halbleiterchip (LA1) mit einem ersten Temperatursensorschaltkreis (211A, 211B, 211C) zum Abgeben einer ersten Temperaturinformation (TQ, TQ1), die zu dem ersten Halbleiterchip (LA1) in Beziehung steht, und mit mindestens einem ersten Durchsubstratkontakt (112A), - einen zweiten Halbleiterchip (LA2) mit einem zweiten Temperatursensorschaltkreis (221A, 221B, 221C) zum Abgeben einer zweiten Temperaturinformation (TQ2), die zu dem zweiten Halbleiterchip (LA2) in Beziehung steht, und mit mindestens einem zweiten Durchsubstratkontakt, - einen ersten Bondhügel (212, 212C) und einen zweiten Bondhügel (111A) auf einer dem zweiten Halbleiterchip (LA2) abgewandten Oberfläche des ersten Halbleiterchips (LA1), - einen dritten (222) und einen vierten Bondhügel zwischen einander zugewandten Oberflächen des ersten und des zweiten Halbleiterchips (LA1, LA2), - wobei der erste Temperatursensorschaltkreis (211A, 211B, 211C) nur mit dem ersten Bondhügel (212, 212C) elektrisch verbunden und von den Durchsubstratkontakten elektrisch isoliert ist, um die von ihm erzeugte erste Temperaturinformation (TQ, TQ1) nur über den ersten Bondhügel (212, 212C) vom ersten Halbleiterchip (LA1) nach außen zu leiten, der zweite Bondhügel (111A) mit dem mindestens einen ersten Durchsubstratkontakt (112A) zur Übertragung eines Signals von einem vom ersten verschiedenen Halbleiterchip elektrisch verbunden ist, der dritte Bondhügel (222) von den Durchsubstratkontakten elektrisch isoliert ist und der vierte Bondhügel mit dem mindestens einen ersten Durchsubstratkontakt (112A) und dem mindestens einen zweiten Durchsubstratkontakt elektrisch verbunden ist und - wobei der zweite Temperatursensorschaltkreis (221A, 221C) entweder nur mit dem dritten Bondhügel (222) elektrisch verbunden ist und die von ihm erzeugte zweite Temperaturinformation (TQ2) nicht zwischen den Halbleiterchips übertragen wird oder nur mit dem mindestens einen zweiten Durchsubstratkontakt elektrisch verbunden ist, so dass die erste und die zweite Temperaturinformation (TQ1, TQ2) auf verschiedenen Ausgangspfaden zu einer externen Steuereinheit übertragen werden.
  2. Halbleiterbauelement nach Anspruch 1, wobei die erste Temperaturinformation auf einer Temperatur des ersten Halbleiterchips basiert.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, wobei der zweite Halbleiterchip identisch mit dem ersten Halbleiterchip ist oder auf den zweiten Halbleiterchip ein dritter und ein vierter Halbleiterchip gestapelt sind, wobei jeder des dritten und des vierten Halbleiterchips einen jeweiligen Temperatursensorschaltkreis aufweist.
  4. Halbleiterpackung mit: - einem Packungssubstrat und - einem Halbleiterbauelement nach einem der Ansprüche 1 bis 3, das auf das Packungssubstrat gestapelt ist.
  5. Halbleiterpackung nach Anspruch 4, wobei der erste Bondhügel und der zweite Bondhügel den ersten Halbleiterchip mit dem Packungssubstrat elektrisch verbinden.
DE102011088610.9A 2010-12-28 2011-12-14 Halbleiterbauelement und -packung sowie Verfahren zur Übertragung von Temperaturinformation Active DE102011088610B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020100137228A KR101817156B1 (ko) 2010-12-28 2010-12-28 관통 전극을 갖는 적층 구조의 반도체 장치, 반도체 메모리 장치, 반도체 메모리 시스템 및 그 동작방법
KR10-2010-0137228 2010-12-28
US13/177,103 2011-07-06
US13/177,103 US8801279B2 (en) 2010-12-28 2011-07-06 Semiconductor device with stacked structure having through electrode, semiconductor memory device, semiconductor memory system, and operating method thereof

Publications (2)

Publication Number Publication Date
DE102011088610A1 DE102011088610A1 (de) 2012-06-28
DE102011088610B4 true DE102011088610B4 (de) 2022-07-21

Family

ID=46316757

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011088610.9A Active DE102011088610B4 (de) 2010-12-28 2011-12-14 Halbleiterbauelement und -packung sowie Verfahren zur Übertragung von Temperaturinformation

Country Status (6)

Country Link
US (1) US8801279B2 (de)
JP (1) JP5913968B2 (de)
KR (1) KR101817156B1 (de)
CN (1) CN102543941A (de)
DE (1) DE102011088610B4 (de)
TW (1) TW201227878A (de)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101690487B1 (ko) * 2010-11-08 2016-12-28 삼성전자주식회사 반도체 장치 및 제조 방법
US9658678B2 (en) 2011-03-31 2017-05-23 Intel Corporation Induced thermal gradients
US9490003B2 (en) * 2011-03-31 2016-11-08 Intel Corporation Induced thermal gradients
JP6006920B2 (ja) * 2011-07-04 2016-10-12 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体モジュール及びモジュール基板
JP2013101728A (ja) * 2011-11-07 2013-05-23 Elpida Memory Inc 半導体装置
DE112011105998T5 (de) 2011-12-23 2014-09-18 Intel Corporation Speicheroperationen unter Verwendung von Systemtemperatursensordaten
US9343449B2 (en) * 2012-07-06 2016-05-17 Nvidia Corporation Alternative 3D stacking scheme for DRAMs atop GPUs
KR101960496B1 (ko) * 2012-08-29 2019-03-20 에스케이하이닉스 주식회사 반도체 장치
JP6058336B2 (ja) * 2012-09-28 2017-01-11 ルネサスエレクトロニクス株式会社 半導体装置
JP6101047B2 (ja) * 2012-11-07 2017-03-22 キヤノン株式会社 情報処理装置及びその制御方法、並びにプログラム
US9472284B2 (en) 2012-11-19 2016-10-18 Silicon Storage Technology, Inc. Three-dimensional flash memory system
KR20140082338A (ko) * 2012-12-24 2014-07-02 에스케이하이닉스 주식회사 반도체 집적회로
KR102063817B1 (ko) * 2013-03-04 2020-01-08 삼성전자주식회사 반도체 패키지를 포함하는 반도체 장치의 표면 온도 제어 방법
US9285278B2 (en) 2013-05-09 2016-03-15 Apple Inc. System and methods for thermal control using sensors on die
TWI482263B (zh) * 2013-05-20 2015-04-21 Morevalued Technology Co Let 發散式感測裝置及其製造方法
KR102140783B1 (ko) * 2013-06-17 2020-08-04 삼성전자주식회사 반도체 메모리 장치 및 반도체 패키지
TWI527057B (zh) * 2013-07-23 2016-03-21 甯樹樑 晶圓級堆疊晶片組合結構及其使用之晶片層
US9507369B2 (en) * 2013-09-27 2016-11-29 Cavium, Inc. Dynamically adjusting supply voltage based on monitored chip temperature
KR20150037166A (ko) * 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 반도체 장치 및 이의 칩 아이디 부여 방법
KR102111742B1 (ko) 2014-01-14 2020-05-15 삼성전자주식회사 적층 반도체 패키지
KR101606745B1 (ko) * 2014-02-14 2016-03-28 주식회사 유니로보틱스 Ａｒｄ 시스템 모듈
KR102317263B1 (ko) * 2014-03-11 2021-10-25 삼성전자주식회사 반도체 패키지 및 이를 포함하는 데이터 저장 장치
KR101503737B1 (ko) * 2014-07-15 2015-03-20 연세대학교 산학협력단 반도체 장치
KR20160012551A (ko) * 2014-07-24 2016-02-03 에스케이하이닉스 주식회사 복수 채널을 구비하는 반도체 장치 및 시스템
KR20160022723A (ko) * 2014-08-20 2016-03-02 에스케이하이닉스 주식회사 집적회로
JP6425462B2 (ja) * 2014-08-27 2018-11-21 ルネサスエレクトロニクス株式会社 半導体装置
TWI709221B (zh) * 2015-01-13 2020-11-01 日商迪睿合股份有限公司 多層基板及其製造方法、及各向異性導電膜
KR102373543B1 (ko) * 2015-04-08 2022-03-11 삼성전자주식회사 멀티칩 패키지에서 온도 편차를 이용하여 동작 제어하는 방법 및 장치
KR20160146404A (ko) * 2015-06-12 2016-12-21 에스케이하이닉스 주식회사 입출력라인 테스트 장치 및 방법
US11378468B2 (en) * 2016-08-12 2022-07-05 Brightsentinel Limited Sensor module and process for producing same
US10247617B2 (en) * 2016-08-24 2019-04-02 Qualcomm Incorporated Middle-of-line (MOL) metal resistor temperature sensors for localized temperature sensing of active semiconductor areas in integrated circuits (ICs)
JP6761179B2 (ja) 2016-12-14 2020-09-23 富士通株式会社 半導体装置及び半導体装置の制御方法
JP6800788B2 (ja) * 2017-03-15 2020-12-16 キオクシア株式会社 半導体記憶装置
US10468313B2 (en) * 2017-09-26 2019-11-05 Micron Technology, Inc. Apparatuses and methods for TSV resistance and short measurement in a stacked device
KR102477268B1 (ko) * 2018-01-26 2022-12-13 삼성전자주식회사 메모리 모듈의 정보를 실시간으로 모니터링하는 방법 및 시스템
KR102471416B1 (ko) * 2018-05-23 2022-11-29 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 메모리 모듈
KR102605616B1 (ko) * 2018-10-05 2023-11-24 에스케이하이닉스 주식회사 Tsv들을 갖는 메모리 스택을 포함하는 반도체 모듈
KR20200078746A (ko) * 2018-12-21 2020-07-02 삼성전자주식회사 융합 메모리 소자 및 그 제조 방법
CN110349946B (zh) * 2019-07-30 2024-05-24 北京北方高业科技有限公司 一种温度图像传感器及其制备方法
US10878881B1 (en) * 2019-11-26 2020-12-29 Nanya Technology Corporation Memory apparatus and refresh method thereof
JP7326192B2 (ja) * 2020-03-17 2023-08-15 キオクシア株式会社 配線基板及び半導体装置
CN111446232B (zh) * 2020-04-10 2022-03-01 中国科学院微电子研究所 一种芯片封装件
CN113945293B (zh) * 2020-06-30 2023-04-18 长鑫存储技术有限公司 半导体装置
CN113870916B (zh) * 2020-06-30 2024-03-26 长鑫存储技术有限公司 半导体装置
KR20220130826A (ko) 2020-07-17 2022-09-27 창신 메모리 테크놀로지즈 아이엔씨 반도체 장치
EP3965105B1 (de) * 2020-07-17 2024-02-07 Changxin Memory Technologies, Inc. Kalibrierung eines temperaturerkennungsmoduls in einem halbleiterspeicher mit einer vielzahl von speicherchips
EP3968324B1 (de) 2020-07-17 2023-07-05 Changxin Memory Technologies, Inc. Halbleiterbauelement
KR20220015599A (ko) 2020-07-31 2022-02-08 삼성전자주식회사 반도체 소자 및 반도체 소자의 설계 방법
JP2022138014A (ja) 2021-03-09 2022-09-22 キオクシア株式会社 半導体装置の製造方法、半導体製造システム、及び半導体装置
US20220300049A1 (en) * 2021-03-16 2022-09-22 Intel Corporation Thermal management in horizontally or vertically stacked dies

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260206A (ja) 2004-04-28 2004-09-16 Toshiba Corp マルチチップ半導体装置及びメモリカード
US20070145578A1 (en) 2005-12-23 2007-06-28 Samsung Electronics Co., Ltd. Multi-chip package sharing temperature-compensated self-refresh signal and method thereof
US20090168840A1 (en) 2008-01-02 2009-07-02 Hynix Semiconductor Inc. Thermal data output circuit and multi chip package using the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04280695A (ja) * 1991-03-08 1992-10-06 Hitachi Ltd 高集積半導体装置及びそれを用いた半導体モジュール
JPH08148825A (ja) 1994-11-16 1996-06-07 Hitachi Chem Co Ltd 配線板の製造方法
KR100400826B1 (ko) 1999-08-24 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP2001077301A (ja) 1999-08-24 2001-03-23 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
JP4323299B2 (ja) * 2003-12-03 2009-09-02 三菱電機株式会社 半導体装置
KR100661297B1 (ko) 2005-09-14 2006-12-26 삼성전기주식회사 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
JP2007165589A (ja) * 2005-12-14 2007-06-28 Sony Corp プログラムロジックデバイスおよび半導体パッケージ
US8022554B2 (en) * 2006-06-15 2011-09-20 Sitime Corporation Stacked die package for MEMS resonator system
US20070290333A1 (en) * 2006-06-16 2007-12-20 Intel Corporation Chip stack with a higher power chip on the outside of the stack
US7638874B2 (en) * 2006-06-23 2009-12-29 Intel Corporation Microelectronic package including temperature sensor connected to the package substrate and method of forming same
EP2191473A2 (de) * 2007-09-05 2010-06-02 Rambus Inc. Verfahren und vorrichtung zur reperatur von defekten in nichtflüchtigen halbleiterspeicheranordnungen
US7816945B2 (en) * 2009-01-22 2010-10-19 International Business Machines Corporation 3D chip-stack with fuse-type through silicon via
US8604593B2 (en) * 2009-10-19 2013-12-10 Mosaid Technologies Incorporated Reconfiguring through silicon vias in stacked multi-die packages

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260206A (ja) 2004-04-28 2004-09-16 Toshiba Corp マルチチップ半導体装置及びメモリカード
US20070145578A1 (en) 2005-12-23 2007-06-28 Samsung Electronics Co., Ltd. Multi-chip package sharing temperature-compensated self-refresh signal and method thereof
US20090168840A1 (en) 2008-01-02 2009-07-02 Hynix Semiconductor Inc. Thermal data output circuit and multi chip package using the same

Also Published As

Publication number Publication date
CN102543941A (zh) 2012-07-04
KR20120075181A (ko) 2012-07-06
TW201227878A (en) 2012-07-01
DE102011088610A1 (de) 2012-06-28
US8801279B2 (en) 2014-08-12
JP2012142576A (ja) 2012-07-26
US20120163413A1 (en) 2012-06-28
KR101817156B1 (ko) 2018-01-10
JP5913968B2 (ja) 2016-05-11

Similar Documents

Publication Publication Date Title
DE102011088610B4 (de) Halbleiterbauelement und -packung sowie Verfahren zur Übertragung von Temperaturinformation
US8498831B2 (en) Semiconductor device, semiconductor device testing method, and data processing system
US8803545B2 (en) Semiconductor device semiconductor device testing method, and data processing system
US5764655A (en) Built in self test with memory
US8599596B2 (en) Semiconductor device
DE19610302A1 (de) Halbleiterverkappung
EP2533277A2 (de) Halbleiterbauelement
US8325539B2 (en) Semiconductor memory device having physically shared data path and test device for the same
US8717839B2 (en) Semiconductor device having plural penetration electrodes penetrating through semiconductor substrate and testing method thereof
JP2005209239A (ja) 半導体集積回路装置
DE10321913A1 (de) System-in-package-Halbleitervorrichtung
US20140185350A1 (en) Semiconductor device including plural chips stacked to each other
US20110125982A1 (en) Memory device, memory system having the same, and method of controlling the memory device
DE102013101441A1 (de) Verfahren und Vorrichtung zum Reparieren einer Speicherzelle und Speichersystem mit der Vorrichtung
US10460792B2 (en) Synchronous dynamic random access memory (SDRAM) and memory controller device mounted in single system in package (SIP)
DE102020111249A1 (de) Speichertest und reparatur von speicherzellen während der einschaltsequenz einer speichervorrichtung
DE102007050611A1 (de) Verfahren zum Testen einer integrierten Schaltung, Verfahren zum Herstellen einer integrierten Schaltung sowie integrierte Schaltung
TW201925771A (zh) 測試系統、測試介面板、半導體裝置及其製造方法
US9685422B2 (en) Semiconductor package device
US11047908B2 (en) Device and methods for reducing peak noise and peak power consumption in semiconductor devices under test
DE10321476A1 (de) Die Verwendung von DQ-Anschlußstiften auf einem RAM-Speicherchip für ein Temperaturerfassungsprotokoll
DE112013004993T5 (de) Halbleitervorrichtung
DE102020207992B4 (de) Leseverstärker, der gleiche elemente zur evaluierung einer referenzvorrichtungerneut verwendet, und speichervorrichtung
DE102008016904A1 (de) Konfigurierbarer Speicherdatenpfad
DE10326088B4 (de) Autoeinstellung einer Selbstauffrischfrequenz

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: PATENTANWAELTE RUFF, WILHELM, BEIER, DAUSTER &, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final