JP2002208673A - 半導体装置およびパワーモジュール - Google Patents

半導体装置およびパワーモジュール

Info

Publication number
JP2002208673A
JP2002208673A JP2001002437A JP2001002437A JP2002208673A JP 2002208673 A JP2002208673 A JP 2002208673A JP 2001002437 A JP2001002437 A JP 2001002437A JP 2001002437 A JP2001002437 A JP 2001002437A JP 2002208673 A JP2002208673 A JP 2002208673A
Authority
JP
Japan
Prior art keywords
connection terminal
semiconductor device
chip
flat connection
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001002437A
Other languages
English (en)
Inventor
Noritaka Itani
典孝 為谷
Tatsuo Ota
達雄 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001002437A priority Critical patent/JP2002208673A/ja
Publication of JP2002208673A publication Critical patent/JP2002208673A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01039Yttrium [Y]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Inverter Devices (AREA)

Abstract

(57)【要約】 【課題】 面積の増大が抑制でき、かつ、製造に要する
時間およびコストの増大を抑制することが可能で、チッ
プ状態で素子の定格に見合った検査を行うことができる
パワーモジュールを提供する。 【解決手段】 還流ダイオード2aが形成されたチップ
をスイッチング素子1aが形成されたチップ上に積層
し、両チップの主面と両チップ間とに平板状の接続端子
Te1,Tc1,Tc2を固着して半導体装置を構成す
る。そして、この半導体装置を複数用いてパワーモジュ
ールを構成する。これにより、面積の増大が抑制でき
る。また、平板状接続端子を採用するので、両チップへ
の接続にボンディングワイヤを用いる必要がなく、ボン
ディングワイヤの有していた、製造に要する時間および
コストのデメリットが解消される。さらに、平板状接続
端子Te1,Tc2に大電流を流して素子の定格に見合
った検査が行える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、インバータ回路
などを含むパワーモジュールに関する。
【0002】
【従来の技術】例として三相インバータ回路において用
いられるパワーモジュールの従来例を、図9〜図11に
示す。なお、図9はパワーモジュールの実装例を示した
上面図であり、図10は図9中の切断線X−Xにおける
断面図を、図11は図9のパワーモジュールの回路図を
それぞれ示している。
【0003】このパワーモジュールは、図11に示すよ
うに、スイッチング素子1a〜1fのそれぞれと還流ダ
イオード(Free Wheeling Diode)2a〜2fのそれぞ
れとが逆並列接続された半導体装置を複数用いて構成さ
れる。なお、スイッチング素子1a〜1fには、IGB
T(Insulated Gate Bipolar Transistor)やパワー用
バイポーラトランジスタ、パワー用MOSFET(Meta
l Oxide Semiconductor Field Effect Transistor)等
が採用される。図11では例としてNチャネル形IGB
Tを採用している。
【0004】図11の回路構成を具体的に説明すると、
スイッチング素子1a〜1fの各電流入力電極(Nチャ
ネル形IGBTの場合はコレクタ)が還流ダイオード2
a〜2fの各カソードにそれぞれ接続され、スイッチン
グ素子1a〜1fの各電流出力電極(Nチャネル形IG
BTの場合はエミッタ)が還流ダイオード2a〜2fの
各アノードにそれぞれ接続される。そして、ノードU,
V,Wにおいてそれぞれ、スイッチング素子1a,1
c,1eの各電流出力電極が、スイッチング素子1b,
1d,1fの各電流入力電極にそれぞれ接続される。ま
た、スイッチング素子1a,1c,1eの各電流入力電
極がノードAにおいて接続され、スイッチング素子1
b,1d,1fの各電流出力電極がノードBにおいて接
続される。
【0005】なお、図11では、各スイッチング素子1
a〜1fの各電流出力電極に、エミッタ−コレクタ間電
流の強度を検出するためのセンス電極Sa〜Sfが設け
られた場合を示している。
【0006】また、ノードU,V,Wには、Y字型やΔ
字型等に構成された、3つの接続端を含む三相負荷(図
示せず)が接続され、ノードA,B間には直流電圧が与
えられる。
【0007】スイッチング素子1a〜1fの各制御電極
Ga〜Gf(IGBTの場合はゲート)には、PWM
(Pulse Width Modulation)信号等の制御信号が制御回
路(図示せず)より与えられる。この制御信号が所定の
タイミングで与えられることにより、各スイッチング素
子1a〜1fがオン・オフして任意の周波数の交流電圧
が発生し、その交流電圧がノードU,V,Wに接続され
た三相負荷の端子に印加される。
【0008】
【発明が解決しようとする課題】さて、図9および図1
0に示すように、従来のパワーモジュールでは、スイッ
チング素子1a〜1fおよび還流ダイオード2a〜2f
の各チップがそれぞれ並置されて、基板4の表面に設け
られた回路パターン導体層3a,3b,3c1,3c
2,3c3上にはんだ等の接合用鑞材6によって固着さ
れている。そして、スイッチング素子1a〜1fのそれ
ぞれと還流ダイオード2a〜2fとの逆並列接続は、ス
イッチング素子1a〜1fの電流入力電極側および還流
ダイオード2a〜2fのカソード側については各回路パ
ターン導体層3a,3b,3c1,3c2,3c3によ
り行われ、電流出力電極側およびアノード側については
ボンディングワイヤ5g,5i,5k,5l,5n,5
pにより行われる。
【0009】また、各制御電極Ga〜Gfおよび各回路
パターン導体層3a,3c1,3c2,3c3と外部の
接続も、ボンディングワイヤ5a〜5f,5h,5j,
5m,5o,5qにより行われる。
【0010】なお、煩雑な表示を避けるため、図9にお
いてはセンス電極Sa〜Sfを図示していない。
【0011】上記のような構成でスイッチング素子と還
流ダイオードとを実装する場合、両者を並置しているこ
とから、パワーモジュールの面積が大きくなるという問
題があった。特に、スイッチング素子および還流ダイオ
ード以外の他のディスクリート素子や制御回路などをも
パワーモジュールの基板上に配置する場合、パワーモジ
ュールの面積がさらに大きくなるため、スイッチング素
子と還流ダイオードとが占める面積はできるだけ小さい
方が望ましい。
【0012】また、上記の構成の場合、各電極間の接続
にはボンディングワイヤを用いているが、このボンディ
ングワイヤには例えばアルミニウム製の細線が採用され
る。しかし、例えば300μm径のアルミニウム製ワイ
ヤの場合、9A以上の電流を流すと溶断してしまうた
め、図9のようにボンディングワイヤを複数本並列に設
ける必要があった。パワーモジュールの電流容量が大き
くなるほど、必要なボンディングワイヤの並列本数も増
加し、製造に要する時間およびコストが増大していた。
【0013】さらに、ボンディングワイヤを用いる場
合、ボンディング箇所の固着の出来具合が悪いとパワー
モジュールの動作信頼性に影響が出てくるので、ボンデ
ィングワイヤ以外の接続方法が求められていた。
【0014】また、上記構成のパワーモジュールでは、
樹脂封入したり密封容器内に配置してパワーモジュール
に外部接続端子を設ける前にチップ状態で検査を行う場
合、先端が針状のプローブピンを各チップの電極に当
て、そこに電流を流して行っていた。しかしプローブピ
ンでは大電流を流すことはできず、素子の定格に見合っ
た検査は、樹脂封入工程等の外部接続端子を設ける工程
を経た後にしか行うことはできなかった。
【0015】そこで、この発明の課題は、面積の増大が
抑制でき、かつ、製造に要する時間およびコストの増大
を抑制することが可能で、チップ状態で素子の定格に見
合った検査を行うことができるパワーモジュールを提供
することにある。
【0016】
【課題を解決するための手段】請求項1に記載の発明
は、制御電極、電流入力電極および電流出力電極を有す
るスイッチング素子が形成され、互いに対向する第1お
よび第2の主面を含む第1のチップと、アノード電極お
よびカソード電極を有するダイオードが形成され、互い
に対向する第1および第2の主面を含み、前記第1のチ
ップ上に積層された第2のチップと、前記第1のチップ
の前記第1の主面に固着された第1の平板状接続端子
と、前記第1および第2のチップ間に挟まれ、前記第1
のチップの前記第2の主面と前記第2のチップの前記第
1の主面とに固着された第2の平板状接続端子と、前記
第1の平板状接続端子に電気的に接続され、前記第2の
チップの前記第2の主面に固着された第3の平板状接続
端子とを備える半導体装置である。
【0017】請求項2に記載の発明は、請求項1に記載
の半導体装置であって、前記第2の平板状接続端子、並
びに、前記第1または第3の平板状接続端子は、同一方
向に外方へ延在し、その一方は他方よりも長く延在し、
前記一方および他方の延在部分が、少なくとも前記他方
の延在する長さまでは段違い構造を呈する半導体装置で
ある。
【0018】請求項3に記載の発明は、請求項1に記載
の半導体装置であって、樹脂封入パッケージと、前記樹
脂封入パッケージから外方に露出したヒートシンクとを
さらに備える半導体装置である。
【0019】請求項4に記載の発明は、回路パターン導
体層が形成された基板と、前記基板上に配置された、複
数の請求項1ないし請求項3のいずれかに記載の半導体
装置とを備え、前記複数の半導体装置のうち2つが一組
を構成し、前記一組中において、一方の有する前記スイ
ッチング素子の前記電流出力電極と、他方の有する前記
スイッチング素子の前記電流入力電極とが、前記回路パ
ターン導体層および前記第1ないし第3のいずれかの平
板状接続端子を介して接続されたパワーモジュールであ
る。
【0020】請求項5に記載の発明は、請求項4に記載
のパワーモジュールであって、前記一組は複数組存在
し、前記複数組中の前記一方の有する前記スイッチング
素子の前記電流入力電極が互いに、前記回路パターン導
体層および前記第1ないし第3のいずれかの平板状接続
端子を介して接続され、前記複数組中の前記他方の有す
る前記スイッチング素子の前記電流出力電極が互いに、
前記回路パターン導体層および前記第1ないし第3のい
ずれかの平板状接続端子を介して接続されたパワーモジ
ュールである。
【0021】
【発明の実施の形態】<実施の形態1>本実施の形態
は、一つのダイオードが形成されたチップを一つのスイ
ッチング素子が形成されたチップ上に積層し、両チップ
の主面と両チップ間とに平板状の接続端子を固着するこ
とにより、面積の増大が抑制でき、かつ、製造に要する
時間およびコストの増大を抑制することが可能で、チッ
プ状態で検査を行うことができる、パワーモジュールに
適用可能な半導体装置である。
【0022】図1および図2に本実施の形態に係る半導
体装置M1を示す。図1は半導体装置M1の上面図であ
り、図2は図1中の方向Aから見た半導体装置M1の側
面図である。なお、図1および図2においては樹脂封入
パッケージRを破線で示し、半導体装置M1のパッケー
ジ内部の構造が示されている。
【0023】この半導体装置M1は、図11の回路図に
示したスイッチング素子1a〜1fと還流ダイオード2
a〜2fとの逆並列接続の一組をパッケージ化したもの
である。ここでは例として、スイッチング素子1aと還
流ダイオード2aとの組を取り上げる。
【0024】さて、図2に示すようにこの半導体装置M
1においては、還流ダイオード2aが形成されたチップ
が、スイッチング素子1aが形成されたチップ上に積層
されている。そして、還流ダイオード2aのチップのア
ノード側の主面と、スイッチング素子1aのチップの電
流出力電極側の主面とが、導電性で平板状の接続端子T
e1を介して導電性接着シート62,63により固着さ
れている。
【0025】また、還流ダイオード2aのチップのカソ
ード側の主面、およびスイッチング素子1aのチップの
電流入力電極側の主面にもそれぞれ、導電性で平板状の
接続端子Tc1,Tc2が導電性接着シート64,61
によりそれぞれ固着されている。
【0026】ここで、導電性接着シート61〜64はい
ずれも、エポキシ系樹脂に金属粉末を混ぜ合わせて生成
された導電性樹脂をシート状に形成したものであり、各
平板状接続端子Te1,Tc1,Tc2を、還流ダイオ
ード2aのチップおよびスイッチング素子1aのチップ
に固着するために用いられる接着材料である。
【0027】さて、平板状接続端子Tc2は、スイッチ
ング素子1aのチップと略同じ面積を有する部分と、そ
こから外方へ延在し、外部への接続端子として機能する
延在部分とからなる。また、平板状接続端子Tc1は、
還流ダイオード2aのチップと略同じ面積を有する部分
と、平板状接続端子Tc2の延在部分への接続部分とか
らなる。この接続部分は段状に下向きに屈曲しており、
樹脂封入パッケージR内の延在部分の表面の一部である
接合部J1にて平板状接続端子Tc2に接続されてい
る。
【0028】また、平板状接続端子Te1は、還流ダイ
オード2aのチップと略同じ面積を有する部分と、そこ
から外方へ延在し、外部への接続端子として機能する延
在部分とからなる。この延在部分も段状に下向きに屈曲
しており、半導体装置M1の底面と同じ高さに揃えられ
ている。なお、平板状接続端子Te1と平板状接続端子
Tc2とは同一方向に外方へ延在し、それらの延在部分
はともに段違い構造を呈している。
【0029】また、スイッチング素子1aのチップの電
流出力電極側の主面には、制御電極Gaの領域が設けら
ており、この領域と平板状接続端子Tgとがボンディン
グワイヤ5aで接続されることによって外部からの制御
信号が制御電極Gaに伝達される。
【0030】また、上記主面には制御電極Gaに加え、
センス電極Saおよび平板状接続端子Te1への出力と
は別個のマルチ出力用の電流出力電極Eaの領域も設け
られており、これら各領域と平板状接続端子Ts,Te
2とがボンディングワイヤ5aでそれぞれ接続されてい
る。
【0031】これら平板状接続端子Tg,Ts,Te
1,Te2,Tc1,Tc2は、例えば銅板を適当な形
状に切り出して形成できる。なおここでは、平板状接続
端子Tc1,Tc2を別個の部材としているが、平板状
接続端子Tc1,Tc2を一体化した形状のものを銅板
等から切り出して平板状接続端子Tc1,Tc2の代わ
りに用いてもよい。
【0032】またここでは、平板状接続端子Tg,T
s,Te2を、ボンディングワイヤ5aにより制御電極
Ga,センス電極Saおよびマルチ出力用電流出力電極
Eaに接続する構成例を示したが、ボンディングワイヤ
5aを用いずに、平板状接続端子Tg,Tsをスイッチ
ング素子1aの電流出力電極に短絡しないような形状に
加工して、また、平板状接続端子Te2については、マ
ルチ出力用電流出力電極Eaが電流出力電極に短絡して
いることから任意の形状に加工して、導電性接着シート
61〜64と同様の接着材料を用いて直接、制御電極G
a,センス電極Saおよびマルチ出力用電流出力電極E
aのそれぞれに固着させてもよい。
【0033】上記のような構成が樹脂封入パッケージR
によりパッケージ化されて、半導体装置M1からは平板
状接続端子Te1,Te2,Ts,Tg,Tc2のみが
外部に延在する。
【0034】このように、還流ダイオード2aが形成さ
れたチップがスイッチング素子1aが形成されたチップ
上に積層されているので、スイッチング素子1aとダイ
オード2aとを並置して実装する場合に比べ、半導体装
置の面積の増大が抑制できる。
【0035】また、両チップに平板状接続端子Te1,
Tc1,Tc2が固着されているので、両チップの各電
極への接続にボンディングワイヤを用いる必要がない。
しかも、ボンディングワイヤに比べて広い面積で各電極
への接続が行えるので、電流容量が大きくとれ、かつ、
接続を確実なものとすることができる。よって、ボンデ
ィングワイヤの有していたデメリット(ボンディングワ
イヤの必要本数の増加による製造時間およびコストの増
大、およびボンディング箇所の接合不良による動作信頼
性の問題)が解消される。しかも、広い面積で各電極に
接続していることから、動作中の放熱効果も高い。
【0036】さらに、平板状接続端子Te1,Tc2
を、そのまま外部接続端子として用いることができるこ
とから、プローブピンを用いた検査に限定されずに、樹
脂封入工程を行う前にチップ状態で素子の定格に見合っ
た大電流を平板状接続端子Te1,Tc2間に流す検査
を行うことができる。よって、樹脂封入工程を行う前に
不良品の排除を行うことが可能となる。
【0037】なお、本実施の形態においては、スイッチ
ング素子1aのチップの電流出力電極側の主面に制御電
極Ga,センス電極Saおよびマルチ出力用電流出力電
極Eaの領域が設けられ、電流出力電極側と還流ダイオ
ード2aのチップのアノード側とが平板状接続端子Te
1を介して接続される構成を示したが、両チップを裏返
して、制御電極Ga,センス電極Saおよびマルチ出力
用電流出力電極Eaの領域をスイッチング素子1aのチ
ップの電流入力電極側の主面に設け、電流入力電極側と
還流ダイオード2aのチップのカソード側とを平板状接
続端子Te1を介して接続する構成にしてもよい。その
場合は、還流ダイオード2aのチップのアノード側に平
板状接続端子Tc1が接続され、スイッチング素子1a
のチップの電流出力電極側に平板状接続端子Tc2が接
続される。
【0038】なお、本実施の形態に係る半導体装置と類
似した構成を採る技術が、特開2000−164800
号公報に記載されている。この公報の図1によれば、ス
イッチング素子のチップとダイオードのチップとを積層
するというアイデアは開示されているものの、両チップ
間および両チップの主面を平板状接続端子で接続するこ
とが開示されておらず、本願発明とは異なる。また、こ
の公報の図1では、最表面側のチップの主面にボンディ
ングワイヤが接続されているが、このようにボンディン
グワイヤを用いると、上述したような接合不良等の問題
が残り、また、半導体装置自体の小型化も阻害される。
本願発明の場合は平板状接続端子を用いることから、こ
のような問題は生じない。
【0039】<実施の形態2>本実施の形態は、実施の
形態1にかかる半導体装置の変形例である。すなわち、
本実施の形態においては、外部に延在した平板状接続端
子Te1,Tc2のうちTe1の方をTc2よりも長く
延在させて、少なくともTc2の延在する長さまでは、
Te1の延在部分とTc2の延在部分とが段違い構造を
呈するようにした半導体装置である。
【0040】図3および図4に本実施の形態に係る半導
体装置M2を示す。図3は半導体装置M2の上面図であ
り、図4は図3中の方向Aから見た半導体装置M2の側
面図である。なお、図3および図4においても樹脂封入
パッケージRを破線で示し、半導体装置M2のパッケー
ジ内部の構造が示されている。
【0041】図3および図4から分かるとおり、実施の
形態1にかかる半導体装置M1との違いは、平板状接続
端子Te1の延在部分の長さが平板状接続端子Tc2の
延在部分の長さよりも大きく設定されている点、およ
び、少なくとも平板状接続端子Tc2の延在する長さま
では平板状接続端子Te1の延在部分とTc2の延在部
分とが段違い構造を呈している点、の2点である。
【0042】その他の構成は実施の形態1にかかる半導
体装置M1と同様のため、説明を省略する。
【0043】このように、平板状接続端子Te1の延在
部分の長さが平板状接続端子Tc2の延在部分の長さよ
りも大きく設定され、少なくとも平板状接続端子Tc2
の延在する長さまでは平板状接続端子Te1の延在部分
と平板状接続端子Tc2の延在部分とが段違い構造を呈
しておれば、本実施の形態にかかる半導体装置M2が複
数個並列に基板上に配置され、平板状接続端子Te1,
Tc2の延在部分が並列の向きと直角に延在するように
配置され、半導体装置M2の並列の向きと同方向に伸び
て平板状接続端子Tc2に共通接続される回路パターン
が基板上に形成されている場合に、平板状接続端子Te
1の延在部分がその回路パターンと短絡することがな
い。なお、このことの具体例については、実施の形態4
において述べる。
【0044】なおここでは、平板状接続端子Tc2の延
在部分は半導体装置M2の底面と同じ高さとなっている
が、例えば、樹脂封入パッケージR内で平板状接続端子
Tc2の延在部分を段状に上向きに屈曲させ、外方に延
在する部分を半導体装置M2の底面よりも高い位置に設
けてもよい。その場合も、平板状接続端子Tc2の延在
部分と平板状接続端子Te1の延在部分とが段違い構造
を呈するようにしておけばよい。
【0045】<実施の形態3>本実施の形態も、実施の
形態1にかかる半導体装置の変形例である。すなわち、
本実施の形態においては、平板状接続端子Tc2の代わ
りに平板状接続端子Tc1を樹脂封入パッケージRから
外部に延在させ、一方、平板状接続端子Te1について
は、延在部分の屈曲を樹脂封入パッケージR内に収める
ようにして、延在部分の高さを半導体装置M1の底面と
同じに揃える。そして、外部に延在した平板状接続端子
Te1,Tc1のうちTc1の方をTe1よりも長く延
在させて、少なくとも平板状接続端子Te1の延在する
長さまでは、平板状接続端子Tc1の延在部分とTe1
の延在部分とが段違い構造を呈するようにする。
【0046】図5および図6に本実施の形態に係る半導
体装置M3を示す。図5は半導体装置M3の上面図であ
り、図6は図5中の方向Aから見た半導体装置M3の側
面図である。なお、図5および図6においても樹脂封入
パッケージRを破線で示し、半導体装置M3のパッケー
ジ内部の構造が示されている。
【0047】図5および図6から分かるとおり、実施の
形態1にかかる半導体装置M1と異なって、平板状接続
端子Te1の延在部分の屈曲が樹脂封入パッケージR内
に収められ、外部への延在部分の高さが半導体装置M1
の底面と同じに揃えられている。
【0048】また、平板状接続端子Tc1は、還流ダイ
オード2aのチップと略同じ面積を有する部分と、そこ
から延在し、外部への接続端子として機能する延在部分
とからなる。また、平板状接続端子Tc2は、スイッチ
ング素子1aのチップと略同じ面積を有する部分と、平
板状接続端子Tc1の延在部分への接続部分とからな
る。この接続部分は段状に上向きに屈曲しており、樹脂
封入パッケージR内の延在部分の表面の一部である接合
部J2にて平板状接続端子Tc1に接続されている。
【0049】そして、平板状接続端子Tc1の延在部分
の長さが平板状接続端子Te1の延在部分の長さよりも
大きく設定されている。また、少なくとも平板状接続端
子Te1の延在する長さまでは平板状接続端子Tc1の
延在部分とTe1の延在部分とが段違い構造を呈してい
る。
【0050】その他の構成は実施の形態1にかかる半導
体装置M1と同様のため、説明を省略する。
【0051】このように、平板状接続端子Tc1の延在
部分の長さが平板状接続端子Te1の延在部分の長さよ
りも大きく設定され、少なくとも平板状接続端子Te1
の延在する長さまでは平板状接続端子Tc1の延在部分
とTe1の延在部分とが段違い構造を呈しておれば、本
実施の形態にかかる半導体装置M3が複数個並列に基板
上に配置され、平板状接続端子Te1,Tc1の延在部
分が並列の向きと直角に延在するように配置され、半導
体装置M3の並列の向きと同方向に伸びて平板状接続端
子Te1に共通接続される回路パターンが基板上に形成
されている場合に、平板状接続端子Tc1の延在部分が
その回路パターンと短絡することがない。このことの具
体例についても、実施の形態4において述べる。
【0052】なおここでは、平板状接続端子Te1のパ
ッケージ外部の延在部分は半導体装置M3の底面と同じ
高さとなっているが、外方に延在する部分を、例えば半
導体装置M3の底面よりも高い位置に設けてもよい。そ
の場合も、平板状接続端子Tc1の延在部分と平板状接
続端子Te1の延在部分とが段違い構造を呈するように
しておけばよい。
【0053】<実施の形態4>本実施の形態は、実施の
形態2および3にかかる半導体装置M2,M3を、例と
して図11の三相インバータのパワーモジュールに適用
した場合を示すものである。
【0054】図7は本実施の形態に係るパワーモジュー
ルを示す上面図である。図7に示すように、このパワー
モジュールにおいては、半導体装置M2,M3をそれぞ
れ3つずつ用いて基板4上に配置し、半導体装置M2を
図11におけるスイッチング素子1a,1c,1eおよ
び還流ダイオード2a,2c,2eの各組に採用し、半
導体装置M3を図11におけるスイッチング素子1b,
1d,1fおよび還流ダイオード2b,2d,2fの各
組に採用している。
【0055】なお、基板4上には、回路パターン導体層
3a,3b,3c1〜3c3、および、半導体装置M
2,M3の平板状接続端子Tgに制御信号を与えるため
の制御回路7が設けられている。
【0056】さてここでは、半導体装置M2が複数個並
列に基板4上に配置され、平板状接続端子Te1,Tc
2の延在部分が並列の向きと直角に延在するように配置
されている。そして、平板状接続端子Tc2に共通接続
される回路パターン導体層3aが、半導体装置M2の並
列の向きと同方向に伸びている。
【0057】半導体装置M2においては、平板状接続端
子Te1の延在部分の長さが平板状接続端子Tc2の延
在部分の長さよりも大きく設定され、少なくとも平板状
接続端子Tc2の延在する長さまでは平板状接続端子T
e1の延在部分とTc2の延在部分とが段違い構造を呈
している。よって、平板状接続端子Te1の延在部分は
回路パターン導体層3aを跨ぐことができ、回路パター
ン導体層3aと短絡することがない。
【0058】そして、スイッチング素子1aを含む半導
体装置M2の平板状接続端子Te1の延在部分は回路パ
ターン導体層3c1に接続され、スイッチング素子1c
を含む半導体装置M2の平板状接続端子Te1の延在部
分は回路パターン導体層3c2に接続され、スイッチン
グ素子1eを含む半導体装置M2の平板状接続端子Te
1の延在部分は回路パターン導体層3c3に接続され
る。
【0059】また、半導体装置M3も複数個並列に基板
4上に配置され、平板状接続端子Te1,Tc1の延在
部分が並列の向きと直角に延在するように配置されてい
る。そして、平板状接続端子Te1に共通接続される回
路パターン導体層3bが、半導体装置M3の並列の向き
と同方向に伸びている。
【0060】半導体装置M3においては、平板状接続端
子Tc1の延在部分の長さが平板状接続端子Te1の延
在部分の長さよりも大きく設定され、少なくとも平板状
接続端子Te1の延在する長さまでは平板状接続端子T
c1の延在部分とTe1の延在部分とが段違い構造を呈
している。よって、平板状接続端子Tc1の延在部分は
回路パターン導体層3bを跨ぐことができ、回路パター
ン導体層3bと短絡することがない。
【0061】なおここでは、半導体装置M3の平板状接
続端子Tc1の延在部分を、回路パターン導体層3c2
および3c3を跨ぐ程度にまで延在させた場合を示して
いる。
【0062】そして、スイッチング素子1bを含む半導
体装置M3の平板状接続端子Tc1の延在部分は回路パ
ターン導体層3c1に接続され、スイッチング素子1d
を含む半導体装置M3の平板状接続端子Tc1の延在部
分は回路パターン導体層3c2に接続され、スイッチン
グ素子1fを含む半導体装置M3の平板状接続端子Tc
1の延在部分は回路パターン導体層3c3に接続され
る。
【0063】ここでは、スイッチング素子1aを含む半
導体装置M2とスイッチング素子1bを含む半導体装置
M3とが回路パターン導体層3c1により直列接続さ
れ、スイッチング素子1cを含む半導体装置M2とスイ
ッチング素子1dを含む半導体装置M3とが回路パター
ン導体層3c2により直列接続され、スイッチング素子
1eを含む半導体装置M2とスイッチング素子1fを含
む半導体装置M3とが回路パターン導体層3c3により
直列接続されている。
【0064】このように、半導体装置M2の一つと半導
体装置M3の一つとが一組を構成し、その一組中におい
て、一方の有するスイッチング素子の電流出力電極と、
他方の有するスイッチング素子の電流入力電極とが、回
路パターン導体層および平板状接続端子を介して接続さ
れることにより、一組のハーフブリッジ回路が構成され
る。ハーフブリッジ回路が構成できれば、パワーモジュ
ールをインバータとして利用することができる。
【0065】また、実施の形態2および3にかかる半導
体装置を用いるので、面積の増大が抑制でき、かつ、製
造に要する時間およびコストの増大を抑制することが可
能で、チップ状態で検査を行うことができるパワーモジ
ュールを実現することができる。
【0066】なお、本実施の形態では図11の三相イン
バータを例として採用したため、ハーフブリッジ回路が
3組設けられて、半導体装置M2のスイッチング素子の
電流入力電極が互いに回路パターン導体層3aおよび平
板状接続端子Tc2を介して接続され、半導体装置M3
のスイッチング素子の電流出力電極が互いに回路パター
ン導体層3bおよび平板状接続端子Te1を介して接続
されている。
【0067】このようにハーフブリッジ回路を複数組設
け、それぞれを並列接続すれば多相インバータを構成可
能である。また、ハーフブリッジ回路を2組並列接続す
れば、単相フルブリッジ回路が構成可能であるし、ハー
フブリッジ回路を1組用いるだけでも、単相ハーフブリ
ッジ回路が構成可能である。
【0068】<実施の形態5>本実施の形態は、実施の
形態1にかかる半導体装置の変形例である。すなわち、
本実施の形態においては、樹脂封入パッケージから外方
に露出するヒートシンクをさらに設ける。
【0069】図8に本実施の形態に係る半導体装置M4
の側面図を示す。図8から分かるとおり、実施の形態1
にかかる半導体装置M1との違いは、平板状接続端子T
c1の上部近傍に樹脂封入パッケージRから半導体装置
M4の外方に露出するヒートシンクHSを設けている点
のみである。
【0070】その他の構成は実施の形態1にかかる半導
体装置M1と同様のため、説明を省略する。
【0071】この半導体装置M4が、実施の形態4に係
るパワーモジュールに適用される場合のように基板上に
配置されたとき、基板側に近い平板状接続端子Tc2は
基板を介して放熱することが可能である。一方、基板か
ら遠くなる側の平板状接続端子Tc1については、平板
状接続端子Tc2に接続されるものの、放熱が充分行わ
れるとは限らない。
【0072】よって、図8のように基板から遠くなる側
の平板状接続端子Tc1の近傍にヒートシンクHSを設
けることにより、放熱効果を高めることができる。
【0073】なお、図8においては、ヒートシンクHS
を平板状接続端子Tc1には接触させずに樹脂封入パッ
ケージR内に固定しているが、ヒートシンクHSを平板
状接続端子Tc1に接触させるようにしてもよい。ユー
ザがヒートシンクHSに接触する可能性があるときに
は、図8のようにヒートシンクHSを平板状接続端子T
c1から絶縁させておく方が安全であるが、ユーザがヒ
ートシンクHSに接触する可能性がない場合には、ヒー
トシンクHSを平板状接続端子Tc1に接触させて放熱
効果を高めればよい。
【0074】なおもちろん、本実施の形態において示し
たヒートシンクHSは、実施の形態2および3にかかる
半導体装置M2,M3にも適用可能であり、その結果当
然に、実施の形態4にかかるパワーモジュールにも適用
される。
【0075】
【発明の効果】請求項1に記載の発明によれば、ダイオ
ードが形成された第2のチップがスイッチング素子が形
成された第1のチップ上に積層されているので、スイッ
チング素子とダイオードとを並置して実装する場合に比
べ、半導体装置の面積の増大が抑制できる。また、第1
および第2のチップに第1ないし第3の平板状接続端子
が固着されているので、第1および第2のチップへの接
続にボンディングワイヤを用いる必要がない。しかも、
ボンディングワイヤに比べて広い面積で各電極への接続
が行えるので、電流容量が大きくとれ、かつ、接続を確
実なものとすることができる。よって、ボンディングワ
イヤの有していたデメリットが解消される。しかも、広
い面積で各電極に接続していることから、動作中の放熱
効果も高い。さらに、第1ないし第3の平板状接続端子
を、そのまま外部接続端子として用いることができるこ
とから、プローブピンを用いた検査に限定されずに、チ
ップ状態で素子の定格に見合った大電流を流す検査を行
うことができる。よって、パッケージ工程を行う前に不
良品の排除を行うことが可能となる。
【0076】請求項2に記載の発明によれば、第2の平
板状接続端子、並びに、第1または第3の平板状接続端
子のうち、一方が他方よりも長く延在し、一方および他
方の延在部分が、少なくとも他方の延在する長さまでは
段違い構造を呈するので、本請求項にかかる半導体装置
が複数個並列に基板上に配置され、端子の延在部分が並
列の向きと直角に延在するように配置され、半導体装置
の並列の向きと同方向に伸びて前記他方の端子に共通接
続される回路パターンが基板上に形成されている場合
に、一方の延在部分がその回路パターンと短絡すること
がない。
【0077】請求項3に記載の発明によれば、樹脂封入
パッケージから外方に露出したヒートシンクをさらに備
えるので、本請求項にかかる半導体装置が基板上に配置
されたときに基板から遠くなる側の平板状接続端子の近
傍にヒートシンクを設けて、放熱効果を高めることがで
きる。
【0078】請求項4に記載の発明によれば、半導体装
置が2つで一組を構成し、前記一組中において、一方の
有するスイッチング素子の電流出力電極と、他方の有す
るスイッチング素子の電流入力電極とが、回路パターン
導体層および第1ないし第3のいずれかの平板状接続端
子を介して接続されるので、前記一組によってハーフブ
リッジが構成でき、本請求項に係るパワーモジュールを
インバータとして利用することができる。また、請求項
1ないし請求項3のいずれかに記載の半導体装置を用い
るので、面積の増大が抑制でき、かつ、製造に要する時
間およびコストの増大を抑制することが可能で、チップ
状態で検査を行うことができるパワーモジュールを実現
することができる。
【0079】請求項5に記載の発明によれば、複数組同
士が並列接続されているので、本請求項に係るパワーモ
ジュールを例えば三相インバータとして利用することが
できる。
【図面の簡単な説明】
【図1】 実施の形態1に係る半導体装置を示す上面図
である。
【図2】 実施の形態1に係る半導体装置を示す側面図
である。
【図3】 実施の形態2に係る半導体装置を示す上面図
である。
【図4】 実施の形態2に係る半導体装置を示す側面図
である。
【図5】 実施の形態3に係る半導体装置を示す上面図
である。
【図6】 実施の形態3に係る半導体装置を示す側面図
である。
【図7】 実施の形態4に係るパワーモジュールを示す
上面図である。
【図8】 実施の形態5に係る半導体装置を示す側面図
である。
【図9】 従来のパワーモジュールを示す上面図であ
る。
【図10】 従来のパワーモジュールを示す断面図であ
る。
【図11】 従来のパワーモジュールの回路図である。
【符号の説明】
Tc1,Tc2,Tg,Te1,Te2,Ts 平板状
接続端子、1a〜1fスイッチング素子、2a〜2f
還流ダイオード、3a,3b,3c1,3c2,3c3
回路パターン導体層、4 基板、5a ボンディング
ワイヤ、61〜64 導電性接着シート、7 制御回
路。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 制御電極、電流入力電極および電流出力
    電極を有するスイッチング素子が形成され、互いに対向
    する第1および第2の主面を含む第1のチップと、 アノード電極およびカソード電極を有するダイオードが
    形成され、互いに対向する第1および第2の主面を含
    み、前記第1のチップ上に積層された第2のチップと、 前記第1のチップの前記第1の主面に固着された第1の
    平板状接続端子と、 前記第1および第2のチップ間に挟まれ、前記第1のチ
    ップの前記第2の主面と前記第2のチップの前記第1の
    主面とに固着された第2の平板状接続端子と、 前記第1の平板状接続端子に電気的に接続され、前記第
    2のチップの前記第2の主面に固着された第3の平板状
    接続端子とを備える半導体装置。
  2. 【請求項2】 請求項1に記載の半導体装置であって、 前記第2の平板状接続端子、並びに、前記第1または第
    3の平板状接続端子は、同一方向に外方へ延在し、 その一方は他方よりも長く延在し、 前記一方および他方の延在部分が、少なくとも前記他方
    の延在する長さまでは段違い構造を呈する半導体装置。
  3. 【請求項3】 請求項1に記載の半導体装置であって、 樹脂封入パッケージと、 前記樹脂封入パッケージから外方に露出したヒートシン
    クとをさらに備える半導体装置。
  4. 【請求項4】 回路パターン導体層が形成された基板
    と、 前記基板上に配置された、複数の請求項1ないし請求項
    3のいずれかに記載の半導体装置とを備え、 前記複数の半導体装置のうち2つが一組を構成し、 前記一組中において、一方の有する前記スイッチング素
    子の前記電流出力電極と、他方の有する前記スイッチン
    グ素子の前記電流入力電極とが、前記回路パターン導体
    層および前記第1ないし第3のいずれかの平板状接続端
    子を介して接続されたパワーモジュール。
  5. 【請求項5】 請求項4に記載のパワーモジュールであ
    って、 前記一組は複数組存在し、 前記複数組中の前記一方の有する前記スイッチング素子
    の前記電流入力電極が互いに、前記回路パターン導体層
    および前記第1ないし第3のいずれかの平板状接続端子
    を介して接続され、 前記複数組中の前記他方の有する前記スイッチング素子
    の前記電流出力電極が互いに、前記回路パターン導体層
    および前記第1ないし第3のいずれかの平板状接続端子
    を介して接続されたパワーモジュール。
JP2001002437A 2001-01-10 2001-01-10 半導体装置およびパワーモジュール Pending JP2002208673A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001002437A JP2002208673A (ja) 2001-01-10 2001-01-10 半導体装置およびパワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001002437A JP2002208673A (ja) 2001-01-10 2001-01-10 半導体装置およびパワーモジュール

Publications (1)

Publication Number Publication Date
JP2002208673A true JP2002208673A (ja) 2002-07-26

Family

ID=18870945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001002437A Pending JP2002208673A (ja) 2001-01-10 2001-01-10 半導体装置およびパワーモジュール

Country Status (1)

Country Link
JP (1) JP2002208673A (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005593A (ja) * 2003-06-13 2005-01-06 Mitsubishi Electric Corp 半導体パワーモジュール
JPWO2005024941A1 (ja) * 2003-09-04 2006-11-16 松下電器産業株式会社 半導体装置
JP2007073674A (ja) * 2005-09-06 2007-03-22 Denso Corp 半導体装置
US7202105B2 (en) * 2004-06-28 2007-04-10 Semiconductor Components Industries, L.L.C. Multi-chip semiconductor connector assembly method
US7271477B2 (en) 2004-04-09 2007-09-18 Kabushiki Kaisha Toshiba Power semiconductor device package
JP2008042074A (ja) * 2006-08-09 2008-02-21 Nissan Motor Co Ltd 半導体装置及び電力変換装置
JP2008300672A (ja) * 2007-05-31 2008-12-11 Sanyo Electric Co Ltd 半導体装置
JP2009099663A (ja) * 2007-10-15 2009-05-07 Rohm Co Ltd パワーモジュール
US7632718B2 (en) 2005-08-17 2009-12-15 Infineon Technologies Ag Semiconductor power component with a vertical current path through a semiconductor power chip
JP2010062492A (ja) * 2008-09-08 2010-03-18 Denso Corp 半導体装置
US7745913B2 (en) 2006-03-31 2010-06-29 Infineon Technologies Ag Power semiconductor component with a power semiconductor chip and method for producing the same
US7851927B2 (en) 2006-12-19 2010-12-14 Infineon Technologies Ag Semiconductor component comprising a semiconductor chip and semiconductor component carrier with external connection strips
US8168985B2 (en) 2008-11-27 2012-05-01 Mitsubishi Electric Corporation Semiconductor module including a switch and non-central diode
US20120223322A1 (en) * 2011-03-02 2012-09-06 International Rectifier Corporation III-Nitride Transistor Stacked with Diode in a Package
WO2013046439A1 (ja) 2011-09-30 2013-04-04 ルネサスエレクトロニクス株式会社 半導体装置
TWI456711B (zh) * 2004-12-20 2014-10-11 Semiconductor Components Ind 具有增強散熱特性之半導體封裝結構
CN104795388A (zh) * 2015-03-23 2015-07-22 广东美的制冷设备有限公司 智能功率模块及其制造方法
CN105552042A (zh) * 2015-12-24 2016-05-04 江苏长电科技股份有限公司 一种多芯片正装堆叠夹芯封装结构及其工艺方法
JP2016523069A (ja) * 2013-04-25 2016-08-04 コンティ テミック マイクロエレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツングConti Temic microelectronic GmbH パワーモジュール、電力変換装置及びパワーモジュールを備えた駆動装置
WO2020184383A1 (ja) * 2019-03-12 2020-09-17 住友電気工業株式会社 半導体装置
CN113013113A (zh) * 2021-02-22 2021-06-22 合肥仙湖半导体科技有限公司 一种堆叠式集成电路芯片及其封装方法
EP4033527A1 (en) * 2021-01-20 2022-07-27 Nexperia B.V. Packaged semiconductor device

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005593A (ja) * 2003-06-13 2005-01-06 Mitsubishi Electric Corp 半導体パワーモジュール
JPWO2005024941A1 (ja) * 2003-09-04 2006-11-16 松下電器産業株式会社 半導体装置
JP4594237B2 (ja) * 2003-09-04 2010-12-08 パナソニック株式会社 半導体装置
US7786565B2 (en) 2003-09-04 2010-08-31 Panasonic Corporation Semiconductor apparatus including power semiconductor device constructed by using wide band gap semiconductor
US7271477B2 (en) 2004-04-09 2007-09-18 Kabushiki Kaisha Toshiba Power semiconductor device package
US7202105B2 (en) * 2004-06-28 2007-04-10 Semiconductor Components Industries, L.L.C. Multi-chip semiconductor connector assembly method
TWI456711B (zh) * 2004-12-20 2014-10-11 Semiconductor Components Ind 具有增強散熱特性之半導體封裝結構
US7632718B2 (en) 2005-08-17 2009-12-15 Infineon Technologies Ag Semiconductor power component with a vertical current path through a semiconductor power chip
JP4552810B2 (ja) * 2005-09-06 2010-09-29 株式会社デンソー 半導体装置
JP2007073674A (ja) * 2005-09-06 2007-03-22 Denso Corp 半導体装置
US7745913B2 (en) 2006-03-31 2010-06-29 Infineon Technologies Ag Power semiconductor component with a power semiconductor chip and method for producing the same
JP2008042074A (ja) * 2006-08-09 2008-02-21 Nissan Motor Co Ltd 半導体装置及び電力変換装置
US7851927B2 (en) 2006-12-19 2010-12-14 Infineon Technologies Ag Semiconductor component comprising a semiconductor chip and semiconductor component carrier with external connection strips
JP2008300672A (ja) * 2007-05-31 2008-12-11 Sanyo Electric Co Ltd 半導体装置
JP2009099663A (ja) * 2007-10-15 2009-05-07 Rohm Co Ltd パワーモジュール
JP2010062492A (ja) * 2008-09-08 2010-03-18 Denso Corp 半導体装置
US8421087B2 (en) 2008-11-27 2013-04-16 Mitsubishi Electric Corporation Semiconductor module including a switch and non-central diode
US8168985B2 (en) 2008-11-27 2012-05-01 Mitsubishi Electric Corporation Semiconductor module including a switch and non-central diode
US20120223322A1 (en) * 2011-03-02 2012-09-06 International Rectifier Corporation III-Nitride Transistor Stacked with Diode in a Package
US8963338B2 (en) * 2011-03-02 2015-02-24 International Rectifier Corporation III-nitride transistor stacked with diode in a package
KR20140082679A (ko) 2011-09-30 2014-07-02 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
WO2013046439A1 (ja) 2011-09-30 2013-04-04 ルネサスエレクトロニクス株式会社 半導体装置
US9263435B2 (en) 2011-09-30 2016-02-16 Renesas Electronics Corporation Switching element with a series-connected junction FET (JFET) and MOSFET achieving both improved withstand voltage and reduced on-resistance
EP3460832A1 (en) 2011-09-30 2019-03-27 Renesas Electronics Corporation Semiconductor device
KR20160127176A (ko) 2011-09-30 2016-11-02 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
US9502388B2 (en) 2011-09-30 2016-11-22 Renesas Electronics Corporation Switching element with a series-connected junction FET (JFET) and MOSFET achieving both improved withstand voltage and reduced on-resistance
KR101708162B1 (ko) 2011-09-30 2017-02-17 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
US10027094B2 (en) 2013-04-25 2018-07-17 Conti Temic Microelectronic Gmbh Power module, power converter and drive arrangement with a power module
JP2016523069A (ja) * 2013-04-25 2016-08-04 コンティ テミック マイクロエレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツングConti Temic microelectronic GmbH パワーモジュール、電力変換装置及びパワーモジュールを備えた駆動装置
CN104795388A (zh) * 2015-03-23 2015-07-22 广东美的制冷设备有限公司 智能功率模块及其制造方法
CN104795388B (zh) * 2015-03-23 2017-11-14 广东美的制冷设备有限公司 智能功率模块及其制造方法
CN105552042A (zh) * 2015-12-24 2016-05-04 江苏长电科技股份有限公司 一种多芯片正装堆叠夹芯封装结构及其工艺方法
WO2020184383A1 (ja) * 2019-03-12 2020-09-17 住友電気工業株式会社 半導体装置
JPWO2020184383A1 (ja) * 2019-03-12 2020-09-17
JP7294403B2 (ja) 2019-03-12 2023-06-20 住友電気工業株式会社 半導体装置
US11881524B2 (en) 2019-03-12 2024-01-23 Sumitomo Electric Industries, Ltd. Semiconductor device
EP4033527A1 (en) * 2021-01-20 2022-07-27 Nexperia B.V. Packaged semiconductor device
CN113013113A (zh) * 2021-02-22 2021-06-22 合肥仙湖半导体科技有限公司 一种堆叠式集成电路芯片及其封装方法

Similar Documents

Publication Publication Date Title
JP2002208673A (ja) 半導体装置およびパワーモジュール
US9559068B2 (en) Wafer scale package for high power devices
CN100524737C (zh) 功率模块、相脚和三相变换器
TW498550B (en) Semiconductor device
JP4950280B2 (ja) 高電力密度装置用、特にigbtおよびダイオード用の低インダクタンスのボンドワイヤレス共同パッケージ
WO2013146212A1 (ja) 半導体装置及び半導体装置の製造方法
JP5789264B2 (ja) 回路装置
US10861833B2 (en) Semiconductor device
CN110783283B (zh) 具有对称布置的功率连接端的半导体封装及其制造方法
US11490516B2 (en) Power module structure
US20220254764A1 (en) Semiconductor device
CN113903728A (zh) 功率半导体模块
US11335660B2 (en) Semiconductor module
JP4061551B2 (ja) 半導体装置
JP2009141288A (ja) 電力用半導体モジュール
JP7228485B2 (ja) 半導体装置およびその製造方法
US7705434B2 (en) Power semiconductor component having chip stack
CN113140530A (zh) 包括连接到流体热沉的半导体封装的电子模块
EP1657750B1 (en) Semiconductor device
US11935875B2 (en) Power module layout for symmetric switching and temperature sensing
US20240120249A1 (en) Semiconductor module
WO2021014875A1 (ja) 半導体装置
JP2023061441A (ja) 半導体装置及び半導体装置の製造方法