JP2007073674A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007073674A
JP2007073674A JP2005257822A JP2005257822A JP2007073674A JP 2007073674 A JP2007073674 A JP 2007073674A JP 2005257822 A JP2005257822 A JP 2005257822A JP 2005257822 A JP2005257822 A JP 2005257822A JP 2007073674 A JP2007073674 A JP 2007073674A
Authority
JP
Japan
Prior art keywords
leads
plate
semiconductor elements
semiconductor
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005257822A
Other languages
English (en)
Other versions
JP4552810B2 (ja
Inventor
Yutaka Fukuda
豊 福田
Mitsuhiro Saito
斎藤  光弘
Toshihiro Nagatani
利博 永谷
Yukihiro Maeda
幸宏 前田
Norihisa Imaizumi
典久 今泉
Yasutomi Asai
浅井  康富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2005257822A priority Critical patent/JP4552810B2/ja
Priority to US11/515,045 priority patent/US20070075419A1/en
Publication of JP2007073674A publication Critical patent/JP2007073674A/ja
Application granted granted Critical
Publication of JP4552810B2 publication Critical patent/JP4552810B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】パワー素子を備えた半導体装置において、熱抵抗を低減させてパワー素子の放熱性を向上させる構造を提供する。
【解決手段】半導体基板の表面側に形成されたソースパッドと裏面に形成されたドレインパッドとの間に電流を流すように構成された縦型の半導体素子11〜14と、配線およびヒートシンクとしてのリード31〜34、41〜44およびリボンリード21〜24と、半導体素子11〜14およびリード31〜34、41〜44の一端側を封止した樹脂90と、を備え、各半導体素子11〜14の各ドレインパッドにリード41〜44を直接接合すると共に、各半導体素子11〜14の各ソースパッドにリボンリード21〜24の一部を直接接合して、他の部分をリード31〜34に接合する。
【選択図】図1

Description

本発明は、外部と電気的に接続するためのリードによって、Hブリッジ状に接続された複数の半導体素子の放熱を行うようにした半導体装置に関する。
本出願人は、先に出願した特願2004−291398号において、図10に示されるような半導体装置200を提案している。この半導体装置200は、パワーウィンドウの駆動モータを駆動するHIC(混成集積回路)に適用されるものである。
図10(a)は半導体装置200の平面図、(b)は(a)のA−A断面図である。図10(a)に示されるように、先願の半導体装置200は、第1、第2電子素子210、220と、ヒートシンク230と、第1、第2配線基板240、250と、リード261、262と、を備えて構成されている。
第1電子素子210は、制御素子としてのマイコン211および制御IC212を備えている。また、第2電子素子220は、第1電子素子210よりも大きい電流が流れ、かつ、大きい発熱を行うものであり、例えばパワー素子としての4個のパワーMOS素子221〜224を備えている。このパワーMOS素子221〜224は、上記制御素子によって制御されるものであるとともに駆動モータを駆動する駆動素子として構成されている。
この半導体装置200は、矩形板状のヒートシンク230を備えている。このヒートシンク230は、全体が鉄系金属で構成され、例えば純鉄(Fe)が用いられる。そして、ヒートシンク230の上面には、それぞれ分離された第1配線基板240、第2配線基板250が搭載されている。これら第1、第2配線基板240、250として、例えば積層構造のセラミック基板が用いられ、例えば、電気絶縁性を有しかつ熱伝導性に優れた樹脂などからなる接着剤によってヒートシンク230の上面に固定されている。これら第1、第2配線基板240、250は、それぞれ熱的にも分離されている。
そして、第1電子素子210としての制御素子は、第1配線基板240の上に実装され、第2電子素子220としてのパワーMOS素子221〜224は、第1配線基板240とは分離された第2配線基板250の上に実装されている。これら第1、第2電子素子210、220は、例えばはんだを介して第1、第2配線基板240、250にそれぞれ固定されている。
また、図10(a)に示されるように、ヒートシンク230の外周において制御素子の周囲には、複数本の信号端子としてのリード261が設けられており、パワーMOS素子221〜224の周囲には、複数本の電流端子としてのリード262が設けられている。リード261は、制御端子であるマイコン211や制御IC212と電気的に接続されるものであり、リード262は、パワー素子である各パワーMOS素子221〜224と電気的に接続されるものである。
これらリード261、262と第1、第2電子素子210、220とは、図10(b)に示されるように、ボンディングワイヤ270により結線され、電気的に接続されている。なお、図10(a)では、このボンディングワイヤ270を省略してある。
そして、第1、第2電子素子210、220、第1、第2配線基板240、250、ボンディングワイヤ270、リード261、262におけるボンディングワイヤ270との接続部、および、ヒートシンク230は、樹脂280によってモールドされている。
このような構成を有する半導体装置200において、第1電子素子210よりも大きな熱を放出する第2電子素子220の熱は、セラミック基板である第1、第2配線基板240、250およびヒートシンク230を介して例えばモータの筐体に放熱されるようになっている。
しかしながら、上記のように第1、第2配線基板240、250およびヒートシンク230を介して放熱する場合、以下のような問題が生じることが本発明者らの検討により明らかとなった。
すなわち、上述のように、第2配線基板250はセラミック材料で形成されたセラミック基板で構成され、ヒートシンク230は金属で構成されている。このため、セラミック基板としての第2配線基板250の熱伝導が金属(Fe)で構成されるヒートシンク230より劣ってしまい、第2電子素子220で発生した熱の熱エネルギーは第2配線基板250からヒートシンク230にスムーズに移動しなくなっている。
また、ヒートシンク230と第2配線基板250とは材質が異なるものであるため、接着剤を用いて第2配線基板250をヒートシンク230に固定している。このため、この接着剤による接合部分の熱抵抗が上昇してしまい、第2配線基板250からヒートシンク230に熱が効率的に伝わらず、放熱性が低下してしまっている。
さらに、放熱のためにヒートシンク230を用いているため、半導体装置200のサイズが大きくなってしまっている。
本発明は、上記点に鑑み、パワー素子を備えた半導体装置において、パワー素子の放熱性を向上させることを第1の目的とし、半導体装置のサイズを小型化することを第2の目的とする。
上記目的を達成するため、本発明では、各半導体素子(11〜14)の各第1、第2電極それぞれに金属リード(21〜24、31〜34、41〜44、101〜105、111、112、121〜123、131〜134)がそれぞれ直接接合されていることを特徴とする。
このように、各半導体素子の上下の面に設けられた各第1、第2電極に、ヒートシンクとしての役割を果たす金属リードを直接接合する。これにより、半導体素子と金属リードとの接合部分の熱抵抗を低減でき、半導体素子と金属リードとの間で熱エネルギーをスムーズに移動させることができる。したがって、半導体素子の上下の各面から金属リードを介して半導体素子で発生した熱を樹脂外部に導くことができ、半導体素子の放熱性を向上させることができる。
また、半導体装置においてヒートシンクを用いずに半導体素子で発生する熱を外部に放出することができ、かつ、各半導体素子を積層状に配置させているので、半導体装置のサイズを小型化することができる。
本発明では、各半導体素子(11〜14)と基板(81)に設けられた電気回路とはワイヤ(51〜54、71〜74)および中継リード(61〜64)を介して電気的に接続されていることを特徴とする。
このように、各半導体素子と電気回路とをワイヤおよび中継リードを介して電気的に接続する形態とする。これにより、電子素子にて各半導体素子を駆動制御することができる。
本発明では、各半導体素子は、MOS構造のパワー素子として形成されたものであることを特徴とする。
このように、半導体素子としてMOS構造のパワー素子を採用する。このような発熱量の大きい素子を半導体装置に採用したとしても、上記のように、各金属リードによって各半導体素子で発生する熱を放熱することができる。
本発明では、各半導体素子の各第1電極にリボンリード(21〜24)のうちの一部がそれぞれ直接接合され、リボンリードのうち各半導体素子の各第1電極に接合されていない部分の一部が板状リード(31〜34、111、112、123)に接合されている。また、リボンリードが接合された板状リードとは別の板状リード(41〜44、121、122)が各半導体素子の各第2電極にそれぞれ直接接合されていることを特徴とする。
このように、金属リードを板状リード、リボンリードとして用意し、半導体素子の第1、第2電極にそれぞれ接合する。これにより、半導体素子で発生した熱を、半導体素子にそれぞれ直接接合された板状リードおよびリボンリードを介して放熱することができる。
本発明では、リボンリード(21、23)を介して第1および第3半導体素子(11、13)の各第1電極にそれぞれ各板状リード(31、33)が接続され、これら板状リードが互いに張り合わされる。また、第1〜第4半導体素子の各第2電極にそれぞれ接合された各板状リード(41〜44)のうち、第1および第2半導体素子(11、12)が接合された板状リード(41、42)が互いに張り合わされ、第3および第4半導体素子(13、14)が接合された板状リード(43、44)が互いに張り合わされる。そして、リボンリード(22、24)を介して第2および第4半導体素子(12、14)の各第1電極に各板状リード(32、34)がそれぞれ接続されていることを特徴とする。
このようにして、各半導体素子それぞれにリボンリードや板状リードを接合する。これにより、各半導体素子で発生する熱をリボンリードおよび板状リードを介して放熱することができる。
本発明では、第1および第2半導体素子(11、12)の組と、前記第3および第4半導体素子(13、14)の組と、が横並びで配置された状態で、リボンリード(21、23)を介して第1および第3半導体素子(11、13)の各第1電極にそれぞれ共通の板状リード(112)が接続されていると共に、リボンリード(22、24)を介して第2および第4半導体素子(12、14)の各第1電極にそれぞれ共通の板状リード(111)が接続されていることを特徴とする。
このように、各半導体素子に接続する板状リードの共通化を図る。これにより、使用する板状リードの数を削減することができ、各半導体素子に対する板状リードの組み付けを容易に行うことができる。
本発明では、第1および第3半導体素子に接続される板状リード(112)と、第2および第4半導体素子に接続される板状リード(111)とは、それぞれT字形状になっていることを特徴とする。
このように、各板状リード(111、112)がそれぞれT字形状になっている。これにより、横並びにされた各半導体素子(例えば第1半導体素子(11)と第3半導体素子(13))にT字形状の板状リードを容易に接続でき、各半導体素子に共通の端子として用いることができる。
本発明では、リボンリード(22)を介して第2半導体素子(12)の第1電極に板状リード(32、103)が接続され、第2半導体素子の第2電極に板状リード(102、121)が直接接合され、この板状リードの裏面に第1半導体素子(11)の第2電極が直接接合されている。また、第1半導体素子の第1電極にリボンリード(21)を介して板状リード(101、123)が接続され、この板状リードの裏面にリボンリード(23)を介して第3半導体素子(13)の第1電極が接続されている。さらに、第3半導体素子の第2電極に板状リード(104、122)が直接接合され、この板状リードの裏面に第4半導体素子(14)の第2電極が直接接合される。そして、第4半導体素子の第1電極にリボンリード(24)を介して板状リード(34、105)が接続されていることを特徴とする。
このように、半導体装置を構成する。これにより、第1、第2負荷接続用端子としての板状リード(102、104、121、122)および電源端子としての板状リード(101、123)を共通化することができ、半導体装置の構成を簡略化することができる。
本発明では、金属リードは、金属板の一端側が薄肉化されたリボンリード部(131a〜134a)が半導体素子の第1電極に直接接合されると共に、板状リード(41〜44)の一端側が第2電極に直接接合されていることを特徴とする。
このように、金属リードを板状リード、加工リードとして用意し、半導体素子の第1、第2電極にそれぞれ接合する。これにより、半導体素子で発生した熱を、半導体素子にそれぞれ直接接合された板状リードおよび加工リードを介して放熱することができる。
本発明では、第1および第3半導体素子(11、13)の各第1電極にリボンリード部(133a、134a)がそれぞれ直接接合された各加工リード(133、134)が互いに張り合わされると共に、第1、第2半導体素子(11、12)の各第2電極にそれぞれ直接接合された各板状リード(41、42)、および第3、第4半導体素子(13、14)の各第2電極にそれぞれ直接接合された各板状リード(43、44)が互いに張り合わされる。また、第2および第4半導体素子(12、14)の各第1電極に各加工リード(131、132)のリボンリード部(131a、132a)がそれぞれ直接接合されていることを特徴とする。
このように、各半導体素子それぞれに各加工リードのリボンリード部や板状リードを直接接合する。これにより、各半導体素子で発生する熱をリボンリード部および板状リードを介して放熱することができる。
本発明では、互いに張り合わされる板状リード(31、33、41〜44)もしくは加工リード(133、134)において、互いに張り合わされる面のうち一方に凹部が設けられ、他方に前記凹部と対応する凸部が設けられている。そして、板状リードもしくは加工リードが張り合わされたとき、一方の板状リードもしくは加工リードに設けられた凹部に他方の板状リードもしくは加工リードに設けられた凸部が嵌合することを特徴とする。
このように、互いに張り合わされる板状リードもしくは加工リードの表面に凹凸形状を設けて嵌合する。これにより、各板状リードもしくは加工リードを張り合わせたときに互いの板状リードもしくは加工リードを密着させやすくすることができる。
本発明では、板状リード(31〜34、41〜44、101〜105、111、112、121〜123)もしくは加工リード(131〜134)は、樹脂から露出した部分が同一平面上にそれぞれ配置されるように、樹脂内で曲げ加工が施されていることを特徴とする。
このように、樹脂から露出する部分が同一平面上に配置されるように板状リードもしくは加工リードにそれぞれ曲げ加工を施す。これにより、半導体装置を外部回路に接続しやすい形態とすることができる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
以下、本発明の第1実施形態について図を参照して説明する。本実施形態で示される半導体装置は、パワーウィンドウの駆動モータを駆動するHICに適用される。
図1は、本発明の第1実施形態に係る半導体装置の概略断面図である。この図に示されるように、半導体装置1は、第1〜第4半導体素子11〜14を備えている。これら各半導体素子11〜14は、矩形板状をなすものであり、例えばシリコン半導体などの半導体基板に発熱量が大きいMOS構造を有するパワー素子が形成されている。
具体的に、各半導体素子11〜14のうち第1、第3半導体素子11、13にはPch(Pチャンネル)型DMOS素子が形成され、第2、第4半導体素子12、14にはNch(Nチャンネル)型DMOS素子が形成されている。これら各半導体素子11〜14は、Hブリッジ回路を構成するように電気的接続がなされている。
なお、Pch型DMOS素子はゲート電圧がソース電圧よりも低いときに電流が流れるタイプのものであり、Nch型DMOS素子はゲート電圧がソース電圧よりも高いときに電流が流れるタイプのものである。
これら各半導体素子11〜14に設けられた図示しないソースパッド(本発明の第1電極)には、例えばはんだ付けによってそれぞれリボンリード21〜24が接合されている。このリボンリード21〜24は例えばAl(アルミニウム)などの熱伝導性の良い金属板で構成されており、例えば厚さが0.1mm程度もしくはそれ以下のものが用いられる。
そして、各リボンリード21〜24のうちの一部が各半導体素子11〜14の各ソースパッドにはんだ付けによって接合され、リボンリード21〜24のうち各ソースパッドに接合されていない部分の一部がそれぞれリード31〜34に接合されている。これらリード31〜34は、例えばCu(銅)などの熱伝導性の良い金属板で構成されており、例えば厚さが0.3〜1.0mmのものが用いられる。
また、各半導体素子11〜14のうちソースパッドが設けられた面とは反対側の面に図示しないドレインパッド(本発明の第2電極)がそれぞれ設けられており、これらドレインパッドにそれぞれリード41〜44が接合されている。
上記第1、第2半導体素子11、12の各ドレインパッドにそれぞれ接続されたリード41、42のうち各半導体素子11、12が接合された面とは反対側の面がそれぞれ張り合わされて密着した状態になっている。具体的には、各リード41、42において互いに張り合わされる面のうち一方に凹部が設けられ、他方に前記凹部と対応する凸部が設けられており、これらリード41、42が張り合わされたとき、一方に設けられた凹部に他方に設けられた凸部が嵌合するようになっている。このように、互いに張り合わせるリード41、42の表面それぞれに凹凸形状を設けることで、各リード41、42を張り合わせたときに互いのリード41、42を密着させやすくすることができる。
同様に、リボンリード21、23を介して第1、第3半導体素子11、13のソースパッドにそれぞれ電気的に接続されたリード31、33のうち、リボンリード21、23が接合された面とは反対側の面がそれぞれ張り合わされた状態になっている。さらに、第3、第4半導体素子13、14の各ドレインパッドにそれぞれ接続されたリード43、44のうち各半導体素子13、14が接合された面とは反対側の面がそれぞれ張り合わされて密着した状態になっている。このようにして張り合わされた各リード31、3343、44には、上述のように凹凸が設けられ、張り合わされた各リード31、33、43、44同士がそれぞれ密着しやすくなっている。
本実施形態では、リボンリード22、24を介して第2、第4半導体素子12、14のソースパッドにそれぞれ電気的に接続されたリード32、34をそれぞれGND(グランド)端子とする。また、第1、第2半導体素子11、12の各ドレインパッドにそれぞれ接合された各リード41、42をM1端子とし、第3、第4半導体素子13、14の各ドレインパッドにそれぞれ接合された各リード43、44をM2端子とする。そして、リボンリード21、23を介して第1、第3半導体素子11、13の各ドレインパッドにそれぞれ電気的に接続された各リード31、33をVdd端子とする。
上記のようにして各半導体素子11〜14に電気的に接続されたリボンリード21〜24およびリード31〜34、41〜44は、上述のように熱伝導性の良い、すなわち放熱性が高い金属板で構成されているため、各半導体素子11〜14で発生した熱を外部に放出するためのヒートシンクとしての役割も果たすようになっている。
したがって、各半導体素子11〜14の各ソースパッドに各リボンリード21〜24が接合されていると共に、各リボンリード21〜24が各リード31〜34に接合され、かつ、各半導体素子11〜14の各ドレインパッドに各リード41〜44が接合されていることで、各半導体素子11〜14で発生した熱を各ソースパッド面および各ドレインパッド面の両面から直接リボンリード21〜24およびリード31〜34、41〜44を介して外部に放熱できるようになっている。
また、各半導体素子11〜14において、それぞれソースパッドが設けられた面と同じ面に図示しないゲートパッドがそれぞれ設けられている。これら各半導体素子11〜14の各ゲートパッドにはそれぞれワイヤ51〜54が接合されており、これらワイヤ51〜54はそれぞれ中継リード61〜64に接続されている。さらに、各中継リード61〜64にはそれぞれワイヤ71〜74が接続され、各ワイヤ71〜74はそれぞれ積層基板81に電気的に接続されている。
上記積層基板81は、積層構造をなしており、その内部に電気回路を備えたものとして構成されているものである。この積層基板81には、上記各半導体素子11〜14を駆動するための駆動用チップ82が設置されている。この駆動用チップ82は、ワイヤ83、84を介して積層基板81内の電気回路に接続されている。なお、積層基板81は図示しないフレームに搭載された状態になっている。
また、積層基板81において、駆動用チップ82が設置された面とは反対側の面に駆動用チップ82を制御駆動するためのマイクロコンピュータチップ(以下、マイコンチップという)85が設置されている。このマイコンチップ85は、ワイヤ86、87を介して積層基板81内の電気回路に接続されている。上記駆動用チップ82およびマイコンチップ85は例えばAgペーストにより積層基板81に搭載されている。
さらに、積層基板81内の電気回路は、ワイヤ88を介してリード89に電気的に接続されている。これにより、外部からの信号が、積層基板81内の電気回路を介してマイコンチップ85および駆動用チップ82に入力されるようになっている。なお、リード89は、紙面垂直方向に複数配置されている。
本実施形態では、ワイヤ51〜54、71〜74、83、84、86〜88として例えばAuワイヤが採用される。
そして、各リード31〜34、41〜44、89の端部が露出するように積層基板81や中継リード61〜64、そして各半導体素子11〜14が樹脂90にてモールドされている。なお、図1において、樹脂90の外壁部分は破線で示されており、この破線の内部に樹脂90が充填されている。以上が、本実施形態に係る半導体装置1の構成である。
なお、本実施形態のリード31〜34、41〜44およびリボンリード21〜24は本発明の金属リードに相当し、さらにリード31〜34、41〜44は本発明の板状リードに相当する。また、駆動用チップ82およびマイコンチップ85は本発明の電子素子に相当する。さらに、M1、M2端子は本発明の第1、第2負荷接続用端子に相当し、Vdd端子は本発明の電源端子、GND端子は本発明の接地用端子に相当する。
続いて、上記半導体装置1の製造方法について図を参照して説明する。図2は、図1に示される半導体装置1の製造工程を示した図である。
まず、中継リード62とリード42が外部ダイバーで繋がっている図示しないフレームを用意する。そして、図2(a)に示す工程では、リード42に第2半導体素子12をはんだ付けによって接合する。具体的には、リード42の所定箇所にあらかじめくぼみを設け、このくぼみに第2半導体素子12のドレインパッドをはんだ付けする。
なお、リード42の表面にNiメッキ等を施しておくことで、第2半導体素子12をリード42にはんだ付けしやすくすることができる。また、リード42として例えば厚さ0.3〜1.0mmのCuの金属板を用いる。
この後、ボンディング装置で、第2半導体素子12のゲートパッドと中継リード62との間をワイヤ52でワイヤボンドすると共に、第2半導体素子12のソースパッド上にリボンリード22をはんだ付けする。上述のように、リボンリード22として例えば厚さが0.1mm以下のAlの金属板を用いる。
そして、図2(a)に示されるものを、第1〜第4半導体素子11〜14それぞれについて用意する。
図2(b)に示す工程では、M1端子を構成する。すなわち、第1、第2半導体素子11、12にそれぞれ接合されたリード41、42を張り合わせる。具体的には、各リード41、42のうち第1、第2半導体素子11、12が接合された面とは反対側の面をそれぞれ張り合わせる。
この際、各リード41、42のうち第1、第2半導体素子11、12が接合された面とは反対側の面にあらかじめ凹凸を設けておくことで各リード41、42を密着させやすくすることができる。このようにして、M1端子を構成する。同様に、第3、第4半導体素子13、14においても各リード43、44をそれぞれ張り合わせてM2端子を構成する。
図2(c)に示す工程では、GND端子およびVdd端子を構成する。具体的には、第1、第2半導体素子11、12が用いられて形成された図2(b)に示されるものをスペーサ治具で固定し、例えば各リード41、42と各リード31、32との位置関係を決め、各リボンリード21、22にリード31、32をそれぞれはんだ付けまたは溶接で接合する。これにより、GND端子およびVdd端子を形成できる。
同様に、第3、第4半導体素子13、14が用いられて形成された図2(b)に示されるものを用意し、各リボンリード23、24に各リード33、34を接合して図2(c)に示されるものを形成する。
この後、図示しないが、リボンリード21を介して第1半導体素子11に電気的に接続されたVdd端子としてのリード31と、リボンリード23を介して第3半導体素子13に電気的に接続されたVdd端子としてのリード33と、をリボンリード21、23が接合された面とは反対側の面をそれぞれ張り合わせることにより、1つのVdd端子を構成する。以上のようにして、図1に示されるHブリッジ回路部分が完成する。
そして、積層基板81に駆動用チップ82およびマイコンチップ85を搭載してワイヤボンドしたものを用意し、Hブリッジ回路部分と積層基板81との位置関係をボンディング装置の冶具で固定して決定する。この後、ボンディング装置で、各中継リード61〜64と積層基板81内の電気回路との間を各ワイヤ71〜74でワイヤボンドする。こうして、Hブリッジ回路部分と積層基板81とを中継リード61〜64およびワイヤ51〜54、71〜74を介して電気的に接続することができる。
次に、外部から信号を入力するためのリード89と積層基板81内の電気回路とをワイヤ88でワイヤボンドし、リード31〜34、41〜44、89の端部が露出するように積層基板81、中継リード61〜64、そしてHブリッジ回路部分を樹脂90にてモールドする。こうして、図1に示される半導体装置1が完成する。
上記半導体装置1の構成において、第1〜第4半導体素子11〜14によって構成される回路について説明する。図3は、第1〜第4半導体素子11〜14にて構成されるHブリッジ回路部分の回路図を示したものである。
図3に示されるように、各半導体素子11〜14は、Hブリッジ回路を構成している。また、本半導体装置1には、車の窓ガラスを駆動させるための上記モータMOや図示しない装置の電源が設けられている。
Hブリッジ回路において、Pch型の第1、第3半導体素子11、13の各ソースにそれぞれVdd電圧が入力される。また、第1、第2半導体素子11、12の各ドレインによって構成されるM1端子と、第3、第4半導体素子13、14の各ドレインによって構成されるM2端子と、の間に車の窓ガラスを開閉するためのモータMOが接続されている。そして、Nch型の第2、第4半導体素子12、14の各ソースにGND電圧が入力される。
上記回路構成において、以下のようにしてモータMOを駆動することができる。まず、各半導体素子11〜14は、ゲートに電流が入力されることでソース−ドレイン間に電流が流れる。したがって、各半導体素子11〜14の各ゲートに、それぞれワイヤ51〜54を介して信号を入力することにより、各半導体素子11〜14、ひいてはモータMOを駆動する。
具体的には、図示しない外部マイコンから通信によってリード89およびワイヤ88、そして積層基板81内の電気回路を通じてマイコンチップ85に信号を入力する。マイコンチップ85は、入力された信号に応じて積層基板81内の電気回路と駆動用チップ82を介して、各半導体素子11〜14を制御する。駆動用チップ82は、積層基板81内の電気回路や中継リード61〜64、そしてワイヤ51〜54、71〜74を介して各半導体素子11〜14のゲートに信号をそれぞれ入力する。
そして、車の窓ガラスを上昇・下降させるのがモータMOである。このモータMOは、ドアの内張に設置された窓ガラスを上昇または下降させる周知の機構に設置されている。
モータMOの停止時では、各半導体素子11〜14のすべてがOFF状態であり、窓ガラスの上昇時では、Hブリッジにおける一方の対角線上に位置する例えば2個の半導体素子11、14の各ゲートに駆動用チップ82から電流が入力されてON状態となり、第1半導体素子11、モータMO、第4半導体素子14の順に電流が流れてモータMOが回転する。このとき、他方の対角線上に位置する2個の半導体素子12、13の各ゲートに電流は入力されず、OFF状態となっている。
また、窓ガラスの下降時では、Hブリッジにおける一方の対角線上に位置する2個の半導体素子11、14がOFF状態になる。一方、他方の対角線上に位置する2個の半導体素子12、13の各ゲートに駆動用チップ82から電流が入力されてON状態となり、第3半導体素子13、モータMO、第2半導体素子12の順に電流が流れてモータMOが回転する。
つまり、窓ガラスの上昇時と下降時とでは、Hブリッジ回路によってモータMOへ流れる電流の向きが逆転し、これに応じてモータMOの回転も逆転する。このように、Hブリッジ回路によってモータMOに流れる電流の向きを制御することで、車の窓ガラスを開け閉めすることができる。
以上のように、各半導体素子11〜14によってモータMOを駆動する際、各半導体素子11〜14では大電流が流れることによって熱が発生する。この熱は、各半導体素子11〜14の各ドレインパッドに接合されたリード41〜44、各ソースパッドに接合されたリボンリード21〜24、および各リボンリード21〜24に接合された各リード31〜34を介して外部に放出される。これらリード31〜34、41〜44、リボンリード21〜24は上述のようにヒートシンクとしての役割も果たすため、放熱が可能になっている。
特に、M1、M2端子を構成する各リード41〜44においては、各半導体素子11〜14で発生した熱を直接各リード41〜44を介して、例えばモータMOの筐体に繋がるバスバー(図示しない)へ放熱することができる。本実施形態では、各半導体素子11〜14を各リード41〜44に接着剤を用いずにはんだ付けによって直接接合しているため、熱抵抗を低減でき、各半導体素子11〜14の放熱性を向上させることができる。
同様に、各半導体素子11〜14の各ソースパッドに各リボンリード21〜24が直接接合されているため、各半導体素子11〜14とリボンリード21〜24との間の熱抵抗を低減させることができ、放熱性を向上させることができる。
なお、本実施形態では、駆動用チップ82およびマイコンチップ85のためのヒートシンクを設けていないが、駆動用チップ82およびマイコンチップ85で発生する熱はそれぞれ積層基板81に放熱されることとなる。このため、半導体装置1に駆動用チップ82およびマイコンチップ85の放熱のためのヒートシンクを設けなくても差し支えない。
以上説明したように、本実施形態では、各半導体素子11〜14の上下の面、すなわちソースパッドおよびドレインパッドが設けられた各面に、ヒートシンクとしての役割を果たすリード41〜44およびリボンリード21〜24を直接接合することを特徴としている。これにより、各半導体素子11〜14とリード41〜44との接合部分、および各半導体素子11〜14とリボンリード21〜24との接合部分の熱抵抗を低減させることができる。したがって、各半導体素子11〜14とリード41〜44およびリボンリード21〜24との間で熱エネルギーをスムーズに移動させることができ、リード31〜34、41〜44およびリボンリード21〜24を介して樹脂90の外部に熱を導くことができる。このようにして、各半導体素子11〜14の放熱性を向上させることができる。
以上のことから、半導体装置1においてヒートシンクを用いない構成としても、配線としてのリード31〜34、41〜44(およびリボンリード21〜24)をヒートシンクとして兼用させることで発熱量の大きいパワー素子の放熱性を確保することができる。
また、半導体装置1においてヒートシンクを用いずに各半導体素子11〜14で発生する熱を外部に放出することができるので、半導体装置1のサイズを小型化することができる。すなわち、本実施形態では、図1に示されるように、各半導体素子11〜14およびリード31〜34、41〜44を多段に配置させているため、半導体装置1を平面から見たときの面積を小さくすることができ、ひいては半導体装置1を小型化することができる。
また、本実施形態のように、半導体装置1は放熱のためのヒートシンクを用いない構成となっているので、半導体装置1を製造するためのコストや製造工程を削減できる。
(第2実施形態)
本実施形態では、第1実施形態と異なる部分についてのみ説明する。本実施形態では、各リード31〜34、41〜44、89を同一平面上にインライン形式で配置させていることが第1実施形態と異なる。
図4は、本実施形態に係る半導体装置を示した図である。図4(a)は、半導体装置2の平面図、図4(b)は半導体装置2の概略断面図である。また、図5は、図4(a)において各半導体素子11〜14の配置を模式的に示したものである。なお、図5では各リード101〜106を省略してある。また、図4(b)において、樹脂90の外壁部分は破線で示されており、この破線の内部に樹脂90が充填されている。
図4(a)に示されるように、本実施形態では、GND端子、M1、M2端子、そしてVdd端子、すなわち各リード101〜106が、同一平面上に配置された状態になっている。これら各リード101〜106は、図4(b)に示されるように、モールドパッケージ内で曲げ加工が施されている。これにより、樹脂90から露出した各リード101〜106の端部が同一平面上に配置されることとなる。
具体的には、図4(b)、図5に示されるように、Vdd端子としてのリード101に第1半導体素子11のソースパッドが接合されている。また、リード101において第1半導体素子11が接合された面とは反対側の面に第3半導体素子13のソースパッド13aが接合されている。
上記第1半導体素子11のドレインパッドにM1端子としてのリード102が接合されており、リード102において第1半導体素子11が接合された面とは反対側の面に第2半導体素子12のドレインパッドが接合されている。このリード102において、第1、第2半導体素子11、12が接合された側とは反対側は、Vdd端子としてのリード101に対して多段構造にならないように曲げ加工が施されている。
そして、第2半導体素子12のソースパッド12aにGND端子としてのリード103が接合されている。このリード103においても、リード101、102に対して多段構造にならならないように曲げ加工が施されている。
同様に、第3半導体素子13のドレインパッドにM2端子としてのリード104が接合されており、リード104において第3半導体素子13が接合された面とは反対側の面に第4半導体素子14のドレインパッドが接合されている。そして、第4半導体素子14のソースパッドにGND端子としてのリード105が接合されている。これらリード104、105においても、上記と同様に、第3、第4半導体素子13、14が接合された側とは反対側がVdd端子としてのリード101に対してそれぞれ多段構造にならないように曲げ加工が施されている。
さらに、リード102〜105の端部がリード101と同一平面内に配置されるようにリード102〜105がモールドパッケージ内で曲げ加工されている。これにより、各リード101〜106において樹脂90から露出する部分がそれぞれ同一平面上に配置される。また、上記のようにして各リード102〜105が曲げ加工される際、各リード101〜105がオーバーラップしないように、各半導体チップ11〜14から引き出され、樹脂90の外部まで引き伸ばされている。
また、各半導体素子11〜14のゲートパッド11b〜14bにそれぞれワイヤ51〜54が接合されている。本実施形態では、図5に示されるように、各半導体素子11〜14が各リード101〜105の長手方向に垂直な方向にそれぞれ移動して配置されている。これにより、各半導体素子11〜14の各ゲートパッド11b〜14bから容易にワイヤ51〜54を引き伸ばすことができる。
なお、リード106は、M1、M2端子に接続されたモータMOによって駆動される窓ガラスの位置を検出するための位置検出用端子として用いられるものである。
以上のように、各半導体素子11〜14の配置のずれ、および各リード102〜105の曲げ加工によって、各リード101〜105が同一平面上に配置されるようにしても構わない。これにより、半導体装置2を外部に接続しやすい形態とすることができる。
(第3実施形態)
本実施形態では、上記実施形態と異なる部分についてのみ説明する。本実施形態では、各半導体素子11〜14に接合するVdd端子およびGND端子としての各リードの形状が上記実施形態と異なる。
図6は、本実施形態に係る半導体装置の概略断面図である。また、図7は、図6のA矢視図である。なお、図6において、樹脂90の外壁部分は破線で示されており、この破線の内部に樹脂90が充填されている。また、図7では、リボンリード22、24、M1、M2端子(リード41〜44)、およびVdd端子(リード112)を省略してあるので、GND端子としてのリード111のみが描かれている。
図6に示されるように、本実施形態に係る半導体装置3では、紙面垂直方向、すなわちM1端子としてのリード41、42の長手方向に垂直な方向に各半導体素子11〜14がそれぞれ配置されている。図6では、第1、第2半導体素子11、12のみが描かれているが、上述のように、紙面垂直方向に図示されない第3、第4半導体素子13、14が配置されている。このような配置は、第2、第4半導体素子12、14に共通のGND端子と、第1、第3半導体素子11、13の共通のVdd端子と、を採用することで可能となる。
具体的には、図7に示されるように、リード111は、第2、第4半導体素子12、14が長手方向にそれぞれ接続される直線部位とその直線部位に垂直に配置された直線部位とで構成されるT字形状になっている。同様に、第1、第3半導体素子11、13が長手方向にそれぞれ接続される直線部位とその直線部位に垂直に配置された直線部位とで構成されるT字形状のリード112になっている。
そして、図6および図7に示されるように、GND端子としてのリード111に対して、リボンリード22、24を介して第2、第4半導体素子12、14の各ソースパッドが接続されている。また、GND端子と同じT字形状のVdd端子としてのリード112に対して、リボンリード21、23を介して第1、第3半導体素子11、13の各ソースパッドが接続されている。
さらに、図6に示されるように、第1、第2半導体素子11、12の各ドレインパッドに接合された各リード41、42によってM1端子が構成されている。そして、図示しないが、第3、第4半導体素子13、14の各ドレインパッドに接合された各リード43、44によってM2端子が構成されている。
なお、各半導体素子11〜14の各ゲートパッド11b〜14bには、上記実施形態と同様に、ワイヤ51〜54が接続された状態になっている。
以上のように、GND端子およびVdd端子としてのリード111、112をT字型にすることで、リード111、112の共通化を図るようにしても構わない。これにより、使用するリードの数を削減することができ、各半導体素子11〜14に対するリード41〜44、111、112の組み付けを容易に行うことができる。
(第4実施形態)
本実施形態では、上記実施形態と異なる部分についてのみ説明する。本実施形態では、M1端子としてのリード41、42、M2端子としてのリード43、44、およびVdd端子としてのリード31、33をそれぞれ1つのリードで構成したことが上記実施形態と異なる。
図8は、本実施形態に係る半導体装置の概略断面図である。なお、図8において、樹脂90の外壁部分は破線で示されており、この破線の内部に樹脂90が充填されている。
図8に示されるように、本実施形態に係る半導体装置4では、Hブリッジ回路部分において、第2半導体素子12のドレインパッドにM1端子としてのリード121が接合されている。そして、リード121において第2半導体素子12が接合された面とは反対側の面に第1半導体素子11のドレインパッドが接合されている。
同様に、第4半導体素子14のドレインパッドにM2端子としてのリード122が接合されている。そして、リード122において第4半導体素子14が接合された面とは反対側の面に第3半導体素子13のドレインパッドが接合されている。また、第1、第3半導体素子11、13の各ソースパッドにリボンリード21、23を介してVdd端子としてのリード123がそれぞれ接続されている。
以上のように、M1、M2端子およびVdd端子を共通のリード121〜123で構成することで、リード121〜123の構造を単純化させるようにしても構わない。これにより、M1、M2端子およびVdd端子を共通化することができ、半導体装置4の構成を簡略化することができる。
(第5実施形態)
本実施形態では、上記実施形態と異なる部分についてのみ説明する。本実施形態では、リボンリード21〜24を用いずに各半導体素子11〜14にGND端子、M1、M2端子、そしてVdd端子を接合していることが上記実施形態と異なる。また、第1、第3半導体素子11、13の各ゲートパッドと各中継リード61、63との間をリボンリードで接続していることが上記実施形態と異なる。
図9は、本実施形態に係る半導体装置の概略断面図である。なお、図9において、樹脂90の外壁部分は破線で示されており、この破線の内部に樹脂90が充填されている。
図9に示されるように、本実施形態に係る半導体装置5では、第2、第4半導体素子12、14の各ソースパッドにリード131、132の一端がそれぞれ接合されている。これらリード131、132の一端は、金属板の一端がリボンリードのように、圧延によって薄く引き伸ばされて曲げ加工されたリボンリード部131a、132aとされている。すなわち、第2、第4半導体素子の各ソースパッドに各リード131、132の各リボンリード部131a、132aが直接接合されている。また、各リード131、132の他端は、それぞれGND端子として樹脂90から露出した状態になっている。
同様に、第1、第3半導体素子11、13の各ソースパッドにリード133、134のリボンリード部133a、134aがそれぞれ直接接合されている。これらリード133、134は上記各リード131、132と同様の形状をなしている。そして、各リード133、134の他端がそれぞれ張り合わされてVdd端子として樹脂90から露出した状態になっている。
また、第1、第3半導体素子11、13の各ゲートパッドと中継リード61、62との間は、リボンリード151、152でそれぞれ接続されている。これにより、リード133、134を第1、第3半導体素子11、13にそれぞれ接合する際に、上記リボンリード151、152をそれぞれ各ゲートパッドと中継リード61、62との間に接続できる。このため、第2、第4半導体素子12、14と各中継リード62、64との間をワイヤボンドすれば良いので、半導体装置5の製造を容易にすることができる。
以上のように、各半導体素子11〜14の各ソースパッドに各リード131〜134の各リボンリード部131a〜134aを直接接合させるようにしても構わない。これにより、各半導体素子11〜14で発生した熱を、各半導体素子11〜14にそれぞれ直接接合されたリード41〜44、131〜134を介して放熱することができる。
なお、本実施形態で用いられたリード131〜134は、本発明の加工リードに相当する。
(他の実施形態)
上記各実施形態で示された構造、形態は一例を示すものであって、各実施形態で示された内容をそれぞれ組み合わせて実施しても構わない。
上記各実施形態では、各半導体素子11〜14と積層基板81内の電気回路との間をそれぞれ1つの中継リード61〜64を介して電気的に接続しているが、それぞれ複数の中継リードを介すようにしても構わない。
上記各実施形態において、各半導体装置1〜5の各GND端子をモータMOの筐体へ接続し、GND端子からモータMOの筐体へ直接放熱するようにしても構わない。これにより、リード平面から放熱できるので効率がよい。
上記第3実施形態において、M1端子を構成する各リード41、42を共通化させて1本のリードで構成しても構わない。同様に、第5実施形態において、M1、M2端子およびVdd端子を構成する各リード41〜44、133、134をそれぞれ共通のリードで構成するようにしても構わない。
また、第5実施形態のように第1、第3半導体チップ11、13と中継リード61、63とをリボンリード151、152で接続する形態を、例えば第1、2、4実施形態にそれぞれ適用させても構わない。
上記第2実施形態と同様に、第1、第3〜第5実施形態においても、各リード31〜34、41〜44、111、112、121〜123、131〜134を樹脂90内でそれぞれ曲げ加工することにより、樹脂90から露出する部分をそれぞれ同一平面上に配置させるようにしても構わない。
上記各実施形態では、各半導体素子11〜14としてパワー素子を用いているが、他の例としてIGBTやバイポーラパワー素子を用いても構わない。
また、放熱性向上のため、図1および図8に示される各リード32、34、図4(b)に示される各リード103、105、そして図6に示される各リード111、112を樹脂90からそれぞれ露出させるようにしても良い。
本発明の第1実施形態に係る半導体装置の概略断面図である。 図1に示される半導体装置の製造工程を示した図である。 第1〜第4半導体素子にて構成されるHブリッジ回路部分の回路図である。 本発明の第2実施形態に係る半導体装置を示した図であり、(a)は半導体装置の平面図、(b)は半導体装置の概略断面図である。 図4(a)において各半導体素子の配置を模式的に示した図である。 本発明の第3実施形態に係る半導体装置の概略断面図である。 図6のA矢視図である。 本発明の第4実施形態に係る半導体装置の概略断面図である。 本発明の第5実施形態に係る半導体装置の概略断面図である。 (a)は従来の半導体装置の平面図、(b)は(a)のA−A断面図である。
符号の説明
11〜14…第1〜第4半導体素子、21〜24…リボンリード、31〜34、41〜44、101〜105、111、112、121〜123、131〜134…リード、131a〜134a…リボンリード部、51〜54、71〜74…ワイヤ、61〜64…中継リード、81…積層基板、82…電子素子としての駆動用チップ、85…電子素子としてのマイコンチップ、90…樹脂。

Claims (14)

  1. 半導体基板の表面側に形成された第1電極と裏面に形成された第2電極との間に電流を流すように構成された縦型の4つの第1〜第4半導体素子(11〜14)と、
    電気回路が形成された基板(81)上に設けられると共に、前記電気回路を介して前記各半導体素子を駆動制御する電子素子(82、85)と、
    配線およびヒートシンクとしての金属リード(21〜24、31〜34、41〜44、101〜105、111、112、121〜123、131〜134)と、
    前記各半導体素子および前記金属リードの一端側を封止した樹脂(90)と、を備えた半導体装置であって、
    前記各半導体素子は積層状に配置されると共に、Hブリッジ状に接続された構成とされており、
    前記各半導体素子の各第1電極および各第2電極それぞれに前記金属リードがそれぞれ直接接合されており、前記各半導体素子で発生した熱は、前記金属リードを介してそれぞれ放熱されるようになっていることを特徴とする半導体装置。
  2. 前記各半導体素子と前記電気回路とはワイヤ(51〜54、71〜74)および中継リード(61〜64)を介して電気的に接続されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記各半導体素子は、MOS構造のパワー素子として形成されたものであることを特徴とする請求項1または2に記載の半導体装置。
  4. 前記金属リードは、複数の板状リード(31〜34、41〜44、111、112、121〜123)と、前記板状リードよりも薄いリボンリード(21〜24)と、で構成されており、
    前記各半導体素子の各第1電極に前記リボンリード(21〜24)のうちの一部がそれぞれ直接接合されると共に、前記リボンリードのうち前記各半導体素子の各第1電極に接合されていない部分の一部が板状リード(31〜34、111、112、123)に接合され、前記リボンリードが接合された前記板状リードとは別の板状リード(41〜44、121、122)が前記各半導体素子の各第2電極にそれぞれ直接接合されていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。
  5. 前記リボンリード(21、23)を介して前記第1および第3半導体素子(11、13)の各第1電極にそれぞれ接続された前記各板状リード(31、33)が、前記第1および第3半導体素子が接合された面とは反対側の面が互いに張り合わされることで電源端子(Vdd)が構成され、
    前記第1〜第4半導体素子の各第2電極にそれぞれ接合された前記各板状リード(41〜44)のうち、前記第1および第2半導体素子(11、12)が接合された各板状リード(41、42)が、前記第1および第2半導体素子が接合された面とは反対側の面が互いに張り合わされると共に、前記第3および第4半導体素子(13、14)が接合された板状リード(43、44)が、前記第3および第4半導体素子が接合された面とは反対側の面が互いに張り合わされることでそれぞれ負荷接続用端子(M1、M2)が構成され、
    前記リボンリード(22、24)を介して前記第2および第4半導体素子(12、14)の各第1電極にそれぞれ接続された前記各板状リード(32、34)がそれぞれ接地用端子(GND)として構成されていることを特徴とする請求項4に記載の半導体装置。
  6. 前記各半導体素子の各第2電極にそれぞれ接合された各板状リード(41〜44)のうち、前記第1および第2半導体素子(11、12)が接合された各板状リード(41、42)が、前記第1および第2半導体素子が接合された面とは反対側の面が互いに張り合わされると共に、前記第3および第4半導体素子(13、14)が接合された各板状リード(43、44)が、前記第3および第4半導体素子が接合された面とは反対側の面が互いに張り合わされることでそれぞれ負荷接続用端子(M1、M2)が構成され、
    前記リボンリード(21、23)を介して前記第1および第3半導体素子(11、13)の各第1電極にそれぞれ共通の板状リード(112)が接続されることで、前記第1および第3半導体素子が横並びに配置されており、
    前記第1および第3半導体素子それぞれに対応した前記第2および第4半導体素子の各第1電極に前記リボンリード(22、24)を介してそれぞれ共通の板状リード(111)が接続されることで、前記第2および第4半導体素子が横並びに配置されていることを特徴とする請求項4に記載の半導体装置。
  7. 前記第1および第3半導体素子がそれぞれ接続される共通の板状リード(112)は、前記第1および第3半導体素子が長手方向にそれぞれ接続される直線部位とその直線部位に垂直に配置された直線部位とで構成されるT字形状になっており、
    前記第2および第4半導体素子がそれぞれ接続される共通の板状リード(111)は、前記第2および第4半導体素子が長手方向にそれぞれ接続される直線部位とその直線部位に垂直に配置された直線部位とで構成されるT字形状になっていることを特徴とする請求項6に記載の半導体装置。
  8. 前記互いに張り合わされる板状リード(31、33、41〜44)において、互いに張り合わされる面のうち一方に凹部が設けられ、他方に前記凹部と対応する凸部が設けられており、
    前記板状リードが張り合わされたとき、一方の板状リードに設けられた凹部に他方の板状リードに設けられた凸部が嵌合するようになっていることを特徴とする請求項5ないし7のいずれか1つに記載の半導体装置。
  9. 前記リボンリード(22)を介して前記第2半導体素子(12)の第1電極に接続された板状リード(32、103)が接地用端子(GND)として構成され、
    前記第2半導体素子の第2電極に直接接合された板状リード(102、121)が第1負荷接続用端子(M1)として構成されると共に、前記第2半導体素子が接合された板状リード(102、121)が、前記第2半導体素子が接合された面とは反対側の面に第1半導体素子(11)の第2電極が直接接合されており、
    前記第1半導体素子の第1電極にリボンリード(21)を介して接続された板状リード(101、123)が電源端子(Vdd)として構成されると共に、前記第1半導体素子が接続された板状リード(101、123)が、前記第1半導体素子が接続された面とは反対側の面にリボンリード(23)を介して第3半導体素子(13)の第1電極が接続され、前記第3半導体素子の第2電極に直接接合された板状リード(104、122)が第2負荷接続用端子(M2)として構成されており、
    前記第3半導体素子の第2電極が接合された板状リード(104、122)が、前記第3半導体素子が接合された面とは反対側の面に第4半導体素子(14)の第2電極が直接接合されると共に、前記第4半導体素子の第1電極にリボンリード(24)を介して接続された板状リード(34、105)が接地用端子(GND)として構成されていることを特徴とする請求項4に記載の半導体装置。
  10. 前記板状リード(31〜34、41〜44、101〜105、111、112、121〜123)は、前記樹脂から露出した部分が同一平面上にそれぞれ配置されるように、前記樹脂内で曲げ加工が施されていることを特徴とする請求項5ないし9のいずれか1つに記載の半導体装置。
  11. 前記金属リードは、金属板の一端側が薄肉化されたリボンリード部(131a〜134a)を備えた加工リード(131〜134)と板状リード(41〜44)とで構成されており、
    前記各半導体素子の各第1電極に前記加工リードのリボンリード部がそれぞれ直接接合されると共に、前記各板状リードが前記各半導体素子の各第2電極にそれぞれ直接接合されていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。
  12. 前記第1および第3半導体素子(11、13)の各第1電極にリボンリード部(133a、134a)がそれぞれ直接接合された各加工リード(133、134)が、前記第1および第3半導体素子が接合された面とは反対側の面が互いに張り合わされることで電源端子(Vdd)が構成され、
    前記第1〜第4半導体素子の各第2電極にそれぞれ接合された各板状リード(41〜44)のうち、前記第1および第2半導体素子(11、12)が接合された板状リード(41、42)が、前記第1および第2半導体素子が接合された面とは反対側の面が互いに張り合わされ、
    前記第3および第4半導体素子(13、14)が接合された板状リード(43、44)が、前記第3および第4半導体素子が接合された面とは反対側の面が互いに張り合わされることでそれぞれ負荷接続用端子(M1、M2)が構成されており、
    前記第2および第4半導体素子(12、14)の各第1電極にリボンリード部(131a、132a)がそれぞれ直接接合された各加工リード(131、132)が、それぞれ接地用端子(GND)として構成されていることを特徴とする請求項11に記載の半導体装置。
  13. 前記板状リード(41〜44)および前記加工リード(131〜134)は、前記樹脂から露出した部分が同一平面上にそれぞれ配置されるように、前記樹脂内で曲げ加工が施されていることを特徴とする請求項12に記載の半導体装置。
  14. 前記互いに張り合わされる板状リード(41〜44)および加工リード(133、134)において、互いに張り合わされる面のうち一方に凹部が設けられ、他方に前記凹部と対応する凸部が設けられており、
    前記板状リードが張り合わされたとき、一方の板状リードに設けられた凹部に他方の板状リードに設けられた凸部が嵌合するようになっていることを特徴とする請求項12または13に記載の半導体装置。
JP2005257822A 2005-09-06 2005-09-06 半導体装置 Expired - Fee Related JP4552810B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005257822A JP4552810B2 (ja) 2005-09-06 2005-09-06 半導体装置
US11/515,045 US20070075419A1 (en) 2005-09-06 2006-09-05 Semiconductor device having metallic lead and electronic device having lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005257822A JP4552810B2 (ja) 2005-09-06 2005-09-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2007073674A true JP2007073674A (ja) 2007-03-22
JP4552810B2 JP4552810B2 (ja) 2010-09-29

Family

ID=37934879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005257822A Expired - Fee Related JP4552810B2 (ja) 2005-09-06 2005-09-06 半導体装置

Country Status (1)

Country Link
JP (1) JP4552810B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009020469A1 (de) 2008-05-08 2009-11-12 DENSO CORPORATION, Kariya-shi Halbleitervorrichtung mit mehreren Chips und Verfahren zur Fertigung der Halbleitervorrichtung
JP2011108946A (ja) * 2009-11-19 2011-06-02 Aisin Seiki Co Ltd トランジスタの実装方法及び電子部品
JP2011125151A (ja) * 2009-12-11 2011-06-23 Toyota Central R&D Labs Inc 電力変換装置
JP2011134990A (ja) * 2009-12-25 2011-07-07 Renesas Electronics Corp 半導体装置およびその製造方法
US8946882B2 (en) 2012-03-15 2015-02-03 Denso Corporation Semiconductor module and semiconductor device
JP2017523596A (ja) * 2014-05-21 2017-08-17 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh コミュテーションセル
JP2018010982A (ja) * 2016-07-14 2018-01-18 三菱電機株式会社 半導体モジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026251A (ja) * 2000-07-11 2002-01-25 Toshiba Corp 半導体装置
JP2002208673A (ja) * 2001-01-10 2002-07-26 Mitsubishi Electric Corp 半導体装置およびパワーモジュール
JP2004193476A (ja) * 2002-12-13 2004-07-08 Denso Corp 半導体装置
JP2005235816A (ja) * 2004-02-17 2005-09-02 Matsushita Electric Ind Co Ltd 半導体パワーモジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026251A (ja) * 2000-07-11 2002-01-25 Toshiba Corp 半導体装置
JP2002208673A (ja) * 2001-01-10 2002-07-26 Mitsubishi Electric Corp 半導体装置およびパワーモジュール
JP2004193476A (ja) * 2002-12-13 2004-07-08 Denso Corp 半導体装置
JP2005235816A (ja) * 2004-02-17 2005-09-02 Matsushita Electric Ind Co Ltd 半導体パワーモジュール

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009020469A1 (de) 2008-05-08 2009-11-12 DENSO CORPORATION, Kariya-shi Halbleitervorrichtung mit mehreren Chips und Verfahren zur Fertigung der Halbleitervorrichtung
JP2011108946A (ja) * 2009-11-19 2011-06-02 Aisin Seiki Co Ltd トランジスタの実装方法及び電子部品
JP2011125151A (ja) * 2009-12-11 2011-06-23 Toyota Central R&D Labs Inc 電力変換装置
JP2011134990A (ja) * 2009-12-25 2011-07-07 Renesas Electronics Corp 半導体装置およびその製造方法
US8779575B2 (en) 2009-12-25 2014-07-15 Renesas Electronics Corporation Semiconductor device package having a semiconductor chip on wiring board connected to plurality of leads including power MOSFETs
US8946882B2 (en) 2012-03-15 2015-02-03 Denso Corporation Semiconductor module and semiconductor device
JP2017523596A (ja) * 2014-05-21 2017-08-17 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh コミュテーションセル
JP2018010982A (ja) * 2016-07-14 2018-01-18 三菱電機株式会社 半導体モジュール

Also Published As

Publication number Publication date
JP4552810B2 (ja) 2010-09-29

Similar Documents

Publication Publication Date Title
US20070075419A1 (en) Semiconductor device having metallic lead and electronic device having lead frame
JP4438489B2 (ja) 半導体装置
JP4552810B2 (ja) 半導体装置
JP7519356B2 (ja) 半導体装置
JP5381444B2 (ja) パワーモジュール
JP2009534869A (ja) マルチプルダイおよび共通ノード構造を含む半導体ダイパッケージ
WO2011137733A2 (zh) 电源模块及其封装集成方法
JPWO2007026944A1 (ja) 回路装置およびその製造方法
WO2021251126A1 (ja) 半導体装置
WO2021200337A1 (ja) 電子装置
JP2002083927A (ja) 半導体装置
US9837386B2 (en) Power device and preparation method thereof
JP2008218688A (ja) 半導体装置
JP2007027404A (ja) 半導体装置
JP5257229B2 (ja) 半導体装置およびヒートシンク
JP2009141150A (ja) 半導体装置
JP2005277014A (ja) 半導体装置
JP2018110143A (ja) 半導体装置、電力変換装置、リードフレーム、および半導体装置の製造方法
WO2022153902A1 (ja) 半導体装置
JP4333505B2 (ja) 半導体装置
JP2010225952A (ja) 半導体モジュール
JP6371122B2 (ja) パワー半導体装置および樹脂封止型モータ
JP2007288044A (ja) 半導体装置
WO2020240882A1 (ja) 半導体装置および半導体装置の製造方法
JP2009224529A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees