JP2007073674A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007073674A JP2007073674A JP2005257822A JP2005257822A JP2007073674A JP 2007073674 A JP2007073674 A JP 2007073674A JP 2005257822 A JP2005257822 A JP 2005257822A JP 2005257822 A JP2005257822 A JP 2005257822A JP 2007073674 A JP2007073674 A JP 2007073674A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- plate
- semiconductor elements
- semiconductor
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】半導体基板の表面側に形成されたソースパッドと裏面に形成されたドレインパッドとの間に電流を流すように構成された縦型の半導体素子11〜14と、配線およびヒートシンクとしてのリード31〜34、41〜44およびリボンリード21〜24と、半導体素子11〜14およびリード31〜34、41〜44の一端側を封止した樹脂90と、を備え、各半導体素子11〜14の各ドレインパッドにリード41〜44を直接接合すると共に、各半導体素子11〜14の各ソースパッドにリボンリード21〜24の一部を直接接合して、他の部分をリード31〜34に接合する。
【選択図】図1
Description
以下、本発明の第1実施形態について図を参照して説明する。本実施形態で示される半導体装置は、パワーウィンドウの駆動モータを駆動するHICに適用される。
本実施形態では、第1実施形態と異なる部分についてのみ説明する。本実施形態では、各リード31〜34、41〜44、89を同一平面上にインライン形式で配置させていることが第1実施形態と異なる。
本実施形態では、上記実施形態と異なる部分についてのみ説明する。本実施形態では、各半導体素子11〜14に接合するVdd端子およびGND端子としての各リードの形状が上記実施形態と異なる。
本実施形態では、上記実施形態と異なる部分についてのみ説明する。本実施形態では、M1端子としてのリード41、42、M2端子としてのリード43、44、およびVdd端子としてのリード31、33をそれぞれ1つのリードで構成したことが上記実施形態と異なる。
本実施形態では、上記実施形態と異なる部分についてのみ説明する。本実施形態では、リボンリード21〜24を用いずに各半導体素子11〜14にGND端子、M1、M2端子、そしてVdd端子を接合していることが上記実施形態と異なる。また、第1、第3半導体素子11、13の各ゲートパッドと各中継リード61、63との間をリボンリードで接続していることが上記実施形態と異なる。
上記各実施形態で示された構造、形態は一例を示すものであって、各実施形態で示された内容をそれぞれ組み合わせて実施しても構わない。
Claims (14)
- 半導体基板の表面側に形成された第1電極と裏面に形成された第2電極との間に電流を流すように構成された縦型の4つの第1〜第4半導体素子(11〜14)と、
電気回路が形成された基板(81)上に設けられると共に、前記電気回路を介して前記各半導体素子を駆動制御する電子素子(82、85)と、
配線およびヒートシンクとしての金属リード(21〜24、31〜34、41〜44、101〜105、111、112、121〜123、131〜134)と、
前記各半導体素子および前記金属リードの一端側を封止した樹脂(90)と、を備えた半導体装置であって、
前記各半導体素子は積層状に配置されると共に、Hブリッジ状に接続された構成とされており、
前記各半導体素子の各第1電極および各第2電極それぞれに前記金属リードがそれぞれ直接接合されており、前記各半導体素子で発生した熱は、前記金属リードを介してそれぞれ放熱されるようになっていることを特徴とする半導体装置。 - 前記各半導体素子と前記電気回路とはワイヤ(51〜54、71〜74)および中継リード(61〜64)を介して電気的に接続されていることを特徴とする請求項1に記載の半導体装置。
- 前記各半導体素子は、MOS構造のパワー素子として形成されたものであることを特徴とする請求項1または2に記載の半導体装置。
- 前記金属リードは、複数の板状リード(31〜34、41〜44、111、112、121〜123)と、前記板状リードよりも薄いリボンリード(21〜24)と、で構成されており、
前記各半導体素子の各第1電極に前記リボンリード(21〜24)のうちの一部がそれぞれ直接接合されると共に、前記リボンリードのうち前記各半導体素子の各第1電極に接合されていない部分の一部が板状リード(31〜34、111、112、123)に接合され、前記リボンリードが接合された前記板状リードとは別の板状リード(41〜44、121、122)が前記各半導体素子の各第2電極にそれぞれ直接接合されていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。 - 前記リボンリード(21、23)を介して前記第1および第3半導体素子(11、13)の各第1電極にそれぞれ接続された前記各板状リード(31、33)が、前記第1および第3半導体素子が接合された面とは反対側の面が互いに張り合わされることで電源端子(Vdd)が構成され、
前記第1〜第4半導体素子の各第2電極にそれぞれ接合された前記各板状リード(41〜44)のうち、前記第1および第2半導体素子(11、12)が接合された各板状リード(41、42)が、前記第1および第2半導体素子が接合された面とは反対側の面が互いに張り合わされると共に、前記第3および第4半導体素子(13、14)が接合された板状リード(43、44)が、前記第3および第4半導体素子が接合された面とは反対側の面が互いに張り合わされることでそれぞれ負荷接続用端子(M1、M2)が構成され、
前記リボンリード(22、24)を介して前記第2および第4半導体素子(12、14)の各第1電極にそれぞれ接続された前記各板状リード(32、34)がそれぞれ接地用端子(GND)として構成されていることを特徴とする請求項4に記載の半導体装置。 - 前記各半導体素子の各第2電極にそれぞれ接合された各板状リード(41〜44)のうち、前記第1および第2半導体素子(11、12)が接合された各板状リード(41、42)が、前記第1および第2半導体素子が接合された面とは反対側の面が互いに張り合わされると共に、前記第3および第4半導体素子(13、14)が接合された各板状リード(43、44)が、前記第3および第4半導体素子が接合された面とは反対側の面が互いに張り合わされることでそれぞれ負荷接続用端子(M1、M2)が構成され、
前記リボンリード(21、23)を介して前記第1および第3半導体素子(11、13)の各第1電極にそれぞれ共通の板状リード(112)が接続されることで、前記第1および第3半導体素子が横並びに配置されており、
前記第1および第3半導体素子それぞれに対応した前記第2および第4半導体素子の各第1電極に前記リボンリード(22、24)を介してそれぞれ共通の板状リード(111)が接続されることで、前記第2および第4半導体素子が横並びに配置されていることを特徴とする請求項4に記載の半導体装置。 - 前記第1および第3半導体素子がそれぞれ接続される共通の板状リード(112)は、前記第1および第3半導体素子が長手方向にそれぞれ接続される直線部位とその直線部位に垂直に配置された直線部位とで構成されるT字形状になっており、
前記第2および第4半導体素子がそれぞれ接続される共通の板状リード(111)は、前記第2および第4半導体素子が長手方向にそれぞれ接続される直線部位とその直線部位に垂直に配置された直線部位とで構成されるT字形状になっていることを特徴とする請求項6に記載の半導体装置。 - 前記互いに張り合わされる板状リード(31、33、41〜44)において、互いに張り合わされる面のうち一方に凹部が設けられ、他方に前記凹部と対応する凸部が設けられており、
前記板状リードが張り合わされたとき、一方の板状リードに設けられた凹部に他方の板状リードに設けられた凸部が嵌合するようになっていることを特徴とする請求項5ないし7のいずれか1つに記載の半導体装置。 - 前記リボンリード(22)を介して前記第2半導体素子(12)の第1電極に接続された板状リード(32、103)が接地用端子(GND)として構成され、
前記第2半導体素子の第2電極に直接接合された板状リード(102、121)が第1負荷接続用端子(M1)として構成されると共に、前記第2半導体素子が接合された板状リード(102、121)が、前記第2半導体素子が接合された面とは反対側の面に第1半導体素子(11)の第2電極が直接接合されており、
前記第1半導体素子の第1電極にリボンリード(21)を介して接続された板状リード(101、123)が電源端子(Vdd)として構成されると共に、前記第1半導体素子が接続された板状リード(101、123)が、前記第1半導体素子が接続された面とは反対側の面にリボンリード(23)を介して第3半導体素子(13)の第1電極が接続され、前記第3半導体素子の第2電極に直接接合された板状リード(104、122)が第2負荷接続用端子(M2)として構成されており、
前記第3半導体素子の第2電極が接合された板状リード(104、122)が、前記第3半導体素子が接合された面とは反対側の面に第4半導体素子(14)の第2電極が直接接合されると共に、前記第4半導体素子の第1電極にリボンリード(24)を介して接続された板状リード(34、105)が接地用端子(GND)として構成されていることを特徴とする請求項4に記載の半導体装置。 - 前記板状リード(31〜34、41〜44、101〜105、111、112、121〜123)は、前記樹脂から露出した部分が同一平面上にそれぞれ配置されるように、前記樹脂内で曲げ加工が施されていることを特徴とする請求項5ないし9のいずれか1つに記載の半導体装置。
- 前記金属リードは、金属板の一端側が薄肉化されたリボンリード部(131a〜134a)を備えた加工リード(131〜134)と板状リード(41〜44)とで構成されており、
前記各半導体素子の各第1電極に前記加工リードのリボンリード部がそれぞれ直接接合されると共に、前記各板状リードが前記各半導体素子の各第2電極にそれぞれ直接接合されていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。 - 前記第1および第3半導体素子(11、13)の各第1電極にリボンリード部(133a、134a)がそれぞれ直接接合された各加工リード(133、134)が、前記第1および第3半導体素子が接合された面とは反対側の面が互いに張り合わされることで電源端子(Vdd)が構成され、
前記第1〜第4半導体素子の各第2電極にそれぞれ接合された各板状リード(41〜44)のうち、前記第1および第2半導体素子(11、12)が接合された板状リード(41、42)が、前記第1および第2半導体素子が接合された面とは反対側の面が互いに張り合わされ、
前記第3および第4半導体素子(13、14)が接合された板状リード(43、44)が、前記第3および第4半導体素子が接合された面とは反対側の面が互いに張り合わされることでそれぞれ負荷接続用端子(M1、M2)が構成されており、
前記第2および第4半導体素子(12、14)の各第1電極にリボンリード部(131a、132a)がそれぞれ直接接合された各加工リード(131、132)が、それぞれ接地用端子(GND)として構成されていることを特徴とする請求項11に記載の半導体装置。 - 前記板状リード(41〜44)および前記加工リード(131〜134)は、前記樹脂から露出した部分が同一平面上にそれぞれ配置されるように、前記樹脂内で曲げ加工が施されていることを特徴とする請求項12に記載の半導体装置。
- 前記互いに張り合わされる板状リード(41〜44)および加工リード(133、134)において、互いに張り合わされる面のうち一方に凹部が設けられ、他方に前記凹部と対応する凸部が設けられており、
前記板状リードが張り合わされたとき、一方の板状リードに設けられた凹部に他方の板状リードに設けられた凸部が嵌合するようになっていることを特徴とする請求項12または13に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005257822A JP4552810B2 (ja) | 2005-09-06 | 2005-09-06 | 半導体装置 |
US11/515,045 US20070075419A1 (en) | 2005-09-06 | 2006-09-05 | Semiconductor device having metallic lead and electronic device having lead frame |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005257822A JP4552810B2 (ja) | 2005-09-06 | 2005-09-06 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007073674A true JP2007073674A (ja) | 2007-03-22 |
JP4552810B2 JP4552810B2 (ja) | 2010-09-29 |
Family
ID=37934879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005257822A Expired - Fee Related JP4552810B2 (ja) | 2005-09-06 | 2005-09-06 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4552810B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009020469A1 (de) | 2008-05-08 | 2009-11-12 | DENSO CORPORATION, Kariya-shi | Halbleitervorrichtung mit mehreren Chips und Verfahren zur Fertigung der Halbleitervorrichtung |
JP2011108946A (ja) * | 2009-11-19 | 2011-06-02 | Aisin Seiki Co Ltd | トランジスタの実装方法及び電子部品 |
JP2011125151A (ja) * | 2009-12-11 | 2011-06-23 | Toyota Central R&D Labs Inc | 電力変換装置 |
JP2011134990A (ja) * | 2009-12-25 | 2011-07-07 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
US8946882B2 (en) | 2012-03-15 | 2015-02-03 | Denso Corporation | Semiconductor module and semiconductor device |
JP2017523596A (ja) * | 2014-05-21 | 2017-08-17 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh | コミュテーションセル |
JP2018010982A (ja) * | 2016-07-14 | 2018-01-18 | 三菱電機株式会社 | 半導体モジュール |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002026251A (ja) * | 2000-07-11 | 2002-01-25 | Toshiba Corp | 半導体装置 |
JP2002208673A (ja) * | 2001-01-10 | 2002-07-26 | Mitsubishi Electric Corp | 半導体装置およびパワーモジュール |
JP2004193476A (ja) * | 2002-12-13 | 2004-07-08 | Denso Corp | 半導体装置 |
JP2005235816A (ja) * | 2004-02-17 | 2005-09-02 | Matsushita Electric Ind Co Ltd | 半導体パワーモジュール |
-
2005
- 2005-09-06 JP JP2005257822A patent/JP4552810B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002026251A (ja) * | 2000-07-11 | 2002-01-25 | Toshiba Corp | 半導体装置 |
JP2002208673A (ja) * | 2001-01-10 | 2002-07-26 | Mitsubishi Electric Corp | 半導体装置およびパワーモジュール |
JP2004193476A (ja) * | 2002-12-13 | 2004-07-08 | Denso Corp | 半導体装置 |
JP2005235816A (ja) * | 2004-02-17 | 2005-09-02 | Matsushita Electric Ind Co Ltd | 半導体パワーモジュール |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009020469A1 (de) | 2008-05-08 | 2009-11-12 | DENSO CORPORATION, Kariya-shi | Halbleitervorrichtung mit mehreren Chips und Verfahren zur Fertigung der Halbleitervorrichtung |
JP2011108946A (ja) * | 2009-11-19 | 2011-06-02 | Aisin Seiki Co Ltd | トランジスタの実装方法及び電子部品 |
JP2011125151A (ja) * | 2009-12-11 | 2011-06-23 | Toyota Central R&D Labs Inc | 電力変換装置 |
JP2011134990A (ja) * | 2009-12-25 | 2011-07-07 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
US8779575B2 (en) | 2009-12-25 | 2014-07-15 | Renesas Electronics Corporation | Semiconductor device package having a semiconductor chip on wiring board connected to plurality of leads including power MOSFETs |
US8946882B2 (en) | 2012-03-15 | 2015-02-03 | Denso Corporation | Semiconductor module and semiconductor device |
JP2017523596A (ja) * | 2014-05-21 | 2017-08-17 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングRobert Bosch Gmbh | コミュテーションセル |
JP2018010982A (ja) * | 2016-07-14 | 2018-01-18 | 三菱電機株式会社 | 半導体モジュール |
Also Published As
Publication number | Publication date |
---|---|
JP4552810B2 (ja) | 2010-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070075419A1 (en) | Semiconductor device having metallic lead and electronic device having lead frame | |
JP4438489B2 (ja) | 半導体装置 | |
JP4552810B2 (ja) | 半導体装置 | |
JP7519356B2 (ja) | 半導体装置 | |
JP5381444B2 (ja) | パワーモジュール | |
JP2009534869A (ja) | マルチプルダイおよび共通ノード構造を含む半導体ダイパッケージ | |
WO2011137733A2 (zh) | 电源模块及其封装集成方法 | |
JPWO2007026944A1 (ja) | 回路装置およびその製造方法 | |
WO2021251126A1 (ja) | 半導体装置 | |
WO2021200337A1 (ja) | 電子装置 | |
JP2002083927A (ja) | 半導体装置 | |
US9837386B2 (en) | Power device and preparation method thereof | |
JP2008218688A (ja) | 半導体装置 | |
JP2007027404A (ja) | 半導体装置 | |
JP5257229B2 (ja) | 半導体装置およびヒートシンク | |
JP2009141150A (ja) | 半導体装置 | |
JP2005277014A (ja) | 半導体装置 | |
JP2018110143A (ja) | 半導体装置、電力変換装置、リードフレーム、および半導体装置の製造方法 | |
WO2022153902A1 (ja) | 半導体装置 | |
JP4333505B2 (ja) | 半導体装置 | |
JP2010225952A (ja) | 半導体モジュール | |
JP6371122B2 (ja) | パワー半導体装置および樹脂封止型モータ | |
JP2007288044A (ja) | 半導体装置 | |
WO2020240882A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009224529A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070918 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100705 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |