WO2021200337A1 - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
WO2021200337A1
WO2021200337A1 PCT/JP2021/011712 JP2021011712W WO2021200337A1 WO 2021200337 A1 WO2021200337 A1 WO 2021200337A1 JP 2021011712 W JP2021011712 W JP 2021011712W WO 2021200337 A1 WO2021200337 A1 WO 2021200337A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor element
main surface
electronic device
pad portion
electrode
Prior art date
Application number
PCT/JP2021/011712
Other languages
English (en)
French (fr)
Inventor
祐司 石松
憲治 ▲濱▼
原　英夫
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to US17/913,527 priority Critical patent/US20230109471A1/en
Priority to DE212021000219.6U priority patent/DE212021000219U1/de
Priority to CN202180024844.8A priority patent/CN115335991A/zh
Priority to DE112021000681.9T priority patent/DE112021000681T5/de
Priority to JP2022511956A priority patent/JPWO2021200337A1/ja
Publication of WO2021200337A1 publication Critical patent/WO2021200337A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Definitions

  • This disclosure relates to electronic devices.
  • IPM Intelligent Power Module
  • Such an electronic device includes a semiconductor element, a control element, and a lead frame (see Patent Document 1).
  • the semiconductor element is a power semiconductor element that controls electric power.
  • the control element controls the drive of the semiconductor element.
  • the lead frame supports the semiconductor element and the control element, and forms a conduction path between them.
  • one issue of the present disclosure is to provide an electronic device capable of higher integration.
  • the electronic device includes an insulating substrate having a substrate main surface facing one side in the thickness direction, a wiring portion formed on the substrate main surface and made of a conductive material, and a substrate main surface.
  • the lead frame includes a first pad portion to which the first semiconductor element is bonded and a second pad portion to which the second semiconductor element is bonded.
  • the first pad portion and the second pad portion are arranged apart from the wiring portion and separated by a first separation region in the first direction orthogonal to the thickness direction.
  • the first control unit is separated from the lead frame when viewed in the thickness direction, and is the first separation region when viewed in a second direction orthogonal to the thickness direction and the first direction. Overlaps on.
  • FIG. 3 is a cross-sectional view taken along the line VII-VII of FIG.
  • FIG. 3 is a cross-sectional view taken along the line VIII-VIII of FIG.
  • the electronic device A1 includes an insulating substrate 1, a wiring unit 2, two semiconductor elements 31 and 32, a control unit 41, a plurality of passive elements 5, a lead frame 6, a plurality of connecting members 71 to 74, and a resin member 8. ..
  • the control unit 41 includes two control elements 4a and 4b.
  • the lead frame 6 includes a plurality of leads 61 to 64, 69, 60.
  • the electronic device A1 is, for example, an IPM (Intelligent Power Module), and is used for applications such as an air conditioner and a motor control device. Electronic device A1 is not limited to IPM.
  • FIG. 1 is a perspective view showing the electronic device A1.
  • FIG. 2 is a plan view showing the electronic device A1.
  • FIG. 3 is a view showing the resin member 8 as an imaginary line (dashed-dotted line) in the plan view of FIG.
  • FIG. 4 is a bottom view showing the electronic device A1.
  • FIG. 5 is a side view (left side view) showing the electronic device A1.
  • FIG. 6 is a cross-sectional view taken along the line VI-VI of FIG.
  • FIG. 7 is a cross-sectional view taken along the line VII-VII of FIG.
  • FIG. 8 is a cross-sectional view taken along the line VIII-VIII of FIG.
  • the connecting members 71 and 72 are omitted.
  • FIG. 9 is a circuit diagram showing a circuit configuration of the electronic device A1.
  • the three directions orthogonal to each other are defined as the x direction, the y direction, and the z direction.
  • the z direction is the thickness direction of the electronic device A1.
  • the x direction is the left-right direction in the plan view of the electronic device A1 (see FIGS. 2 and 3).
  • the y direction is the vertical direction in the plan view of the electronic device A1 (see FIGS. 2 and 3).
  • One in the x direction is the x1 direction, and the other in the x direction is the x2 direction.
  • planar view means when viewed in the z direction.
  • the x direction is an example of the "first direction”
  • the y direction is an example of the "second direction”.
  • the insulating substrate 1 has a plate shape.
  • the plan-view shape of the insulating substrate 1 is not particularly limited, but is, for example, a rectangular shape long in the x direction.
  • the thickness (dimension in the z direction) of the insulating substrate 1 is not particularly limited, but is, for example, 0.1 mm or more and 1.0 mm or less.
  • the insulating substrate 1 is made of an insulating material. As the material of the insulating substrate 1, for example, a material having a higher thermal conductivity than the resin member 8 is preferable.
  • the material of the insulating substrate for example, ceramics such as alumina (Al 2 O 3 ), silicon nitride (SiN), aluminum nitride (AlN), and alumina containing zirconia are adopted.
  • alumina Al 2 O 3
  • SiN silicon nitride
  • AlN aluminum nitride
  • alumina containing zirconia alumina containing zirconia
  • the insulating substrate 1 has a substrate main surface 11 and a substrate back surface 12.
  • the substrate main surface 11 and the substrate back surface 12 are separated from each other in the z direction.
  • the substrate main surface 11 faces the z2 direction, and the substrate back surface 12 faces the z1 direction.
  • the substrate main surface 11 and the substrate back surface 12 are flat surfaces orthogonal to the z direction, respectively.
  • a wiring portion 2 is formed on the main surface 11 of the substrate, and a lead frame 6 and a plurality of electronic components are mounted on the main surface 11.
  • the plurality of electronic components include two semiconductor elements 31 and 32 and a control unit 41 (control elements 4a and 4b).
  • the back surface 12 of the substrate is exposed from the resin member 8.
  • the back surface 12 of the substrate may be covered with the resin member 8.
  • the wiring portion 2 is formed on the main surface 11 of the substrate.
  • the wiring portion 2 is made of a conductive material.
  • As the constituent material copper (Cu) or Cu alloy, gold (Au), Au alloy, or the like may be adopted instead of Ag or Ag alloy.
  • the wiring portion 2 is formed by printing a paste material containing the above-mentioned constituent materials and then firing the paste material. The method for forming the wiring portion 2 is not limited to this, and may be appropriately changed depending on the constituent material to be used.
  • the wiring unit 2 is a conduction path to the control unit 41.
  • control signal includes a drive signal, a detection signal, and the like.
  • the drive signal is a signal for controlling the drive of each of the semiconductor elements 31 and 32.
  • the detection signal is a signal for detecting the operating state (for example, voltage value, current value, etc.) of each of the semiconductor elements 31 and 32. Further, the operating power of the control unit 41 is transmitted to the wiring unit 2.
  • the wiring unit 2 includes a plurality of pad units 21 and a plurality of connection wirings 22.
  • the shape of each of the plurality of pad portions 21 in a plan view is not particularly limited, but is, for example, a rectangular shape.
  • the plan view shape of each pad portion 21 may be a circular shape, an elliptical shape, a polygonal shape, or the like.
  • the plurality of pad portions 21 are separated from each other.
  • the plurality of pad portions 21 are portions to which other components are appropriately joined.
  • the control unit 41 control elements 4a, 4b
  • the plurality of passive elements 5 the plurality of leads 69, 60
  • the plurality of connecting members 71, 73, 74 are joined to the plurality of pad units 21.
  • the plurality of connection wirings 22 are connected between the plurality of pad portions 21 so that the conduction path of the electronic device A1 has, for example, the circuit configuration shown in FIG. In the wiring portion 2, each arrangement and each shape of the plurality of pad portions 21 and the plurality of connection wirings 22 are not limited to the illustrated examples.
  • the two semiconductor elements 31 and 32 are, for example, power transistors that control electric power.
  • Each of the semiconductor elements 31 and 32 is, for example, a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) made of a SiC (silicon carbide) substrate.
  • the semi-conductor elements 31 and 32 may be MOSFETs made of a Si substrate instead of the SiC substrate, and may include, for example, an IGBT element. Further, it may be a MOSFET containing GaN (gallium nitride).
  • the semiconductor element 31 is arranged on the lead 61 (pad portion 611 described later), and the semiconductor element 32 is arranged on the lead 62 (pad portion 621 described later).
  • each of the semiconductor elements 31 and 32 overlaps the insulating substrate 1 and the lead frame 6 in a plan view, but is separated from the wiring portion 2.
  • the two semiconductor elements 31 and 32 are arranged in the x direction.
  • the semiconductor element 31 is an example of the "first semiconductor element”
  • the semiconductor element 32 is an example of the "second semiconductor element”.
  • the semiconductor element 31 has an element main surface 31a (first element main surface) and an element back surface 31b (first element back surface).
  • the element main surface 31a and the element back surface 31b are separated from each other in the z direction.
  • the element main surface 31a faces the z2 direction, and the element back surface 31b faces the z1 direction.
  • the element main surface 31a and the element back surface 31b are flat, respectively.
  • the element main surface 31a and the element back surface 31b are substantially orthogonal to each other in the z direction.
  • the semiconductor element 31 includes a control electrode 311 (first control electrode), a main surface electrode 312 (first main surface electrode), and a back surface electrode 313 (first back surface electrode).
  • the control electrode 311 and the main surface electrode 312 are formed on the element main surface 31a, respectively.
  • the control electrode 311 and the main surface electrode 312 are separated from each other and insulated from each other.
  • the main surface electrode 312 is larger than the control electrode 311.
  • a connecting member 71 is joined to the control electrode 311.
  • a plurality of connecting members 72 are joined to the main surface electrode 312.
  • the back surface electrode 313 is formed on the back surface 31b of the element.
  • the back surface electrode 313 extends over substantially the entire surface of the back surface 31b of the element.
  • the back surface electrode 313 is joined to the lead 61 (pad portion 611 described later).
  • the control electrode 311 is, for example, a gate electrode
  • the main surface electrode 312 is, for example, a source electrode
  • the back surface electrode 313 is, for example, a drain electrode.
  • the semiconductor element 32 has an element main surface 32a (second element main surface) and an element back surface 32b (second element back surface).
  • the element main surface 32a and the element back surface 32b are separated from each other in the z direction.
  • the element main surface 32a faces the z2 direction, and the element back surface 32b faces the z1 direction.
  • the element main surface 32a and the element back surface 32b are flat, respectively.
  • the element main surface 32a and the element back surface 32b are substantially orthogonal to each other in the z direction.
  • the semiconductor element 32 includes a control electrode 321 (second control electrode), a main surface electrode 322 (second main surface electrode), and a back surface electrode 323 (second back surface electrode).
  • the control electrode 321 and the main surface electrode 322 are each formed on the element main surface 32a.
  • the control electrode 321 and the main surface electrode 322 are separated from each other and insulated from each other.
  • the main surface electrode 322 is larger than the control electrode 321.
  • a connecting member 71 is joined to the control electrode 321.
  • a plurality of connecting members 72 are joined to the main surface electrode 322.
  • the back surface electrode 323 is formed on the back surface 32b of the element.
  • the back surface electrode 323 extends over substantially the entire surface of the back surface 32b of the element.
  • the back surface electrode 323 is joined to the lead 62 (pad portion 621 described later).
  • the control electrode 321 is, for example, a gate electrode
  • the main surface electrode 322 is, for example, a source electrode
  • the back surface electrode 323 is, for example, a drain electrode.
  • a first drive signal is input from the control unit 41 (control element 4a) to the control electrode 311 (gate electrode), and the conduction state and the cutoff state are switched according to the input first drive signal.
  • the operation of switching between the conduction state and the cutoff state is called a switching operation.
  • a second drive signal is input from the control unit 41 (control element 4b) to the control electrode 321 (gate electrode) of the semiconductor element 32, and the conduction state and the cutoff state are switched according to the input second drive signal.
  • the semiconductor element 32 is in the conductive state, a current flows from the back surface electrode 323 (drain electrode) to the main surface electrode 322 (source electrode), and when the semiconductor element 32 is in the cutoff state, this current does not flow.
  • the two protective elements 39A and 39B are for preventing a reverse voltage from being applied to the semiconductor elements 31 and 32, respectively.
  • the protective element 39A is arranged on the lead 61 (pad portion 611 described later) together with the semiconductor element 31.
  • the protective element 39B is arranged on the lead 62 (pad portion 621 described later) together with the semiconductor element 32.
  • a diode is adopted as the protection elements 39A and 39B.
  • the protection element 39A is connected to the semiconductor element 31 in antiparallel
  • the protection element 39B is connected to the semiconductor element 32 in antiparallel.
  • the two protective elements 39A and 39B include a main surface electrode 391 and a back surface electrode 392, respectively.
  • the main surface electrode 391 is formed on the main surface (plane facing the z2 direction) of each of the protective elements 39A and 39B.
  • the back surface electrode 392 is formed on the back surface (the surface facing the z1 direction) of each of the protective elements 39A and 39B.
  • a plurality of connecting members 72 are joined to the main surface electrode 391.
  • the main surface electrode 391 of the protective element 39A and the main surface electrode 312 of the semiconductor element 31 are electrically connected to each other via a plurality of connecting members 72.
  • the main surface electrode 391 of the protective element 39B and the main surface electrode 322 of the semiconductor element 32 are electrically connected to each other via a plurality of connecting members 72.
  • the back electrode 392 of the protective element 39A is joined to the lead 61 and conducts to the back electrode 313 of the semiconductor element 31 via the lead 61.
  • the back surface electrode 392 of the protective element 39B is joined to the lead 62, and conducts to the back surface electrode 323 of the semiconductor element 32 via the lead 62.
  • the main surface electrode 391 is an anode electrode and the back surface electrode 392 is a cathode electrode.
  • the electronic device A1 does not have to include the two protective elements 39A and 39B.
  • the control unit 41 controls the drive of each of the semiconductor elements 31 and 32.
  • the control unit 41 operates the semiconductor element 31 as an upper arm (first upper arm) and the semiconductor element 32 as a lower arm (first lower arm).
  • the control unit 41 is arranged on the main surface 11 of the substrate. As shown in FIG. 3, the control unit 41 does not overlap the lead frame 6 and is separated from the lead frame 6 in a plan view.
  • the control unit 41 includes a control element 4a (first control element) and a control element 4b (second control element).
  • the control unit 41 is an example of the “first control unit”.
  • the control element 4a controls the drive of the semiconductor element 31. Specifically, the control element 4a controls the switching operation of the semiconductor element 31 by inputting a first drive signal (for example, a gate voltage) to the control electrode 311 (gate electrode) of the semiconductor element 31. The control element 4a generates a first drive signal that operates the semiconductor element 31 as an upper arm.
  • the control element 4a constitutes the control device 40 together with the resin package 401 and the plurality of connection terminals 402.
  • the control device 40 is, for example, a SOP (Small Outline Package) type package.
  • the package type of the control device 40 is not limited to the SOP type, for example, QFP (Quad Flat Package) type, SOJ (Small Outline J-lead Package) type, QFN (Quad Flatpack No Lead) type, SON (Small-Outline No.) It may be another type of package such as Lead) type.
  • the resin package 401 is made of, for example, an epoxy resin and covers the control element 4a.
  • the plurality of connection terminals 402 protrude from the resin package 401 and conduct with the control element 4a inside the resin package 401.
  • each connection terminal 402 is conductively bonded to each pad portion 21 (wiring portion 2) via a conductive bonding material (for example, solder, metal paste, sintered metal, etc.) (not shown).
  • the control element 4a conducts to the control electrode 311 of the semiconductor element 31 via the wiring portion 2 and the connecting member 71. Therefore, the drive signal output from the control element 4a is input to the control electrode 311 of the semiconductor element 31 via the wiring unit 2 and the connecting member 71.
  • the control element 4b controls the drive of the semiconductor element 32. Specifically, the control element 4b controls the switching operation of the semiconductor element 32 by inputting a second drive signal (for example, a gate voltage) to the control electrode 321 (gate electrode) of the semiconductor element 32. The control element 4b generates a second drive signal that operates the semiconductor element 32 as a lower arm.
  • a second drive signal for example, a gate voltage
  • the control element 4b generates a second drive signal that operates the semiconductor element 32 as a lower arm.
  • Each of the plurality of connecting members 73 is joined to the control element 4b.
  • the control element 4b conducts to the control electrode 321 of the semiconductor element 32 via the connecting member 73, the wiring portion 2, and the connecting member 71. Therefore, the drive signal output from the control element 4b is input to the control electrode 321 of the semiconductor element 32 via the connection member 73, the wiring unit 2, and the connection member 71.
  • each of the plurality of passive elements 5 is arranged on the substrate main surface 11 of the insulating substrate 1.
  • Each passive element 5 is joined to each pad portion 21 (wiring portion 2) and conducts to the wiring portion 2.
  • the plurality of passive elements 5 are, for example, resistors, capacitors, coils, diodes and the like.
  • the plurality of passive elements 5 include, for example, a plurality of thermistors 5a and a plurality of resistors 5b.
  • Each of the plurality of thermistors 5a is arranged so as to straddle the two pad portions 21 of the wiring portion 2. Each thermistor 5a is conductively bonded to the two pad portions 21. Each of the pad portions 21 conducts to two leads 60 different from each other via the wiring portion 2. Each thermistor 5a outputs a current corresponding to the ambient temperature by applying a voltage between the two leads 60.
  • Each of the plurality of resistors 5b is arranged so as to straddle the two pad portions 21 of the wiring portion 2.
  • Each resistor 5b is conductively joined to the two pad portions 21.
  • one pad portion 21 conducts to the control elements 4a and 4b, and the other pad portion 21 is connected to each semiconductor via each connecting member 71. It conducts to the control electrodes 311, 321 of the elements 31 and 32.
  • each resistor 5b is, for example, a gate resistor.
  • the lead frame 6 is configured to include a metal material.
  • the lead frame 6 has a higher thermal conductivity than the insulating substrate 1.
  • Each constituent material of the lead frame 6 is, for example, copper (Cu), aluminum, iron (Fe), oxygen-free copper, or an alloy thereof (for example, Cu—Sn alloy, Cu—Zr alloy, Cu—Fe alloy, etc.). Will be adopted.
  • Each surface of the lead frame 6 may be appropriately nickel-plated.
  • the lead frame 6 may be formed by, for example, pressing a mold against a metal plate, or by etching the metal plate.
  • the thickness of each lead frame 6 (dimension in the z direction) is not particularly limited, but is larger than the thickness of the wiring portion 2 (dimension in the z direction).
  • Each thickness of the lead frame 6 is, for example, 0.4 mm or more and 0.8 mm or less.
  • the lead frames 6 are separated from each other.
  • the lead frame 6 includes a plurality of leads 61 to 64, 69, 60.
  • Each of the plurality of leads 61 to 64, 69, 60 includes a portion covered with the resin member 8 and a portion exposed from the resin member 8.
  • the two leads 61 and 62 are supported by the resin member 8 and supported by the insulating substrate 1, respectively.
  • the lead 61 includes a pad portion 611 and a terminal portion 612.
  • the pad portion 611 and the terminal portion 612 are connected to each other.
  • the lead 62 includes a pad portion 621 and a terminal portion 622.
  • the pad portion 621 and the terminal portion 622 are connected to each other.
  • the lead 61 is an example of the "first lead”
  • the lead 62 is an example of the "second lead".
  • Each pad portion 611, 621 is covered with a resin member 8.
  • Each of the pad portions 611 and 621 is arranged on the substrate main surface 11 of the insulating substrate 1 and overlaps with the insulating substrate 1 in a plan view.
  • Each pad portion 611, 621 has, for example, a rectangular shape in a plan view.
  • Each pad portion 611, 621 is joined to the substrate main surface 11 by a joining material (not shown).
  • a metal layer may be provided on the substrate main surface 11 to which the pad portions 611 and 621 are bonded. By using the same material as the wiring portion 2 for the metal layer, the metal layer can be formed together with the formation of the wiring portion 2.
  • a semiconductor element 31 and a protection element 39A are mounted on the pad portion 611.
  • the back electrode 313 (drain electrode) of the semiconductor element 31 and the back electrode 392 (cathode electrode) of the protective element 39A are bonded to the pad portion 611 by a conductive bonding material (not shown).
  • a conductive bonding material for example, solder, metal paste, sintered metal, or the like is adopted.
  • the back electrode 313 of the semiconductor element 31 and the back electrode 392 of the protection element 39A become conductive.
  • the element back surface 31b of the semiconductor element 31 and the back surface of the protection element 39A face the pad portion 611.
  • the pad portion 611 is an example of the “first pad portion”.
  • a semiconductor element 32 and a protective element 39B are mounted on the pad portion 621.
  • the back electrode 323 (drain electrode) of the semiconductor element 32 and the back electrode 392 (cathode electrode) of the protective element 39B are bonded to the pad portion 621 by a conductive bonding material (not shown).
  • a conductive bonding material for example, solder, metal paste, sintered metal, or the like is adopted.
  • the back electrode 323 of the semiconductor element 32 and the back electrode 392 of the protection element 39B become conductive.
  • the element back surface 32b of the semiconductor element 32 and the back surface of the protection element 39B face the pad portion 621.
  • the pad portion 621 is an example of the “second pad portion”.
  • Each terminal portion 612,622 is exposed from the resin member 8. Each terminal portion 612,622 is bent in the z2 direction. Each terminal portion 612,622 is an external terminal of the electronic device A1. Since the pad portion 611 conducts to the back surface electrode 313 (drain electrode) of the semiconductor element 31, the drain current of the semiconductor element 31 flows through the terminal portion 612. Further, since the pad portion 621 conducts to the back surface electrode 323 (drain electrode) of the semiconductor element 32, the drain current of the semiconductor element 32 flows through the terminal portion 622.
  • the terminal portion 612 is an example of the “first terminal portion”, and the terminal portion 622 is an example of the “second terminal portion”.
  • the two leads 63 and 64 are supported by the resin member 8, respectively.
  • the lead 63 includes a pad portion 631 and a terminal portion 632.
  • the pad portion 631 and the terminal portion 632 are connected to each other.
  • the lead 64 includes a pad portion 641 and a terminal portion 642.
  • the pad portion 641 and the terminal portion 642 are connected to each other.
  • the lead 63 is an example of the “third lead”, and the lead 64 is an example of the “fourth lead”.
  • Each pad portion 631, 641 is covered with a resin member 8.
  • the pad portions 631, 641 do not overlap the insulating substrate 1 in a plan view.
  • a plurality of connecting members 72 are joined to each of the pad portions 631, 641.
  • Each connecting member 72 joined to the pad portion 631 is also joined to the main surface electrode 322 of each semiconductor element 32.
  • the pad portion 631 conducts to the main surface electrode 322 (source electrode) of the semiconductor element 32 via each connecting member 72.
  • Each connecting member 72 joined to the pad portion 641 is also joined to the main surface electrode 312 of each semiconductor element 31.
  • the pad portion 641 conducts to the main surface electrode 312 (source electrode) of the semiconductor element 31 via each connecting member 72.
  • Each terminal portion 632, 642 is exposed from the resin member 8. Each terminal portion 632, 642 is bent in the z2 direction. Each terminal portion 632, 642 is an external terminal of the electronic device A1. Since the pad portion 631 conducts to the main surface electrode 322 (source electrode) of the semiconductor element 32, the source current of the semiconductor element 32 flows through the terminal portion 632. Further, since the pad portion 641 conducts to the main surface electrode 312 (source electrode) of the semiconductor element 31, the source current of the semiconductor element 31 flows through the terminal portion 642.
  • Each of the plurality of leads 69 is supported by the resin member 8 and is supported by the insulating substrate 1.
  • Each lead 69 includes a pad portion 691 and a terminal portion 692, as shown in FIG. In each lead 69, the pad portion 691 and the terminal portion 692 are connected to each other.
  • Each pad portion 691 is covered with a resin member 8.
  • the pad portion 691 is arranged on the substrate main surface 11 of the insulating substrate 1 and overlaps with the insulating substrate 1 in a plan view.
  • Each pad portion 691 is joined to each pad portion 21 of the wiring portion 2 by a conductive bonding material (not shown).
  • Each pad portion 21 to which each pad portion 691 is joined conducts to each of the control elements 4a and 4b (control unit 41) via each connection wiring 22. Therefore, each pad unit 691 conducts to each of the control elements 4a and 4b (control unit 41) via the wiring unit 2.
  • Each terminal portion 692 is exposed from the resin member 8. Each terminal portion 692 is bent in the z2 direction. Each terminal portion 692 is an external terminal of the electronic device A1. Since each pad unit 691 conducts to the control elements 4a and 4b (control unit 41), the terminal unit 692 is an input terminal for various control signals to the control unit 41 or an output terminal for various control signals from the control unit 41. Alternatively, it is an input terminal for the operating power of each of the control elements 4a and 4b.
  • Each of the plurality of leads 60 is supported by the resin member 8 and is supported by the insulating substrate 1.
  • Each lead 60 conducts to each thermistor 5a.
  • two leads 60 are provided for each of the two thermistors 5a. That is, the electronic device A1 includes four leads 60.
  • each lead 60 includes a pad portion 601 and a terminal portion 602. In each lead 60, the pad portion 601 and the terminal portion 602 are conductive.
  • Each pad portion 601 is covered with a resin member 8. Each pad portion 601 is arranged on the substrate main surface 11 of the insulating substrate 1 and overlaps with the insulating substrate 1 in a plan view. Each pad portion 601 is joined to each pad portion 21 of the wiring portion 2 by a conductive bonding material (not shown). Each pad portion 21 to which each pad portion 601 is joined conducts to one of the two thermistors 5a via each connection wiring 22. Therefore, each pad portion 601 conducts to each thermistor 5a via the wiring portion 2.
  • Each terminal portion 602 is exposed from the resin member 8. Each terminal portion 602 is bent in the z2 direction. Each terminal portion 602 overlaps each terminal portion 692 when viewed in the x direction. Each terminal portion 602 is an external terminal of the electronic device A1. Since each pad portion 601 conducts to the thermistor 5a, each terminal portion 602 is a temperature detection terminal.
  • the pad portion 611 and the pad portion 621 are arranged so as to be separated from the first separation region S1 in the x direction.
  • the "region" is a concept including a three-dimensional expanse, and whether or not an object exists in the expanse is not limited.
  • the control unit 41 is arranged in the first separation region S1. Therefore, as shown in FIG. 8, all of the control unit 41 overlaps the first separation region S1 when viewed in the y direction. Further, as shown in FIG. 3, all of the control units 41 overlap the first separation region S1 when viewed in the x direction.
  • the lead frame 6 does not exist in the first separation region S1.
  • some passive elements 5 are also arranged in the first separation region S1.
  • the plurality of connecting members 71 to 74 each conduct two members separated from each other.
  • Each of the plurality of connecting members 71 to 74 is a bonding wire.
  • a plate-shaped lead member may be used instead of the bonding wire, as appropriate.
  • the plurality of connecting members 71 are joined to the control electrodes 311, 321 (gate electrodes) of the semiconductor elements 31 and 32 and the pad portions 21, respectively, and each of the control electrodes 311, 321 and each. It is made conductive with the pad portion 21.
  • Each pad portion 21 to which each connecting member 71 is joined conducts to any one of the two control elements 4a and 4b (control unit 41) via each connecting wiring 22.
  • As the constituent material of each connecting member 71 for example, Au is adopted, but Cu or Al may be adopted.
  • the wire diameter and the number of connecting members 71 are not limited to the example shown in FIG.
  • the plurality of connecting members 72 are joined to the main surface electrodes 312 and 322 (source electrodes) of the semiconductor elements 31 and 32 and the pad portions 641 and 631 of the leads 64 and 64, respectively.
  • the main surface electrodes 312 and 322 and the pad portions 641 and 631 are made conductive.
  • the one bonded to the main surface electrode 312 of the semiconductor element 31 and the pad portion 641 of the lead 64 is a protective element 39A in the intermediate portion thereof, as shown in FIGS. 3 and 6. It is also bonded to the main surface electrode 391.
  • the main surface electrode 312 (source electrode) of the semiconductor element 31 and the main surface electrode 391 (anode electrode) of the protection element 39A are electrically connected.
  • the one bonded to the main surface electrode 322 of the semiconductor element 32 and the pad portion 631 of the lead 63 is the main part of the protective element 39B in the intermediate portion thereof, as shown in FIG. It is also joined to the surface electrode 391.
  • the main surface electrode 322 (source electrode) of the semiconductor element 32 and the main surface electrode 391 (anode electrode) of the protection element 39B are electrically connected.
  • the constituent material of each connecting member 72 for example, Al or Cu is adopted, but Au may be adopted.
  • the wire diameter and the number of the plurality of connecting members 72 are not limited to the example shown in FIG.
  • the main surface electrode 312 semiconductor element 31
  • the main surface electrode 391 protection element 39A
  • the pad portion 641 lead 64
  • the connecting member 72 the wire that conducts the main surface electrode 312 and the main surface electrode 391 of the protective element 39A and the wire that conducts the main surface electrode 391 of the protective element 39A and the pad portion 641 are separately separated. It may be provided in.
  • a wire for conducting the main surface electrode 312 and the pad portion 641 and a wire for conducting the main surface electrode 312 and the main surface electrode 391 of the protective element 39A may be separately provided. good. The same applies to the connecting member 72 that conducts the main surface electrode 322 (semiconductor element 32), the main surface electrode 391 (protective element 39B), and the pad portion 631 (lead 63).
  • each of the plurality of connecting members 73 is joined to the control element 4a and each pad portion 21 of the wiring portion 2 to conduct the control element 4a and the wiring portion 2.
  • the constituent material of each connecting member 73 for example, Au is adopted, but Cu or Al may be adopted.
  • the wire diameter and the number of the plurality of connecting members 73 are not limited to the example shown in FIG.
  • the connecting member 74 is joined to the main surface electrode 322 of the semiconductor element 32 and the pad portion 21, and makes the main surface electrode 322 and the pad portion 21 conductive. As a result, a detection signal for detecting the current (for example, the source current) flowing through the main surface electrode 322 of the semiconductor element 32 is transmitted to the wiring unit 2.
  • the constituent material of the connecting member 74 for example, Au is adopted, but Cu or Al may be adopted.
  • the wire diameter and the number of connecting members 74 are not limited to the example shown in FIG. Unlike the illustrated example, a connecting member 74 joined to the main surface electrode 312 of the semiconductor element 31 and the pad portion 21 may be further provided.
  • the resin member 8 includes an insulating substrate 1 (excluding the back surface 12 of the substrate), wiring portions 2, two semiconductor elements 31, 32, a control unit 41, a plurality of passive elements 5, a part of a lead frame 6, and a plurality of connections. It covers members 71 to 74.
  • an insulating material such as an epoxy resin or a silicone gel is adopted.
  • the resin member 8 is formed by, for example, molding.
  • the resin member 8 has a resin main surface 81, a resin back surface 82, and a plurality of resin side surfaces 831 to 834.
  • the resin main surface 81 and the resin back surface 82 are separated from each other in the z direction.
  • the resin main surface 81 faces the z2 direction
  • the resin back surface 82 faces the z1 direction.
  • the resin main surface 81 and the resin back surface 82 are flat surfaces orthogonal to each other in the z direction.
  • the back surface 12 of the substrate is exposed from the back surface 82 of the resin.
  • each of the resin side surfaces 831 to 834 is composed of a surface whose central portion in the z direction is bent, but may be a flat surface that is not bent.
  • the plurality of leads 61 to 64 each protrude from the resin side surface 833, and the plurality of leads 69 each protrude from the resin side surface 834. Therefore, the electric power terminal conducting on the semiconductor elements 31 and 32 and the control signal terminal conducting on the control unit 41 (control elements 4a and 4b) project from the side surfaces opposite to each other.
  • the electronic device A1 includes an insulating substrate 1 and a wiring portion 2 formed on the substrate main surface 11.
  • the wiring unit 2 transmits a control signal (for example, a first drive signal or a second drive signal) for controlling the semiconductor elements 31 and 32, and constitutes a transmission path for the control signal.
  • the drive signal for controlling the drive of each of the semiconductor elements 31 and 32 is output from the control unit 41 (control elements 4a and 4b), and the control electrodes 311 and 311 are output via the wiring unit 2 and each connection member 71. It is input to 321.
  • the wiring portion 2 is formed by, for example, printing a silver paste and then firing the silver paste. According to this configuration, it is possible to make the transmission path thinner and denser than in the case where the transmission path of the control signal is configured by, for example, a metal lead frame. Therefore, the electronic device A1 can be highly integrated.
  • the pad portion 611 to which the semiconductor element 31 is bonded and the pad portion 621 to which the semiconductor element 32 is bonded are arranged so as to be separated from the first separation region S1 in the x direction.
  • the control unit 41 that controls each of the semiconductor elements 31 and 32 overlaps with the first separation region S1 when viewed in the y direction. According to this configuration, it is possible to reduce the difference between the distance from the control unit 41 to the semiconductor element 31 and the distance from the control unit 41 to the semiconductor element 32.
  • the first drive signal input from the control unit 41 (control element 4a) to the semiconductor element 31 (control electrode 311) and the input from the control unit 41 (control element 4b) to the semiconductor element 32 (control electrode 321) are input. It is possible to reduce the difference in transmission time from the second drive signal.
  • the semiconductor element 31 is bonded to the pad portion 611, and the back electrode 313 of the semiconductor element 31 and the lead 61 are electrically connected to each other. Further, the main surface electrode 312 of the semiconductor element 31 conducts to the lead 64 via the plurality of connecting members 72. Similarly, the semiconductor element 32 is bonded to the pad portion 621, and the back electrode 323 of the semiconductor element 32 and the lead 62 are electrically connected to each other. Further, the main surface electrode 322 of the semiconductor element 32 conducts to the lead 63 via the plurality of connecting members 72. According to this configuration, a path through which a relatively large current flows to each of the semiconductor elements 31 and 32 is composed of a plurality of leads 61 to 64 (lead frames 6).
  • the permissible current in the current path can be increased as compared with the case where the current path to each of the semiconductor elements 31 and 32 is configured by the wiring unit 2. That is, the electronic device A1 can be highly integrated while ensuring the allowable current for each of the semiconductor elements 31 and 32.
  • the lead frame 6 (leads 61, 62) has a higher thermal conductivity than the insulating substrate 1. As a result, it is possible to suppress a decrease in heat dissipation from the semiconductor elements 31 and 32, which may be reduced due to the adoption of the insulating substrate 1. In particular, since the semiconductor elements 31 and 32 are mounted on the pad portions 611 and 621 of the leads 61 and 62, the heat from the semiconductor elements 31 and 32 is more efficiently transferred to the leads 61 and 62. Can be transmitted. Further, since the leads 61 and 62 are exposed from the resin member 8, a conduction path from the outside to the semiconductor elements 31 and 32 can be formed, and the heat dissipation characteristics of the semiconductor elements 31 and 32 can be further secured.
  • the substrate back surface 12 of the insulating substrate 1 is exposed from the resin member 8 (resin back surface 82), the heat transferred from the semiconductor elements 31 and 32 to the insulating substrate 1 can be more efficiently dissipated to the outside. ..
  • the control element 4a is covered with the resin package 401 to form the control device 40.
  • the control element 4a is used instead of the control device 40, the high voltage and high current required for the shipping inspection cannot flow with the control element 4a as it is, so the shipping inspection is performed until the finished product is covered with the resin member 8. Can't do. In this case, if it is determined to be a defective product by the shipping inspection, the entire finished product will be discarded even if the parts other than the control element 4a are normal.
  • the control device 40 since the control element 4a is covered with the resin package 401, the high voltage and high current required for the shipping inspection can be passed. Therefore, the control device 40 can be inspected before mounting, and only defective products can be discarded.
  • the electronic device A1 can be manufactured using only the non-defective control device 40, it is possible to suppress the waste of normal parts. Further, by configuring the control element 4a as the control device 40, the wiring portion 2 can be formed also in the region of the substrate main surface 11 where the control device 40 overlaps in a plan view (see FIG. 3).
  • the control unit 41 shows a case where all of them overlap the first separation region S1 when viewed in the x direction, but the present invention is not limited to this.
  • a part of the control unit 41 may overlap the first separation region S1 when viewed in the x direction.
  • the control unit 41 does not have to overlap the first separation region S1 when viewed in the x direction.
  • the control unit 41 may be arranged as follows. As shown in FIG. 10, it is preferable that the control unit 41 is closer to the side where each lead 69 is arranged than the first separation region S1 in the y direction.
  • control unit 41 includes two control elements 4a and 4b, and the drive of each semiconductor element 31 and 32 is controlled by the control elements 4a and 4b, but the present invention is not limited to this.
  • one control element 4c may control each drive of the two semiconductor elements 31 and 32.
  • FIG. 11 is a plan view showing an electronic device according to such a modification, and the resin member 8 is shown by an imaginary line.
  • the control element 4c inputs the first drive signal to the semiconductor element 31 (control electrode 311) and inputs the second drive signal to the semiconductor element 32 (control electrode 321).
  • the control element 4c is covered with the resin package 401 and is configured as the control device 40, but it does not have to be covered with the resin package 401.
  • FIG. 12 and 13 show the electronic device A2 according to the second embodiment.
  • FIG. 12 is a plan view showing the electronic device A2, and the resin member 8 is shown by an imaginary line.
  • FIG. 13 is a circuit diagram showing a circuit configuration of the electronic device A2.
  • the electronic device A2 unlike the electronic device A1, two semiconductor elements 31 and 32 are electrically connected inside the resin member 8.
  • the two semiconductor elements 31 and 32 are directly connected, for example, to form a leg, as shown in FIG. 13, according to the configuration described later.
  • the semiconductor element 31 constitutes the upper arm circuit of the leg
  • the semiconductor element 32 constitutes the lower arm circuit of the leg.
  • the electronic device A2 does not include the two protective elements 39A and 39B, but may include these as in the electronic device A1.
  • a plurality of connecting members 72 joined to the main surface electrode 312 of the semiconductor element 31 are joined to the lead 62 (pad portion 623 described later) instead of the lead 64. ..
  • the main surface electrode 312 of the semiconductor element 31 and the back surface electrode 323 of the semiconductor element 32 are conducting with each other via the plurality of connecting members 72 and leads 62.
  • the lead 62 of the lead frame 6 includes a pad portion 621, a terminal portion 622, and a pad portion 623. That is, the lead 62 of the electronic device A2 further includes a pad portion 623 as compared with the lead 62 of the electronic device A1.
  • the pad portion 623 is connected to the pad portion 621 and the terminal portion 622, and is located between them.
  • a plurality of connecting members 72 bonded to the main surface electrode 312 of the semiconductor element 31 are bonded to the pad portion 623, respectively.
  • one of a plurality of passive elements 5 is joined to the pad portion 623.
  • the passive element 5 is, for example, a shunt resistor 5c.
  • the shunt resistor 5c is arranged so as to straddle the pad portion 623 (lead 62) and the pad portion 641 (lead 64), and is conductively bonded to the pad portion 623 and the pad portion 641.
  • the shunt resistor 5c divides the current flowing through the lead 62 and transmits it to the lead 64. Therefore, a current separated from the current flowing through the lead 62 flows through the terminal portion 642.
  • a power supply voltage is applied between the two leads 61 and 63.
  • the lead 61 is a positive electrode (P terminal), and the lead 63 is a negative electrode (N terminal).
  • the power supply voltage input between the two leads 61 and 63 is converted into AC power (voltage) by each switching operation of the two semiconductor elements 31 and 32. Then, the AC power is output from the lead 62. Therefore, the two leads 61 and 63 are input terminals for the power supply voltage, and the leads 62 are output terminals for AC power voltage-converted by the two semiconductor elements 31 and 32.
  • the electronic device A2 further includes a plurality of connecting members 75.
  • Each connecting member 75 is, for example, a bonding wire like the other connecting members 71 to 74.
  • As the constituent material of each connecting member 75 for example, Au is adopted, but Cu or Al may be adopted.
  • Each connecting member 75 electrically connects the wiring portion 2 conducting the lead 60 and the wiring portion 2 conducting the thermistor 5a.
  • the electronic device A2 also includes a wiring portion 2 formed on the main surface 11 of the substrate, similarly to the electronic device A1. Then, similarly to the electronic device A1, the wiring unit 2 transmits a control signal (for example, a drive signal) for controlling the semiconductor elements 31 and 32, and constitutes a transmission path of the control signal. Therefore, the electronic device A2 can be made thinner and denser in the transmission path, and can be highly integrated.
  • a control signal for example, a drive signal
  • the pad portion 611 to which the semiconductor element 31 is bonded and the pad portion 621 to which the semiconductor element 32 is bonded are separated from each other by the first separation region S1 in the x direction. Is arranged. Then, the control unit 41 that controls each of the semiconductor elements 31 and 32 overlaps with the first separation region S1 when viewed in the y direction. Therefore, in the electronic device A2, similarly to the electronic device A1, the first drive signal input from the control unit 41 (control element 4a) to the semiconductor element 31 (control electrode 311) and the control unit 41 (control element 4b) It is possible to reduce the difference in transmission time from the second drive signal input to the semiconductor element 32 (control electrode 321).
  • FIG. 14 to 16 show the electronic device A3 according to the third embodiment.
  • FIG. 14 is a plan view showing the electronic device A3, and the resin member 8 is shown by an imaginary line.
  • FIG. 15 is a cross-sectional view taken along the line XV-XV of FIG. In FIG. 15, the connecting members 71 and 74 are omitted.
  • FIG. 16 is a circuit diagram showing a circuit configuration of the electronic device A3.
  • the electronic device A3 differs from the electronic device A1 mainly in the following points. That is, the electronic device A3 includes four semiconductor elements 31 to 34 and two control units 41 and 42. Further, in the electronic device A3, the lead frame 6 further includes a plurality of leads 65 to 68.
  • the two semiconductor elements 33 and 34 are power transistors that control electric power in the same manner as the semiconductor elements 31 and 32, respectively.
  • Each of the semiconductor elements 33 and 34 is, for example, a MOSFET made of a SiC substrate.
  • the semiconductor element 33 is arranged on the lead 65 (pad portion 651 described later), and the semiconductor element 34 is arranged on the lead 66 (pad portion 661 described later).
  • the semiconductor element 33 is an example of the "third semiconductor element”
  • the semiconductor element 34 is an example of the "fourth semiconductor element".
  • the semiconductor element 33 is configured in the same manner as the semiconductor element 31.
  • the semiconductor element 33 includes an element main surface 33a (third element main surface), an element back surface 33b (third element back surface), a control electrode 331 (third control electrode), a main surface electrode 332 (third main surface electrode), and a back surface. It has an electrode 333 (third back electrode).
  • the element main surface 33a is configured in the same manner as the element main surface 31a of the semiconductor element 31, and the element back surface 33b is configured in the same manner as the element back surface 31b of the semiconductor element 31.
  • the control electrode 331, the main surface electrode 332, and the back surface electrode 333 are configured in the same manner as the control electrode 311 of the semiconductor element 31, the main surface electrode 312, and the back surface electrode 313, respectively.
  • control electrode 331 is, for example, a gate electrode
  • main surface electrode 332 is, for example, a source electrode
  • back surface electrode 333 is, for example, a drain electrode.
  • the semiconductor element 34 is configured in the same manner as the semiconductor element 32.
  • the semiconductor element 34 includes an element main surface 34a (fourth element main surface), an element back surface 34b (fourth element back surface), a control electrode 341 (fourth control electrode), a main surface electrode 342 (fourth main surface electrode), and a back surface. It has an electrode 343 (fourth back electrode).
  • the element main surface 34a is configured in the same manner as the element main surface 32a of the semiconductor element 32
  • the element back surface 34b is configured in the same manner as the element back surface 32b of the semiconductor element 32.
  • control electrode 341, the main surface electrode 342, and the back surface electrode 343 are configured in the same manner as the control electrode 321 of the semiconductor element 32, the main surface electrode 322, and the back surface electrode 323, respectively.
  • the control electrode 341 is, for example, a gate electrode
  • the main surface electrode 342 is, for example, a source electrode
  • the back surface electrode 343 is, for example, a drain electrode.
  • a drive signal is input from the control unit 42 (control element 4c described later) to the control electrode 331 of the semiconductor element 33, and the conduction state and the cutoff state are switched according to the input drive signal.
  • the semiconductor element 33 is in the conductive state, a current flows from the back surface electrode 333 (drain electrode) to the main surface electrode 332 (source electrode), and when the semiconductor element 33 is in the cutoff state, this current does not flow.
  • a drive signal is input from the control unit 42 (control element 4c described later) to the control electrode 341, and the conduction state and the cutoff state are switched according to the input drive signal.
  • a current flows from the back surface electrode 343 (drain electrode) to the main surface electrode 342 (source electrode), and when the semiconductor element 34 is in the cutoff state, this current does not flow.
  • the plurality of semiconductor elements 31 to 34 are arranged in the following order in the x direction. From the x2 direction to the x1 direction, the semiconductor element 31, the semiconductor element 32, the semiconductor element 33, and the semiconductor element 34 are in this order. The plurality of semiconductor elements 31 to 34 overlap each other when viewed in the x direction.
  • the control unit 42 controls the drive of each of the semiconductor elements 33 and 34.
  • the control unit 42 operates the semiconductor element 33 as an upper arm (second upper arm) and the semiconductor element 34 as a lower arm (second lower arm).
  • the control unit 42 is arranged on the main surface 11 of the substrate.
  • the control unit 42 is aligned with the control unit 41 in the x direction, and overlaps the control unit 41 when viewed in the x direction.
  • the control unit 42 does not overlap the lead frame 6 and is separated from the lead frame 6 in a plan view.
  • the control unit 42 is an example of the “second control unit”.
  • the control unit 42 includes a control element 4c.
  • the control element 4c of the control unit 42 controls each drive of the two semiconductor elements 33 and 34. Specifically, the control element 4c controls the switching operation of the semiconductor element 33 by inputting a third drive signal (for example, a gate voltage) to the control electrode 331 (gate electrode) of the semiconductor element 33.
  • the control element 4c of the control unit 42 generates a third drive signal that operates the semiconductor element 33 as an upper arm.
  • the control element 4c controls the switching operation of the semiconductor element 34 by inputting a fourth drive signal (for example, a gate voltage) to the control electrode 341 (gate electrode) of the semiconductor element 34.
  • the control element 4c of the control unit 42 generates a fourth drive signal that operates the semiconductor element 34 as a lower arm.
  • the lead frame 6 of the electronic device A3 includes a plurality of leads 61 to 64, 69 and a plurality of leads 65 to 68, as described above.
  • the two leads 65 and 66 are supported by the resin member 8 and supported by the insulating substrate 1, respectively.
  • the lead 65 includes a pad portion 651 and a terminal portion 652.
  • the pad portion 651 and the terminal portion 652 are connected to each other.
  • the lead 66 includes a pad portion 661 and a terminal portion 662.
  • the pad portion 661 and the terminal portion 662 are connected to each other.
  • Each pad portion 651,661 is covered with a resin member 8.
  • Each of the pad portions 651 and 661 is arranged on the substrate main surface 11 of the insulating substrate 1 and overlaps with the insulating substrate 1 in a plan view.
  • Each pad portion 651,661 has, for example, a rectangular shape in a plan view.
  • Each pad portion 651, 661 is joined to the substrate main surface 11 by a joining material (not shown).
  • a metal layer may be provided on the substrate main surface 11 to which the pad portions 651 and 661 are bonded. By using the same material as the wiring portion 2 for the metal layer, the metal layer can be formed together with the formation of the wiring portion 2.
  • a semiconductor element 33 is mounted on the pad portion 651.
  • the back electrode 333 (drain electrode) of the semiconductor element 33 is conductively bonded to the pad portion 651 by a conductive bonding material (not shown).
  • a conductive bonding material for example, solder, metal paste, calcined metal, or the like is adopted.
  • the element back surface 33b of the semiconductor element 33 faces the pad portion 651.
  • the pad portion 651 is an example of the “third pad portion”.
  • a semiconductor element 34 is mounted on the pad portion 661.
  • the back electrode 343 (drain electrode) of the semiconductor element 34 is conductively bonded to the pad portion 661 by a conductive bonding material (not shown).
  • a conductive bonding material for example, solder, metal paste, sintered metal, or the like is adopted.
  • the element back surface 34b of the semiconductor element 34 faces the pad portion 661.
  • the pad portion 661 is an example of the “fourth pad portion”.
  • Each terminal portion 652,662 is exposed from the resin member 8. Each terminal portion 652,662 is bent in the z2 direction. Each terminal portion 652,662 is an external terminal of the electronic device A3. Since the pad portion 651 conducts to the back electrode 333 of the semiconductor element 33, the drain current of the semiconductor element 33 flows through the terminal portion 652. Further, since the pad portion 661 conducts to the back surface electrode 343 of the semiconductor element 34, the drain current of the semiconductor element 34 flows through the terminal portion 662.
  • the two leads 67 and 68 are supported by the resin member 8, respectively.
  • the lead 67 includes a pad portion 671 and a terminal portion 672.
  • the pad portion 671 and the terminal portion 672 are connected to each other.
  • the lead 68 includes a pad portion 681 and a terminal portion 682.
  • the pad portion 681 and the terminal portion 682 are connected to each other.
  • Each pad portion 671,681 is covered with a resin member 8. Each pad portion 671,681 does not overlap the insulating substrate 1 in a plan view.
  • a plurality of connecting members 72 are joined to each of the pad portions 671 and the pad portions 681. Each connecting member 72 joined to the pad portion 671 is joined to the main surface electrode 342 of each semiconductor element 34. As a result, the pad portion 671 conducts to the main surface electrode 342 (source electrode) of the semiconductor element 34 via each connecting member 72.
  • Each connecting member 72 joined to the pad portion 681 is joined to the main surface electrode 332 of each semiconductor element 33. As a result, the pad portion 681 conducts to the main surface electrode 332 (source electrode) of the semiconductor element 33 via each connecting member 72.
  • Each terminal portion 672, 682 is exposed from the resin member 8. Each terminal portion 672, 682 is bent in the z2 direction. Each terminal portion 672, 682 is an external terminal of the electronic device A3. Since the pad portion 671 conducts to the main surface electrode 342 (source electrode) of the semiconductor element 34, the source current of the semiconductor element 34 flows through the terminal portion 672. Further, since the pad portion 681 conducts to the main surface electrode 332 (source electrode) of the semiconductor element 33, the source current of the semiconductor element 33 flows through the terminal portion 682.
  • the plurality of pad portions 611, 621, 651, 661 are arranged in the following order in the x direction.
  • the order is pad portion 611, pad portion 621, pad portion 651, and pad portion 661 from the x2 direction to the x1 direction.
  • the plurality of pad portions 611, 621, 651, 661 overlap each other when viewed in the x direction.
  • the pad portion 611 and the pad portion 621 are arranged with the first separation region S1 separated in the x direction, as in the first embodiment and the second embodiment.
  • the control unit 41 overlaps the first separation region S1 when viewed in the y direction.
  • the control unit 41 does not overlap the first separation region S1 when viewed in the x direction, and is located on the side (y2) where each lead 69 is arranged rather than the pad units 611 and 621 in the y direction. Located on the directional side).
  • the lead frame 6 does not exist in the first separation region S1.
  • the pad portion 651 and the pad portion 661 are arranged so as to be separated from the second separation region S2 in the x direction.
  • the second separation region S2 is aligned with the first separation region S1 in the x direction.
  • the control unit 42 overlaps the second separation region S2 when viewed in the y direction.
  • the control unit 42 does not overlap the second separation region S2 when viewed in the x direction, and is located on the side (y2) where each lead 69 is arranged rather than the pad units 651 and 661 in the y direction. Located on the directional side).
  • the lead frame 6 does not exist in the second separation region S2.
  • the electronic device A3 also includes a wiring portion 2 formed on the main surface 11 of the substrate, similarly to the electronic devices A1 and A2. Then, the wiring unit 2 transmits a control signal (for example, a drive signal) for controlling each of the semiconductor elements 31 to 34, and constitutes a transmission path of the control signal. Therefore, the electronic device A3 can be made thinner and denser in the transmission path, and can be highly integrated.
  • a control signal for example, a drive signal
  • the pad portion 611 to which the semiconductor element 31 is bonded and the pad portion 621 to which the semiconductor element 32 is bonded are separated from each other in the first separation region S1 in the x direction. Are arranged apart from each other.
  • the control unit 41 that controls each of the semiconductor elements 31 and 32 overlaps with the first separation region S1 when viewed in the y direction. Therefore, in the electronic device A3, similarly to the electronic device A1, the first drive signal input from the control unit 41 (control element 4c) to the semiconductor element 31 (control electrode 311) and the control unit 41 (control element 4c) It is possible to reduce the difference in transmission time from the second drive signal input to the semiconductor element 32 (control electrode 321).
  • the pad portion 651 to which the semiconductor element 33 is bonded and the pad portion 661 to which the semiconductor element 34 is bonded are arranged so as to be separated from the second separation region S2 in the x direction. Then, the control unit 42 that controls each of the semiconductor elements 33 and 34 overlaps with the second separation region S2 when viewed in the y direction. Therefore, in the electronic device A3, the third drive signal input from the control unit 42 (control element 4c) to the semiconductor element 33 (control electrode 331) and the semiconductor element 34 (control electrode 341) from the control unit 42 (control element 4c) ), It is possible to reduce the difference in transmission time from the fourth drive signal.
  • FIG. 17 and 18 show the electronic device A4 according to the fourth embodiment.
  • FIG. 17 is a plan view showing the electronic device A4, and the resin member 8 is shown by an imaginary line.
  • FIG. 18 is a circuit diagram showing a circuit configuration of the electronic device A4.
  • the electronic device A4 is different from the electronic device A3 in that the two semiconductor elements 31 and 32 are electrically connected inside the resin member 8 and the two semiconductor elements 33 are connected. , 34 are electrically connected.
  • the electronic device A4 two semiconductor elements 31 and 32 are connected in series to form a leg, as shown in FIG. 18, according to the configuration described later.
  • the semiconductor element 31 constitutes an upper arm circuit
  • the semiconductor element 32 constitutes a lower arm circuit.
  • two semiconductor elements 33 and 34 are connected in series to form a leg.
  • the semiconductor element 33 constitutes an upper arm circuit
  • the semiconductor element 34 constitutes a lower arm circuit.
  • the connecting member 72 bonded to the main surface electrode 312 of the semiconductor element 31 is bonded to the lead 62 (pad portion 623) instead of the lead 64.
  • the main surface electrode 312 of the semiconductor element 31 and the back surface electrode 323 of the semiconductor element 32 are conducting with each other via the connecting member 72 and the lead 62.
  • the connecting member 72 joined to the main surface electrode 332 of the semiconductor element 33 is joined to the lead 66 (pad portion 663 described later).
  • the main surface electrode 332 of the semiconductor element 33 and the back surface electrode 343 of the semiconductor element 34 are conducting with each other via the connecting member 72 and the lead 66.
  • the lead 66 of the lead frame 6 further includes a pad portion 663 as compared with the lead 66 of the electronic device A3.
  • the pad portion 663 is connected to the pad portion 661 and the terminal portion 662.
  • a connecting member 72 joined to the main surface electrode 332 of the semiconductor element 33 is joined to the pad portion 663.
  • the two leads 61 and 63 are input terminals for the power supply voltage, and the leads 62 are output terminals for the AC power voltage-converted by the two semiconductor elements 31 and 32. be.
  • a power supply voltage is applied between the two leads 65 and 67.
  • the lead 66 is a positive electrode (P terminal), and the lead 67 is a negative electrode (N terminal).
  • the power supply voltage input between the two leads 66 and 67 is converted into AC power (voltage) by each switching operation of the two semiconductor elements 33 and 34. Then, the AC power is output from the lead 66. Therefore, the two leads 65 and 67 are input terminals for the power supply voltage, and the leads 66 are output terminals for AC power voltage-converted by the two semiconductor elements 33 and 34.
  • the electronic device A4 also includes a wiring portion 2 formed on the main surface 11 of the substrate, similarly to the electronic device A3. Then, the wiring unit 2 transmits a control signal (for example, a drive signal) for controlling each of the semiconductor elements 31 to 34, and constitutes a transmission path of the control signal. Therefore, the electronic device A4 can be made thinner and denser in the transmission path, and can be highly integrated.
  • a control signal for example, a drive signal
  • the control unit 41 overlaps the first separation region S1 when viewed in the y direction, and the control unit 42 overlaps the first separation region S1 when viewed in the y direction. Overlaps on. Therefore, similarly to the electronic device A3, the electronic device A4 can reduce the difference in transmission time between the first drive signal and the second drive signal, and can reduce the difference between the third drive signal and the fourth drive signal. It is possible to reduce the difference in transmission time.
  • FIG. 19 and 20 show the electronic device A5 according to the fifth embodiment.
  • FIG. 19 is a plan view showing the electronic device A5, and the resin member 8 is shown by an imaginary line.
  • FIG. 20 is a circuit diagram showing a circuit configuration of the electronic device A5.
  • the electronic device A5 has a different arrangement of the four semiconductor elements 31 to 34 from the electronic device A4. Along with this, the configuration of the lead frame 6 has been appropriately changed.
  • the four semiconductor elements 31 to 34 are arranged in the order of the semiconductor element 31, the semiconductor element 32, the semiconductor element 34, and the semiconductor element 33 from the x2 direction to the x1 direction.
  • the four pad portions 611, 621, 651, 661 are arranged in the order of the pad portion 611, the pad portion 621, the pad portion 661, and the pad portion 651 from the x2 direction to the x1 direction. Therefore, the pad portion 621 and the pad portion 661 are adjacent to each other in the x direction.
  • the lead frame 6 of the electronic device A5 does not include the lead 67. Therefore, the connecting member 72 joined to the main surface electrode 342 of the semiconductor element 34 is joined to the pad portion 631 (lead 63). As a result, the main surface electrode 342 (semiconductor element 34) and the main surface electrode 322 (semiconductor element 32) are conducting with each other via the two connecting members 72 and the leads 63. That is, in the electronic device A5, as shown in FIG. 20, a negative electrode (N terminal) of a leg composed of two semiconductor elements 31 and 32 and a negative electrode (N terminal) of a leg composed of two semiconductor elements 33 and 34. However, it is standardized.
  • the electronic device A5 also includes a wiring portion 2 formed on the main surface 11 of the substrate, similarly to the electronic devices A3 and A4. Then, the wiring unit 2 transmits a control signal (for example, a drive signal) for controlling each of the semiconductor elements 31 to 34, and constitutes a transmission path of the control signal. Therefore, the electronic device A5 can be made thinner and denser in the transmission path, and can be highly integrated.
  • a control signal for example, a drive signal
  • the control unit 41 overlaps the first separation region S1 when viewed in the y direction, and the control unit 42 has the second separation when viewed in the y direction. It overlaps the region S2. Therefore, the electronic device A5 can reduce the difference in transmission time between the first drive signal and the second drive signal as well as the electronic devices A3 and A4, and the third drive signal and the fourth drive signal. It is possible to reduce the difference in transmission time with.
  • the connecting member 72 joined to the main surface electrode 322 of the semiconductor element 32 and the connecting member 72 joined to the main surface electrode 342 of the semiconductor element 34 are respectively joined to the pad portion 631 (lead 63).
  • the lead 67 is integrated with the lead 63, so that the lead 67 is unnecessary. That is, the lead 63 and the lead 67 can be shared, and the number of external terminals of the electronic device A5 can be reduced.
  • FIG. 21 and 22 show the electronic device A6 according to the sixth embodiment.
  • FIG. 21 is a plan view showing the electronic device A6, and the resin member 8 is shown by an imaginary line.
  • FIG. 22 is a circuit diagram showing a circuit configuration of the electronic device A6.
  • the electronic device A6 has a different arrangement of the four semiconductor elements 31 to 34 from the electronic devices A4 and A5. Along with this, the configuration of the lead frame 6 has been appropriately changed.
  • the four semiconductor elements 31 to 34 are arranged in the order of the semiconductor element 32, the semiconductor element 31, the semiconductor element 33, and the semiconductor element 34 from the x2 direction to the x1 direction.
  • the lead frame 6 does not include the lead 65, and the semiconductor element 33 is mounted on the pad portion 611 (lead 61).
  • the back surface electrode 333 is conductively bonded to the pad portion 611.
  • the back surface electrode 333 (semiconductor element 33) and the back surface electrode 313 (semiconductor element 31) are conducting with each other via the lead 61. That is, in the electronic device A6, as shown in FIG. 22, the positive electrode (P terminal) of the leg composed of the two semiconductor elements 31 and 32 and the positive electrode (P terminal) of the leg composed of the two semiconductor elements 33 and 34 are formed. , Is standardized.
  • the pad portion 611 is sandwiched between the pad portion 621 and the pad portion 661 in the x direction.
  • the pad portion 611 and the pad portion 621 are arranged so as to be separated from the first separation region S1.
  • the pad portion 611 and the pad portion 661 are arranged so as to be separated from the second separation region S2.
  • the first separation region S1 and the second separation region S2 are aligned in the x direction.
  • the electronic device A6 also includes a wiring portion 2 formed on the main surface 11 of the substrate, similarly to the electronic devices A3 to A5. Then, the wiring unit 2 transmits a control signal (for example, a drive signal) for controlling each of the semiconductor elements 31 to 34, and constitutes a transmission path of the control signal. Therefore, the electronic device A6 can be made thinner and denser in the transmission path, and can be highly integrated.
  • a control signal for example, a drive signal
  • the control unit 41 overlaps the first separation region S1 when viewed in the y direction, and the control unit 42 has the second separation when viewed in the y direction. It overlaps the region S2. Therefore, the electronic device A6 can reduce the difference in transmission time between the first drive signal and the second drive signal, as well as the third drive signal and the fourth drive signal, as in the electronic devices A3 to A5. It is possible to reduce the difference in transmission time with.
  • the back electrode 313 of the semiconductor element 31 and the back electrode 333 of the semiconductor element 33 are joined to the pad portion 611 (lead 61).
  • the lead 65 is integrated with the lead 61, so that the lead 65 is unnecessary. That is, the lead 61 and the lead 65 can be shared, and the number of external terminals of the electronic device A6 can be reduced.
  • the electronic devices A3 to A6 do not include the passive element 5, but the passive element 5 depends on the specifications required for the electronic devices A3 to A6. (Thermistor 5a, resistor 5b, shunt resistor 5c, etc.) may be provided as appropriate.
  • the control unit 41 includes the control element 4c, and the control element 4c controls the operation of the two semiconductor elements 31 and 32, but the present invention is not limited to this.
  • the control element 41 may be provided separately with a control element that controls the operation of the semiconductor element 31 and a control element that controls the operation of the semiconductor element 32 (see the first embodiment).
  • the control unit 42 includes the control element 4c and the control element 4c controls the operation of the two semiconductor elements 33 and 34, the present invention is not limited to this.
  • a control element that controls the operation of the semiconductor element 33 and a control element that controls the operation of the semiconductor element 34 may be provided separately.
  • control unit 41 does not overlap with the first separation region S1 when viewed in the x direction
  • the present invention is not limited to this.
  • all of the control units 41 overlap the first separation region S1, or as in the modification shown in FIG. 10, when viewed in the x direction.
  • the configuration (shape, arrangement, etc.) of the wiring unit 2 and the lead frame 6 may be changed so that a part of the control unit 41 overlaps with the first separation region S1.
  • control unit 42 does not overlap the second separation region S2 when viewed in the x direction is shown, but the present invention is not limited to this.
  • control unit 42 when viewed in the x direction, all of the control unit 42 overlaps the second separation region S2, or when viewed in the x direction, a part of the control unit 42 overlaps the second separation region S2.
  • the configuration of the wiring unit 2 and the lead frame 6 may be changed.
  • the shape and arrangement of the wiring portion 2 and the shape and arrangement of the lead frame 6 are not limited to the illustrated examples, and are required. It can be changed as appropriate according to the specifications and circuit configuration.
  • the electronic device according to the present disclosure is not limited to the above-described embodiment.
  • the specific configuration of each part of the electronic device of the present disclosure can be freely redesigned.
  • the electronic devices of the present disclosure include embodiments relating to the following appendices.
  • Appendix 1 An insulating substrate having a substrate main surface facing one side in the thickness direction, A wiring portion formed on the main surface of the substrate and made of a conductive material, The lead frame arranged on the main surface of the substrate and The first semiconductor element and the second semiconductor element conductive to the lead frame, A first control unit that conducts to the wiring unit and operates the first semiconductor element as the first upper arm while operating the second semiconductor element as the first lower arm.
  • the lead frame includes a first pad portion to which the first semiconductor element is bonded and a second pad portion to which the second semiconductor element is bonded.
  • the first pad portion and the second pad portion are arranged so as to be separated from the wiring portion and separated from the first separation region in the first direction orthogonal to the thickness direction.
  • the first control unit is separated from the lead frame when viewed in the thickness direction, and is the first separation region when viewed in a second direction orthogonal to the thickness direction and the first direction.
  • the first semiconductor element has a first element main surface facing the same direction as the substrate main surface and a first control electrode formed on the first element main surface.
  • the second semiconductor element has a second element main surface facing the same direction as the substrate main surface and a second control electrode formed on the second element main surface.
  • the first control unit inputs a first drive signal for controlling the drive of the first semiconductor element to the first control electrode, and inputs a second drive signal for controlling the drive of the second semiconductor element.
  • the electronic device according to Appendix 1 or Appendix 2 which is input to the second control electrode.
  • Appendix 4 The electronic device according to Appendix 3, wherein the first control unit includes a first control element that outputs the first drive signal and a second control element that outputs the second drive signal.
  • the first semiconductor element has a back surface of the first element facing the first pad portion and a first back surface electrode formed on the back surface of the first element.
  • the first back surface electrode is conductively bonded to the first pad portion.
  • the second semiconductor element has a second back surface electrode formed on the back surface of the second element and the back surface of the second element facing the second pad portion.
  • the first semiconductor element further has a first main surface electrode formed on the main surface of the first element, and in response to the first drive signal, the first back surface electrode and the first main surface electrode.
  • the second semiconductor element further has a second main surface electrode formed on the main surface of the second element, and in response to the second drive signal, the second back surface electrode and the second main surface electrode.
  • the electronic device according to Appendix 5 wherein the and is conductive.
  • the lead frame includes a first lead and a second lead that are separated from each other.
  • the first lead includes the first pad portion and a first terminal portion connected to the first pad portion.
  • the lead frame further includes a first lead and a third lead that is separated from the second lead.
  • the electronic device according to Appendix 8 wherein the first main surface electrode conducts to the second lead.
  • the lead frame further includes a first lead, a second lead, and a fourth lead that is separated from the third lead.
  • a third semiconductor element and a fourth semiconductor element conductive to the lead frame are further provided.
  • the lead frame includes a third pad portion to which the third semiconductor element is bonded and a fourth pad portion to which the fourth semiconductor element is bonded.
  • the third pad portion and the fourth pad portion are separated from the wiring portion and are arranged so as to be separated from the second separation region in the first direction, according to any one of Supplementary note 8 to Supplementary note 10.
  • Appendix 12 A second control unit that conducts to the wiring unit and operates the third semiconductor element as the second upper arm while operating the fourth semiconductor element as the second lower arm is further provided.
  • Appendix 13 The electronic device according to Appendix 12, wherein the first control unit and the second control unit are arranged in the first direction.
  • the electronic device according to Appendix 12 or Appendix 13, wherein at least a part of the second control unit overlaps the second separation region when viewed in the first direction.
  • the third semiconductor element has a third element main surface facing the same direction as the substrate main surface and a third control electrode formed on the third element main surface.
  • the fourth semiconductor element has a fourth element main surface facing the same direction as the substrate main surface and a fourth control electrode formed on the fourth element main surface.
  • the second control unit inputs a third drive signal for controlling the drive of the third semiconductor element to the third control electrode, and inputs a fourth drive signal for controlling the drive of the fourth semiconductor element.
  • the electronic device according to any one of Supplementary note 12 to Supplementary note 14, which is input to the fourth control electrode.
  • the third semiconductor element has a third element back surface facing the third pad portion and a third back surface electrode formed on the third element back surface.
  • the third back electrode is conductively bonded to the third pad portion.
  • the fourth semiconductor element has a fourth element back surface facing the fourth pad portion and a fourth back surface electrode formed on the fourth element back surface.
  • the third semiconductor element further has a third main surface electrode formed on the main surface of the third element, and in response to the third drive signal, the third back surface electrode and the third main surface electrode.
  • the fourth semiconductor element further has a fourth main surface electrode formed on the main surface of the fourth element, and in response to the fourth drive signal, the fourth back surface electrode and the fourth main surface electrode.
  • the electronic device according to Appendix 16 wherein the electronic device and the device are conductive.
  • the electronic device according to Appendix 17 wherein the first pad portion, the second pad portion, the third pad portion, and the fourth pad portion are arranged in the first direction.
  • the electronic device according to Appendix 18, wherein the second pad portion and the fourth pad portion are adjacent to each other in the first direction in the lead frame.
  • the electronic device according to Appendix 19 The electronic device according to Appendix 19, wherein the fourth main surface electrode conducts to the third lead.
  • A1 to A6 Electronic device 1: Insulated substrate 11: Substrate main surface 12: Substrate back surface 2: Wiring portion 21: Pad portion 22: Connection wiring 31, 32, 33, 34: Semiconductor elements 31a, 32a, 33a, 34a: Elements Main surface 31b, 32b, 33b, 34b: Element back surface 311, 321, 331, 341: Control electrode 312, 322, 332, 342: Main surface electrode 313, 323, 333, 343: Back surface electrode 39A, 39B: Protective element 391 : Main surface electrode 392: Back surface electrode 41, 42: Control unit 4a, 4b, 4c: Control element 40: Control device 401: Resin package 402: Connection terminal 5: Passive element 5a: Thermistor 5b: Resistor 5c: Shunt resistance 6 : Lead frame 60 to 69: Leads 601, 611, 621, 631, 641, 651, 661, 671, 681, 691: Pad portion 602, 612, 622, 632, 642,

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

電子装置は、厚さ方向を向く基板主面を有する絶縁基板と、前記基板主面上に形成され且つ導電性材料からなる配線部と、前記基板主面上に配置されたリードフレームと、前記リードフレームに導通する第１半導体素子および第２半導体素子と、前記配線部に導通し且つ前記第１半導体素子を第１上アームとして動作させつつ、前記第２半導体素子を第１下アームとして動作させる第１制御部と、を備える。前記リードフレームは、前記第１半導体素子が接合された第１パッド部、および、前記第２半導体素子が接合された第２パッド部を含む。前記第１パッド部と前記第２パッド部とは、前記配線部から離間し且つ前記厚さ方向に直交する第１方向に第１の離隔領域を隔てて配置されている。前記第１制御部は、前記厚さ方向に見て前記リードフレームから離間しており且つ前記厚さ方向および前記第１方向に直交する第２方向に見て、前記第１の離隔領域に重なる。

Description

電子装置
　本開示は、電子装置に関する。
　種々の電子装置の一つとして、ＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）と称されるものがある。このような電子装置は、半導体素子と、制御素子と、リードフレームと、を備えている（特許文献１参照）。半導体素子は、電力制御を行うパワー半導体素子である。制御素子は、半導体素子の駆動を制御する。リードフレームは、半導体素子および制御素子を支持するとともに、これらの導通経路をなす。
特開２０２０－４８９３号公報
　電子装置の高集積化に伴い、制御素子に入力されるあるいは制御素子から出力される制御信号の数が増えるほど、制御素子への導通経路の数を増やす必要がある。しかしながら、これらの導通経路を従来のように金属製のリードフレームによって構成しようとすると、電子装置のさらなる高集積化が困難となるおそれがある。たとえば、リードフレームは、たとえば金型を用いたプレス加工やエッチングによって加工されるため、細線化や高密度化などが困難であり、これが高集積化を阻害する要因であった。
　上記事情に鑑み、本開示は、より高集積化が可能な電子装置を提供することを一の課題とする。
　本開示によって提供される電子装置は、厚さ方向の一方を向く基板主面を有する絶縁基板と、前記基板主面上に形成され、導電性材料からなる配線部と、前記基板主面上に配置されたリードフレームと、前記リードフレームに導通する第１半導体素子および第２半導体素子と、前記配線部に導通し、かつ、前記第１半導体素子を第１上アームとして動作させつつ、前記第２半導体素子を第１下アームとして動作させる第１制御部と、を備えている。前記リードフレームは、前記第１半導体素子が接合された第１パッド部、および、前記第２半導体素子が接合された第２パッド部を含む。前記第１パッド部と前記第２パッド部とは、前記配線部から離間し、かつ、前記厚さ方向に直交する第１方向に第１の離隔領域を隔てて配置されている。前記第１制御部は、前記厚さ方向に見て前記リードフレームから離間しており、かつ、前記厚さ方向および前記第１方向に直交する第２方向に見て、前記第１の離隔領域に重なる。
　本開示の電子装置によれば、より高集積化が可能となる。
第１実施形態にかかる電子装置を示す斜視図である。 第１実施形態にかかる電子装置を示す平面図である。 図２の平面図において、樹脂部材を想像線で示した図である。 第１実施形態にかかる電子装置を示す底面図である。 第１実施形態にかかる電子装置を示す側面図（左側面図）である。 図３のＶＩ－ＶＩ線に沿う断面図である。 図３のＶＩＩ－ＶＩＩ線に沿う断面図である。 図３のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。 第１実施形態にかかる電子装置の回路図の一例である。 第１実施形態の変形例にかかる電子装置を示す平面図であって、樹脂部材を想像線で示した図である。 第１実施形態の変形例にかかる電子装置を示す平面図であって、樹脂部材を想像線で示した図である。 第２実施形態にかかる電子装置を示す平面図であって、樹脂部材を想像線で示した図である。 第２実施形態にかかる電子装置の回路図の一例である。 第３実施形態にかかる電子装置を示す平面図であって、樹脂部材を想像線で示した図である。 図１４のＸＶ－ＸＶ線に沿う断面図である。 第３実施形態にかかる電子装置の回路図の一例である。 第４実施形態にかかる電子装置を示す平面図であって、樹脂部材を想像線で示した図である。 第４実施形態にかかる電子装置の回路図の一例である。 第５実施形態にかかる電子装置を示す平面図であって、樹脂部材を想像線で示した図である。 第５実施形態にかかる電子装置の回路図の一例である。 第６実施形態にかかる電子装置を示す平面図であって、樹脂部材を想像線で示した図である。 第６実施形態にかかる電子装置の回路図の一例である。
　本開示の電子装置の好ましい実施の形態について、図面を参照して、以下に説明する。以下の説明において、同一あるいは類似の構成要素については、同じ符号を付して、重複する説明を省略する。本開示における「第１」、「第２」、「第３」等の用語は、単にラベルとして用いたものであり、必ずしもそれらの対象物に順列を付することを意図していない。
　図１～図９は、第１実施形態にかかる電子装置Ａ１を示している。電子装置Ａ１は、絶縁基板１、配線部２、２つの半導体素子３１，３２、制御部４１、複数の受動素子５、リードフレーム６、複数の接続部材７１～７４および樹脂部材８を備えている。制御部４１は、２つの制御素子４ａ，４ｂを含む。リードフレーム６は、複数のリード６１～６４，６９，６０を含んでいる。電子装置Ａ１は、たとえば、ＩＰＭ（Intelligent Power Module）であり、エアーコンディショナーやモータ制御機器などの用途に用いられる。電子装置Ａ１は、ＩＰＭに限定されない。
　図１は、電子装置Ａ１を示す斜視図である。図２は、電子装置Ａ１を示す平面図である。図３は、図２の平面図において、樹脂部材８を想像線（二点鎖線）で示した図である。図４は、電子装置Ａ１を示す底面図である。図５は、電子装置Ａ１を示す側面図（左側面図）である。図６は、図３のＶＩ－ＶＩ線に沿う断面図である。図７は、図３のＶＩＩ－ＶＩＩ線に沿う断面図である。図８は、図３のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。図８においては、各接続部材７１，７２を省略している。図９は、電子装置Ａ１の回路構成を示す回路図である。
　説明の便宜上、図１～図８において、互いに直交する３つの方向を、ｘ方向、ｙ方向、 ｚ方向と定義する。ｚ方向は、電子装置Ａ１の厚さ方向である。ｘ方向は、電子装置Ａ１の平面図（図２，３参照）における左右方向である。ｙ方向は、電子装置Ａ１の平面図（図２，３参照）における上下方向である。ｘ方向の一方をｘ１方向、ｘ方向の他方をｘ２方向とする。同様に、ｙ方向の一方をｙ１方向、ｙ方向の他方をｙ２方向とし、ｚ方向の一方をｚ１方向、ｚ方向の他方をｚ２方向とする。以下の説明において、「平面視」とは、ｚ方向に見たときをいう。ｘ方向が、「第１方向」の一例であり、ｙ方向が、「第２方向」の一例である。
　絶縁基板１は、板状である。絶縁基板１の平面視形状は、特に限定されないが、たとえばｘ方向に長い矩形状である。絶縁基板１の厚さ（ｚ方向の寸法）は、特に限定されないが、たとえば０．１ｍｍ以上１．０ｍｍ以下である。絶縁基板１は、絶縁性の材料からなる。絶縁基板１の材料としては、たとえば樹脂部材８よりも熱伝導率が高い材料が好ましい。絶縁基板１の材料としては、たとえばアルミナ（Ａｌ2Ｏ3）、窒化ケイ素（ＳｉＮ）、窒化アルミ（ＡｌＮ）、ジルコニア入りアルミナなどのセラミックが採用される。
　絶縁基板１は、図６～８に示すように、基板主面１１および基板裏面１２を有する。基板主面１１および基板裏面１２は、ｚ方向に離間する。基板主面１１は、ｚ２方向を向き、基板裏面１２は、ｚ１方向を向く。基板主面１１および基板裏面１２はそれぞれ、ｚ方向に直交する平坦面である。基板主面１１には、配線部２が形成されており、かつ、リードフレーム６および複数の電子部品が搭載されている。複数の電子部品には、２つの半導体素子３１，３２および制御部４１（制御素子４ａ，４ｂ）が含まれている。基板裏面１２は、樹脂部材８から露出する。基板裏面１２が、樹脂部材８に覆われていてもよい。
　配線部２は、図３に示すように、基板主面１１上に形成されている。配線部２は、導電性材料からなる。配線部２の構成材料は、たとえば銀（Ａｇ）あるいはＡｇ合金（たとえばＡｇ－ＰｔやＡｇＰｄなど）が採用される。当該構成材料は、ＡｇまたはＡｇ合金の代わりに、銅（Ｃｕ）あるいはＣｕ合金、または、金（Ａｕ）あるいはＡｕ合金などを採用してもよい。配線部２は、上記構成材料を含むペースト材を印刷した後、当該ペースト材を焼成することによって形成される。配線部２の形成方法は、これに限定されず、用いる構成材料に応じて、適宜変更されうる。配線部２は、制御部４１への導通経路である。配線部２には、各半導体素子３１，３２を制御するための各種制御信号が流れる。この制御信号は、駆動信号や検出信号などを含む。駆動信号は、各半導体素子３１，３２の駆動を制御するための信号である。検出信号は、各半導体素子３１，３２の動作状態（たとえば電圧値や電流値など）を検出するための信号である。また、配線部２には、制御部４１の動作電力が伝達される。
　配線部２は、図３に示すように、複数のパッド部２１および複数の接続配線２２を含む。複数のパッド部２１の各平面視形状は、特に限定されないが、たとえば矩形状である。各パッド部２１の平面視形状は、円形状、楕円状、あるいは、多角形状などであってもよい。複数のパッド部２１は、互いに離間している。複数のパッド部２１は、他の構成部品が適宜接合される部分である。電子装置Ａ１では、複数のパッド部２１には、制御部４１（制御素子４ａ，４ｂ）、複数の受動素子５、複数のリード６９，６０および複数の接続部材７１，７３，７４が接合されている。複数の接続配線２２は、電子装置Ａ１の導通経路がたとえば図９に示す回路構成となるように、複数のパッド部２１間を接続する。配線部２において、複数のパッド部２１および複数の接続配線２２の各配置および各形状は、図示された例に限定されない。
　２つの半導体素子３１，３２はそれぞれ、たとえば電力を制御するパワートランジスタである。各半導体素子３１，３２は、たとえばＳｉＣ（炭化シリコン）基板からなるＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。なお、各半 導体素子３１，３２は、ＳｉＣ基板に変えてＳｉ基板からなるＭＯＳＦＥＴであってもよく、たとえばＩＧＢＴ素子を含んでいてもよい。また、ＧａＮ（窒化ガリウム）を含むＭＯＳＦＥＴであってもよい。図３および図８に示すように、半導体素子３１は、リード６１（後述のパッド部６１１）の上に配置され、半導体素子３２は、リード６２（後述のパッド部６２１）の上に配置されている。各半導体素子３１，３２は、図３に示すように、平面視において、絶縁基板１およびリードフレーム６に重なるが、配線部２から離間している。２つの半導体素子３１，３２は、ｘ方向に並んでいる。半導体素子３１が、「第１半導体素子」の一例であり、半導体素子３２が、「第２半導体素子」の一例である。
　半導体素子３１は、図６および図８に示すように、素子主面３１ａ（第１素子主面）および素子裏面３１ｂ（第１素子裏面）を有する。素子主面３１ａおよび素子裏面３１ｂは、ｚ方向に離間している。素子主面３１ａは、ｚ２方向を向き、素子裏面３１ｂは、ｚ１方向を向く。素子主面３１ａおよび素子裏面３１ｂはそれぞれ、平坦である。素子主面３１ａおよび素子裏面３１ｂは、ｚ方向に略直交する。
　半導体素子３１は、図３、図６および図８に示すように、制御電極３１１（第１制御電極）、主面電極３１２（第１主面電極）および裏面電極３１３（第１裏面電極）を有する。制御電極３１１および主面電極３１２はそれぞれ、素子主面３１ａに形成されている。制御電極３１１と主面電極３１２とは、互いに離間し、絶縁されている。図３に示すように、平面視において、主面電極３１２は、制御電極３１１よりも大きい。制御電極３１１には、接続部材７１が接合されている。主面電極３１２には、複数の接続部材７２が接合されている。裏面電極３１３は、素子裏面３１ｂに形成されている。裏面電極３１３は、素子裏面３１ｂの略全面に広がる。裏面電極３１３は、リード６１（後述のパッド部６１１）に接合されている。半導体素子３１がＭＯＳＦＥＴで構成された例において、制御電極３１１は、たとえばゲート電極であり、主面電極３１２は、たとえばソース電極であり、裏面電極３１３は、たとえばドレイン電極である。
　半導体素子３２は、図７および図８に示すように、素子主面３２ａ（第２素子主面）および素子裏面３２ｂ（第２素子裏面）を有する。素子主面３２ａおよび素子裏面３２ｂは、ｚ方向に離間している。素子主面３２ａは、ｚ２方向を向き、素子裏面３２ｂは、ｚ１方向を向く。素子主面３２ａおよび素子裏面３２ｂはそれぞれ、平坦である。素子主面３２ａおよび素子裏面３２ｂは、ｚ方向に略直交する。
　半導体素子３２は、図３、図７および図８に示すように、制御電極３２１（第２制御電極）、主面電極３２２（第２主面電極）および裏面電極３２３（第２裏面電極）を有する。制御電極３２１および主面電極３２２はそれぞれ、素子主面３２ａに形成されている。制御電極３２１と主面電極３２２とは、互いに離間し、絶縁されている。図３に示すように、平面視において、主面電極３２２は、制御電極３２１よりも大きい。制御電極３２１には、接続部材７１が接合されている。主面電極３２２には、複数の接続部材７２が接合されている。裏面電極３２３は、素子裏面３２ｂに形成されている。裏面電極３２３は、素子裏面３２ｂの略全面に広がる。裏面電極３２３は、リード６２（後述のパッド部６２１）に接合されている。半導体素子３２がＭＯＳＦＥＴで構成された例において、制御電極３２１は、たとえばゲート電極であり、主面電極３２２は、たとえばソース電極であり、裏面電極３２３は、たとえばドレイン電極である。
　半導体素子３１は、制御部４１（制御素子４ａ）から制御電極３１１（ゲート電極）に第１駆動信号が入力され、入力された第１駆動信号に応じて導通状態と遮断状態とが切り替わる。この導通状態と遮断状態とが切り替わる動作をスイッチング動作という。半導体素子３１が導通状態のとき、裏面電極３１３（ドレイン電極）から主面電極３１２（ソース電極）に電流が流れ、半導体素子３１が遮断状態のとき、この電流が流れない。
　半導体素子３２は、制御部４１（制御素子４ｂ）から制御電極３２１（ゲート電極）に第２駆動信号が入力され、入力された第２駆動信号に応じて導通状態と遮断状態とが切り替わる。半導体素子３２が導通状態のとき、裏面電極３２３（ドレイン電極）から主面電極３２２（ソース電極）に電流が流れ、半導体素子３２が遮断状態のとき、この電流が流れない。
　２つの保護素子３９Ａ，３９Ｂはそれぞれ、各半導体素子３１，３２に逆電圧が印加されることを防ぐためのものである。保護素子３９Ａは、図３および図６に示すように、半導体素子３１とともにリード６１（後述のパッド部６１１）上に配置される。保護素子３９Ｂは、図３に示すように、半導体素子３２とともにリード６２（後述のパッド部６２１）上に配置されている。図９に示すように、各保護素子３９Ａ，３９Ｂとしては、たとえばダイオードが採用される。図９に示すように、保護素子３９Ａは、半導体素子３１と逆並列に接続され、保護素子３９Ｂは、半導体素子３２と逆並列に接続されている。
　２つの保護素子３９Ａ，３９Ｂはそれぞれ、図６に示すように、主面電極３９１および裏面電極３９２を含む。主面電極３９１は、各保護素子３９Ａ，３９Ｂの主面（ｚ２方向を向く面）に形成されている。裏面電極３９２は、各保護素子３９Ａ，３９Ｂの裏面（ｚ１方向を向く面）に形成されている。各保護素子３９Ａ，３９Ｂにおいて、主面電極３９１には、複数の接続部材７２が接合されている。保護素子３９Ａの主面電極３９１と半導体素子３１の主面電極３１２とは、複数の接続部材７２を介して、導通する。また、保護素子３９Ｂの主面電極３９１と半導体素子３２の主面電極３２２とは、複数の接続部材７２を介して、導通する。保護素子３９Ａの裏面電極３９２は、リード６１に接合されており、リード６１を介して、半導体素子３１の裏面電極３１３に導通する。また、保護素子３９Ｂの裏面電極３９２は、リード６２に接合されており、リード６２を介して、半導体素子３２の裏面電極３２３に導通する。各保護素子３９Ａ，３９Ｂがダイオードで構成された例において、主面電極３９１はアノード電極であり、裏面電極３９２はカソード電極である。電子装置Ａ１は、２つの保護素子３９Ａ，３９Ｂを備えていなくてもよい。
　制御部４１は、各半導体素子３１，３２の駆動を制御する。制御部４１は、半導体素子３１を上アーム（第１上アーム）として動作させ、半導体素子３２を下アーム（第１下アーム）として動作させる。制御部４１は、基板主面１１上に配置されている。図３に示すように、制御部４１は、平面視において、リードフレーム６に重ならず、リードフレーム６から離間している。制御部４１は、制御素子４ａ（第１制御素子）および制御素子４ｂ（第２制御素子）を含む。制御部４１が、「第１制御部」の一例である。
　制御素子４ａは、半導体素子３１の駆動を制御する。具体的には、制御素子４ａは、半導体素子３１の制御電極３１１（ゲート電極）に第１駆動信号（たとえばゲート電圧）を入力することで、半導体素子３１のスイッチング動作を制御する。制御素子４ａは、半導体素子３１を上アームとして動作させる第１駆動信号を生成する。本実施形態では、制御素子４ａは、樹脂パッケージ４０１および複数の接続端子４０２とともに、制御装置４０を構成している。制御装置４０は、たとえばＳＯＰ（Small Outline Package）タイプのパッケージである。制御装置４０のパッケージタイプは、ＳＯＰタイプに限定されず、例えばＱＦＰ（Quad Flat Package）タイプ、ＳＯＪ（Small Outline J-lead Package）タイプ、ＱＦＮ（Quad Flatpack No Lead）タイプ、ＳＯＮ（Small-Outline No Lead）タイプ等の他のタイプのパッケージであってもよい。樹脂パッケージ４０１は、たとえばエポキシ樹脂からなり、制御素子４ａを覆う。複数の接続端子４０２は、樹脂パッケージ４０１から突き出ており、樹脂パッケージ４０１の内方において制御素子４ａに導通する。制御素子４ａは、各接続端子４０２が、図示しない導電性接合材（たとえばはんだ、金属ペーストあるいは焼結金属など）を介して、各パッド部２１（配線部２）に導通接合されている。制御素子４ａは、配線部２および接続部材７１を介して、半導体素子３１の制御電極３１１に導通する。よって、制御素子４ａから出力される駆動信号は、配線部２および接続部材７１を介して、半導体素子３１の制御電極３１１に入力される。
　制御素子４ｂは、半導体素子３２の駆動を制御する。具体的には、制御素子４ｂは、半導体素子３２の制御電極３２１（ゲート電極）に第２駆動信号（たとえばゲート電圧）を入力することで、半導体素子３２のスイッチング動作を制御する。制御素子４ｂは、半導体素子３２を下アームとして動作させる第２駆動信号を生成する。制御素子４ｂには、複数の接続部材７３のそれぞれが接合されている。制御素子４ｂは、接続部材７３、配線部２および接続部材７１を介して、半導体素子３２の制御電極３２１に導通する。よって、制御素子４ｂから出力される駆動信号は、接続部材７３、配線部２および接続部材７１を介して、半導体素子３２の制御電極３２１に入力される。
　複数の受動素子５はそれぞれ、図３に示すように、絶縁基板１の基板主面１１上に配置されている。各受動素子５は、各パッド部２１（配線部２）に接合され、配線部２に導通する。複数の受動素子５は、たとえば、抵抗器、コンデンサ、コイル、ダイオードなどである。複数の受動素子５には、たとえば複数のサーミスタ５ａおよび複数の抵抗器５ｂなどが含まれている。
　複数のサーミスタ５ａはそれぞれ、配線部２の２つのパッド部２１に跨って配置されている。各サーミスタ５ａは、この２つのパッド部２１に導通接合されている。各パッド部２１はそれぞれが、配線部２を介して、互いに異なる２つのリード６０に導通する。各サーミスタ５ａは、当該２つのリード６０の間に電圧が印加されることで、周囲の温度に応じた電流を出力する。
　複数の抵抗器５ｂはそれぞれ、配線部２の２つのパッド部２１に跨って配置されている。各抵抗器５ｂは、この２つのパッド部２１に導通接合されている。各抵抗器５ｂが接合された２つのパッド部２１のうち、一方のパッド部２１は、各制御素子４ａ，４ｂに導通し、他方のパッド部２１は、各接続部材７１を介して、各半導体素子３１，３２の制御電極３１１，３２１に導通する。本実施形態において、各抵抗器５ｂは、たとえばゲート抵抗である。
　リードフレーム６は、金属材料を含んで構成されている。リードフレーム６は、絶縁基板１よりも熱伝導率が高い。リードフレーム６の各構成材料は、たとえば銅（Ｃｕ）、アルミニウム、鉄（Ｆｅ）、無酸素銅、またはこれらの合金（たとえば、Ｃｕ－Ｓｎ合金、Ｃｕ－Ｚｒ合金、Ｃｕ－Ｆｅ合金等）が採用される。リードフレーム６の各表面には、適宜ニッケルめっきが施されていてもよい。リードフレーム６は、たとえば、金型を金属板に押し付けるプレス加工により形成されていてもよいし、金属板をエッチングすることにより形成されてもよい。リードフレーム６の各厚さ（ｚ方向の寸法）は特に限定されないが、配線部２の厚さ（ｚ方向の寸法）よりも大きい。リードフレーム６の各厚さは、たとえば０．４ｍｍ以上０．８ｍｍ以下である。リードフレーム６はそれぞれ、互いに離間している。図３に示すように、リードフレーム６は、複数のリード６１～６４，６９，６０を含んでいる。複数のリード６１～６４，６９，６０はそれぞれ、樹脂部材８に覆われた部分と、樹脂部材８から露出する部分とを含む。
　２つのリード６１，６２はそれぞれ、樹脂部材８により支持されるとともに、絶縁基板１により支持される。リード６１は、図３に示すように、パッド部６１１および端子部６１２を含む。パッド部６１１と端子部６１２とは繋がっている。リード６２は、図３に示 すように、パッド部６２１および端子部６２２を含む。パッド部６２１と端子部６２２とは繋がっている。リード６１が、「第１リード」の一例であり、リード６２が、「第２リード」の一例である。
　各パッド部６１１，６２１は、樹脂部材８に覆われている。各パッド部６１１，６２１は、絶縁基板１の基板主面１１上に配置されており、平面視において、絶縁基板１に重なる。各パッド部６１１，６２１は、たとえば平面視矩形状である。各パッド部６１１，６２１は、図示しない接合材により、基板主面１１に接合されている。各パッド部６１１，６２１と絶縁基板１との接合強度を高めるために、各パッド部６１１，６２１が接合される基板主面１１上に金属層を設けてもよい。当該金属層は、配線部２と同じ材料にすることで、配線部２の形成とともに、当該金属層も一括して形成できる。
　パッド部６１１には、半導体素子３１および保護素子３９Ａが搭載されている。パッド部６１１には、図示しない導電性接合材により、半導体素子３１の裏面電極３１３（ドレイン電極）および保護素子３９Ａの裏面電極３９２（カソード電極）が接合されている。当該導電性接合材としては、たとえば、はんだ、金属ペースト、あるいは焼結金属などが採用される。これにより、半導体素子３１の裏面電極３１３と保護素子３９Ａの裏面電極３９２とが導通する。半導体素子３１の素子裏面３１ｂおよび保護素子３９Ａの裏面（ｚ１方向を向く面）は、パッド部６１１に対向している。パッド部６１１が、「第１パッド部」の一例である。
　パッド部６２１には、半導体素子３２および保護素子３９Ｂが搭載されている。パッド部６２１には、図示しない導電性接合材により、半導体素子３２の裏面電極３２３（ドレイン電極）および保護素子３９Ｂの裏面電極３９２（カソード電極）が接合されている。当該導電性接合材としては、たとえば、はんだ、金属ペースト、あるいは焼結金属などが採用される。これにより、半導体素子３２の裏面電極３２３と保護素子３９Ｂの裏面電極３９２とが導通する。半導体素子３２の素子裏面３２ｂおよび保護素子３９Ｂの裏面（ｚ１方向を向く面）は、パッド部６２１に対向している。パッド部６２１が、「第２パッド部」の一例である。
　各端子部６１２，６２２は、樹脂部材８から露出する。各端子部６１２，６２２は、ｚ２方向に屈曲している。各端子部６１２，６２２は、電子装置Ａ１の外部端子である。パッド部６１１が半導体素子３１の裏面電極３１３（ドレイン電極）に導通することから、端子部６１２には、半導体素子３１のドレイン電流が流れる。また、パッド部６２１が半導体素子３２の裏面電極３２３（ドレイン電極）に導通することから、端子部６２２には、半導体素子３２のドレイン電流が流れる。端子部６１２が、「第１端子部」の一例であり、端子部６２２が、「第２端子部」の一例である。
　２つのリード６３，６４はそれぞれ、樹脂部材８により支持される。リード６３は、図３に示すように、パッド部６３１および端子部６３２を含む。パッド部６３１と端子部６３２とは繋がっている。リード６４は、図３に示すように、パッド部６４１および端子部６４２を含む。パッド部６４１と端子部６４２とは繋がっている。リード６３が、「第３リード」の一例であり、リード６４が、「第４リード」の一例である。
　各パッド部６３１，６４１はそれぞれ、樹脂部材８に覆われている。各パッド部６３１，６４１は、平面視において、絶縁基板１に重ならない。各パッド部６３１，６４１には、複数の接続部材７２がそれぞれ接合されている。パッド部６３１に接合された各接続部材７２は、各半導体素子３２の主面電極３２２にも接合されている。これにより、パッド部６３１は、各接続部材７２を介して、半導体素子３２の主面電極３２２（ソース電極）に導通する。パッド部６４１に接合された各接続部材７２は、各半導体素子３１の主面電極３１２にも接合されている。これにより、パッド部６４１は、各接続部材７２を介して、半導体素子３１の主面電極３１２（ソース電極）に導通する。
　各端子部６３２，６４２は、樹脂部材８から露出する。各端子部６３２，６４２は、ｚ２方向に屈曲している。各端子部６３２，６４２は、電子装置Ａ１の外部端子である。パッド部６３１が半導体素子３２の主面電極３２２（ソース電極）に導通することから、端子部６３２には、半導体素子３２のソース電流が流れる。また、パッド部６４１が半導体素子３１の主面電極３１２（ソース電極）に導通することから、端子部６４２には、半導体素子３１のソース電流が流れる。
　複数のリード６９はそれぞれ、樹脂部材８に支持されるともに、絶縁基板１により支持される。各リード６９は、図３に示すように、パッド部６９１および端子部６９２を含む。各リード６９において、パッド部６９１と端子部６９２とは繋がっている。
　各パッド部６９１は、樹脂部材８に覆われている。パッド部６９１は、絶縁基板１の基板主面１１上に配置されており、平面視において、絶縁基板１に重なる。各パッド部６９１は、図示しない導電性接合材により、配線部２の各パッド部２１に接合されている。各パッド部６９１が接合された各パッド部２１は、各接続配線２２を介して、各制御素子４ａ，４ｂ（制御部４１）に導通する。よって、各パッド部６９１は、配線部２を介して、各制御素子４ａ，４ｂ（制御部４１）に導通する。
　各端子部６９２は、樹脂部材８から露出する。各端子部６９２は、ｚ２方向に屈曲している。各端子部６９２は、電子装置Ａ１の外部端子である。各パッド部６９１が制御素子４ａ，４ｂ（制御部４１）に導通することから、端子部６９２は、制御部４１への各種制御信号の入力端子または制御部４１からの各種制御信号の出力端子、もしくは、各制御素子４ａ，４ｂの動作電力の入力端子である。
　複数のリード６０はそれぞれ、樹脂部材８に支持されるとともに、絶縁基板１により支持される。各リード６０は、各サーミスタ５ａに導通する。本実施形態では、２つのサーミスタ５ａのそれぞれに対して、２つのリード６０が設けられている。つまり、電子装置Ａ１は、４つのリード６０を備えている。各リード６０は、図３に示すように、パッド部６０１および端子部６０２を含む。各リード６０において、パッド部６０１と端子部６０２とは導通する。
　各パッド部６０１は、樹脂部材８に覆われている。各パッド部６０１は、絶縁基板１の基板主面１１上に配置されており、平面視において、絶縁基板１に重なる。各パッド部６０１は、図示しない導電性接合材により、配線部２の各パッド部２１に接合されている。各パッド部６０１が接合された各パッド部２１は、各接続配線２２を介して、２つのサーミスタ５ａのいずれかに導通する。よって、各パッド部６０１は、配線部２を介して、各サーミスタ５ａに導通する。
　各端子部６０２は、樹脂部材８から露出する。各端子部６０２は、ｚ２方向に屈曲している。各端子部６０２は、ｘ方向に見て、各端子部６９２に重なる。各端子部６０２は、電子装置Ａ１の外部端子である。各パッド部６０１がサーミスタ５ａに導通することから、各端子部６０２は、温度検出端子である。
　リードフレーム６では、パッド部６１１とパッド部６２１とは、ｘ方向に第１の離隔領域Ｓ１を隔てて配置されている。なお、本開示において、「領域」とは、３次元の広がり を含む概念であり、その広がりに物体が存在か否かは限定されない。制御部４１は、この第１の離隔領域Ｓ１に配置されている。このため、制御部４１は、図８に示すように、ｙ方向に見て、そのすべてが第１の離隔領域Ｓ１に重なる。また、制御部４１は、図３に示すように、ｘ方向に見て、そのすべてが第１の離隔領域Ｓ１に重なる。本実施形態では、第１の離隔領域Ｓ１には、リードフレーム６が存在しない。本実施形態では、一部の受動素子５も、第１の離隔領域Ｓ１に配置されている。
　複数の接続部材７１～７４はそれぞれ、互いに離間する２つの部材を導通させる。複数の接続部材７１～７４はそれぞれ、ボンディングワイヤである。複数の接続部材７１～７４はそれぞれ、適宜、ボンディングワイヤの代わりに、板状のリード部材を用いてもよい。
　複数の接続部材７１はそれぞれ、図３に示すように、各半導体素子３１，３２の各制御電極３１１，３２１（ゲート電極）と各パッド部２１とに接合され、各制御電極３１１，３２１と各パッド部２１とを導通させる。各接続部材７１が接合された各パッド部２１は、各接続配線２２を介して、２つの制御素子４ａ，４ｂのいずれか（制御部４１）に導通する。各接続部材７１の構成材料としては、たとえばＡｕが採用されるが、ＣｕやＡｌを採用してもよい。接続部材７１の線径および本数は、図３に示す例に限定されない。
　複数の接続部材７２はそれぞれ、図３に示すように、各半導体素子３１，３２の主面電極３１２，３２２（ソース電極）と、各リード６４，６４のパッド部６４１，６３１に接合され、各主面電極３１２，３２２と各パッド部６４１，６３１とを導通させる。複数の接続部材７２のうち、半導体素子３１の主面電極３１２とリード６４のパッド部６４１とに接合されたものは、図３および図６に示すように、その中間部分において、保護素子３９Ａの主面電極３９１にも接合されている。これにより、半導体素子３１の主面電極３１２（ソース電極）と保護素子３９Ａの主面電極３９１（アノード電極）とが導通する。また、複数の接続部材７２のうち、半導体素子３２の主面電極３２２とリード６３のパッド部６３１とに接合されたものは、図３に示すように、その中間部分において、保護素子３９Ｂの主面電極３９１にも接合されている。これにより、半導体素子３２の主面電極３２２（ソース電極）と保護素子３９Ｂの主面電極３９１（アノード電極）とが導通する。各接続部材７２の構成材料としては、たとえばＡｌやＣｕが採用されるが、Ａｕを採用してもよい。複数の接続部材７２の線径および本数は、図３に示す例に限定されない。
　図３および図６に示す例では、主面電極３１２（半導体素子３１）と主面電極３９１（保護素子３９Ａ）とパッド部６４１（リード６４）とが、接続部材７２により、互いに導通しているが、これに限定されない。たとえば、当該接続部材７２の代わりに、主面電極３１２と保護素子３９Ａの主面電極３９１とを導通させるワイヤと、保護素子３９Ａの主面電極３９１とパッド部６４１とを導通させるワイヤとを別々に設けてもよい。また、当該接続部材７２の代わりに、主面電極３１２とパッド部６４１とを導通させるワイヤと、主面電極３１２と保護素子３９Ａの主面電極３９１とを導通させるワイヤとを別々に設けてもよい。主面電極３２２（半導体素子３２）と主面電極３９１（保護素子３９Ｂ）とパッド部６３１（リード６３）とを導通する接続部材７２においても同様である。
　複数の接続部材７３はそれぞれ、図３に示すように、制御素子４ａと配線部２の各パッド部２１とに接合され、制御素子４ａと配線部２とを導通させる。各接続部材７３の構成材料としては、たとえばＡｕが採用されるが、ＣｕやＡｌを採用してもよい。複数の接続部材７３の線径および本数は、図３に示す例に限定されない。
　接続部材７４は、半導体素子３２の主面電極３２２とパッド部２１とに接合され、主面電極３２２とパッド部２１とを導通させる。これにより、配線部２には、半導体素子３２ の主面電極３２２に流れる電流（たとえばソース電流）を検出するための検出信号が伝送される。接続部材７４の構成材料としては、たとえばＡｕが採用されるが、ＣｕやＡｌを採用してもよい。接続部材７４の線径および本数は、図３に示す例に限定されない。図示された例とは異なり、半導体素子３１の主面電極３１２とパッド部２１とに接合された接続部材７４をさらに備えていてもよい。
　樹脂部材８は、絶縁基板１（基板裏面１２を除く）、配線部２、２つの半導体素子３１，３２、制御部４１、複数の受動素子５、リードフレーム６の一部、および、複数の接続部材７１～７４を覆っている。樹脂部材８の構成材料としては、たとえばエポキシ樹脂、シリコーンゲルなどの絶縁材料が採用される。樹脂部材８は、たとえばモールド成形により形成される。
　樹脂部材８は、図１～図８に示すように、樹脂主面８１、樹脂裏面８２および複数の樹脂側面８３１～８３４を有する。樹脂主面８１および樹脂裏面８２は、図６～図８に示すように、ｚ方向に離間している。樹脂主面８１は、ｚ２方向を向き、樹脂裏面８２は、ｚ１方向を向く。樹脂主面８１および樹脂裏面８２はそれぞれｚ方向に直交する平坦面である。樹脂裏面８２からは、基板裏面１２が露出している。本実施形態では、図６～図８に示すように、基板裏面１２と樹脂裏面８２とは、面一であるが、面一でなくてもよい。複数の樹脂側面８３１～８３４はそれぞれ、樹脂主面８１および樹脂裏面８２に繋がる。図２および図３に示すように、２つの樹脂側面８３１，８３２は、ｘ方向に離間している。樹脂側面８３１は、ｘ１方向を向き、樹脂側面８３２は、ｘ２方向を向く。図２および図３に示すように、２つの樹脂側面８３３，８３４は、ｙ方向に離間している。樹脂側面８３３は、ｙ１方向を向き、樹脂側面８３４は、ｙ２方向を向く。図示された例では、各樹脂側面８３１～８３４は、ｚ方向の中央部分が屈曲した面で構成されているが、屈曲していない平坦面であってもよい。
　電子装置Ａ１では、複数のリード６１～６４はそれぞれ、樹脂側面８３３から突き出ており、複数のリード６９はそれぞれ、樹脂側面８３４から突き出ている。よって、各半導体素子３１，３２に導通する電力用の端子と、制御部４１（各制御素子４ａ，４ｂ）に導通する制御信号用の端子とは、互いに反対側の側面から突き出ている。
　電子装置Ａ１の作用および効果は、次の通りである。
　電子装置Ａ１は、絶縁基板１と基板主面１１上に形成された配線部２を備えている。配線部２は、半導体素子３１，３２を制御するための制御信号（たとえば第１駆動信号や第２駆動信号）を伝送しており、当該制御信号の伝達経路を構成する。たとえば、各半導体素子３１，３２の駆動を制御するための駆動信号は、制御部４１（制御素子４ａ，４ｂ）から出力され、配線部２および各接続部材７１を介して、各制御電極３１１，３２１に入力される。配線部２は、たとえば、銀ペーストを印刷した後に、これを焼成することにより形成されている。この構成によると、たとえば金属製のリードフレームによって制御信号の伝達経路を構成する場合と比べて、当該伝達経路の細線化や高密度化を図ることが可能である。したがって、電子装置Ａ１は、高集積化が可能となる。
　電子装置Ａ１では、半導体素子３１が接合されたパッド部６１１と、半導体素子３２が接合されたパッド部６２１とは、ｘ方向において、第１の離隔領域Ｓ１を隔てて配置されている。そして、各半導体素子３１，３２を制御する制御部４１は、ｙ方向に見て、第１の離隔領域Ｓ１に重なる。この構成によると、制御部４１から半導体素子３１までの距離と、制御部４１から半導体素子３２までの距離との差を小さくすることが可能となる。これにより、制御部４１（制御素子４ａ）から半導体素子３１（制御電極３１１）に入力される第１駆動信号と、制御部４１（制御素子４ｂ）から半導体素子３２（制御電極３２１ ）に入力される第２駆動信号との伝達時間の差を小さくすることが可能となる。
　電子装置Ａ１では、半導体素子３１は、パッド部６１１に接合されており、半導体素子３１の裏面電極３１３とリード６１とが導通する。また、半導体素子３１の主面電極３１２は、複数の接続部材７２を介して、リード６４に導通する。同様に、半導体素子３２は、パッド部６２１に接合されており、半導体素子３２の裏面電極３２３とリード６２とが導通する。また、半導体素子３２の主面電極３２２は、複数の接続部材７２を介して、リード６３に導通する。この構成によれば、各半導体素子３１，３２への比較的大きな電流が流れるの経路を、複数のリード６１～６４（リードフレーム６）により構成される。これにより、各半導体素子３１，３２への電流経路を配線部２で構成した場合よりも、当該電流経路における許容電流を高めることができる。つまり、電子装置Ａ１は、各半導体素子３１，３２への許容電流を確保しつつ、高集積化が可能となる。
　電子装置Ａ１では、リードフレーム６（リード６１，６２）は、絶縁基板１よりも熱伝導率が高い。これにより、絶縁基板１の採用によって低下しうる各半導体素子３１，３２からの放熱の低下を抑制できる。特に、各半導体素子３１，３２は、各リード６１，６２のパッド部６１１，６２１上に搭載されていることから、各半導体素子３１，３２からの熱を各リード６１，６２へとより効率よく伝達できる。また、各リード６１，６２が樹脂部材８から露出していることにより、外部から各半導体素子３１，３２への導通経路を構成するとともに、各半導体素子３１，３２の放熱特性をより確保できる。さらに、絶縁基板１の基板裏面１２は、樹脂部材８（樹脂裏面８２）から露出していることにより、各半導体素子３１，３２から絶縁基板１に伝わった熱を、より効率よく外部に放熱できる。
　電子装置Ａ１では、制御素子４ａが樹脂パッケージ４０１によって覆われ、制御装置４０を構成している。制御装置４０に代えて、制御素子４ａを用いる場合、制御素子４ａのままでは出荷検査に必要な高電圧高電流を流すことができないので、樹脂部材８によって覆われた完成品になるまで出荷検査を行うことができない。この場合、出荷検査で不良品と判定されると、制御素子４ａ以外の部品が正常であっても、完成品全体を廃棄することになる。一方、制御装置４０は、制御素子４ａが樹脂パッケージ４０１によって覆われているので、出荷検査に必要な高電圧高電流を流すことができる。したがって、実装する前に制御装置４０の検査を行って、不良品だけを廃棄できる。つまり、電子装置Ａ１は、良品の制御装置４０だけを用いて製造できるので、正常な部品が無駄になることを抑制できる。また、制御素子４ａを制御装置４０として構成することで、基板主面１１のうち平面視において制御装置４０の重なる領域にも、配線部２を形成できる（図３参照）。
　第１実施形態では、制御部４１（２つの制御素子４ａ，４ｂ）は、ｘ方向に見て、そのすべてが第１の離隔領域Ｓ１に重なる場合を示したが、これに限定されない。たとえば、図１０に示すように、ｘ方向に見て、制御部４１の一部が第１の離隔領域Ｓ１に重なっていてもよい。また、ｘ方向に見て、制御部４１が第１の離隔領域Ｓ１に重なっていなくてもよい。これらの変形例においては、制御部４１が、次のように配置されるとよい。それは、制御部４１が、図１０に示すように、ｙ方向において、第１の離隔領域Ｓ１よりも各リード６９が配置される側に、寄っているとよい。
　第１実施形態では、制御部４１が２つの制御素子４ａ，４ｂを含み、各制御素子４ａ、４ｂによって各半導体素子３１，３２の駆動が制御される例を示したが、これに限定されない。たとえば、図１１に示すように、１つの制御素子４ｃによって、２つの半導体素子３１，３２の各駆動が制御されてもよい。図１１は、このような変形例にかかる電子装置を示す平面図であって、樹脂部材８を想像線で示している。制御素子４ｃは、半導体素子３１（制御電極３１１）に第１駆動信号を入力するとともに、半導体素子３２（制御電極３２１）に第２駆動信号を入力する。図１１においては、制御素子４ｃは、樹脂パッケー ジ４０１に覆われ、制御装置４０として構成されているが、樹脂パッケージ４０１に覆われていなくてもよい。
　図１２および図１３は、第２実施形態にかかる電子装置Ａ２を示している。図１２は、電子装置Ａ２を示す平面図であって、樹脂部材８を想像線で示している。図１３は、電子装置Ａ２の回路構成を示す回路図である。
　電子装置Ａ２は、図１２および図１３に示すように、電子装置Ａ１と異なり、２つの半導体素子３１，３２が樹脂部材８の内方において電気的に接続されている。電子装置Ａ２において、２つの半導体素子３１，３２は、後述の構成により、図１３に示すように、たとえば直接に接続され、レグを構成する。半導体素子３１は、当該レグの上アーム回路を構成し、半導体素子３２は、当該レグの下アーム回路を構成する。なお、図１２および図１３に示す例では、電子装置Ａ２は、２つの保護素子３９Ａ，３９Ｂを備えていないが、電子装置Ａ１と同様に、これらを備えていてもよい。
　電子装置Ａ２では、図１２に示すように、半導体素子３１の主面電極３１２に接合された複数の接続部材７２が、リード６４ではなく、リード６２（後述のパッド部６２３）に接合されている。これにより、半導体素子３１の主面電極３１２と半導体素子３２の裏面電極３２３とが、複数の接続部材７２およびリード６２を介して、導通している。
　電子装置Ａ２において、リードフレーム６のリード６２は、パッド部６２１、端子部６２２およびパッド部６２３を含んでいる。つまり、電子装置Ａ２のリード６２は、電子装置Ａ１のリード６２と比較して、パッド部６２３をさらに含んでいる。パッド部６２３は、パッド部６２１と端子部６２２とに繋がり、これらの間に位置する。パッド部６２３には、半導体素子３１の主面電極３１２に接合された複数の接続部材７２がそれぞれ接合されている。また、パッド部６２３には、複数の受動素子５のうちの１つが接合されている。この受動素子５は、たとえばシャント抵抗５ｃである。シャント抵抗５ｃは、パッド部６２３（リード６２）とパッド部６４１（リード６４）とに跨って配置されており、パッド部６２３およびパッド部６４１に導通接合されている。シャント抵抗５ｃにより、リード６２に流れる電流が分流され、リード６４に伝達される。よって、端子部６４２には、リード６２に流れる電流から分流した電流が流れる。
　電子装置Ａ２において、２つのリード６１，６３の間には、たとえば電源電圧が印加される。リード６１は、正極（Ｐ端子）であり、リード６３は、負極（Ｎ端子）である。２つのリード６１，６３の間に入力された電源電圧は、２つの半導体素子３１，３２の各スイッチング動作により、交流電力（電圧）に変換される。そして、当該交流電力は、リード６２から出力される。よって、２つのリード６１，６３は、上記電源電圧の入力端子であり、リード６２は、２つの半導体素子３１，３２により電圧変換された交流電力の出力端子である。
　電子装置Ａ２は、さらに複数の接続部材７５を備えている。各接続部材７５は、たとえば、他の接続部材７１～７４と同様にボンディングワイヤである。各接続部材７５の構成材料としては、たとえばＡｕが採用されるが、ＣｕやＡｌを採用してもよい。各接続部材７５は、リード６０に導通する配線部２とサーミスタ５ａに導通する配線部２とを電気的に接続する。
　電子装置Ａ２においても、電子装置Ａ１と同様に、基板主面１１上に形成された配線部２を備えている。そして、電子装置Ａ１と同様に、配線部２は、各半導体素子３１，３２を制御するための制御信号（たとえば駆動信号）を伝送しており、当該制御信号の伝達経 路を構成する。したがって、電子装置Ａ２は、当該伝達経路の細線化や高密度化を図ることが可能であり、高集積化が可能となる。
　電子装置Ａ２においても、電子装置Ａ１と同様に、半導体素子３１が接合されたパッド部６１１と、半導体素子３２が接合されたパッド部６２１とは、ｘ方向において、第１の離隔領域Ｓ１を隔てて配置されている。そして、各半導体素子３１，３２を制御する制御部４１は、ｙ方向に見て、第１の離隔領域Ｓ１に重なる。したがって、電子装置Ａ２は、電子装置Ａ１と同様に、制御部４１（制御素子４ａ）から半導体素子３１（制御電極３１１）に入力される第１駆動信号と、制御部４１（制御素子４ｂ）から半導体素子３２（制御電極３２１）に入力される第２駆動信号との伝達時間の差を小さくすることが可能となる。
　＜第３実施形態＞
　図１４～図１６は、第３実施形態にかかる電子装置Ａ３を示している。図１４は、電子装置Ａ３を示す平面図であって、樹脂部材８を想像線で示している。図１５は、図１４のＸＶ－ＸＶ線に沿う断面図である。図１５においては、各接続部材７１，７４を省略している。図１６は、電子装置Ａ３の回路構成を示す回路図である。
　図１４～図１６に示すように、電子装置Ａ３は、電子装置Ａ１と比較して、主に次の点で異なる。それは、電子装置Ａ３は、４つの半導体素子３１～３４および２つの制御部４１，４２を備えている。また、電子装置Ａ３は、リードフレーム６が複数のリード６５～６８をさらに含んでいる。
　２つの半導体素子３３，３４はそれぞれ、たとえば、各半導体素子３１，３２と同様に電力を制御するパワートランジスタである。各半導体素子３３，３４は、たとえば、ＳｉＣ基板からなるＭＯＳＦＥＴである。半導体素子３３は、リード６５（後述のパッド部６５１）の上に配置され、半導体素子３４は、リード６６（後述のパッド部６６１）の上に配置されている。半導体素子３３が、「第３半導体素子」の一例であり、半導体素子３４が、「第４半導体素子」の一例である。
　半導体素子３３は、半導体素子３１と同様に構成される。半導体素子３３は、素子主面３３ａ（第３素子主面）、素子裏面３３ｂ（第３素子裏面）、制御電極３３１（第３制御電極）、主面電極３３２（第３主面電極）および裏面電極３３３（第３裏面電極）を有する。素子主面３３ａは、半導体素子３１の素子主面３１ａと同様に構成され、素子裏面３３ｂは、半導体素子３１の素子裏面３１ｂと同様に構成される。また、制御電極３３１、主面電極３３２、裏面電極３３３は、半導体素子３１の制御電極３１１、主面電極３１２、裏面電極３１３とそれぞれ同様に構成される。半導体素子３３がＭＯＳＦＥＴで構成された例において、制御電極３３１は、たとえばゲート電極であり、主面電極３３２は、たとえばソース電極であり、裏面電極３３３は、たとえばドレイン電極である。
　半導体素子３４は、半導体素子３２と同様に構成される。半導体素子３４は、素子主面３４ａ（第４素子主面）、素子裏面３４ｂ（第４素子裏面）、制御電極３４１（第４制御電極）、主面電極３４２（第４主面電極）および裏面電極３４３（第４裏面電極）を有する。素子主面３４ａは、半導体素子３２の素子主面３２ａと同様に構成され、素子裏面３４ｂは、半導体素子３２の素子裏面３２ｂと同様に構成される。また、制御電極３４１、主面電極３４２、裏面電極３４３は、半導体素子３２の制御電極３２１、主面電極３２２、裏面電極３２３とそれぞれ同様に構成される。半導体素子３４がＭＯＳＦＥＴで構成された例において、制御電極３４１は、たとえばゲート電極であり、主面電極３４２は、たとえばソース電極であり、裏面電極３４３は、たとえばドレイン電極である。
　半導体素子３３は、制御部４２（後述の制御素子４ｃ）から制御電極３３１に駆動信号が入力され、入力された駆動信号に応じて導通状態と遮断状態とが切り替わる。半導体素子３３が導通状態のとき、裏面電極３３３（ドレイン電極）から主面電極３３２（ソース電極）に電流が流れ、半導体素子３３が遮断状態のとき、この電流が流れない。半導体素子３４も同様に、制御部４２（後述の制御素子４ｃ）から制御電極３４１に駆動信号が入力され、入力された駆動信号に応じて導通状態と遮断状態とが切り替わる。半導体素子３４が導通状態のとき、裏面電極３４３（ドレイン電極）から主面電極３４２（ソース電極）に電流が流れ、半導体素子３４が遮断状態のとき、この電流が流れない。
　図１４および図１５に示すように、複数の半導体素子３１～３４は、ｘ方向において、次の順に並んでいる。それは、ｘ２方向からｘ１方向に向かって、半導体素子３１、半導体素子３２、半導体素子３３、半導体素子３４の順である。複数の半導体素子３１～３４は、ｘ方向に見て、互いに重なる。
　制御部４２は、各半導体素子３３，３４の駆動を制御する。制御部４２は、半導体素子３３を上アーム（第２上アーム）として動作させ、半導体素子３４を下アーム（第２下アーム）として動作させる。制御部４２は、基板主面１１上に配置されている。制御部４２は、制御部４１とｘ方向に並んでおり、ｘ方向に見て、制御部４１に重なる。制御部４２は、平面視において、リードフレーム６に重ならず、リードフレーム６から離間している。制御部４２が、「第２制御部」の一例である。
　制御部４２は、制御素子４ｃを含む。制御部４２の制御素子４ｃは、２つの半導体素子３３，３４の各駆動を制御する。具体的には、当該制御素子４ｃは、半導体素子３３の制御電極３３１（ゲート電極）に第３駆動信号（たとえばゲート電圧）を入力することで、半導体素子３３のスイッチング動作を制御する。制御部４２の制御素子４ｃは、半導体素子３３を上アームとして動作させる第３駆動信号を生成する。また、当該制御素子４ｃは、半導体素子３４の制御電極３４１（ゲート電極）に第４駆動信号（たとえばゲート電圧）を入力することで、半導体素子３４のスイッチング動作を制御する。制御部４２の制御素子４ｃは、半導体素子３４を下アームとして動作させる第４駆動信号を生成する。
　電子装置Ａ３のリードフレーム６は、図１４に示すように、上述のとおり、複数のリード６１～６４，６９の他、複数のリード６５～６８を含んでいる。
　２つのリード６５，６６はそれぞれ、樹脂部材８により支持されるとともに、絶縁基板１により支持される。リード６５は、図１４に示すように、パッド部６５１および端子部６５２を含む。パッド部６５１と端子部６５２とは繋がっている。リード６６は、図１４に示すように、パッド部６６１および端子部６６２を含む。パッド部６６１と端子部６６２とは繋がっている。
　各パッド部６５１，６６１は、樹脂部材８に覆われている。各パッド部６５１，６６１は、絶縁基板１の基板主面１１上に配置されており、平面視において、絶縁基板１に重なる。各パッド部６５１，６６１は、たとえば平面視矩形状である。各パッド部６５１，６６１は、図示しない接合材により、基板主面１１に接合されている。各パッド部６５１，６６１と絶縁基板１との接合強度を高めるために、各パッド部６５１，６６１が接合される基板主面１１上に金属層を設けてもよい。当該金属層は、配線部２と同じ材料にすることで、配線部２の形成とともに、当該金属層も一括して形成できる。
　パッド部６５１には、半導体素子３３が搭載されている。パッド部６５１には、図示しない導電性接合材により、半導体素子３３の裏面電極３３３（ドレイン電極）が導通接合されている。当該導電性接合材としては、たとえば、はんだ、金属ペースト、あるいは焼 結金属などが採用される。半導体素子３３の素子裏面３３ｂは、パッド部６５１に対向している。パッド部６５１が、「第３パッド部」の一例である。
　パッド部６６１には、半導体素子３４が搭載されている。パッド部６６１には、図示しない導電性接合材により、半導体素子３４の裏面電極３４３（ドレイン電極）が導通接合されている。当該導電性接合材としては、たとえば、はんだ、金属ペースト、あるいは焼結金属などが採用される。半導体素子３４の素子裏面３４ｂは、パッド部６６１に対向している。パッド部６６１が、「第４パッド部」の一例である。
　各端子部６５２，６６２は、樹脂部材８から露出する。各端子部６５２，６６２は、ｚ２方向に屈曲している。各端子部６５２，６６２は、電子装置Ａ３の外部端子である。パッド部６５１が半導体素子３３の裏面電極３３３に導通することから、端子部６５２には、半導体素子３３のドレイン電流が流れる。また、パッド部６６１が半導体素子３４の裏面電極３４３に導通することから、端子部６６２には、半導体素子３４のドレイン電流が流れる。
　２つのリード６７，６８はそれぞれ、樹脂部材８により支持される。リード６７は、図１４に示すように、パッド部６７１および端子部６７２を含む。パッド部６７１と端子部６７２とは繋がっている。リード６８は、図１４に示すように、パッド部６８１および端子部６８２を含む。パッド部６８１と端子部６８２とは繋がっている。
　各パッド部６７１，６８１はそれぞれ、樹脂部材８に覆われている。各パッド部６７１，６８１は、平面視において、絶縁基板１に重ならない。各パッド部６７１，パッド部６８１には、複数の接続部材７２がそれぞれ接合されている。パッド部６７１に接合された各接続部材７２は、各半導体素子３４の主面電極３４２に接合されている。これにより、パッド部６７１は、各接続部材７２を介して、半導体素子３４の主面電極３４２（ソース電極）に導通する。パッド部６８１に接合された各接続部材７２は、各半導体素子３３の主面電極３３２に接合されている。これにより、パッド部６８１は、各接続部材７２を介して、半導体素子３３の主面電極３３２（ソース電極）に導通する。
　各端子部６７２，６８２は、樹脂部材８から露出する。各端子部６７２，６８２は、ｚ２方向に屈曲している。各端子部６７２，６８２は、電子装置Ａ３の外部端子である。パッド部６７１が半導体素子３４の主面電極３４２（ソース電極）に導通することから、端子部６７２には、半導体素子３４のソース電流が流れる。また、パッド部６８１が半導体素子３３の主面電極３３２（ソース電極）に導通することから、端子部６８２には、半導体素子３３のソース電流が流れる。
　図１４および図１５に示すように、電子装置Ａ３のリードフレーム６において、複数のパッド部６１１，６２１，６５１，６６１は、ｘ方向において、次の順に並んでいる。それは、ｘ２方向からｘ１方向に向かって、パッド部６１１、パッド部６２１、パッド部６５１、パッド部６６１の順である。複数のパッド部６１１，６２１，６５１，６６１は、ｘ方向に見て、重なっている。
　電子装置Ａ３のリードフレーム６は、第１実施形態および第２実施形態と同様に、パッド部６１１とパッド部６２１とが、ｘ方向に第１の離隔領域Ｓ１を隔てて配置されている。制御部４１は、ｙ方向に見て、第１の離隔領域Ｓ１に重なる。本実施形態では、制御部４１は、ｘ方向に見て、第１の離隔領域Ｓ１には重ならず、ｙ方向において各パッド部６１１，６２１よりも、各リード６９が配置される側（ｙ２方向側）に位置する。本実施形態では、第１の離隔領域Ｓ１には、リードフレーム６が存在しない。
　電子装置Ａ３のリードフレーム６では、パッド部６５１とパッド部６６１とは、ｘ方向に第２の離隔領域Ｓ２を隔てて配置されている。第２の離隔領域Ｓ２は、第１の離隔領域Ｓ１とｘ方向に並んでいる。制御部４２は、ｙ方向に見て、第２の離隔領域Ｓ２に重なる。本実施形態では、制御部４２は、ｘ方向に見て、第２の離隔領域Ｓ２には重ならず、ｙ方向において各パッド部６５１，６６１よりも、各リード６９が配置される側（ｙ２方向側）に位置する。本実施形態では、第２の離隔領域Ｓ２には、リードフレーム６が存在しない。
　電子装置Ａ３においても、電子装置Ａ１，Ａ２と同様に、基板主面１１上に形成された配線部２を備えている。そして、配線部２は、各半導体素子３１～３４を制御するための制御信号（たとえば駆動信号）を伝送しており、当該制御信号の伝達経路を構成する。したがって、電子装置Ａ３は、当該伝達経路の細線化や高密度化を図ることが可能であり、高集積化が可能となる。
　電子装置Ａ３においても、電子装置Ａ１，Ａ２と同様に、半導体素子３１が接合されたパッド部６１１と、半導体素子３２が接合されたパッド部６２１とは、ｘ方向において、第１の離隔領域Ｓ１を隔てて配置されている。そして、各半導体素子３１，３２を制御する制御部４１は、ｙ方向に見て、第１の離隔領域Ｓ１に重なる。したがって、電子装置Ａ３は、電子装置Ａ１と同様に、制御部４１（制御素子４ｃ）から半導体素子３１（制御電極３１１）に入力される第１駆動信号と、制御部４１（制御素子４ｃ）から半導体素子３２（制御電極３２１）に入力される第２駆動信号との伝達時間の差を小さくすることが可能となる。
　電子装置Ａ３では、半導体素子３３が接合されたパッド部６５１と、半導体素子３４が接合されたパッド部６６１とは、ｘ方向において、第２の離隔領域Ｓ２を隔てて配置されている。そして、各半導体素子３３，３４を制御する制御部４２は、ｙ方向に見て、第２の離隔領域Ｓ２に重なる。したがって、電子装置Ａ３は、制御部４２（制御素子４ｃ）から半導体素子３３（制御電極３３１）に入力される第３駆動信号と、制御部４２（制御素子４ｃ）から半導体素子３４（制御電極３４１）に入力される第４駆動信号との伝達時間の差を小さくすることが可能となる。
　図１７および図１８は、第４実施形態にかかる電子装置Ａ４を示している。図１７は、電子装置Ａ４を示す平面図であって、樹脂部材８を想像線で示している。図１８は、電子装置Ａ４の回路構成を示す回路図である。
　電子装置Ａ４は、図１７および図１８に示すように、電子装置Ａ３と異なり、樹脂部材８の内方において、２つの半導体素子３１，３２が電気的に接続され、かつ、２つの半導体素子３３，３４が電気的に接続されている。電子装置Ａ４では、後述の構成により、図１８に示すように、２つの半導体素子３１，３２が、直列に接続され、レグを構成する。当該レグにおいて、半導体素子３１は、上アーム回路を構成し、半導体素子３２は、下アーム回路を構成する。また、２つの半導体素子３３，３４が、図１８に示すように、直列に接続され、レグを構成する。当該レグにおいて、半導体素子３３は、上アーム回路を構成し、半導体素子３４は、下アーム回路を構成する。
　電子装置Ａ４では、図１７に示すように、半導体素子３１の主面電極３１２に接合された接続部材７２が、リード６４ではなく、リード６２（パッド部６２３）に接合されている。これにより、半導体素子３１の主面電極３１２と半導体素子３２の裏面電極３２３とが、接続部材７２およびリード６２を介して、導通している。また、電子装置Ａ４では、図１７に示すように、半導体素子３３の主面電極３３２に接合された接続部材７２が、リ ード６６（後述のパッド部６６３）に接合されている。これにより、半導体素子３３の主面電極３３２と半導体素子３４の裏面電極３４３とが、接続部材７２およびリード６６を介して、導通している。
　リードフレーム６のリード６６は、電子装置Ａ３のリード６６と比較して、パッド部６６３をさらに含んでいる。パッド部６６３は、パッド部６６１と端子部６６２とに繋がる。パッド部６６３には、半導体素子３３の主面電極３３２に接合された接続部材７２が接合されている。
　電子装置Ａ４では、電子装置Ａ２と同様に、２つのリード６１，６３は、電源電圧の入力端子であり、リード６２は、２つの半導体素子３１，３２により電圧変換された交流電力の出力端子である。また、電子装置Ａ４では、２つのリード６５，６７の間には、たとえば電源電圧が印加される。リード６６は、正極（Ｐ端子）であり、リード６７は、負極（Ｎ端子）である。２つのリード６６，６７の間に入力された電源電圧は、２つの半導体素子３３，３４の各スイッチング動作により、交流電力（電圧）に変換される。そして、当該交流電力は、リード６６から出力される。よって、２つのリード６５，６７は、上記電源電圧の入力端子であり、リード６６は、２つの半導体素子３３，３４により電圧変換された交流電力の出力端子である。
　電子装置Ａ４においても、電子装置Ａ３と同様に、基板主面１１上に形成された配線部２を備えている。そして、配線部２は、各半導体素子３１～３４を制御するための制御信号（たとえば駆動信号）を伝送しており、当該制御信号の伝達経路を構成する。したがって、電子装置Ａ４は、当該伝達経路の細線化や高密度化を図ることが可能であり、高集積化が可能となる。
　電子装置Ａ４においても、電子装置Ａ３と同様に、制御部４１が、ｙ方向に見て、第１の離隔領域Ｓ１に重なり、制御部４２が、ｙ方向に見て、第２の離隔領域Ｓ２に重なる。したがって、電子装置Ａ４は、電子装置Ａ３と同様に、第１駆動信号と第２駆動信号との伝達時間の差を小さくすることが可能であるとともに、第３駆動信号と第４駆動信号との伝達時間の差を小さくすることが可能である。
　図１９および図２０は、第５実施形態にかかる電子装置Ａ５を示している。図１９は、電子装置Ａ５を示す平面図であって、樹脂部材８を想像線で示している。図２０は、電子装置Ａ５の回路構成を示す回路図である。
　図１９に示すように、電子装置Ａ５は、４つの半導体素子３１～３４の配列が、電子装置Ａ４と異なる。それに伴い、リードフレーム６の構成が適宜変更されている。
　電子装置Ａ５では、４つの半導体素子３１～３４は、ｘ２方向からｘ１方向に向かって、半導体素子３１、半導体素子３２、半導体素子３４、半導体素子３３の順に並んでいる。これに伴い、４つのパッド部６１１，６２１，６５１，６６１は、ｘ２方向からｘ１方向に向かって、パッド部６１１、パッド部６２１、パッド部６６１、パッド部６５１の順に並んでいる。よって、パッド部６２１とパッド部６６１とは、ｘ方向に隣り合っている。
　電子装置Ａ５のリードフレーム６は、リード６７を含んでいない。このため、半導体素子３４の主面電極３４２に接合された接続部材７２は、パッド部６３１（リード６３）に接合されている。これにより、主面電極３４２（半導体素子３４）と主面電極３２２（半導体素子３２）とが、２つの接続部材７２およびリード６３を介して、導通している。つ まり、電子装置Ａ５では、図２０に示すように、２つの半導体素子３１，３２からなるレグの負極（Ｎ端子）と、２つの半導体素子３３，３４からなるレグの負極（Ｎ端子）とが、共通化されている。
　電子装置Ａ５においても、電子装置Ａ３，Ａ４と同様に、基板主面１１上に形成された配線部２を備えている。そして、配線部２は、各半導体素子３１～３４を制御するための制御信号（たとえば駆動信号）を伝送しており、当該制御信号の伝達経路を構成する。したがって、電子装置Ａ５は、当該伝達経路の細線化や高密度化を図ることが可能であり、高集積化が可能となる。
　電子装置Ａ５においても、電子装置Ａ３，Ａ４と同様に、制御部４１が、ｙ方向に見て、第１の離隔領域Ｓ１に重なり、制御部４２が、ｙ方向に見て、第２の離隔領域Ｓ２に重なる。したがって、電子装置Ａ５は、電子装置Ａ３，Ａ４と同様に、第１駆動信号と第２駆動信号との伝達時間の差を小さくすることが可能であるとともに、第３駆動信号と第４駆動信号との伝達時間の差を小さくすることが可能である。
　電子装置Ａ５では、半導体素子３２の主面電極３２２に接合された接続部材７２と、半導体素子３４の主面電極３４２に接合された接続部材７２とはそれぞれ、パッド部６３１（リード６３）に接合されている。この構成によると、リード６７がリード６３に統合されるため、リード６７が不要となる。つまり、リード６３とリード６７との共通化が可能となり、電子装置Ａ５の外部端子の数を減らすことができる。
　図２１および図２２は、第６実施形態にかかる電子装置Ａ６を示している。図２１は、電子装置Ａ６を示す平面図であって、樹脂部材８を想像線で示している。図２２は、電子装置Ａ６の回路構成を示す回路図である。
　図２１に示すように、電子装置Ａ６は、４つの半導体素子３１～３４の配列が、電子装置Ａ４，Ａ５と異なる。それに伴い、リードフレーム６の構成が適宜変更されている。
　電子装置Ａ６では、４つの半導体素子３１～３４は、ｘ２方向からｘ１方向に向かって、半導体素子３２、半導体素子３１、半導体素子３３、半導体素子３４の順に並んでいる。
　電子装置Ａ６では、リードフレーム６はリード６５を含んでおらず、半導体素子３３が、パッド部６１１（リード６１）に搭載されている。半導体素子３３は、裏面電極３３３がパッド部６１１に導通接合されている。これにより、裏面電極３３３（半導体素子３３）と裏面電極３１３（半導体素子３１）とが、リード６１を介して、導通している。つまり、電子装置Ａ６では、図２２に示すように、２つの半導体素子３１，３２からなるレグの正極（Ｐ端子）と、２つの半導体素子３３，３４からなるレグの正極（Ｐ端子）とが、共通化されている。
　図２１に示すように、パッド部６１１は、ｘ方向において、パッド部６２１とパッド部６６１との間に挟まれている。パッド部６１１とパッド部６２１とは、第１の離隔領域Ｓ１を隔てて配置されている。パッド部６１１とパッド部６６１とは、第２の離隔領域Ｓ２を隔てて配置されている。第１の離隔領域Ｓ１と第２の離隔領域Ｓ２とは、ｘ方向に並んでいる。
　電子装置Ａ６においても、電子装置Ａ３～Ａ５と同様に、基板主面１１上に形成された配線部２を備えている。そして、配線部２は、各半導体素子３１～３４を制御するための 制御信号（たとえば駆動信号）を伝送しており、当該制御信号の伝達経路を構成する。したがって、電子装置Ａ６は、当該伝達経路の細線化や高密度化を図ることが可能であり、高集積化が可能となる。
　電子装置Ａ６においても、電子装置Ａ３～Ａ５と同様に、制御部４１が、ｙ方向に見て、第１の離隔領域Ｓ１に重なり、制御部４２が、ｙ方向に見て、第２の離隔領域Ｓ２に重なる。したがって、電子装置Ａ６は、電子装置Ａ３～Ａ５と同様に、第１駆動信号と第２駆動信号との伝達時間の差を小さくすることが可能であるとともに、第３駆動信号と第４駆動信号との伝達時間の差を小さくすることが可能である。
　電子装置Ａ６では、半導体素子３１の裏面電極３１３と半導体素子３３の裏面電極３３３とが、パッド部６１１（リード６１）に接合されている。この構成によると、リード６５がリード６１に統合されるため、リード６５が不要となる。つまり、リード６１とリード６５との共通化が可能となり、電子装置Ａ６の外部端子の数を減らすことができる。
　第３実施形態ないし第６実施形態では、各電子装置Ａ３～Ａ６が受動素子５を備えていない例を示したが、各電子装置Ａ３～Ａ６に要求される仕様などに応じて、受動素子５（サーミスタ５ａ、抵抗器５ｂ、シャント抵抗５ｃなど）を適宜設けてもよい。
　第３実施形態ないし第６実施形態では、制御部４１が制御素子４ｃを含み、当該制御素子４ｃが２つの半導体素子３１，３２の動作を制御する例を示したが、これに限定されない。たとえば、制御部４１として、半導体素子３１の動作を制御する制御素子と、半導体素子３２の動作を制御する制御素子と別々に設けてもよい（第１実施形態参照）。また、制御部４２が制御素子４ｃを含み、当該制御素子４ｃが２つの半導体素子３３，３４の動作を制御する例を示したが、これに限定されない。たとえば、制御部４２として、半導体素子３３の動作を制御する制御素子と、半導体素子３４の動作を制御する制御素子とを別々に設けてもよい。
　第２実施形態ないし第６実施形態では、ｘ方向に見て、制御部４１が第１の離隔領域Ｓ１に重ならない例を示したが、これに限定されない。たとえば、第１実施形態と同様に、ｘ方向に見て、制御部４１の全てが第１の離隔領域Ｓ１に重なるように、あるいは、図１０に示す変形例と同様に、ｘ方向に見て、制御部４１の一部が第１の離隔領域Ｓ１に重なるように、配線部２およびリードフレーム６などの構成（形状や配置など）を変更してもよい。同様に、第３実施形態ないし第６実施形態では、ｘ方向に見て、制御部４２が第２の離隔領域Ｓ２に重ならない例を示したが、これに限定されない。たとえば、ｘ方向に見て、制御部４２の全てが第２の離隔領域Ｓ２に重なるように、あるいは、ｘ方向に見て、制御部４２の一部が第２の離隔領域Ｓ２に重なるように、配線部２およびリードフレーム６などの構成を変更してもよい。
　第２実施形態ないし第６実施形態では、各電子装置Ａ２～Ａ６が、各保護素子３９Ａ，３９Ｂを備えていない例を示したが、これに限定されず、必要に応じて、保護素子３９Ａ，３９Ｂを設けてもよい。
　第１実施形態ないし第６実施形態において、配線部２の形状および配置と、リードフレーム６（各リード６０～６９）の形状および配置とはそれぞれ、図示された例に限定されず、要求される仕様や回路構成などに応じて適宜変更されうる。
　本開示にかかる電子装置は、上記した実施形態に限定されるものではない。本開示の電子装置の各部の具体的な構成は、種々に設計変更自在である。たとえば、本開示の電子装置は、以下の付記に関する実施形態を含む。
［付記１］
　厚さ方向の一方を向く基板主面を有する絶縁基板と、
　前記基板主面上に形成され、導電性材料からなる配線部と、
　前記基板主面上に配置されたリードフレームと、
　前記リードフレームに導通する第１半導体素子および第２半導体素子と、
　前記配線部に導通し、かつ、前記第１半導体素子を第１上アームとして動作させつつ、前記第２半導体素子を第１下アームとして動作させる第１制御部と、
を備えており、
　前記リードフレームは、前記第１半導体素子が接合された第１パッド部、および、前記第２半導体素子が接合された第２パッド部を含み、
　前記第１パッド部と前記第２パッド部とは、前記配線部から離間し、かつ、前記厚さ方向に直交する第１方向に第１の離隔領域を隔てて配置されており、
　前記第１制御部は、前記厚さ方向に見て前記リードフレームから離間しており、かつ、前記厚さ方向および前記第１方向に直交する第２方向に見て、前記第１の離隔領域に重なる、電子装置。
［付記２］
　前記第１制御部の少なくとも一部は、前記第１方向に見て、前記第１の離隔領域に重なる、付記１に記載の電子装置。
［付記３］
　前記第１半導体素子は、前記基板主面と同じ方向を向く第１素子主面および前記第１素子主面に形成された第１制御電極を有しており、
　前記第２半導体素子は、前記基板主面と同じ方向を向く第２素子主面および前記第２素子主面に形成された第２制御電極を有しており、
　前記第１制御部は、前記第１半導体素子の駆動を制御するための第１駆動信号を前記第１制御電極に入力し、前記第２半導体素子の駆動を制御するための第２駆動信号を前記第２制御電極に入力する、付記１または付記２に記載の電子装置。
［付記４］
　前記第１制御部は、前記第１駆動信号を出力する第１制御素子と、前記第２駆動信号を出力する第２制御素子とを含む、付記３に記載の電子装置。
［付記５］
　前記第１半導体素子は、前記第１パッド部に対向する第１素子裏面および前記第１素子裏面に形成された第１裏面電極を有し、
　前記第１裏面電極は、前記第１パッド部に導通接合されており、
　前記第２半導体素子は、前記第２パッド部に対向する第２素子裏面および前記第２素子裏面に形成された第２裏面電極を有し、
　前記第２裏面電極は、前記第２パッド部に導通接合されている、付記３または付記４に記載の電子装置。
［付記６］
　前記第１半導体素子は、前記第１素子主面に形成された第１主面電極をさらに有しており、前記第１駆動信号に応じて、前記第１裏面電極と前記第１主面電極とが導通し、
　前記第２半導体素子は、前記第２素子主面に形成された第２主面電極をさらに有しており、前記第２駆動信号に応じて、前記第２裏面電極と前記第２主面電極とが導通する、付記５に記載の電子装置。
［付記７］
　前記リードフレームは、互いに離間する第１リードおよび第２リードを含み、
　前記第１リードは、前記第１パッド部と当該第１パッド部に繋がる第１端子部を含み、
　前記第２リードは、前記第２パッド部と当該第２パッド部に繋がる第２端子部を含む、付記６に記載の電子装置。
［付記８］
　前記リードフレームは、前記第１リードおよび前記第２リードから離間する第３リードをさらに含み、
　前記第２主面電極は、前記第３リードに導通する、付記７に記載の電子装置。
［付記９］
　前記第１主面電極は、前記第２リードに導通する、付記８に記載の電子装置。
［付記１０］
　前記リードフレームは、前記第１リード、前記第２リードおよび前記第３リードから離間する第４リードをさらに含み、
　前記第１主面電極は、前記第４リードに導通する、付記８に記載の電子装置。
［付記１１］
　前記リードフレームに導通する第３半導体素子および第４半導体素子をさらに備え、
　前記リードフレームは、前記第３半導体素子が接合された第３パッド部、および、前記第４半導体素子が接合された第４パッド部を含み、
　前記第３パッド部と前記第４パッド部とは、前記配線部から離間し、かつ、前記第１方向に第２の離隔領域を隔てて配置されている、付記８ないし付記１０のいずれかに記載の電子装置。
［付記１２］
　前記配線部に導通し、かつ、前記第３半導体素子を第２上アームとして動作させつつ、前記第４半導体素子を第２下アームとして動作させる第２制御部をさらに備え、
　前記第２制御部は、前記厚さ方向に見て前記リードフレームから離間しており、かつ、前記第２方向に見て、前記第２の離隔領域に重なる、付記１１に記載の電子装置。
［付記１３］
　前記第１制御部と前記第２制御部とは、前記第１方向に並んでいる、付記１２に記載の電子装置。
［付記１４］
　前記第２制御部の少なくとも一部は、前記第１方向に見て、前記第２の離隔領域に重なる、付記１２または付記１３に記載の電子装置。
［付記１５］
　前記第３半導体素子は、前記基板主面と同じ方向を向く第３素子主面および前記第３素子主面に形成された第３制御電極を有しており、
　前記第４半導体素子は、前記基板主面と同じ方向を向く第４素子主面および前記第４素子主面に形成された第４制御電極を有しており、
　前記第２制御部は、前記第３半導体素子の駆動を制御するための第３駆動信号を前記第３制御電極に入力し、前記第４半導体素子の駆動を制御するための第４駆動信号を前記第４制御電極に入力する、付記１２ないし付記１４のいずれかに記載の電子装置。
［付記１６］
　前記第３半導体素子は、前記第３パッド部に対向する第３素子裏面および前記第３素子裏面に形成された第３裏面電極を有し、
　前記第３裏面電極は、前記第３パッド部に導通接合されており、
　前記第４半導体素子は、前記第４パッド部に対向する第４素子裏面および前記第４素子裏面に形成された第４裏面電極を有し、
　前記第４裏面電極は、前記第４パッド部に導通接合されている、付記１５に記載の電子装置。
［付記１７］
　前記第３半導体素子は、前記第３素子主面に形成された第３主面電極をさらに有しており、前記第３駆動信号に応じて、前記第３裏面電極と前記第３主面電極とが導通し、
　前記第４半導体素子は、前記第４素子主面に形成された第４主面電極をさらに有しており、前記第４駆動信号に応じて、前記第４裏面電極と前記第４主面電極とが導通する、付記１６に記載の電子装置。
［付記１８］
　前記第１パッド部、前記第２パッド部、前記第３パッド部および前記第４パッド部は、 前記第１方向に並んでいる、付記１７に記載の電子装置。
［付記１９］
　前記第２パッド部と前記第４パッド部とは、前記リードフレームにおいて、前記第１方向に隣り合っている、付記１８に記載の電子装置。
［付記２０］
　前記第４主面電極は、前記第３リードに導通する、付記１９に記載の電子装置。
［付記２１］
　前記リードフレームの一部を露出させつつ、前記絶縁基板の少なくとも一部、前記第１半導体素子、前記第２半導体素子、前記第１制御部、および、前記配線部を覆う樹脂部材をさらに備える、付記１ないし付記２０のいずれかに記載の電子装置。
［付記２２］
　前記絶縁基板は、セラミックからなる、付記１ないし付記２１のいずれかに記載の電子装置。
Ａ１～Ａ６：電子装置
１　　　：絶縁基板
１１　　：基板主面
１２　　：基板裏面
２　　　：配線部
２１　　：パッド部
２２　　：接続配線
３１，３２，３３，３４：半導体素子
３１ａ，３２ａ，３３ａ，３４ａ：素子主面
３１ｂ，３２ｂ，３３ｂ，３４ｂ：素子裏面
３１１，３２１，３３１，３４１：制御電極
３１２，３２２，３３２，３４２：主面電極
３１３，３２３，３３３，３４３：裏面電極
３９Ａ，３９Ｂ：保護素子
３９１　：主面電極
３９２　：裏面電極
４１，４２：制御部
４ａ，４ｂ，４ｃ：制御素子
４０　　：制御装置
４０１　：樹脂パッケージ
４０２　：接続端子
５　　　：受動素子
５ａ　　：サーミスタ
５ｂ　　：抵抗器
５ｃ　　：シャント抵抗
６　　　：リードフレーム
６０～６９：リード
６０１，６１１，６２１，６３１，６４１，６５１，６６１，６７１，６８１，６９１：パッド部
６０２，６１２，６２２，６３２，６４２，６５２，６６２，６７２，６８２，６９２：端子部
６２３，６６３：パッド部
７１～７５：接続部材
８　　　：樹脂部材
８１　　：樹脂主面
８２　　：樹脂裏面
８３１～８３４：樹脂側面
Ｓ１　　：第１の離隔領域
Ｓ２　　：第２の離隔領域

Claims (22)

  1. 　厚さ方向の一方を向く基板主面を有する絶縁基板と、
    　前記基板主面上に形成され、導電性材料からなる配線部と、
    　前記基板主面上に配置されたリードフレームと、
    　前記リードフレームに導通する第１半導体素子および第２半導体素子と、
    　前記配線部に導通し、かつ、前記第１半導体素子を第１上アームとして動作させつつ、前記第２半導体素子を第１下アームとして動作させる第１制御部と、
    を備えており、
    　前記リードフレームは、前記第１半導体素子が接合された第１パッド部、および、前記第２半導体素子が接合された第２パッド部を含み、
    　前記第１パッド部と前記第２パッド部とは、前記配線部から離間し、かつ、前記厚さ方向に直交する第１方向に第１の離隔領域を隔てて配置されており、
    　前記第１制御部は、前記厚さ方向に見て前記リードフレームから離間しており、かつ、前記厚さ方向および前記第１方向に直交する第２方向に見て、前記第１の離隔領域に重なる、電子装置。
  2. 　前記第１制御部の少なくとも一部は、前記第１方向に見て、前記第１の離隔領域に重なる、請求項１に記載の電子装置。
  3. 　前記第１半導体素子は、前記基板主面と同じ方向を向く第１素子主面および前記第１素子主面に形成された第１制御電極を有しており、
    　前記第２半導体素子は、前記基板主面と同じ方向を向く第２素子主面および前記第２素子主面に形成された第２制御電極を有しており、
    　前記第１制御部は、前記第１半導体素子の駆動を制御するための第１駆動信号を前記第１制御電極に入力し、前記第２半導体素子の駆動を制御するための第２駆動信号を前記第２制御電極に入力する、請求項１または請求項２に記載の電子装置。
  4. 　前記第１制御部は、前記第１駆動信号を出力する第１制御素子と、前記第２駆動信号を出力する第２制御素子とを含む、請求項３に記載の電子装置。
  5. 　前記第１半導体素子は、前記第１パッド部に対向する第１素子裏面および前記第１素子裏面に形成された第１裏面電極を有し、
    　前記第１裏面電極は、前記第１パッド部に導通接合されており、
    　前記第２半導体素子は、前記第２パッド部に対向する第２素子裏面および前記第２素子裏面に形成された第２裏面電極を有し、
    　前記第２裏面電極は、前記第２パッド部に導通接合されている、請求項３または請求項４に記載の電子装置。
  6. 　前記第１半導体素子は、前記第１素子主面に形成された第１主面電極をさらに有しており、前記第１駆動信号に応じて、前記第１裏面電極と前記第１主面電極とが導通し、
    　前記第２半導体素子は、前記第２素子主面に形成された第２主面電極をさらに有しており、前記第２駆動信号に応じて、前記第２裏面電極と前記第２主面電極とが導通する、請求項５に記載の電子装置。
  7. 　前記リードフレームは、互いに離間する第１リードおよび第２リードを含み、
    　前記第１リードは、前記第１パッド部と当該第１パッド部に繋がる第１端子部を含み、
    　前記第２リードは、前記第２パッド部と当該第２パッド部に繋がる第２端子部を含む、請求項６に記載の電子装置。
  8. 　前記リードフレームは、前記第１リードおよび前記第２リードから離間する第３リードをさらに含み、
    　前記第２主面電極は、前記第３リードに導通する、請求項７に記載の電子装置。
  9. 　前記第１主面電極は、前記第２リードに導通する、請求項８に記載の電子装置。
  10. 　前記リードフレームは、前記第１リード、前記第２リードおよび前記第３リードから離間する第４リードをさらに含み、
    　前記第１主面電極は、前記第４リードに導通する、請求項８に記載の電子装置。
  11. 　前記リードフレームに導通する第３半導体素子および第４半導体素子をさらに備え、
    　前記リードフレームは、前記第３半導体素子が接合された第３パッド部、および、前記第４半導体素子が接合された第４パッド部を含み、
    　前記第３パッド部と前記第４パッド部とは、前記配線部から離間し、かつ、前記第１方向に第２の離隔領域を隔てて配置されている、請求項８ないし請求項１０のいずれか一項に記載の電子装置。
  12. 　前記配線部に導通し、かつ、前記第３半導体素子を第２上アームとして動作させつつ、前記第４半導体素子を第２下アームとして動作させる第２制御部をさらに備え、
    　前記第２制御部は、前記厚さ方向に見て前記リードフレームから離間しており、かつ、前記第２方向に見て、前記第２の離隔領域に重なる、請求項１１に記載の電子装置。
  13. 　前記第１制御部と前記第２制御部とは、前記第１方向に並んでいる、請求項１２に記載の電子装置。
  14. 　前記第２制御部の少なくとも一部は、前記第１方向に見て、前記第２の離隔領域に重なる、請求項１２または請求項１３のいずれかに記載の電子装置。
  15. 　前記第３半導体素子は、前記基板主面と同じ方向を向く第３素子主面および前記第３素子主面に形成された第３制御電極を有しており、
    　前記第４半導体素子は、前記基板主面と同じ方向を向く第４素子主面および前記第４素子主面に形成された第４制御電極を有しており、
    　前記第２制御部は、前記第３半導体素子の駆動を制御するための第３駆動信号を前記第３制御電極に入力し、前記第４半導体素子の駆動を制御するための第４駆動信号を前記第４制御電極に入力する、請求項１２ないし請求項１４のいずれか一項に記載の電子装置。
  16. 　前記第３半導体素子は、前記第３パッド部に対向する第３素子裏面および前記第３素子裏面に形成された第３裏面電極を有し、
    　前記第３裏面電極は、前記第３パッド部に導通接合されており、
    　前記第４半導体素子は、前記第４パッド部に対向する第４素子裏面および前記第４素子 裏面に形成された第４裏面電極を有し、
    　前記第４裏面電極は、前記第４パッド部に導通接合されている、請求項１５に記載の電子装置。
  17. 　前記第３半導体素子は、前記第３素子主面に形成された第３主面電極をさらに有しており、前記第３駆動信号に応じて、前記第３裏面電極と前記第３主面電極とが導通し、
    　前記第４半導体素子は、前記第４素子主面に形成された第４主面電極をさらに有しており、前記第４駆動信号に応じて、前記第４裏面電極と前記第４主面電極とが導通する、請求項１６に記載の電子装置。
  18. 　前記第１パッド部、前記第２パッド部、前記第３パッド部および前記第４パッド部は、前記第１方向に並んでいる、請求項１７に記載の電子装置。
  19. 　前記第２パッド部と前記第４パッド部とは、前記リードフレームにおいて、前記第１方向に隣り合っている、請求項１８に記載の電子装置。
  20. 　前記第４主面電極は、前記第３リードに導通する、請求項１９に記載の電子装置。
  21. 　前記リードフレームの一部を露出させつつ、前記絶縁基板の少なくとも一部、前記第１半導体素子、前記第２半導体素子、前記第１制御部、および、前記配線部を覆う樹脂部材をさらに備える、請求項１ないし請求項２０のいずれか一項に記載の電子装置。
  22. 　前記絶縁基板は、セラミックからなる、請求項１ないし請求項２１のいずれか一項に記載の電子装置。
PCT/JP2021/011712 2020-04-01 2021-03-22 電子装置 WO2021200337A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US17/913,527 US20230109471A1 (en) 2020-04-01 2021-03-22 Electronic device
DE212021000219.6U DE212021000219U1 (de) 2020-04-01 2021-03-22 Elektronische Vorrichtung
CN202180024844.8A CN115335991A (zh) 2020-04-01 2021-03-22 电子装置
DE112021000681.9T DE112021000681T5 (de) 2020-04-01 2021-03-22 Elektronische vorrichtung
JP2022511956A JPWO2021200337A1 (ja) 2020-04-01 2021-03-22

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-065761 2020-04-01
JP2020065761 2020-04-01

Publications (1)

Publication Number Publication Date
WO2021200337A1 true WO2021200337A1 (ja) 2021-10-07

Family

ID=77928646

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/011712 WO2021200337A1 (ja) 2020-04-01 2021-03-22 電子装置

Country Status (5)

Country Link
US (1) US20230109471A1 (ja)
JP (1) JPWO2021200337A1 (ja)
CN (1) CN115335991A (ja)
DE (2) DE112021000681T5 (ja)
WO (1) WO2021200337A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD1022932S1 (en) * 2021-03-16 2024-04-16 Rohm Co., Ltd. Semiconductor module
USD1021829S1 (en) * 2021-03-16 2024-04-09 Rohm Co., Ltd. Semiconductor module
USD1021830S1 (en) * 2021-03-16 2024-04-09 Rohm Co., Ltd. Semiconductor module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014103270A (ja) * 2012-11-20 2014-06-05 Sanken Electric Co Ltd 半導体モジュール
WO2016125363A1 (ja) * 2015-02-06 2016-08-11 株式会社 村田製作所 パワー半導体モジュール
WO2019244372A1 (ja) * 2018-06-20 2019-12-26 ローム株式会社 半導体装置
JP2020004893A (ja) * 2018-06-29 2020-01-09 三菱電機株式会社 パワー半導体モジュール、電力変換装置、およびパワー半導体モジュールの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014103270A (ja) * 2012-11-20 2014-06-05 Sanken Electric Co Ltd 半導体モジュール
WO2016125363A1 (ja) * 2015-02-06 2016-08-11 株式会社 村田製作所 パワー半導体モジュール
WO2019244372A1 (ja) * 2018-06-20 2019-12-26 ローム株式会社 半導体装置
JP2020004893A (ja) * 2018-06-29 2020-01-09 三菱電機株式会社 パワー半導体モジュール、電力変換装置、およびパワー半導体モジュールの製造方法

Also Published As

Publication number Publication date
DE112021000681T5 (de) 2023-01-05
CN115335991A (zh) 2022-11-11
DE212021000219U1 (de) 2022-03-03
US20230109471A1 (en) 2023-04-06
JPWO2021200337A1 (ja) 2021-10-07

Similar Documents

Publication Publication Date Title
WO2021200337A1 (ja) 電子装置
KR102585450B1 (ko) 브레이징된 전기 전도성 층을 포함하는 칩 캐리어를 구비한 몰딩된 패키지
US11011445B2 (en) Semiconductor package device
WO2021210402A1 (ja) 半導体装置
WO2021200336A1 (ja) 電子装置
WO2021251126A1 (ja) 半導体装置
US20230163078A1 (en) Semiconductor device
US11955414B2 (en) Semiconductor module
US20130112993A1 (en) Semiconductor device and wiring substrate
US20230352453A1 (en) Semiconductor module
US20230077964A1 (en) Semiconductor device and method for manufacturing semiconductor device
US9633927B2 (en) Chip arrangement and method for producing a chip arrangement
WO2021187018A1 (ja) 半導体装置
JP2010225952A (ja) 半導体モジュール
US11728251B2 (en) Semiconductor power module with temperature sensors and shaped top plate to equalize current paths
WO2021182016A1 (ja) 半導体装置
US20200203259A1 (en) Integrated circuit package
WO2023243306A1 (ja) 半導体装置
JPH09213877A (ja) マルチチップモジュール半導体装置
US20240047433A1 (en) Semiconductor device
WO2020184383A1 (ja) 半導体装置
WO2022130889A1 (ja) 半導体装置
JP7334655B2 (ja) 半導体装置
WO2023199808A1 (ja) 半導体装置
WO2023218943A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21782203

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022511956

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 21782203

Country of ref document: EP

Kind code of ref document: A1