JP2007288044A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007288044A
JP2007288044A JP2006115620A JP2006115620A JP2007288044A JP 2007288044 A JP2007288044 A JP 2007288044A JP 2006115620 A JP2006115620 A JP 2006115620A JP 2006115620 A JP2006115620 A JP 2006115620A JP 2007288044 A JP2007288044 A JP 2007288044A
Authority
JP
Japan
Prior art keywords
semiconductor element
wiring
semiconductor device
wiring member
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006115620A
Other languages
English (en)
Inventor
Takeshi Ariyoshi
剛 有吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2006115620A priority Critical patent/JP2007288044A/ja
Publication of JP2007288044A publication Critical patent/JP2007288044A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/3718—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/37184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

【課題】半導体素子等にかかる熱応力を低減できる半導体装置を提供する。
【解決手段】略板状の形状を有する第１及び第２の配線材１３，１４を、電流制御用の縦型の半導体素子１１の主電極１１ａ，１１ｂに直接接合し、半導体素子１１、及び半導体素子１１と配線材１３，１４との接合部分を封止樹脂１２で封止する。配線材１３，１４は、低熱膨張導電材料、例えばＣｕＭｏ、ＣｕＷなどによって形成される。半導体素子１１の信号電極に、ＦＰＣを接合するようにしてもよい。
【選択図】図３

Description

本発明は、半導体装置、特に電流制御用の縦型半導体素子を備えた半導体装置に関する。
電流制御用の縦型半導体素子を備えた従来の半導体装置では、半導体素子の上面側の主電極とバスバー配線をワイヤにより接続し、半導体素子の周りを樹脂封止している。
しかしながら、従来の半導体装置では、半導体素子の主電極とバスバー配線との間をワイヤを用いて配線しているため、封止樹脂と半導体素子とが密着する面積が大きく、しかも封止樹脂材の量も増加しやすい。このため、半導体素子と封止樹脂との間の熱膨張差により半導体素子にかかる熱応力が大きくなりやすいという問題がある。
そこで、本発明の解決すべき課題は、半導体素子等にかかる熱応力を低減できる半導体装置を提供することである。
上記の課題を解決するため、請求項１の発明では、上下の面に第１及び第２の主電極が設けられ、その第１及び第２の主電極間を流れる電流を制御する縦型の半導体素子と、低熱膨張導電材料により形成され、略板状の形状を有し、前記第１の主電極に接合される第１の配線材と、低熱膨張導電材料により形成され、略板状の形状を有し、前記第２の主電極に接合される第２の配線材と、前記半導体素子、前記第１の主電極と前記第１の配線材との接合部分、及び前記第２の主電極と前記第２の配線材との接合部分を包含して封止する封止樹脂とを備える。
また、請求項２の発明では、請求項１の発明に係る半導体装置において、前記第１及び第２の配線材のうちの少なくともいずれか一方における、前記封止樹脂から外部に引き出されている部分に、少なくとも１箇所の曲げ部が設けられている。
また、請求項３の発明では、請求項１又は２の発明に係る半導体装置において、前記半導体素子、前記第１の配線材及び前記第２の配線材を有するセグメントを複数備える。
また、請求項４の発明では、請求項１ないし３のいずれかの発明に係る半導体装置において、前記第１の配線材が半導体素子に接合されている部分の上面側に設けられる第１のヒートシンクと、前記第２の配線材が半導体素子に接合されている部分の下面側に設けられる第２のヒートシンクとをさらに備える。
また、請求項５の発明では、請求項１ないし４のいずれかの発明に係る半導体装置において、前記半導体素子の信号電極に接合されるフレキシブルプリント基板をさらに備える。
請求項１に記載の発明によれば、略板状の形状を有する第１及び第２の配線材を、縦型の半導体素子の第１及び第２の主電極に直接接合するため、ボンディングワイヤやそのボンディング箇所を削減することができ、構成の簡略化が図れる。
また、そのような接合状態において、半導体素子、その半導体素子の第１の主電極と第１の配線材との接合部分、及び半導体素子の第２の主電極と第２の配線材との接合部分を封止樹脂で包含して封止する構成であるため、半導体素子が封止樹脂と接触する接触面積を小さくすることができるとともに、少量の封止樹脂で半導体素子、及び半導体素子と第１及び第２の配線材との接合部分を包み込んで封止でき、その結果、温度が上昇したときの半導体素子と封止樹脂との間に生じる熱膨張差によって半導体素子に加わる応力を低減することができる。
図１は、本発明の一実施形態に係る半導体装置が適用されたパワーモジュール１の概略全体構成を示す平面図である。
パワーモジュール１は、ハイブリッド自動車に搭載される直流電源とモータとの間に挿入されるインバータ用パワーモジュールである。パワーモジュール１は、直流電源から供給される駆動電力を直流から交流へ変換した後にモータへ供給とともに、モータから返還される回生電力を交流から直流へ変換した後にバッテリへ返還する電力変換装置として機能している。
図１を参照しつつ、パワーモジュール１の概略全体構成について説明すると、パワーモジュール１は、半導体素子の封止体１０が所定の基台２０に実装されたものである。なお、図１には、６個の封止体（セグメント）１０が実装された場合が図示されているが、実装される封止体１０の数は５個以下又は７個以上であってもよい。封止体１０は、インバータに用いられるスイッチング用の半導体素子を、絶縁性及び耐湿性の確保のために封止したものであり、制御信号に応答して流れる電流を制御するスイッチング機能を有している。
図２は封止体１０の構成を示す平面図であり、図３は図２のＡ−Ａ線に沿った断面図である。なお、図２では便宜上後述する封止樹脂１２が仮想線で描かれている。
図２及び図３に示すように、封止体１０は、電流制御用の縦型の半導体素子１１と、封止樹脂１２と、第１及び第２の配線材１３，１４等の配線部材とを備えて構成されている。
半導体素子１１は、典型的には、横１３ｍｍ×縦１０ｍｍ程度の大きさの、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ等のベアチップである。半導体素子１１は、望ましくは、ＳｉＣ等のワイドバンドギャップ半導体を利用したワイドバンドギャップ半導体素子である。ただし、このことは、半導体素子１１が、Ｓｉ（ケイ素）等を利用した非ワイドバンドギャップ半導体素子であることを妨げるものではない。
なお、半導体素子１１として例えばＭＯＳＦＥＴが用いられた場合、ＭＯＳＦＥＴのデバイス内には、ドレイン−ソース間に寄生ダイオードがあり、転流時の電流はこの寄生ダイオードに流れる。但し、半導体素子１１と逆並列に転流用ダイオードを接続してもよく、この場合は、図１１に示すように、ダイオード６０の上面の一方電極が配線材１３に接合され、下面の他方電極が配線材１４に接合されるように、ダイオード６０のベアチップが実装される。なお、図１１には、半導体素子１１とダイオード６０とが同一の封止体１２によって封止されている例を示したが、それぞれ別個の封止体によって封止してもよい。
半導体素子１１は、上面と下面との間に主電流が流れる縦型半導体素子であり、その上面には第１の主電極１１ａが設けられ、下面には第２の主電極１１ｂが設けられている。また、半導体素子１１の上面には、複数の信号電極１１ｃが設けられている。これらの信号電極１１ｃには、半導体素子１１の制御信号であるゲート信号を入力するための電極、半導体素子１１に流れる主電流を検出するたの信号を取り出すための電極、及び半導体素子１１の温度を検出するための信号を取り出すための電極などが含まれる。
第１及び第２の配線材１３，１４は、略板状の形状を有し、上下から半導体素子１１を挟込むようにして第１及び第２の主電極１１ａ，１１ｂに接合されている。第１の配線材１３は、略平板状の本体部１３ａと、その本体部１３ａの縁部から一体に延設された断面略Ｌ字型形の接合部１３ｂとを備えている。そして、この接合部１３ｂの先端部が半導体素子１１の第１の主電極１１ａに接合されるようになっている。第２の配線材１４は、縦横の寸法が半導体素子１１の縦横の寸法より大きな全体的に略平板状の形状を有しており、図４（ａ）及び図４（ｂ）に示すように、半導体素子１１がその上面に載置されるようにして第２の配線材１４が第２の主電極１１ｂに接合されるようになっている。なお、第１の配線材１３の本体部１３ａの下面と、第２の配線材１４の下面とは、封止体１０の基台２０への配設を容易にするため、面一に設定されるのが望ましい。
配線材１３，１４と半導体素子１１の主電極１１ａ，１１ｂとの接合は、ロウ材、導電性接着剤などの接合手段を用いて行われるが、耐熱性に優れたものを用いるのが望ましい。ロウ材としては、例えば、銅スズ系合金、ビスマス銀系合金、高融点ハンダなどが用いられる。
このような第１及び第２の配線材１３，１４は、低熱膨張導電材料、例えば、線熱膨張係数が７〜１３×１０-6(1/K)のＣｕＭｏ（銅モリブデン）系合金や線熱膨張係数が６．５〜１２×１０-6(1/K)のＣｕＷ（銅タングステン）系合金によって形成される。このような低熱膨張導電材料の選択は、配線材１３，１４と線熱膨張係数が３×１０-6(1/K)程度である半導体素子１１との熱膨張係数の差を小さくし、温度が上昇したときに、熱膨張係数の差に起因して半導体素子１１に加わる応力（歪）を小さくするために行われている。
半導体素子１１の各信号電極１１ｃには、例えば、金、アルミニウム、銅等を材料としたボンディングワイヤ１５を介してリードフレーム１６が接続される。ボンディングワイヤ１５と信号電極１１ｃ及びリードフレーム１６との接合は、例えば超音波溶着により行われる。なお、ボンディングワイヤ１５の代わりに、アルミニウム、銅、ＣｕＭｏ等からなるリボン状の薄板を用いてもよい。
封止樹脂１２は、図２及び図３に示すように、半導体素子１１、半導体素子１１の電極１１ａ〜１１ｃと配線材１３，１４及びボンディングワイヤ１５の接合部分、ボンディングワイヤ１５、及び、ボンディングワイヤ１５とリードフレーム１６との接合部分を包み込んで封止している。なお、放熱性能確保のため、図３に示すように、第１の配線材１３の本体部１３ａの下面側部分、及び第２の配線材１４の下面側部分は、封止樹脂１２の外部に露出された状態とするのが望ましい。
このような封止樹脂１２は、半導体素子１１を動作させるときの温度上昇にも耐え、かつ低線膨張率（例えば、２０ｐｐｍ／℃程度以下）の耐熱性樹脂、例えば、エポキシ樹脂である。封止樹脂１２は、例えば、流動性がある状態で成形型内に注入された後に、紫外線硬化や熱硬化等により硬化させられるようになっている。封止樹脂１２の具体的な材料としては、例えば、エポキシ樹脂、フィラー入りエポキシ樹脂、ポリイミド樹脂、フィラー入りシリコーン樹脂などが用いられる。フィラーとしては、例えばＡｌ3Ｏ3、ＳｉＣ、ＡｌＮ、ＺｒＯ2などが用いられる。
このような封止体１０の製作は次のようにして行われる。まず、図４（ａ）及び図４（ｂ）に示すように半導体素子１１と第２の配線材１４とが接合される。続いて、半導体素子１１と第１の配線材１３との接合、及び、ボンディングワイヤ１５による半導体素子１１とリードフレーム１６との接続が行われる。なお、第１及び第２の配線材１３，１４の接合を同時に行うようにしてもよい。
続いて、そのように接合された半導体素子１１及び配線材１３，１４等からなる接合体が、所定の成形型内にセットされ、その成形型内に封止樹脂１２が充填されて硬化されるようになっている。
図５は封止体１０から引き出された配線材１３，１４を他の配線材２１〜２３に接続する際の接続構造等についての例示的に示す図であり、図６は図５のＢ−Ｂ線に沿った断面図であり、図７は図５のＣ−Ｃ線に沿った断面図である。図５ないし図７に示すように、封止体１０から引き出された配線材１３，１４の部分の末端部に設けられた固定孔１３ｃ，１４ａを利用して、配線材１３，１４がバスバー等の他の配線材２１〜２３に接続固定されている。なお、図５ないし図７中の符号２４は固定手段であるボルトとナットを示している。
以上のように、本実施形態によれば、略板状の形状を有する第１及び第２の配線材１３，１４を、縦型の半導体素子１１の主電極１１ａ，１１ｂに直接接合するため、ボンディングワイヤやそのボンディング箇所を削減することができ、構成の簡略化が図れる。
また、そのような接合状態において、半導体素子１１、その半導体素子１１と配線材１３，１４との接合部分を封止樹脂１２で包含して封止する構成であるため、半導体素子１１が封止樹脂１２と接触する接触面積を小さくすることができるとともに、少量の封止樹脂１２で半導体素子１１、及び半導体素子１１と配線材１３，１４との接合部分を包み込んで封止でき、その結果、温度が上昇したときの半導体素子１１と封止樹脂１２との間に生じる熱膨張差によって半導体素子１１に加わる応力を低減することができる。
また、ベアチップ状の半導体素子１１が封止樹脂１２によりモールドされて封止体１０とされているため、複数の封止体１０をインバータやパワーモジュール等の基台２０に実装する際に封止体１０の取り扱いが容易となる。
また、配線材１３，１４が低熱膨張導電材料により形成されているため、半導体素子１１と配線材１３，１４との熱膨張係数の差を小さくすることができるため、温度上昇時に半導体素子１１にかかる応力をさらに低減できる。
＜変形例＞
上述の実施形態の変形例として、以下の構成が考えられる。
まず、第１及び第２の配線材１３，１４の構成について、配線材１３，１４のうちの少なくともいずれか一方における、封止樹脂１２から外部に引き出されている部分に、少なくとも１箇所の曲げ部を設けるようにしてもよい。具体例としては図８に示す構成が考えられる。即ち、図８に示すように、第１の配線材１３については、その形状自体の変更はなく、逆向きに９０度屈曲するＬ字形の曲げ部３１ａ，３１ｂが２つ連なった部分３１が封止樹脂１２の外部に位置されている。また、第２の配線材１４については、封止樹脂１２の外部に位置する部分に、逆向きに９０度屈曲するＬ字形の曲げ部３２ａ，３２ｂが２つ連なった部分３２が設けられている。このため、配線材１３，１４の末端部が配線材２１〜２３等に接続固定された場合に、配線材１３，１４の部分３１，３２が変形することにより、その配線材に付与される応力（特に、図８の矢印Ｄ１方向の応力）を効果的に吸収することができ、その結果、半導体素子１１と配線材１３，１４との接合部分等に不所望な応力がかかるのを防止することができる。
次に、半導体素子１１の信号配線の構成についての変形例としては、図９に示す構成が考えられる。即ち、この変形例では、図９に示すように、半導体素子１１の信号電極１１ｃにＦＰＣ（フレキシブルプリント基板）４１が接合され、これによってボンディングワイヤ１５及びリードフレーム１６が省略されている。ＦＰＣ４１は並列配置された複数の薄板状導電材４１ａを両面から絶縁フィルム４１ｂでサンドイッチ状に挟み込んだものであり、ＦＰＣ４１の末端部の絶縁フィルム４１ｂを剥ぎ取って導電材４１ａを露出させ、その導電材４１ａを信号電極１１ｃに接合するようになっている。導電材４１ａと信号電極１１ｃとの接合は、配線材１３，１４と主電極１１ａ，１１ｂとの接合に用いたものと同様の接合手段や、超音波溶着などによって行われる。また、封止樹脂１２によりモールドされた際に、ＦＰＣ４１の一方側が封止樹脂１２内に入り込み、信号電極１１ｃと接合され、他方側が封止樹脂１２の外部に引き出されるようになっている。この図９に示す構成によって、信号ライン用のボンディングワイヤ１５、リードフレーム１６や、それらのボンディング箇所を削減することができ、構成の簡略化が図れる。
次に、封止体１０の放熱構造に関する構成例として、図１０に示す構成が考えられる。この構成例では、図１０に示すように、封止体１０の上面側及び下面側に第１及び第２のヒートシンク５１，５２をそれぞれ設けている。第１のヒートシンク５１は、封止樹脂１２の上側表面に略密着するように、第１の配線材１３が半導体素子１１に接合されている部分（接合部１３ｂ）と対向して設けられている。第２のヒートシンク５２は、第２の配線材１４が半導体素子１１に接合されている部分の下面側表面、及び第１の配線材１３の本体部１３ａの下面側表面と略密着するようにして設けられている。なお、さらなる変形例として、第１の配線材１３の接合部１３ｂの上側表面を封止樹脂１２の外側に露出させ、その接合部１３ｂの上側表面に略密着するように第１のヒートシンク５１を設けるようにしてもよい。
各ヒートシンク５１，５２は、貼り合わされ基板５１ａ，５２ａ及びフィン部材５１ｂ，５２ｂとを備えて構成されている。基板５１ａ，５２ａは、ＡｌＮ、ＣｕＭｏ等の熱伝導率の高い材料から構成されている。フィン部材５１ｂ，５２ｂは、アルミニウム、銅などにより形成され、複数の放熱フィン５３が形成されている。
この図１０に示す構成では、半導体素子１１の下面側だけでなく上面側にも、封止樹脂１２又は配線材１３によって平坦面を形成することができるため、その面に大きな対向面積でヒートシンク５１を対向させて配置することができ、その結果、放熱性能を大幅に向上させることができる。
本発明の一実施形態に係る半導体装置が適用されたパワーモジュールの概略全体構成を示す平面図である。 封止体の構成を示す平面図である。 図２のＡ−Ａ線に沿った断面図である。 図４（ａ）及び図４（ｂ）は第２の配線材が半導体素子に接合された状態を示す平面図及び側面図である。 封止体から引き出された配線材を他の配線材に接続する際の接続構造等についての例示的に示す図である。 図５のＢ−Ｂ線に沿った断面図である。 図５のＣ−Ｃ線に沿った断面図である。 第１及び第２の配線材の構成についての変形例を示す図である。 半導体素子の信号配線の構成についての変形例と示す図である。 図２の封止体の上下にヒートシンクを設けた構成を示す図である。 図２の変形例を示す平面図である。
符号の説明
１ パワーモジュール
１０ 封止体
１１ 半導体素子
１２ 封止樹脂
１３ 第１の配線材
１４ 第２の配線材
１５ ボンディングワイヤ
１６ リードフレーム
３１ａ，３１ｂ，３２ａ，３２ｂ 曲げ部
４１ ＦＰＣ
５１ 第１のヒートシンク
５２ 第２のヒートシンク

Claims (5)

  1. 上下の面に第１及び第２の主電極が設けられ、その第１及び第２の主電極間を流れる電流を制御する縦型の半導体素子と、
    低熱膨張導電材料により形成され、略板状の形状を有し、前記第１の主電極に接合される第１の配線材と、
    低熱膨張導電材料により形成され、略板状の形状を有し、前記第２の主電極に接合される第２の配線材と、
    前記半導体素子、前記第１の主電極と前記第１の配線材との接合部分、及び前記第２の主電極と前記第２の配線材との接合部分を包含して封止する封止樹脂と、
    を備えることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１及び第２の配線材のうちの少なくともいずれか一方における、前記封止樹脂から外部に引き出されている部分に、少なくとも１箇所の曲げ部が設けられていることを特徴とする半導体装置。
  3. 請求項１又は２に記載の半導体装置において、
    前記半導体素子、前記第１の配線材及び前記第２の配線材を有するセグメントを複数備えることを特徴とする半導体装置。
  4. 請求項１ないし３のいずれかに記載の半導体装置において、
    前記第１の配線材が半導体素子に接合されている部分の上面側に設けられる第１のヒートシンクと、
    前記第２の配線材が半導体素子に接合されている部分の下面側に設けられる第２のヒートシンクと、
    をさらに備えることを特徴とする半導体装置。
  5. 請求項１ないし４のいずれかに記載の半導体装置において、
    前記半導体素子の信号電極に接合されるフレキシブルプリント基板をさらに備えることを特徴とする半導体装置。
JP2006115620A 2006-04-19 2006-04-19 半導体装置 Pending JP2007288044A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006115620A JP2007288044A (ja) 2006-04-19 2006-04-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006115620A JP2007288044A (ja) 2006-04-19 2006-04-19 半導体装置

Publications (1)

Publication Number Publication Date
JP2007288044A true JP2007288044A (ja) 2007-11-01

Family

ID=38759501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006115620A Pending JP2007288044A (ja) 2006-04-19 2006-04-19 半導体装置

Country Status (1)

Country Link
JP (1) JP2007288044A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010238892A (ja) * 2009-03-31 2010-10-21 Sharp Corp 半導体装置およびその製造方法
JP2013222714A (ja) * 2012-04-12 2013-10-28 Denso Corp 半導体装置の製造方法
JP2015015389A (ja) * 2013-07-05 2015-01-22 三菱電機株式会社 半導体装置および半導体装置の試験用治具
JP2018022777A (ja) * 2016-08-03 2018-02-08 株式会社豊田自動織機 半導体モジュール

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010238892A (ja) * 2009-03-31 2010-10-21 Sharp Corp 半導体装置およびその製造方法
US8395248B2 (en) 2009-03-31 2013-03-12 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method therefor
JP2013222714A (ja) * 2012-04-12 2013-10-28 Denso Corp 半導体装置の製造方法
JP2015015389A (ja) * 2013-07-05 2015-01-22 三菱電機株式会社 半導体装置および半導体装置の試験用治具
JP2018022777A (ja) * 2016-08-03 2018-02-08 株式会社豊田自動織機 半導体モジュール
EP3496141A4 (en) * 2016-08-03 2019-07-17 Kabushiki Kaisha Toyota Jidoshokki SEMICONDUCTOR MODULE
US10770400B2 (en) 2016-08-03 2020-09-08 Kabushiki Kaisha Toyota Jidoshokki Semiconductor module

Similar Documents

Publication Publication Date Title
JP6280265B2 (ja) パワーモジュール半導体装置
US9351423B2 (en) Semiconductor device and semiconductor device connection structure
JP4438489B2 (ja) 半導体装置
US9171773B2 (en) Semiconductor device
CN108735692B (zh) 半导体装置
JP5659938B2 (ja) 半導体ユニットおよびそれを用いた半導体装置
EP3026701B1 (en) Power module and manufacturing method thereof
WO2014097798A1 (ja) 半導体装置
JP5895220B2 (ja) 半導体装置の製造方法
JP2009111154A (ja) 電力半導体モジュール
JP2006253516A (ja) パワー半導体装置
JP2010283053A (ja) 半導体装置及びその製造方法
JP2014183078A (ja) 半導体装置
JP6308780B2 (ja) パワーモジュール
JP7237647B2 (ja) 回路基板および電子装置
JP4096741B2 (ja) 半導体装置
JP2007288044A (ja) 半導体装置
JP2013098466A (ja) 半導体装置及びその製造方法
JP2017011028A (ja) 半導体装置
US10903138B2 (en) Semiconductor device and method of manufacturing the same
JP6906583B2 (ja) 半導体パワーモジュール
JP2002314037A (ja) パワー半導体モジュール
JP7053897B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP2004048084A (ja) 半導体パワーモジュール
US11476225B2 (en) Recess portion in the surface of an interconnection layer mounted to a semiconductor device