JP2013222714A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2013222714A
JP2013222714A JP2012091208A JP2012091208A JP2013222714A JP 2013222714 A JP2013222714 A JP 2013222714A JP 2012091208 A JP2012091208 A JP 2012091208A JP 2012091208 A JP2012091208 A JP 2012091208A JP 2013222714 A JP2013222714 A JP 2013222714A
Authority
JP
Japan
Prior art keywords
lead
emitter
collector
lead frame
heat radiating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012091208A
Other languages
English (en)
Inventor
Yoshiaki Nakagami
義昭 中神
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012091208A priority Critical patent/JP2013222714A/ja
Publication of JP2013222714A publication Critical patent/JP2013222714A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】部品点数を減らすことができる半導体装置の製造方法を提供すること。
【解決手段】コレクタ側リード部1と、エミッタ側リード部7と、コレクタ側リード部1とエミッタ側リード部7とを連結している連結部12とを有するリードフレーム20を準備し、コレクタ側リード部1のコレクタ側放熱部2に半導体素子30のコレクタ電極31を対向させて搭載する。次に、連結部12を変形させることで、半導体素子30のエミッタ電極32にエミッタ側リード部7のエミッタ側放熱部8を対向させ、コレクタ側放熱部2とエミッタ側放熱部8とで半導体素子30を挟み込む。次に、コレクタ電極31とコレクタ側放熱部2、ターミナル40を介してエミッタ電極32とエミッタ側放熱部8とを電気的に接続し、その後、連結部12を切断して、コレクタ側リード部1とエミッタ側リード部7とを分離する。
【選択図】図3

Description

本発明は、半導体装置の製造方法に関するものである。
従来、特許文献1に開示されているように、半導体チップ(半導体素子)が下側のヒートシンクとなる第一金属体(第一リード部)と、上側の放熱部となる第二金属体(第二リード部)とで挟まれた半導体装置がある。この半導体装置は、半導体素子の表面に形成されたエミッタ領域に電気的に接続されるエミッタ電極と、半導体素子の裏面に形成されたコレクタ領域に電気的に接続されるコレクタ電極とを備えている。そして、半導体装置は、エミッタ電極が第二リード部を介して外部と電気的に接続され、コレクタ電極が第一リード部を介して外部と電気的に接続される。
特開2005−158871号公報
上述のように、半導体装置は、半導体素子の両面の電極に対して、別々に第一リード部と第二リード部とが接続されたものである。このような半導体装置を製造する場合、第一リード部を含む第一リードフレームと、第一リードフレームとは別体であり、第二リード部を含む第二リードフレームとを用いることが考えられる。この場合、半導体装置を製造するために、第一リードフレームと第二リードフレームの二つのリードフレーム(部品)が必要になるという問題があった。
本発明は、上記問題点に鑑みなされたものであり、部品点数を減らすことができる半導体装置の製造方法を提供することを目的とする。
上記目的を達成するために請求項1に記載の半導体装置の製造方法は、
第一主面電極(31)と、第一主面電極の反対面に第二主面電極(32)とを有する半導体素子(30)と、第一主面電極に接続され半導体素子から発せられた熱を放熱する第一放熱部(2、2a〜2g)を有する第一リード部(1、1a〜1g)と、第二主面電極に接続され半導体素子から発せられた熱を放熱する第二放熱部(8、8a〜8g)を有する第二リード部(7、7a〜7g)とを備え、半導体素子の第一主面電極と第二主面電極に対して、別々に第一リード部と第二リード部とが接続された半導体装置の製造方法であって、
第一リード部と、第二リード部と、第一リード部と第二リード部とを連結している連結部(12、12b)と、を有する金属からなるリードフレーム(20、20a〜20g)を準備する準備工程と、
準備工程後に、第一放熱部に第一主面電極を対向させて、リードフレームに半導体素子を搭載する搭載工程と、
搭載工程後に、連結部を変形させることで、第二主面電極に第二放熱部を対向させて配置し、第一放熱部と第二放熱部とで半導体素子を挟み込む配置工程と、
配置工程後に、第一主面電極と第一放熱部、第二主面電極と第二放熱部とを電気的に接続する接続工程と、
接続工程後に、連結部を切断して、第一リード部と第二リード部とを分離する切断工程と、を特徴とするものである。
このように、リードフレームの第一放熱部に半導体素子が搭載された状態で、連結部を変形させることで、第一放熱部と第二放熱部とで半導体素子を挟み込む。次に、第一主面電極と第一放熱部、第二主面電極と第二放熱部とを電気的に接続した後に、第一リード部と第二リード部とを連結している連結部を切断して、第一リード部と第二リード部とを電気的に分離する。これによって、半導体素子の第一主面電極と第二主面電極に対して、別々に第一リード部と第二リード部とが接続された半導体装置を製造することができる。
また、第一リード部と第二リード部とは、切断工程を行う前まで、連結部で連結された一つのリードフレームである。よって、両面に電極を有する半導体素子と、各電極に対して別々に接続される第一リード部と第二リード部と、を有し、半導体素子が第一リード部と第二リード部とで挟み込まれた半導体装置を、一つのリードフレームで製造することができる。つまり、このような半導体装置を二つのリードフレームを用いて製造する場合よりも、部品点数を減らすことができる。
また、請求項2に示すように、準備工程では、リードフレーム(20、20a、20c〜20g)として、配置工程後における第一リード部(1、1a、1c〜1g)と第二リード部(7、7a、7c〜7g)との間隔を規定する連結部(12)が設けられたものを準備するようにしてもよい。
このようにすることによって、配置工程後における第一リード部と第二リード部との間隔が規定されるので、第一主面電極と第一放熱部、第二主面電極と第二放熱部とを電気的に接続しやすくすることができる。
また、請求項2を引用する請求項3に示すように、
準備工程では、リードフレームとして、連結部にV字形状の溝である折り代(17)が二つ設けられ、折り代である溝のなす角度の合計が180度であるものを準備し、
配置工程では、折り代を起点として、折り代であるV字形状の溝が閉じるように連結部を折り曲げ変形させるようにしてもよい。
このようにすることによって、連結部を折り曲げて変形させた際に、連結部が曲がる角度を規定することができる。つまり、連結部を折り曲げて変形させた際に第一リード部と第二リード部とを平行にすることができる。言い換えると、配置工程後における第一リード部と第二リード部との間隔を規定することができる。
また、請求項4に示すように、
準備工程では、リードフレーム(20、20a、20b、20d〜20g)として、
第一放熱部(2、2a、2b、2d〜2g)から突出して設けられた第一端子部(3、3a、3b、3d〜3g)を含む第一リード部(1、1a、1b、1d〜1g)と、
第二放熱部(8、8a、8b、8d〜8g)から突出して設けられた第二端子部(9、9a、9b、9d〜9g)を含む第二リード部(7、7a、7b、7d〜7g)と、を有し、
第一端子部(3、3a、3b、3d〜3g)と第二端子部(9、9a、9b、9d〜9g)とが、夫々の長手方向が並列に配置されており、
連結部(12、12b)が、第一端子部(3、3a、3b、3d〜3g)と第二端子部(9、9a、9b、9d〜9g)との間に配置されたものを準備するようにしてもよい。
このようにすることによって、第一端子部と第二端子部との間のスペースを有効活用することができる。
また、請求項4を引用する請求項5に示すように、準備工程では、第一リード部が、第二リード部における第二端子部の突出方向に配置され、第二リード部が、第一リード部における第一端子部の突出方向に配置されたものを準備するようにしてもよい。
このようにしても、第一端子部と第二端子部との間のスペースを有効活用することができる。
また、請求項6に示すように、
準備工程では、リードフレームとして、第一リード部又は第二リード部に、配置工程後における第一リード部と第二リード部との間隔を規定する凸部(11、11d)が設けられたものを準備し、
配置工程では、凸部(11、11d)を相手側リード部に当接させるようにしてもよい。
このようにすることによっても、配置工程後における第一リード部と第二リード部との間隔が規定されるので、第一主面電極と第一放熱部、第二主面電極と第二放熱部とを電気的に接続しやすくすることができる。
また、請求項7に示すように、準備工程では、リードフレームとして、凸部が少なくとも連結部から最も離れた位置に設けられたものを準備するようにしてもよい。
このようにすることによって、配置工程後における第一リード部と第二リード部との間隔を規定しやすくすることができる。
また、請求項8に示すように、準備工程では、リードフレームとして、連結部から最も離れた位置を含む少なくとも三箇所に凸部が設けられたものを準備するようにしてもよい。
このようにすることによって、配置工程後における第一リード部と第二リード部との間隔をより一層規定しやすくすることができる。
また、請求項9に示すように、
準備工程では、リードフレーム(20、20a〜20d)として、
切断工程にて切り離される第一吊り部(4、4a〜4d)を含む第一リード部(1、1a〜1d)と、
配置工程後に第一リード部(1、1a〜1d)と対向配置されるものであり切断工程にて切り離される第二吊り部(10、10a〜10d)を含む第二リード部(7、7a〜7d)とを有し、
第一吊り部又は第二吊り部に凸部(11、11d)が設けられたものを準備し、
切断工程では、第一吊り部を第一放熱部(2、2a〜2d)から切り離すとともに、第二吊り部を第二放熱部(8、8a〜8d)から切り離すようにしてもよい。
このように、第一放熱部から切り離される第一吊り部、又は第二放熱部から切り離される第二吊り部に凸部が設けられたリードフレームを用いることによって、凸部を介して第一リード部と第二リード部とが電気的に接続されることを防止することができる。
また、請求項10に示すように、
準備工程では、リードフレーム(20e〜100g)として、第一放熱部(2e〜2g)又は第二放熱部(8e〜8g)に凸部(11)が設けられ、相手側リード部における放熱部は凸部が当接される位置に絶縁部材(16)が設けられたものを準備し、
配置工程では、凸部(11)を絶縁部材(16)に当接させるようにしてもよい。
このように、凸部を絶縁部材に当接させることによって、凸部を介して第一リード部と第二リード部とが電気的に接続されることを防止することができる。また、このようにすることによって、第一吊り部や第二吊り部が設けられたリードフレームを用いる必要がない。よって、第一吊り部や第二吊り部が設けられたリードフレームよりも体格を小さくすることができる。
また、請求項11に示すように、
準備工程では、リードフレームとして、相手側リード部は凸部(11、11d)が当接される位置が周辺よりも窪んだ凹部(6)であるものを準備し、
配置工程では、凸部を凹部に挿入するようにしてもよい。
このように、凸部を凹部に挿入することによって、配置工程後における第一リード部と第二リード部との間隔に加えて、配置工程後における第一リード部と第二リード部の横方向(配置工程後の第一リード部や第二リード部に対して平行な方向)の位置も規定することができる。言い換えると、配置工程後における第一リード部と第二リード部との横方向へのズレを抑制することができる。
実施形態におけるリードフレーム20の概略構成を示す平面図である。 搭載工程後におけるリードフレーム20の概略構成を示す平面図である。 配置工程におけるリードフレーム20の概略構成を示す平面図である。 配置工程後におけるリードフレーム20の概略構成を示す平面図である。 図1のV−V断面図であり、(a)は準備工程時の断面図であり、(b)は配置工程後の断面図であり、(c)は変形例における配置工程後の断面図である。 接続工程後(モールド工程後)におけるリードフレーム20の概略構成を示す平面図である。 第一切断工程後におけるリードフレーム20の概略構成を示す平面図である。 半導体装置の概略構成を示す図面であり、(a)は平面図であり、(b)は側面図である。 変形例1におけるリードフレーム20aの概略構成を示す図面であり、(a)は、配置工程後のリードフレーム20aを示す平面図であり、(b)はリードフレーム20aの一部を金型内に配置した場合の平面図である。 変形例2におけるリードフレーム20bの概略構成を示す平面図である。 変形例3におけるリードフレーム20cの概略構成を示す平面図である。 変形例4におけるリードフレーム20dの概略構成を示す平面図である。 (a)はリードフレーム20dの一点鎖線XIIIで囲まれた部分の拡大図であり、(b)は図13(a)のXIII−b方向から見た側面図である。 変形例5におけるリードフレーム20eの概略構成を示す平面図である。 変形例6におけるリードフレーム20fの概略構成を示す平面図である。 変形例7におけるリードフレーム20gの概略構成を示す平面図である。
以下、本発明の実施形態を図に基づいて説明する。
本実施形態の製造方法は、図8(a),図8(b)に示すような半導体装置の製造方法に関するものである。
まず、本実施形態の製造方法によって製造される半導体装置に関して説明する。図8(a),図8(b)に示すように、半導体装置は、主に、半導体素子30と、コレクタ側リード部1と、エミッタ側リード部7とを備えて構成されている。なお、本実施形態では、これらの他にも、信号用端子5、ターミナル40、ボンディングワイヤ50、モールド樹脂60などを備えた半導体装置を一例として採用している。
なお、図8(a),図8(b)では、構成をわかりやすくするために、部分的に透視図として図示している。つまり、点線で図示している箇所は、モールド樹脂60内に配置されている。また、図8(b)では、モールド樹脂60内に配置された半導体素子30として、IGBTを図示している。
半導体素子30は、IGBT、RC−IGBT、MOSFET、ダイオードなどを採用することができる。本実施形態では、半導体素子30の一例として、IGBT(紙面上左側)とダイオード(紙面上右側)を採用している。このIGBTである半導体素子30は、図8(b)に示すように、特許請求の範囲における第一主面電極に相当するコレクタ電極31と、コレクタ電極31の反対面に、特許請求の範囲における第二主面電極に相当するエミッタ電極32とを有する。また、ダイオードである半導体素子30は、特許請求の範囲における第一主面電極に相当する第一電極(図示省略)と、第一電極の反対面に、特許請求の範囲における第二主面電極に相当する第二電極(図示省略)とを有する。
なお、このように、本実施形態では、一例として、二つの半導体素子30を有する半導体装置を採用している。しかしながら、本発明はこれに限定されるものではない。少なくとも一つの半導体素子を有するものであれば、目的は達成できる。
また、以下の説明においては、特に断りがない場合、半導体素子30はIGBTを示すものとする。しかしながら、上述のように、本実施形態では、半導体素子30の一例として、IGBTとダイオードを採用している。従って、以下の説明においては、半導体素子30をダイオードと置き換えることができる。よって、半導体素子30をダイオードと置き換えた場合は、コレクタ電極31を第一電極、エミッタ電極32を第二電極に置き換えることができる。
コレクタ側リード部1は、特許請求の範囲における第一リード部に相当するものである。コレクタ側リード部1は、半導体素子30のコレクタ電極31に導電性接続部材(図示省略)を介して接続され、半導体素子30から発せられた熱を放熱するコレクタ側放熱部2を有する。このコレクタ側放熱部2は、特許請求の範囲における第一放熱部に相当するものである。
さらに、コレクタ側リード部1は、コレクタ側放熱部2から突出して設けられたコレクタ側端子部3を有する。このコレクタ側端子部3は、特許請求の範囲における第一端子部に相当するものである。なお、コレクタ側放熱部2とコレクタ側端子部3とは、一体物として構成されている。
また、エミッタ側リード部7は、特許請求の範囲における第二リード部に相当するものである。エミッタ側リード部7は、半導体素子30のエミッタ電極32に接続され、半導体素子30から発せられた熱を放熱するエミッタ側放熱部8を有する。より詳細には、エミッタ側放熱部8は、金属からなるブロック状の部材であるターミナル40を介して、半導体素子30のエミッタ電極32に接続されている。なお、エミッタ側放熱部8とターミナル40とは、導電性接続部材(図示省略)を介して接続されている。同様に、ターミナル40とエミッタ電極32とは、導電性接続部材(図示省略)を介して接続されている。このエミッタ側放熱部8は、特許請求の範囲における第二放熱部に相当するものである。
さらに、エミッタ側リード部7は、エミッタ側放熱部8から突出して設けられたエミッタ側端子部9を有する。このエミッタ側端子部9は、特許請求の範囲における第二端子部に相当するものである。なお、エミッタ側放熱部8とエミッタ側端子部9とは、一体物として構成されている。
このように半導体素子30と、コレクタ側リード部1と、エミッタ側リード部7とを備えた半導体装置では、半導体素子30のコレクタ電極31とエミッタ電極32に対して、別々にコレクタ側リード部1とエミッタ側リード部7とが接続されている。そして、半導体素子30は、コレクタ側リード部1とエミッタ側リード部7とで挟み込まれている。つまり、コレクタ側リード部1とエミッタ側リード部7とは、直接接続されないようになっている。
また、IGBTである半導体素子30は、ボンディングワイヤ50を介して信号用端子5と電気的に接続されている。より詳細には、IGBTである半導体素子30におけるゲート電極などの信号用パッド(図示省略)と、信号用端子5とは、ボンディングワイヤ50を介して電気的に接続されている。信号用端子5に流れる電流は、上述のコレクタ側端子部3やエミッタ側端子部9に流れる電流よりも小さい。よって、信号用端子5は小電流端子、コレクタ側端子部3やエミッタ側端子部9は大電流用端子とも言い換えることができる。
そして、半導体素子30、ターミナル40、ボンディングワイヤ50、コレクタ側リード部1の一部、エミッタ側リード部7の一部、信号用端子5の一部は、モールド樹脂60にて封止されている。信号用端子5は、ボンディングワイヤ50が接続される部位を含む半導体素子30側の一部がモールド樹脂60に封止されており、それ以外の部位がモールド樹脂60から露出している。これによって、信号用端子5と外部機器との電気的な接続を可能とするとともに、信号用端子5とボンディングワイヤ50との接続部位を保護することができる。
また、コレクタ側リード部1は、コレクタ側放熱部2における半導体素子30との対向面の裏面(反対面)と、コレクタ側端子部3の先端の一部(コレクタ側放熱部2との接続部の反対側の一部)がモールド樹脂60から露出しており、それ以外はモールド樹脂60に封止されている。同様に、エミッタ側リード部7は、エミッタ側放熱部8における半導体素子30との対向面の裏面(反対面)と、エミッタ側端子部9の先端の一部(エミッタ側放熱部8との接続部の反対側の一部)がモールド樹脂60から露出しており、それ以外はモールド樹脂60に封止されている。
このように、コレクタ側端子部3の先端の一部、及びエミッタ側端子部9の先端の一部がモールド樹脂60から露出しているため、コレクタ側端子部3と外部機器、及びエミッタ側端子部9と外部機器との電気的な接続が可能である。
また、上述のように、半導体装置は、コレクタ側放熱部2の反対面と、エミッタ側放熱部8の反対面とをモールド樹脂60から露出していることによって、半導体素子30から発せられた熱を自身(半導体装置)の外部に効率よく放熱させることができる。よって、半導体装置は、両面放熱構造を有すると言い換えることができる。さらに、コレクタ側放熱部2の反対面、及びエミッタ側放熱部8の反対面は、ともに放熱面と言い換えることができる。
ここで、この半導体装置の製造方法に関して説明する。本願発明は、主に、準備工程、搭載工程、配置工程、接続工程、切断工程を備えるものである。この各工程を順番に説明する。
まず、準備工程を行う。この準備工程では、図1に示すように、コレクタ側リード部1と、エミッタ側リード部7と、コレクタ側リード部1とエミッタ側リード部7とを連結している連結部12とを有する、金属からなるリードフレーム20を準備する。このリードフレーム20は、例えば、所定の厚みを有する一枚の金属板をプレス加工することによって製造されるものである。よって、コレクタ側リード部1とエミッタ側リード部7と連結部12とは一体物である。つまり、コレクタ側リード部1は、リードフレーム20におけるコレクタ側リード領域と言い換えることができる。同様に、エミッタ側リード部7は、リードフレーム20におけるエミッタ側リード領域と言い換えることができる。さらに、連結部12は、リードフレーム20におけるコレクタ側リード領域とエミッタ側リード領域とを連結している連結領域と言い換えることができる。なお、図1などのリードフレーム20上に図示している破線は、後ほど説明する切断工程にて切断する、リードフレーム20における切断位置を示すものである。
コレクタ側リード部1は、主に、コレクタ側放熱部2を備えている。つまり、準備工程では、リードフレーム20として、コレクタ側放熱部2を含むものを準備する。コレクタ側放熱部2は、例えば矩形形状を成すものである。また、コレクタ側放熱部2は、一つの面(図1に示されている面)が半導体素子30と対向する対向面であり、その反対面が上述の放熱面である。なお、この対向面は、半導体素子30が実装される面であるため、実装面と言い換えることもできる。
また、本実施形態で示すように、準備工程では、コレクタ側端子部3を含むリードフレーム20を準備してもよい。しかしながら、リードフレームがコレクタ側端子部3を有していなくても、本願発明の目的は達成できる。コレクタ側端子部3は、コレクタ側放熱部2から突出して設けられている。本実施形態におけるコレクタ側端子部3は、コレクタ側放熱部2における一つの側面に対する鉛直方向に突出して設けられている。また、このコレクタ側端子部3に関しても、例えば矩形形状を成すものである。
また、コレクタ側リード部1は、本実施形態で採用するように、上述のコレクタ側放熱部2、コレクタ側端子部3に加えて、吊りリード部4、信号用端子5、位置決め凹部6を有するものであってもよい。つまり、準備工程では、吊りリード部4、信号用端子5、位置決め凹部6を含むリードフレーム20を準備するようにしてもよい。しかしながら、リードフレーム20が吊りリード部4や信号用端子5や位置決め凹部6を有していなくても、本願発明の目的は達成できる。つまり、準備工程は、コレクタ側リード部1と、エミッタ側リード部7と、連結部12とを有する、金属からなるリードフレーム20を準備するものであればよい。
吊りリード部4は、特許請求の範囲における第一吊り部に相当するものであり、後ほど説明する切断工程にて、コレクタ側放熱部2から切り離される(切断される、分割される)部位である。この吊りリード部4は、コレクタ側放熱部2の一部を囲うように設けられている。例えば、吊りリード部4は、コレクタ側放熱部2におけるコレクタ側端子部3が設けられていない三つの側面を囲うように設けられている。
また、信号用端子5は、この吊りリード部4を介してコレクタ側放熱部2と連結されている。後ほど説明する切断工程では、信号用端子5は、吊りリード部4から切り離される。なお、吊りリード部4の一部に信号用端子5が設けられていると言い換えることもできる。よって、後ほど説明する切断工程では、吊りリード部4は、信号用端子5とその他の部位とに切り離されると言い換えることができる。
位置決め凹部6は、後ほど説明する配置工程において、後ほど説明するエミッタ側リード部7に設けられた位置決め凸部11が当接される(挿入される)部位であり、自身(位置決め凹部6)の周辺よりも窪んだ部位である。このように、位置決め凹部6は、位置決め凸部11が当接される部位であるため、実装面と同一方向の面における、配置工程後に位置決め凸部11と対向する位置に設けられている。なお、この位置決め凹部6は、切削加工などによって形成することができる。
本実施形態においては、位置決め凹部6は、吊りリード部4に設けられている例を採用している。しかしながら、本発明はこれに限定されるものではなく、位置決め凹部6は吊りリード部4以外に設けられていてもよい。なお、位置決め凹部6が吊りリード部4以外に設けられる構成に関しては、後ほど変形例で説明する。
この位置決め凹部6は、配置工程後におけるコレクタ側リード部1とエミッタ側リード部7の横方向(配置工程後のコレクタ側リード部1やエミッタ側リード部7に対して平行な方向)の位置を主に規定するためのものである。言い換えると、コレクタ側リード部1とエミッタ側リード部7の対向方向に垂直な方向の位置を規定するためのものである。
よって、位置決め凹部6は、位置決め凸部11が挿入方向に移動できなくなるまで挿入された状態で、コレクタ側リード部1とエミッタ側リード部7とが横方向に相対的にズレない構成であれば採用することができる。例えば、位置決め凹部6は、位置決め凸部11における位置決め凹部6に挿入される部位(挿入部位)の形状に対応した形状の窪みであるものを採用することができる。つまり、位置決め凹部6は、位置決め凸部11の断面積(位置決め凸部11の鉛直方向(突出方向)に垂直な断面の面積)と略同じ開口面積であるものを採用することができる。なお、位置決め凸部11が挿入方向に移動できなくなるまで挿入された状態とは、例えば、位置決め凸部11の先端が位置決め凹部6の底面に当接された状態などである。
また、位置決め凹部6は、位置決め凸部11が挿入方向に移動できなくなるまで挿入された状態で、位置決め凹部6から露出している位置決め凸部11の長さが、コレクタ側リード部1とエミッタ側リード部7との間に挟まれる部材(被内蔵部材)の厚み程度になるように設けられていると好ましい。なお、本実施形態における被内蔵部材は、主に半導体素子30とターミナル40である。より詳細には、被内蔵部材は、半導体素子30とターミナル40に加えて、コレクタ側放熱部2とコレクタ電極31とを接続している導電性接続部材、エミッタ側放熱部8とターミナル40とを接続している導電性接続部材、ターミナル40とエミッタ電極32とを接続している導電性接続部材も含まれる。
エミッタ側リード部7は、主に、エミッタ側放熱部8を備えている。つまり、準備工程では、リードフレーム20として、エミッタ側放熱部8を含むものを準備する。エミッタ側放熱部8は、例えば矩形形状(コレクタ側放熱部2と同様の形状、体格)を成すものである。また、エミッタ側放熱部8は、一つの面(図1に示されている面)が半導体素子30と対向する対向面であり、その反対面が上述の放熱面である。なお、この対向面は、半導体素子30と接続される面(本実施形態ではターミナル40を介して間接的に接続される面)であるため、接続面と言い換えることもできる。
本実施形態で示すように、準備工程では、エミッタ側端子部9を含むリードフレーム20を準備してもよい。しかしながら、リードフレームがエミッタ側端子部9を有していなくても、本願発明の目的は達成できる。エミッタ側端子部9は、エミッタ側放熱部8から突出して設けられている。本実施形態におけるエミッタ側端子部9は、エミッタ側放熱部8における一つの側面に対する鉛直方向に突出して設けられている。また、このエミッタ側端子部9に関しても、例えば矩形形状(コレクタ側端子部3と同様の形状、体格)を成すものである。なお、コレクタ側端子部3とエミッタ側端子部9とは、配置工程後において、互いが垂直方向(配置工程後のコレクタ側放熱部2とエミッタ側放熱部8との対向方向)において重ならないような位置に設けられていると好ましい。
また、エミッタ側リード部7は、本実施形態で採用するように、上述のエミッタ側放熱部8、エミッタ側端子部9に加えて、吊りリード部10、位置決め凸部11を有するものであってもよい。つまり、準備工程では、吊りリード部10、位置決め凸部11を有するリードフレーム20を準備するようにしてもよい。しかしながら、リードフレーム20が吊りリード部10や位置決め凸部11を有していなくても、本願発明の目的は達成できる。
吊りリード部10は、特許請求の範囲における第二吊り部に相当するものであり、後ほど説明する切断工程にて、エミッタ側放熱部8から切り離される部位である。この吊りリード部10は、エミッタ側放熱部8の一部を囲うように設けられている。例えば、吊りリード部10は、エミッタ側放熱部8におけるエミッタ側端子部9が設けられていない三つの側面を囲うように設けられている。
位置決め凸部11は、後ほど説明する配置工程において、コレクタ側リード部1(ここでは位置決め凹部6)に当接する部位であり、自身(位置決め凸部11)の周辺よりも突出した部位である。この位置決め凸部11は、例えば、円柱形状などを有するものを採用することができる。このように、位置決め凸部11は、位置決め凹部6に当接する部位であるため、接続面と同一方向の面に設けられている。
また、位置決め凸部11は、少なくとも連結部12から最も離れた位置に設けられていると好ましい。つまり、準備工程では、リードフレーム20として、位置決め凸部11が少なくとも連結部12から最も離れた位置に設けられたものを準備すると好ましい。さらに、位置決め凸部11は、連結部12から最も離れた位置を含む少なくとも三箇所に設けられていてもよい。つまり、準備工程では、リードフレーム20として、連結部12から最も離れた位置を含む少なくとも三箇所に位置決め凸部11が設けられたものを準備するようにしてもよい。また、吊りリード部4の位置決め凹部4が設けられた部位と、吊りリード部10の位置決め凸部11が設けられた部位とは、配置工程後に対向配置されるように設けられている。なお、この位置決め凸部11は、例えば、押し出し加工などによって形成することができる。
本実施形態においては、位置決め凸部11は、吊りリード部10に設けられている例を採用している。しかしながら、本発明はこれに限定されるものではなく、位置決め凸部11は吊りリード部10以外に設けられていてもよい。なお、位置決め凸部11が吊りリード部10以外に設けられる構成に関しては、後ほど変形例で説明する。
位置決め凸部11は、配置工程後におけるコレクタ側リード部1とエミッタ側リード部7との間隔(以下、リード間隔とも称する)を規定するためのものである。つまり、位置決め凸部11は、配置工程後における実装面と接続面との間隔を規定するためのものである。また、位置決め凸部11は、リード間隔が、被内蔵部材の厚み程度になるようにするためのものであると言い換えることもできる。
従って、位置決め凸部11は、挿入方向に移動できなくなるまで位置決め凹部6に挿入された状態で、被内蔵部材の厚み程度の部位(長さ)が位置決め凹部6から露出するように設けられている。また、位置決め凹部6が設けられていない場合、位置決め凸部11の長さは、被内蔵部材の厚み程度である。
また、図1に示すように、準備工程では、リードフレーム20として、コレクタ側端子部3とエミッタ側端子部9とが、夫々の長手方向が並列に配置され、連結部12が、コレクタ側端子部3とエミッタ側端子部9との間に配置されたものを準備する。このようにすることによって、コレクタ側端子部3とエミッタ側端子部9との間の領域(スペース)を有効活用することができる。つまり、コレクタ側端子部3とエミッタ側端子部9との間のデッドスペースを有効活用することができる。ただし、本願発明は、これに限定されるものではない。
さらに、好ましくは、図1に示すように、準備工程では、コレクタ側リード部1が、エミッタ側リード部7におけるエミッタ側端子部9の突出方向に配置され、エミッタ側リード部7が、コレクタ側リード部1におけるコレクタ側端子部3の突出方向に配置されたリードフレーム20を準備する。このように、コレクタ側放熱部2とエミッタ側放熱部8との間に、コレクタ側端子部3、エミッタ側端子部9、連結部12が設けられたリードフレーム20を準備することによって、コレクタ側放熱部2とエミッタ側放熱部8との間の領域(スペース)を有効活用することができる。ただし、本願発明は、これに限定されるものではない。
より具体的には、リードフレーム20は、実装面と接続面とが同一平面上に形成されている。また、コレクタ側放熱部2とエミッタ側放熱部8とが並列に配置されている。そして、コレクタ側放熱部2とエミッタ側放熱部8との間に、コレクタ側端子部3とエミッタ側端子部9とが配置されている。つまり、コレクタ側放熱部2におけるエミッタ側放熱部8との対向側面に沿った仮想平面と、エミッタ側放熱部8におけるコレクタ側放熱部2との対向側面に沿った仮想平面とで挟まれた領域に、コレクタ側端子部3とエミッタ側端子部9とが配置されている。
また、本実施形態においては、実装面と、コレクタ側端子部3における実装面と同じ側の面(図1で表示されている面)とは、同一平面上に形成されている。同様に、接続面と、エミッタ側端子部9における接続面と同じ側の面(図1で表示されている面)とは、同一平面上に形成されている。さらに、実装面及び接続面と、連結部12における実装面及び接続面と同じ側の面(図1で表示されている面)とは、同一平面上に形成されている。
ただし、本願発明は、これに限定されるものではない。例えば、実装面と、コレクタ側端子部3における実装面と同じ側の面との間に段差が設けられたもの(つまり同一平面上にないもの)であっても採用することができる。同様に、接続面と、エミッタ側端子部9における接続面と同じ側の面との間に段差が設けられたもの(つまり同一平面上にないもの)であっても採用することができる。このようにすることで、半導体装置(配置工程後)におけるコレクタ側端子部3とエミッタ側端子部9とを同一平面上にすることができる。
本実施形態における連結部12は、配置工程後におけるリード間隔を規定するためのものである。つまり、本実施形態の準備工程では、リードフレーム20として、配置工程後におけるリード間隔を規定する連結部12が設けられたものを準備する。なお、言い換えると、連結部12は、配置工程後のコレクタ側放熱部2とエミッタ側放熱部8とが平行で、且つ、コレクタ側放熱部2とエミッタ側放熱部8との対向間隔が被内蔵部材の厚み程度になるようにするためのものである。
図1に示すように、連結部12は、コレクタ側端子部3からエミッタ側端子部9の方向に突出して設けられた第2突出部15と、エミッタ側端子部9からコレクタ側端子部3の方向に突出して設けられた第1突出部13と、第2突出部15と第1突出部13とを連結している中間部14とを含むものである。より詳細には、第2突出部15は、エミッタ側端子部9に接することなく、コレクタ側端子部3から突出して設けられている。同様に、第1突出部13は、コレクタ側端子部3に接することなく、エミッタ側端子部9から突出して設けられている。そして、第2突出部15と中間部14との境目、及び第1突出部13と中間部14との境目には、折り代17が設けられている。
この連結部12は、配置工程で変形された後のコレクタ側放熱部2とエミッタ側放熱部8とが平行で、且つ、コレクタ側放熱部2とエミッタ側放熱部8との対向間隔が被内蔵部材の厚み程度になるように設けられている。例えば、図5(a)に示すように、連結部12にV字形状の溝である折り代17が二つ設けられ、折り代17であるV溝のなす角度x,yの合計が180°(度)でリードフレーム20を準備する。図5(a)の例では、x=90°(度)、y=90°(度)である。
このように、本実施形態では、連結部12として、配置工程後におけるリード間隔を規定するものを採用した。しかしながら、本願発明はこれに限定されるものではない。連結部12は、コレクタ側リード部1とエミッタ側リード部7とを連結しており、配置工程で説明するように変形可能なものであれば採用することができる。後ほど、連結部12の変形例に関して説明する。
なお、本実施形態における準備工程で準備するリードフレーム20は、コレクタ側放熱部2の厚みとエミッタ側放熱部8の厚みが同程度である。また、コレクタ側端子部3の厚みは、エミッタ側端子部9の厚みと同程度であり、且つ、コレクタ側放熱部2やエミッタ側放熱部8の厚みよりは薄い。さらに、連結部12の厚みは、コレクタ側端子部3やエミッタ側端子部9の厚みと同程度である。ただし、この各部の厚みは、一例であり、本願発明はこれに限定されるものではない。
また、本実施形態における準備工程では、連結部12に位置決め凸部11と位置決め凹部6とが設けられたリードフレーム20を準備する例を採用している。しかしながら、連結部12に位置決め凸部11と位置決め凹部6が設けられていなくもよい。
また、本実施形態における準備工程では、コレクタ側リード部1に位置決め凹部6が設けられ、エミッタ側リード部7に位置決め凸部11が設けられたリードフレーム20を準備する例を採用した。しかしながら、本発明はこれに限定されるものではない。コレクタ側リード部1に位置決め凸部11が設けられ、エミッタ側リード部7に位置決め凹部6が設けられたリードフレーム20を準備するようにしてもよい。
この準備工程後に、搭載工程を行う。この搭載工程では、図2に示すように、コレクタ側放熱部2の搭載面に半導体素子30を搭載する。このとき、導電性接続部材を介して、半導体素子30をコレクタ側放熱部2の搭載面に搭載する。また、コレクタ側放熱部2の搭載面に、半導体素子30のコレクタ電極31を対向させて搭載する。
なお、本実施形態においては、次工程である配置工程を行う前に、コレクタ側放熱部2に半導体素子30を搭載した後に、半導体素子30のエミッタ電極32上に、導電性接続部材を介してターミナル40を搭載する。また、ターミナル40とエミッタ側放熱部8とを接続するために、ターミナル40上に導電性接続部材を載置しておく。さらに、本実施形態においては、次工程である配置工程を行う前に、半導体素子30と信号用端子5とをボンディングワイヤ50で接続しておく。
この搭載工程後に、配置工程を行う。この配置工程では、図3,図4に示すように、連結部12を変形させることで、半導体素子30のエミッタ電極32にエミッタ側放熱部8を対向させて配置し、コレクタ側放熱部2とエミッタ側放熱部8とで半導体素子30を挟み込む。言い換えると、連結部12を変形させることで、搭載面と接続面とを向き合わせる(対向させる)。このとき、コレクタ側放熱部2とエミッタ側放熱部8とは、平行に配置される。つまり、配置工程を行うことによって、リードフレーム20の側面図は、略コ字形状をなすことになる。なお、本実施形態においては、ターミナル40を介してエミッタ電極32にエミッタ側放熱部8を対向させる。
なお、図4では、構成をわかりやすくするために、部分的に透視図として図示している。つまり、点線で図示している箇所は、モールド樹脂60内やコレクタ側リード部1とエミッタ側リード部7との間に配置されている。
本実施形態の配置工程では、位置決め凸部11を相手側リード部(ここではコレクタ側リード部1)に当接させる。また、上述のように、本実施形態のコレクタ側リード部1には、位置決め凹部6が設けられている。よって、本実施形態の配置工程では、位置決め凸部11を位置決め凹部6に挿入する。
なお、位置決め凸部11と位置決め凹部6とは、位置決め凸部11が挿入方向に移動できなくなるまで位置決め凹部6に挿入された状態で、位置決め凹部6から露出している位置決め凸部11の長さが、被内蔵部材の厚み程度になるように設けられている。よって、配置工程後におけるコレクタ側リード部1とエミッタ側リード部7との間隔(言い換えると、コレクタ側放熱部2とエミッタ側放熱部8との間隔)を、被内蔵部材の厚み程度に規定することができる。このように、コレクタ側放熱部2とエミッタ側放熱部8との間隔を、被内蔵部材の厚み程度に規定できると、コレクタ電極31とコレクタ側放熱部2、エミッタ電極32(ターミナル40)とエミッタ側放熱部8とを電気的に接続しやすくすることができる。さらに、配置工程において、コレクタ側放熱部2とエミッタ側放熱部8とから半導体素子30に応力がかかることを抑制することができる。
また、本実施形態の配置工程では、連結部12の折り代17を起点として、折り代17であるV字形状の溝が閉じるように連結部12を折り曲げ変形させる。つまり、V字形状の溝の斜面同士が接触するように、連結部12を折り曲げ変形させる。この配置工程では、折り代17でのみ連結部12を変形させるものである。なお、連結部12には、二つの折り代17が設けられている。よって、連結部12を二回曲げることになる。
上述のように、折り代17であるV溝のなす角度x,yの合計は180°でる。よって、連結部12を折り曲げて変形させた際に、連結部12が曲がる角度を規定することができる。従って、図5(b)に示すように、第2突出部15と第1突出部13とを平行にすることができる。つまり、コレクタ側リード部1とエミッタ側リード部7(言い換えるとコレクタ側放熱部2とエミッタ側放熱部8)とを平行にすることができる。
言い換えると、配置工程後におけるコレクタ側リード部1とエミッタ側リード部7との間隔(言い換えると、コレクタ側放熱部2とエミッタ側放熱部8との間隔)を、被内蔵部材の厚み程度に規定することができる。このように、コレクタ側放熱部2とエミッタ側放熱部8との間隔を、被内蔵部材の厚み程度に規定できると、コレクタ電極31とコレクタ側放熱部2、エミッタ電極32(ターミナル40)とエミッタ側放熱部8とを電気的に接続しやすくすることができる。
なお、V溝のなす角度x,yの夫々が90°でない場合であっても、V溝のなす角度x,yの合計が180°であれば、図5(c)に示すように、第2突出部15と第1突出部13とを平行にすることができる。よって、コレクタ側放熱部2とエミッタ側放熱部8とを平行にすることができる。
また、二つの折り代17間の間隔を被内蔵部材の厚み程度とし、折り代17でのみ連結部12を変形させ、且つ、第1突出部13と中間部14とのなす角、及び第2突出部15と中間部14とのなす角がともに90°となるように連結部12を変形させるようにしてもよい。このようにすることによって、配置工程後におけるコレクタ側リード部1とエミッタ側リード部7との間隔(言い換えると、コレクタ側放熱部2とエミッタ側放熱部8との間隔)を、被内蔵部材の厚み程度に規定することができる。
本実施形態では、折り代17を起点として、折り代17であるV字形状の溝が閉じるように連結部12を折り曲げ変形させる例を採用している。しかしながら、本発明はこれに限定されるものではない。これ以外の変形に関しては、後ほど変形例で説明する。
この配置工程後に、接続工程を行う。この接続工程では、コレクタ電極31とコレクタ側放熱部2とを電気的及び機械的に接続するとともに、エミッタ電極32とエミッタ側放熱部8とをターミナル40を介して電気的及び機械的に接続する。より詳細には、コレクタ電極31とコレクタ側放熱部2とを導電性接続部材によって接続する。また、エミッタ電極32とターミナル40とを導電性接続部材によって接続するとともに、ターミナル40とエミッタ側放熱部8とを導電性接続部材によって接続する。接続工程では、例えば、導電性接続部材のリフローによって接続する。
さらに、接続工程後に、モールド工程を行うことによって、図6に示すように、モールド樹脂60で封止する。つまり、接続工程後の構造体に対して、モールド工程を施す。なお、この時点では、まだコレクタ側リード部1とエミッタ側リード部7とは、連結部12を介して連結されている。
その後、切断工程を行う。この切断工程では、図7に示すように、連結部12を切断して、コレクタ側リード部1とエミッタ側リード部7とを分離する。言い換えると、コレクタ側リード部1とエミッタ側リード部7とから、連結部12を切り離す。
さらに、切断工程では、吊りリード部4をコレクタ側放熱部2から切り離すとともに、吊りリード部10をエミッタ側放熱部8から切り離す。言い換えると、吊りリード部4をコレクタ側リード部1から切り離すとともに、吊りリード部10をエミッタ側リード部7から切り離す。このようにすることによって、図8に示す半導体装置を製造することができる。なお、図7においては、連結部12と吊りリード部10のみが切り離された状態を図示している。
ここまで説明したように、リードフレーム20のコレクタ側放熱部2に半導体素子30が搭載された状態で、連結部12を変形させることで、コレクタ側放熱部2とエミッタ側放熱部8とで半導体素子30を挟み込む。次に、コレクタ電極31とコレクタ側放熱部2、エミッタ電極32とエミッタ側放熱部8とを電気的に接続した後に、コレクタ側リード部1とエミッタ側リード部7とを連結している連結部12を切断して、コレクタ側リード部1とエミッタ側リード部7とを電気的に分離する。これによって、半導体素子30のコレクタ電極31とエミッタ電極32に対して、別々にコレクタ側リード部1(コレクタ側放熱部2とコレクタ側端子部3)とエミッタ側リード部7(エミッタ側放熱部8とエミッタ側端子部9)とが接続された半導体装置を製造することができる。
また、コレクタ側リード部1とエミッタ側リード部7とは、切断工程を行う前まで、連結部12で連結された一つのリードフレーム20である。よって、両面に電極を有する半導体素子30と、コレクタ電極31及ぶエミッタ電極32に対して別々に接続されるコレクタ側リード部1とエミッタ側リード部7と、を有し、半導体素子30がコレクタ側リード部1とエミッタ側リード部7とで挟み込まれた半導体装置を、一つのリードフレーム20で製造することができる。つまり、このような半導体装置を二つのリードフレームを用いて製造する場合よりも、部品点数を減らすことができる。さらに、部品点数を減らすことができると、部品の管理が容易になる。
また、本実施形態のように、リードフレーム20として、位置決め凸部11が少なくとも連結部12から最も離れた位置に設けられたものを準備することによって、配置工程後におけるコレクタ側リード部1とエミッタ側リード部7との間隔を規定しやすくすることができる。さらに、リードフレーム20として、連結部12から最も離れた位置を含む少なくとも三箇所に位置決め凸部11が設けられたものを準備することによって、配置工程後におけるコレクタ側リード部1とエミッタ側リード部7との間隔をより一層規定しやすくすることができる。
また、本実施形態のように、コレクタ側放熱部2から切り離される吊りリード部4、又はエミッタ側放熱部8から切り離される吊りリード部10に位置決め凸部11が設けられたリードフレーム20を用いることによって、位置決め凸部11を介してコレクタ側リード部1とエミッタ側リード部7とが電気的に直接接続されることを防止することができる。
また、本実施形態のように、リードフレーム20に位置決め凸部11と位置決め凹部6とが設けられているため、特別な治具を用いることなく、コレクタ側リード部1とエミッタ側リード部7とを位置決めすることができる。つまり、二つのリードフレームを用いる場合よりも、治具を減らすことができる。
このように、治具を減らすことができるので、治具代が不要となるだけではなく、ラインの短縮化にもつながる。言い換えると、治具をセットする機械(機構、機能)が不要になる。
また、本願発明は、コレクタ側リード部1とエミッタ側リード部7と連結部12とを含むリードフレーム20を用いている。つまり、コレクタ側リード部1とエミッタ側リード部7とを連結した形状にした為、今まで無駄にしていた部分を必要部分として使用できる。よって、材料歩留まりを高く(取れ数を増加)することができる。
また、同じ基材(リードフレーム20のもとになる金属部材)における比較的近い箇所を、コレクタ側リード部1とエミッタ側リード部7とに使うことができる。よって、コレクタ側リード部1とエミッタ側リード部7の厚さバラつきを抑制することができる。例えば、コレクタ側端子部3とエミッタ側端子部9の厚みを同等にすることができる。
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態に何ら制限されることはなく、本発明の趣旨を逸脱しない範囲において、種々の変形が可能である。
(変形例1)
上述の実施形態においては、リードフレーム20として、図4に示すように、配置工程後において吊りリード部4と吊りリード部10とが重なるものを採用したが、本発明はこれに限定されるものではない。図9(a)に示す変形例1のリードフレーム20aように、配置工程後に吊りリード部4aと吊りリード部10aとが重ならないようにずらしたものを採用すると好ましい。なお、変形例1と上述の実施形態とは、準備工程以外は同様である。
リードフレーム20aは、コレクタ側リード部1a、エミッタ側リード部7a、連結部12を含むものである。上述の実施形態と同様に、リードフレーム20aは、コレクタ側リード部1a、エミッタ側リード部7a、連結部12が一体物として構成されたものである。
なお、変形例1のリードフレーム20aでは、上述の実施形態のリードフレーム20と同じ構成要素には同じ符号を付与しているものもある。例えば、連結部12(第1突出部13、中間部14、第2突出部15)、位置決め凹部6、位置決め凸部11などである。
また、エミッタ側リード部7aは、上述の実施形態のエミッタ側リード部7と同様であるが、便宜上異なる符合を付与している箇所もある。具体的には、エミッタ側リード部7aの各部位には、エミッタ側リード部7における対応する箇所の符号の後に「a」を付与している。よって、例えば、エミッタ側端子部9aとエミッタ側端子部9は同様のものである。
また、コレクタ側リード部1aは、上述の実施形態のコレクタ側リード部1と吊りリード部4aの形状が異なるが、吊りリード部4a以外は同様である。しかしながら、コレクタ側リード部1aでは、吊りリード部4a以外に関しても、便宜上コレクタ側リード部1と異なる符号を付与している。よって、例えば、コレクタ側端子部3aとコレクタ側端子部3は同様のものである。
ところで、上述のモールド工程は、周知技術の金型70を用いて行う。金型70は、周知技術であるため詳しい説明は省略するが、例えば、箱状の上型と箱状の下型とを有する。そして、上型の縁部と下型の縁部とを対向させつつ、上型と下型とを組み合わせることによって上型と下型との間にキャビティが形成されるものである。このキャビティ内に、リードフレーム20a、半導体素子30などにおけるモールドする部位を配置した状態で、キャビティ内にモールド樹脂を流しこむ。これによって、モールドすることができる。
このようにモールドする際、リードフレーム20aの吊りリード部4a、吊りリード部10aの一部などは、上型の縁部と下型の縁部とに挟み込まれる。そこで、準備工程では、金型70の上型の縁部と下型の縁部とで挟み込まれる部位(上型の縁部と下型の縁部との対向領域)において、吊りリード部4aと吊りリード部10aとが重ならないように設けられたリードフレーム20aを準備する。これによって、図9(b)に示すように、特別な金型を用いることなく、モールド工程を行うことができる。
なお、変形例1においては、位置決め凹部6aを含むリードフレーム20aを採用しているが、本願発明はこれに限定されるものではない。位置決め凹部6aを含まないリードフレーム20aを採用してもよい。同様に、変形例1においては、位置決め凸部11aを含むリードフレーム20aを採用しているが、本願発明はこれに限定されるものではない。位置決め凸部11aを含まないリードフレーム20aを採用してもよい。また、位置決め凸部11aを含むリードフレーム20aを採用する場合は上述の実施形態と同様に、連結部12から最も離れた位置、又は、最も離れた位置を含む三箇所に位置決め凸部11aを設けると好ましい。
なお、変形例1における技術内容は、他の変形例に適宜組み合わせて実施することも可能である。
(変形例2)
上述の実施形態においては、リードフレーム20として、図1に示すような連結部12を含むものを採用したが、本発明はこれに限定されるものではない。図10に示す変形例2のリードフレーム20bのように、連結部12bを含むものであってもよい。つまり、上述の実施形態においては、配置工程として、連結部12を折り曲げて変形させる例を採用したが、本発明はこれに限定されるものではない。変形例2で示すように、配置工程では、連結部12bを捻じって変形させるようにしてもよい。なお、変形例2と上述の実施形態とは、準備工程と配置工程以外は同様である。
リードフレーム20bは、コレクタ側リード部1b、エミッタ側リード部7b、連結部12bを含むものである。上述の実施形態と同様に、リードフレーム20bは、コレクタ側リード部1b、エミッタ側リード部7b、連結部12bが一体物として構成されたものである。リードフレーム20bは、連結部12bの構成がリードフレーム20と異なる。連結部12bは、単にコレクタ側リード部1bとエミッタ側リード部7bとを連結している直線形状の部位(細線)である。よって、連結部12bには、位置決め凹部6や位置決め凸部11は設けられていない。
つまり、準備工程では、コレクタ側リード部1b、エミッタ側リード部7b、及び直線状の連結部12bを含むリードフレーム20bを準備する。そして、配置工程では、連結部12bを捻じって変形させる。このようにしても、半導体素子30のエミッタ電極32にエミッタ側放熱部8を対向させて配置し、コレクタ側放熱部2とエミッタ側放熱部8とで半導体素子30を挟み込むことができる。
なお、変形例2のリードフレーム20bでは、上述の実施形態のリードフレーム20と同じ構成要素には同じ符号を付与しているものもある。例えば、位置決め凹部6、位置決め凸部11などである。
また、エミッタ側リード部7bは、上述の実施形態のエミッタ側リード部7と同様であるが、便宜上異なる符合を付与している箇所もある。具体的には、エミッタ側リード部7bの各部位には、エミッタ側リード部7における対応する箇所の符号の後に「b」を付与している。よって、例えば、エミッタ側端子部9bとエミッタ側端子部9は同様のものである。
同様に、コレクタ側リード部1bは、上述の実施形態のコレクタ側リード部1と同様であるが、便宜上異なる符合を付与している箇所もある。具体的には、コレクタ側リード部1bの各部位には、コレクタ側リード部1における対応する箇所の符号の後に「b」を付与している。よって、例えば、コレクタ側端子部3bとコレクタ側端子部3は同様のものである。
なお、変形例2においては、位置決め凹部6bを含むリードフレーム20bを採用しているが、本願発明はこれに限定されるものではない。位置決め凹部6bを含まないリードフレーム20bを採用してもよい。同様に、変形例2においては、位置決め凸部11bを含むリードフレーム20bを採用しているが、本願発明はこれに限定されるものではない。位置決め凸部11bを含まないリードフレーム20bを採用してもよい。また、位置決め凸部11bを含むリードフレーム20bを採用する場合は上述の実施形態と同様に、連結部12bから最も離れた位置、又は、最も離れた位置を含む三箇所に位置決め凸部11bを設けると好ましい。さらに、変形例2においては、吊りリード4b、吊りリード部10bを含むリードフレーム20bを採用しているが、本願発明はこれに限定されるものではない。吊りリード4b、吊りリード部10bを含まないリードフレーム20bを採用してもよい。
また、変形例2における技術内容は、他の変形例に適宜組み合わせて実施することも可能である。
(変形例3)
上述の実施形態においては、リードフレーム20として、図1に示すように、コレクタ側放熱部2とエミッタ側放熱部8との間に、コレクタ側端子部3、エミッタ側端子部9、連結部12が設けられたものを採用したが、本発明はこれに限定されるものではない。図11に示す変形例3のリードフレーム20cのように、連結部12はコレクタ側放熱部2cとエミッタ側放熱部8cとの間に設けられ、コレクタ側端子部3とエミッタ側端子部9は、コレクタ側放熱部2cとエミッタ側放熱部8cとの間以外に設けられるものであってもよい。なお、変形例3と上述の実施形態とは、準備工程以外は同様である。
リードフレーム20cは、コレクタ側リード部1c、エミッタ側リード部7c、連結部12を含むものである。上述の実施形態と同様に、リードフレーム20cは、コレクタ側リード部1c、エミッタ側リード部7c、連結部12が一体物として構成されたものである。リードフレーム20cは、主に、連結部12の位置がリードフレーム20と異なる。リードフレーム20cにおける連結部12は、コレクタ側放熱部2cとエミッタ側放熱部8cを直接連結している。つまり、準備工程では、コレクタ側リード部1c、エミッタ側リード部7c、及びコレクタ側放熱部2cとエミッタ側放熱部8cを直接連結している連結部12を含むリードフレーム20cを準備する。
なお、リードフレーム20cは、連結部12の位置がリードフレーム20と異なるため、コレクタ側端子部3cの位置、エミッタ側端子部9cの位置、吊りリード4cの形状及び位置、吊りリード部10cの形状及び位置に関しても、リードフレーム20と異なっている。具体的には、コレクタ側端子部3cやエミッタ側端子部9cは、コレクタ側放熱部2cとエミッタ側放熱部8cとの間以外に設けられている。また、吊りリード4cは、コレクタ側放熱部2cの二辺を囲うように設けられている。同様に、吊りリード部10cは、エミッタ側放熱部8cの二辺を囲うように設けられている。準備工程において、このようなリードフレーム20cを準備したとしても、上述の実施形態と同様の効果を奏することができる。
なお、変形例3における連結部12は、上述の実施形態で説明した連結部12や変形例2で説明した連結部12bを採用することができる。たただし、図11においては、連結部12を単純化して図示している。
また、この変形例において、コレクタ側端子部3cとエミッタ側端子9cとの間に連結部12を設けてもよい。このようにすることによっても、コレクタ側端子部3cとエミッタ側端子部9cとの間のスペースを有効活用することができる。
また、変形例3においては、位置決め凹部6cを含むリードフレーム20cを採用しているが、本願発明はこれに限定されるものではない。位置決め凹部6cを含まないリードフレーム20cを採用してもよい。同様に、変形例3においては、位置決め凸部11cを含むリードフレーム20cを採用しているが、本願発明はこれに限定されるものではない。位置決め凸部11cを含まないリードフレーム20cを採用してもよい。また、位置決め凸部11cを含むリードフレーム20bを採用する場合は上述の実施形態と同様に、連結部12から最も離れた位置、又は、最も離れた位置を含む三箇所に位置決め凸部11bを設けると好ましい。さらに、変形例3においては、吊りリード4c、吊りリード部10cを含むリードフレーム20c採用しているが、本願発明はこれに限定されるものではない。吊りリード4c、吊りリード部10cを含まないリードフレーム20cを採用してもよい。
また、変形例3における技術内容は、他の変形例に適宜組み合わせて実施することも可能である。
(変形例4)
上述の実施形態においては、リードフレーム20として、図1に示すように、押し出し加工によって形成された位置決め凸部11を含むものを採用したが、本発明はこれに限定されるものではない。図12に示す変形例4のリードフレーム20dのように、折り曲げ加工によって形成される位置決め凸部11dを含むものであってもよい。なお、変形例4と上述の実施形態とは、準備工程以外は同様である。
リードフレーム20dは、コレクタ側リード部1d、エミッタ側リード部7d、連結部12dを含むものである。上述の実施形態と同様に、リードフレーム20dは、コレクタ側リード部1d、エミッタ側リード部7d、連結部12dが一体物として構成されたものである。リードフレーム20dは、主に、位置決め凸部11dの構成がリードフレーム20と異なる。つまり、準備工程では、コレクタ側リード部1d、位置決め凸部11dを含むエミッタ側リード部7d、及び連結部12dを含むリードフレーム20dを準備する。
位置決め凸部11dは、吊りリード部10dにプレス加工及び折り曲げ加工などを施すことによって形成される。具体的には、図13(a)に示すように、吊りリード部10dは、位置決め凸部11dとなる部位の周辺をきりとられている。なお、吊りリード部10dは、位置決め凸部11dとなる部位とその他の部位との境界に折り代11d1が設けられていると好ましい。なお、位置決め凸部11dとなる部位の周辺を切り取った段階(図12の状態)では、位置決め凸部11dで位置決めを行うことができない。従って、図13(b)に示すように、折り代11d1を起点として、吊りリード部10dを変形させる。言い換えると、位置決め凸部11dを起立させる。位置決め凸部11dは、このようにして形成されている。
この位置決め凸部11dは、このようにして形成されるため、上述の実施形態で説明した押し出し加工によって形成される場合よりも、長さを調整しやすい。言い換えると、位置決め凸部11dは、上述の実施形態における位置決め凸部11よりも、高精度に規定の長さとなっている。従って、配置工程後におけるコレクタ側リード部1とエミッタ側リード部7との間隔を高精度に規定することができる。
さらに、この位置決め凸部11dと、吊りリード部10dにおけるその他の部位とのなす角度が90°になるように折り曲げると好ましい。また、この位置決め凸部11dは、上述の実施形態と同様に、連結部12bから最も離れた位置、又は、最も離れた位置を含む三箇所に設けると好ましい。
なお、変形例4のリードフレーム20dでは、上述の実施形態のリードフレーム20と同じ構成要素には同じ符号を付与しているものもある。例えば、連結部12(第1突出部13、中間部14、第2突出部15)などである。
また、コレクタ側リード部1dは、上述の実施形態のコレクタ側リード部1と同様であるが、便宜上異なる符合を付与している箇所もある。具体的には、コレクタ側リード部1dの各部位には、コレクタ側リード部1における対応する箇所の符号の後に「d」を付与している。よって、例えば、コレクタ側端子部3dとコレクタ側端子部3は同様のものである。
また、エミッタ側リード部7dは、位置決め凸部11d以外、上述の実施形態のエミッタ側リード部7と同様であるが、便宜上異なる符合を付与している箇所もある。具体的には、エミッタ側リード部7dの各部位には、エミッタ側リード部7における対応する箇所の符号の後に「d」を付与している。よって、例えば、エミッタ側端子部9dとエミッタ側端子部9は同様のものである。
なお、変形例4においては、位置決め凹部6を含まないリードフレーム20dを採用しているが、本願発明はこれに限定されるものではない。位置決め凹部を含むリードフレーム20dであっても採用することができる。また、変形例4における技術内容は、他の変形例に適宜組み合わせて実施することも可能である。
(変形例5)
上述の実施形態においては、リードフレーム20として、図1に示すように、吊りリード部4、吊りリード部10を含むものを採用したが、本発明はこれに限定されるものではない。図14に示す変形例5のリードフレーム20eのように、吊りリード部10を含まないものであってもよい。なお、変形例5と上述の実施形態とは、準備工程以外は同様である。
リードフレーム20eは、コレクタ側リード部1e、エミッタ側リード部7e、連結部12を含むものである。上述の実施形態と同様に、リードフレーム20eは、コレクタ側リード部1e、エミッタ側リード部7e、連結部12が一体物として構成されたものである。つまり、準備工程では、コレクタ側リード部1e、エミッタ側リード部7e、及び連結部12を含むリードフレーム20eを準備する。
このエミッタ側リード部7eは、吊りリードが設けられていない。また、コレクタ側リード部1eは、コレクタ側放熱部2eと信号用端子5とを連結するための吊りリード4eが設けられている。つまり、コレクタ側リード部1eは、位置決め凹部が設けられる吊りリード4eが設けられていない。従って、リードフレーム20eは、上述のリードフレーム20よりも体格を小さくすることができる。
また、エミッタ側リード部7eは、吊りリード部が設けられていない。よって、位置決め凸部11は、エミッタ側放熱部8eに設けられている。ところが、上述のように、コレクタ側リード部1eとエミッタ側リード部7eとは、直接接続されないようにする必要がある。そこで、コレクタ側放熱部2eは、配置工程において位置決め凸部11が当接される位置に絶縁部材16が設けられている。つまり、準備工程では、リードフレーム20eとして、コレクタ側放熱部2e又はエミッタ側放熱部8eに位置決め凸部11が設けられ、相手側リード部における放熱部は位置決め凸部11が当接される位置に絶縁部材16が設けられたものを準備する。そして、配置工程では、位置決め凸部11を絶縁部材16に当接させる。このように、位置決め凸部11を絶縁部材16に当接させることによって、位置決め凸部11を介してコレクタ側リード部1eとエミッタ側リード部7eとが電気的に接続されることを防止することができる。言い換えると、このようにすることによって、吊りリード部4や吊りリード部10が設けられたリードフレーム20を用いる必要がない。従って、上述のように、リードフレーム20eの体格を、上述のリードフレーム20の体格よりも小さくすることができる。
なお、変形例5のリードフレーム20eでは、上述の実施形態のリードフレーム20と同じ構成要素には同じ符号を付与しているものもある。例えば、連結部12(第1突出部13、中間部14、第2突出部15)、位置決め凹部6、位置決め凸部11などである。また、コレクタ側端子部3eは、コレクタ側端子部3と同様のものである。エミッタ側端子部9eは、エミッタ側端子部9と同様のものである。
(変形例6)
上述の実施形態においては、IGBTとダイオードを含む半導体装置(1in1構造の半導体装置)の製造方法に関して説明したが、本発明はこれに限定されるものではない。本発明は、例えば、二つのRC−IGBTや、二つのMOSFETを含む半導体装置であっても製造することができる。変形例6では、U字2in1構造の半導体装置の製造方法に関して説明する。
図15に示すように、準備工程では、第一リード部1fと、第二リード部7fと、二つの連結部12を含むリードフレーム20fを準備する。
第一リード部1fは、主に、第一放熱部2fと第一端子部3fとを含む。そして、第一放熱部2fは、上アームコレクタ側放熱部2f1、下アームエミッタ側放熱部2f2を含む。第一端子部3fは、上アームコレクタ側端子部3f1、下アームエミッタ側端子部3f2を含む。言い換えると、第一放熱部2fは、二つの放熱部を含むものである。また、第一端子部3fは、二つの端子部を含むものである。
また、上アームコレクタ側放熱部2f1と上アームコレクタ側端子部3f1とは、一方の半導体素子30(図面左側、上アーム側半導体素子)のコレクタ電極に対応する部位である。上アームコレクタ側放熱部2f1は、例えば矩形形状を成すものである。そして、上アームコレクタ側端子部3f1は、例えば、上アームコレクタ側放熱部2f1における一つの側面に対する鉛直方向に突出して設けられている。
一方、下アームエミッタ側放熱部2f2と下アームエミッタ側端子部3f2とは、他方の半導体素子30(図面右側、下アーム側半導体素子)のエミッタ電極に対応する部位である。下アームエミッタ側放熱部2f2は、例えば矩形形状を成すものである。そして、下アームエミッタ側端子部3f2は、例えば、下アームエミッタ側放熱部2f2における一つの側面に対する鉛直方向に突出して設けられている。
第二リード部7fは、主に、共通放熱部8fと共通端子部9fとを含む。この共通放熱部8fは、上アーム側半導体素子30のエミッタ電極、下アーム側半導体素子30のコレクタ電極に接続されるものである。例えば、上述の実施形態と同様に、共通放熱部8fは、上アーム側半導体素子30のエミッタ電極とターミナルを介して接続されるとともに、下アーム側半導体素子30のコレクタ電極にターミナルを介して接続される。この共通放熱部8fと、共通放熱部8fから突出して設けられる共通端子部9fとは、上アーム側半導体素子30と下アーム側半導体素子30とに共通に用いられる部位である。言い換えると、上アーム側半導体素子30と下アーム側半導体素子30とは、共通放熱部8fと共通端子部9fとを共有する。
この第一リード部1fと第二リード部7fとは、上述の実施形態と同様に、各端子部(3f1、3f2、9f)が、夫々の長手方向が並列に配置されている。そして、連結部12は、上アームコレクタ側端子部3f1と共通端子部9fとの間、及び下アームエミッタ側端子部3f2と共通端子部9fとの間に配置されている。また、第一リード部1fが、第二リード部7fにおける共通端子部9fの突出方向に配置され、第二リード部7fが、第一リード部1fにおける上アームコレクタ側端子部3f1及び下アームエミッタ側端子部3f2の突出方向に配置されている。
また、上アームコレクタ側放熱部2f1と下アームエミッタ側放熱部2f2の夫々には、絶縁部材16が設けられている。また、共通放熱部8fには、位置決め凸部11が設けられている。ただし、絶縁部材16及び位置決め凸部11は、設けられていなくてもよい。
このようなリードフレーム20fを準備する準備工程後には、二つの連結部12の夫々を上述の配置工程時と同様に変形させる配置工程を行う。なお、その他の工程に関しては、上述の実施形態と同様である。このようにすることによっても、上述の実施形態と同様の効果を奏することができる。
なお、本変形例においても、上述の実施形態と同様に、吊りリード部が設けられたリードフレームを準備してもよい。そして、この吊りリード部に位置決め凸部、及び位置決め凸部と位置決め凹部が設けられたリードフレームを準備してもよい。
(変形例7)
上述の実施形態においては、IGBTとダイオードを含む半導体装置(1in1構造の半導体装置)の製造方法に関して説明したが、本発明はこれに限定されるものではない。本発明は、例えば、二つのRC−IGBTや、二つのMOSFETを含む半導体装置であっても製造することができる。変形例7では、N字2in1構造の半導体装置の製造方法に関して説明する。
図16に示すように、準備工程では、第一リード部1gと、第二リード部7gと、連結部12を含むリードフレーム20gを準備する。
第一リード部1gは、主に、第一放熱部2gと上アームコレクタ側端子部3gとを含む。そして、第一放熱部2gは、上アームコレクタ側放熱部2g1、下アームコレクタ側放熱部2g2を含む。言い換えると、第一放熱部2gは、二つの放熱部を含むものである。
また、上アームコレクタ側放熱部2g1と上アームコレクタ側端子部3gとは、一方の半導体素子30(図面左側、上アーム側半導体素子30)のコレクタ電極に対応する部位である。上アームコレクタ側放熱部2g1は、例えば矩形形状を成すものである。そして、上アームコレクタ側端子部3gは、例えば、上アームコレクタ側放熱部2g1における一つの側面に対する鉛直方向に突出して設けられている。
一方、下アームコレクタ側放熱部2g2は、他方の半導体素子30(図面右側、下アーム側半導体素子30)のコレクタ電極に対応する部位である。下アームコレクタ側放熱部2g2は、例えば矩形形状を成すものである。
第二リード部7gは、主に、第二放熱部8gと第二端子部9gとを含む。そして、第二放熱部8gは、上アームエミッタ側放熱部8g1、下アームエミッタ側放熱部8g2を含む。また、第二端子部9gは、上アームエミッタ側端子部9g1、下アームエミッタ側端子部9g2を含む。言い換えると、第二放熱部8gは、二つの放熱部を含むものである。また、第二端子部9gは、二つの端子部を含むものである。
上アームエミッタ側放熱部8g1と上アームエミッタ側端子部9g1とは、上アーム側半導体素子30のエミッタ電極に対応する部位である。上アームエミッタ側放熱部8g1は、例えば矩形形状を成すものである。そして、上アームエミッタ側端子部9g1は、例えば、上アームエミッタ側放熱部8g1における一つの側面に対する鉛直方向に突出して設けられている。さらに、上アームエミッタ側放熱部8g1には、自身と下アームコレクタ側放熱部2g2とを電気的に接続するための電極接続部81gが設けられている。電極接続部81gは、接続工程時に、下アームコレクタ側放熱部2g2(例えば、下アームコレクタ側放熱部2g2の点線で囲われた領域)に電気的及び機械的に接続される。なお、この電極接続部81gは、下アームコレクタ側放熱部2g2に設けられていてもよい。
一方、下アームエミッタ側放熱部8g2と下アームエミッタ側端子部9g2とは、下アーム側半導体素子30のエミッタ電極に対応する部位である。下アームエミッタ側放熱部8g2は、例えば矩形形状を成すものである。そして、下アームエミッタ側端子部9g2は、例えば、下アームエミッタ側放熱部8g2における一つの側面に対する鉛直方向に突出して設けられている。
この第一リード部1gと第二リード部7gとは、上述の実施形態と同様に、各端子部(3g、9g1、9g2)が、夫々の長手方向が並列に配置されている。そして、連結部12は、上アームコレクタ側端子部3gと上アームエミッタ側端子部9g1との間に配置されている。なお、上アームエミッタ側端子部9g1と下アームエミッタ側端子部9g2との間には、切断工程にて切り離される吊りリード部10gが設けられている。
また、第一リード部1gが、第二リード部7gにおける上アームエミッタ側端子部9g1及び下アームエミッタ側端子部9g2の突出方向に配置され、第二リード部7gが、第一リード部1gにおける上アームコレクタ側端子部3gの突出方向に配置されている。
なお、上アームコレクタ側放熱部2g1と下アームコレクタ側放熱部2g2の夫々には、絶縁部材16が設けられている。また、上アームエミッタ側放熱部8g1と下アームエミッタ側放熱部8g2の夫々には、位置決め凸部11が設けられている。ただし、絶縁部材16及び位置決め凸部11は、設けられていなくてもよい。
このようなリードフレーム20gを準備する準備工程以外の工程に関しては、上述の実施形態と同様である。このようにすることによっても、上述の実施形態と同様の効果を奏することができる。
なお、本変形例においても、上述の実施形態と同様に、吊りリード部が設けられたリードフレームを準備してもよい。そして、この吊りリード部に位置決め凸部、及び位置決め凸部と位置決め凹部が設けられたリードフレームを準備してもよい。
1 コレクタ側リード部、2 コレクタ側放熱部、3 コレクタ側端子部、4 吊りリード部、5 信号用端子、6 位置決め凹部、7 エミッタ側リード部、8 エミッタ側放熱部、9 エミッタ側端子部、10 吊りリード部、11 位置決め凸部、12 連結部、13 第1突出部、14 中間部、15 第2突出部、16 絶縁部材、17 折り代、20 リードフレーム、30 半導体素子、31 コレクタ電極、32 エミッタ電極、40 ターミナル、50 ボンディングワイヤ、60 モールド樹脂

Claims (11)

  1. 第一主面電極(31)と、第一主面電極の反対面に第二主面電極(32)とを有する半導体素子(30)と、前記第一主面電極に接続され前記半導体素子から発せられた熱を放熱する第一放熱部(2、2a〜2g)を有する第一リード部(1、1a〜1g)と、前記第二主面電極に接続され前記半導体素子から発せられた熱を放熱する第二放熱部(8、8a〜8g)を有する第二リード部(7、7a〜7g)とを備え、前記半導体素子の前記第一主面電極と前記第二主面電極に対して、別々に前記第一リード部と前記第二リード部とが接続された半導体装置の製造方法であって、
    前記第一リード部と、前記第二リード部と、前記第一リード部と前記第二リード部とを連結している連結部(12、12b)と、を有する金属からなるリードフレーム(20、20a〜20g)を準備する準備工程と、
    前記準備工程後に、前記第一放熱部に前記第一主面電極を対向させて、前記リードフレームに前記半導体素子を搭載する搭載工程と、
    前記搭載工程後に、前記連結部を変形させることで、前記第二主面電極に前記第二放熱部を対向させて配置し、前記第一放熱部と前記第二放熱部とで前記半導体素子を挟み込む配置工程と、
    前記配置工程後に、前記第一主面電極と前記第一放熱部、前記第二主面電極と前記第二放熱部とを電気的に接続する接続工程と、
    前記接続工程後に、前記連結部を切断して、前記第一リード部と前記第二リード部とを分離する切断工程と、
    を特徴とする半導体装置の製造方法。
  2. 前記準備工程では、前記リードフレーム(20、20a、20c〜20g)として、前記配置工程後における前記第一リード部(1、1a、1c〜1g)と前記第二リード部(7、7a、7c〜7g)との間隔を規定する前記連結部(12)が設けられたものを準備することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記準備工程では、前記リードフレームとして、前記連結部にV字形状の溝である折り代(17)が二つ設けられ、該折り代である溝のなす角度の合計が180度であるものを準備し、
    前記配置工程では、前記折り代を起点として、当該折り代であるV字形状の溝が閉じるように前記連結部を折り曲げ変形させることを特徴とする請求項2に記載の半導体装置の製造方法。
  4. 前記準備工程では、前記リードフレーム(20、20a、20b、20d〜20g)として、
    前記第一放熱部(2、2a、2b、2d〜2g)から突出して設けられた第一端子部(3、3a、3b、3d〜3g)を含む前記第一リード部(1、1a、1b、1d〜1g)と、
    前記第二放熱部(8、8a、8b、8d〜8g)から突出して設けられた第二端子部(9、9a、9b、9d〜9g)を含む前記第二リード部(7、7a、7b、7d〜7g)と、を有し、
    前記第一端子部(3、3a、3b、3d〜3g)と前記第二端子部(9、9a、9b、9d〜9g)とが、夫々の長手方向が並列に配置されており、
    前記連結部(12、12b)が、前記第一端子部(3、3a、3b、3d〜3g)と前記第二端子部(9、9a、9b、9d〜9g)との間に配置されたものを準備することを特徴とする請求項1乃至3のいずれか一項に記載の半導体装置の製造方法。
  5. 前記準備工程では、前記リードフレームとして、
    前記第一リード部が、前記第二リード部における前記第二端子部の突出方向に配置され、
    前記第二リード部が、前記第一リード部における前記第一端子部の突出方向に配置されたものを準備することを特徴とする請求項4に記載の半導体装置の製造方法。
  6. 前記準備工程では、前記リードフレームとして、前記第一リード部又は前記第二リード部に、配置工程後における前記第一リード部と前記第二リード部との間隔を規定する凸部(11、11d)が設けられたものを準備し、
    前記配置工程では、前記凸部(11、11d)を相手側リード部に当接させることを特徴とする請求項1乃至5のいずれか一項に記載の半導体装置の製造方法。
  7. 前記準備工程では、前記リードフレームとして、前記凸部が少なくとも前記連結部から最も離れた位置に設けられたものを準備することを特徴とする請求項6に記載の半導体装置の製造方法。
  8. 前記準備工程では、前記リードフレームとして、前記連結部から最も離れた位置を含む少なくとも三箇所に前記凸部が設けられたものを準備することを特徴とする請求項6又は7に記載の半導体装置の製造方法。
  9. 前記準備工程では、前記リードフレーム(20、20a〜20d)として、
    前記切断工程にて切り離される第一吊り部(4、4a〜4d)を含む第一リード部(1、1a〜1d)と、
    前記配置工程後に前記第一リード部(1、1a〜1d)と対向配置されるものであり切断工程にて切り離される第二吊り部(10、10a〜10d)を含む第二リード部(7、7a〜7d)とを有し、
    前記第一吊り部又は前記第二吊り部に前記凸部(11、11d)が設けられたものを準備し、
    前記切断工程では、前記第一吊り部を前記第一放熱部(2、2a〜2d)から切り離すとともに、前記第二吊り部を前記第二放熱部(8、8a〜8d)から切り離すことを特徴とする請求項6乃至8のいずれか一項に記載の半導体装置の製造方法。
  10. 前記準備工程では、前記リードフレーム(20e〜100g)として、前記第一放熱部(2e〜2g)又は前記第二放熱部(8e〜8g)に前記凸部(11)が設けられ、相手側リード部における放熱部は前記凸部が当接される位置に絶縁部材(16)が設けられたものを準備し、
    前記配置工程では、前記凸部(11)を前記絶縁部材(16)に当接させることを特徴とする請求項6乃至8のいずれか一項に記載の半導体装置の製造方法。
  11. 前記準備工程では、前記リードフレームとして、相手側リード部は前記凸部(11、11d)が当接される位置が周辺よりも窪んだ凹部(6)であるものを準備し、
    前記配置工程では、前記凸部を前記凹部に挿入することを特徴とする請求項6乃至10のいずれか一項に記載の半導体装置の製造方法。
JP2012091208A 2012-04-12 2012-04-12 半導体装置の製造方法 Pending JP2013222714A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012091208A JP2013222714A (ja) 2012-04-12 2012-04-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012091208A JP2013222714A (ja) 2012-04-12 2012-04-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013222714A true JP2013222714A (ja) 2013-10-28

Family

ID=49593520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012091208A Pending JP2013222714A (ja) 2012-04-12 2012-04-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2013222714A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015119037A (ja) * 2013-12-18 2015-06-25 トヨタ自動車株式会社 半導体モジュールの製造方法
US9847237B2 (en) 2014-02-27 2017-12-19 Toyota Jidosha Kabushiki Kaisha Method and apparatus for manufacturing semiconductor module

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53133571U (ja) * 1977-03-29 1978-10-23
JPS5533058A (en) * 1978-08-28 1980-03-08 Nec Home Electronics Ltd Method of manufacturing diode
JPS60101958A (ja) * 1983-11-08 1985-06-06 Rohm Co Ltd ダイオ−ド装置の製造方法
JPH0298962A (ja) * 1988-10-05 1990-04-11 Rohm Co Ltd 半導体装置の製造方法
JPH05343445A (ja) * 1992-06-05 1993-12-24 Mitsubishi Electric Corp Loc構造を有する半導体装置およびその製造方法並びにこれに使用するリードフレーム
JP2001196518A (ja) * 1999-10-28 2001-07-19 Rohm Co Ltd 半導体装置
JP2003110064A (ja) * 2001-07-26 2003-04-11 Denso Corp 半導体装置
JP2007288044A (ja) * 2006-04-19 2007-11-01 Sumitomo Electric Ind Ltd 半導体装置
US20090189291A1 (en) * 2008-01-24 2009-07-30 Infineon Technologies Ag Multi-chip module
US20090256247A1 (en) * 2008-04-14 2009-10-15 Infineon Technologies Ag Semiconductor device and method including first and second carriers

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53133571U (ja) * 1977-03-29 1978-10-23
JPS5533058A (en) * 1978-08-28 1980-03-08 Nec Home Electronics Ltd Method of manufacturing diode
JPS60101958A (ja) * 1983-11-08 1985-06-06 Rohm Co Ltd ダイオ−ド装置の製造方法
JPH0298962A (ja) * 1988-10-05 1990-04-11 Rohm Co Ltd 半導体装置の製造方法
JPH05343445A (ja) * 1992-06-05 1993-12-24 Mitsubishi Electric Corp Loc構造を有する半導体装置およびその製造方法並びにこれに使用するリードフレーム
JP2001196518A (ja) * 1999-10-28 2001-07-19 Rohm Co Ltd 半導体装置
JP2003110064A (ja) * 2001-07-26 2003-04-11 Denso Corp 半導体装置
JP2007288044A (ja) * 2006-04-19 2007-11-01 Sumitomo Electric Ind Ltd 半導体装置
US20090189291A1 (en) * 2008-01-24 2009-07-30 Infineon Technologies Ag Multi-chip module
US20090256247A1 (en) * 2008-04-14 2009-10-15 Infineon Technologies Ag Semiconductor device and method including first and second carriers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015119037A (ja) * 2013-12-18 2015-06-25 トヨタ自動車株式会社 半導体モジュールの製造方法
US9847237B2 (en) 2014-02-27 2017-12-19 Toyota Jidosha Kabushiki Kaisha Method and apparatus for manufacturing semiconductor module

Similar Documents

Publication Publication Date Title
TWI333721B (en) Optical device package and optical semiconductor device using the same
US9202765B2 (en) Semiconductor device
US20170194223A1 (en) Power Semiconductor Device
JP5966979B2 (ja) 半導体装置及びその製造方法
JP4899481B2 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
JP2001156219A (ja) 半導体装置
JP2009130044A (ja) 半導体装置の製造方法
JP5818102B2 (ja) 半導体装置の製造方法
JP2008270302A (ja) 半導体装置
JPWO2018179981A1 (ja) 半導体装置
JP7546034B2 (ja) 半導体装置
JP2011049244A (ja) 樹脂封止型半導体装置
JP2012033665A (ja) 半導体装置及びその製造方法
JP2015056638A (ja) 半導体装置およびその製造方法
JP2019134160A (ja) 薄型表面実装ダイを有し内部ボンドワイヤのない薄型パワー半導体デバイスパッケージ
CN203503643U (zh) 一种免功率端子折弯的功率模块
CN107564875B (zh) 半导体装置
JP4917296B2 (ja) 半導体装置の製造方法
JP2014154736A (ja) 半導体装置
JP2013222714A (ja) 半導体装置の製造方法
JP2008282867A (ja) 電力半導体装置、電子機器及びリードフレーム部材並びに電力半導体装置の製造方法
JP5585518B2 (ja) 半導体装置及び半導体装置の製造方法
JP2005191147A (ja) 混成集積回路装置の製造方法
JP6625037B2 (ja) 半導体装置および半導体装置の製造方法
JP6516024B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150609

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160209