JP2001196518A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2001196518A
JP2001196518A JP2000126742A JP2000126742A JP2001196518A JP 2001196518 A JP2001196518 A JP 2001196518A JP 2000126742 A JP2000126742 A JP 2000126742A JP 2000126742 A JP2000126742 A JP 2000126742A JP 2001196518 A JP2001196518 A JP 2001196518A
Authority
JP
Japan
Prior art keywords
chip
semiconductor
mounting
semiconductor device
resin package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000126742A
Other languages
English (en)
Other versions
JP4651153B2 (ja
Inventor
Yoshitaka Horie
佳孝 堀江
Masahide Maeda
雅秀 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2000126742A priority Critical patent/JP4651153B2/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to US10/111,567 priority patent/US6650004B1/en
Priority to EP00963058A priority patent/EP1235275A4/en
Priority to PCT/JP2000/006858 priority patent/WO2001031704A1/ja
Priority to CNB008148678A priority patent/CN1198335C/zh
Priority to KR1020027005469A priority patent/KR100680898B1/ko
Priority to TW089120630A priority patent/TW459279B/zh
Publication of JP2001196518A publication Critical patent/JP2001196518A/ja
Application granted granted Critical
Publication of JP4651153B2 publication Critical patent/JP4651153B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 内部リードに搭載された半導体チップの放熱
性を向上させることができる半導体装置を提供する。 【解決手段】 半導体チップ５と、この半導体チップ５
を搭載するチップ搭載用内部リード１と、半導体チップ
５の上面に電気的に接続されたチップ接続用内部リード
２と、半導体チップ５および各内部リード１，２を包み
込むとともに平面視長矩形状とした樹脂パッケージ７と
を備え、チップ搭載用内部リード１の端部は、樹脂パッ
ケージ７の長手方向に沿って延びる長矩形状ないし略長
矩形状に形成された。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本願発明は、ダイオードやト
ランジスタ等として用いられる面実装型の半導体装置に
関する。
【０００２】
【従来の技術】従来より、ダイオードやトランジスタ等
として用いられ、面実装可能な半導体装置が提案されて
いる。図１６ないし図１８は、上記半導体装置の一例を
示す図である。この半導体装置Ｓは、たとえばトランジ
スタとして機能するものであり、ベース端子に相当する
内部リード９１と、コレクタ端子に相当する内部リード
９２と、エミッタ端子に相当する内部リード９３とを備
えている。
【０００３】各内部リード９１，９２，９３は、各表面
がほぼ同一平面上になるように並設されており、内部リ
ード９１の端部に形成された略直方形状のアイランド９
４には、半導体チップ９５（「ペレット」ともいう）が
ダイボンディングされて搭載されている。半導体チップ
９５は、金線Ｗ等によってワイヤボンディングされて各
チップ接続用内部リード９２，９３に電気的に接続され
ている。そして、半導体チップ９５、金線Ｗ、各内部リ
ード９１，９２，９３は、エポキシ樹脂等の熱硬化性樹
脂によりパッケージングされて樹脂パッケージ９７が形
成されている。各内部リード９１，９２，９３は折り曲
げられ、樹脂パッケージ９７の外部において、外部リー
ド１１，１２，１３とそれぞれ連続させられている。
【０００４】この半導体装置Ｓがたとえばパワートラン
ジスタ等として用いられた場合、半導体チップ９５から
発せられる熱を、樹脂パッケージ９７の外部に効率的に
放出させる必要がある。上記構成の半導体装置Ｓでは、
半導体チップ９５はアイランド９４に搭載されているた
め、このアイランド９４が放熱体として機能し、内部リ
ード９１を通じて、あるいは内部リード９１に接する樹
脂パッケージ９７を通じて熱が放出される。この場合、
放熱効果を上げるためには、アイランド９４の表面積が
大きいことが望ましい。また、半導体チップ９５内に集
積されている電子回路の機能向上を図るため、半導体チ
ップ９５の大きさを大きくしたいとの要請があり、この
ことからも、アイランド９４の表面積が大きいことが所
望されている。
【０００５】
【発明が解決しようとする課題】上記構成において、ア
イランド９４の表面積を大きくするためには、各内部リ
ード９２，９３を小さく形成することが考えられる。し
かしながら、アイランド９４と、各内部リード９２，９
３とは、金線Ｗ等によって接続される関係上、ほぼ同一
平面上に配置されるため、アイランド９４の表面積を大
きくするには、おのずと限界がある。現状では、平面視
における内部リード９１の面積の、樹脂パッケージ９７
の底面積に対する割合が、せいぜい４０％程度であり、
放熱性を向上させる上で上記割合の値を上げることが望
まれていた。
【０００６】
【発明の開示】本願発明は、上記した事情のもとで考え
出されたものであって、内部リードに搭載された半導体
チップの放熱性を向上させることができる半導体装置を
提供することを、その課題とする。
【０００７】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。
【０００８】本願発明の第１の側面により提供される半
導体装置によれば、半導体チップと、この半導体チップ
を搭載するチップ搭載用内部リードと、半導体チップの
上面に電気的に接続されたチップ接続用内部リードと、
半導体チップおよび各内部リードを包み込むとともに平
面視長矩形状とした樹脂パッケージとを備え、チップ搭
載用内部リードの端部は、樹脂パッケージの長手方向に
沿って延びる長矩形状ないし略長矩形状に形成されたこ
とを特徴とする。具体的には、平面視におけるチップ搭
載用内部リードの面積は、樹脂パッケージの底面積に対
して５０％以上とされる。
【０００９】上記構成によれば、チップ搭載用内部リー
ド上に搭載された半導体チップの上面に、チップ接続用
内部リードが接続されて、いわゆるワイヤレス構造とさ
れる。そのため、チップ搭載用内部リードの端部を、た
とえば平面視長矩形状とされ樹脂パッケージの長手方向
に沿って長矩形状ないし略長矩形状に延びるように形成
すれば、チップ搭載用内部リードの表面積を可能な限り
大きくして配置することができる。したがって、面積を
大きくされたチップ搭載用内部リードを通じて、あるい
はチップ搭載用内部リードに接する樹脂パッケージを通
じて、半導体チップから発せられる熱を外部に放出する
ことができ、この半導体装置の放熱性を向上させること
ができる。また、チップ接続用内部リードは、直接、半
導体チップに繋がれているので、このチップ接続用内部
リードを通じても半導体チップから発せられる熱を外部
に放出することができ、放熱性のさらなる向上に寄与す
ることができる。
【００１０】本願発明の好ましい実施の形態によれば、
半導体チップは、樹脂パッケージの長手方向に延びたチ
ップ搭載用内部リードの中間部に搭載される。これによ
れば、半導体チップから発せられる熱がチップ搭載用内
部リードを通じて樹脂パッケージの長手方向に広がるよ
うに伝達されるので、半導体チップがチップ搭載用内部
リードの偏った部位に搭載される場合に比べ、効率よく
放熱することができる。
【００１１】本願発明の他の好ましい実施の形態によれ
ば、チップ搭載用内部リードの端部以外の幅は、端部の
幅と同等になるように形成されている。これにより、チ
ップ搭載用内部リードを通じて放出される熱の、外部へ
の放熱効果をより一層高めることができる。
【００１２】本願発明の第２の側面により提供される半
導体装置は、第１および第２半導体チップと、各半導体
チップをそれぞれ搭載する第１および第２チップ搭載用
内部リードと、各半導体チップの上面に電気的にそれぞ
れ接続された複数のチップ接続用内部リードと、各半導
体チップおよび各内部リードを包み込むとともに平面視
長矩形状とした樹脂パッケージとを備え、各チップ搭載
用内部リードの端部は、全体として平面視において樹脂
パッケージの長手方向に沿って延びる長矩形状ないし略
長矩形状になるように形成されたことを特徴とする。具
体的には、チップ搭載用内部リードの端部は、全体とし
て平面視において樹脂パッケージの底面積全体に対して
約５０％以上を占有するように形成されている。
【００１３】この構成によれば、樹脂パッケージ内に半
導体チップを複数設ける場合、各半導体チップを搭載す
る各チップ搭載用内部リードの端部は、全体として平面
視において樹脂パッケージの長手方向に沿って延びる長
矩形状ないし略長矩形状になるように形成されている。
すなわち、本半導体装置においては、半導体チップがチ
ップ搭載用内部リードに搭載され、半導体チップの上面
にチップ接続用内部リードを接続するといった、ワイヤ
レス構造を採用することにより、上記構成が可能とな
り、各チップ搭載用内部リードの端部を全体として平面
視において樹脂パッケージの底面積全体に対して約５０
％以上を占有するように形成することができる。そのた
め、各半導体チップから発せられる熱を効果的に分散さ
せて外部に放出することができる。
【００１４】本願発明の好ましい実施の形態によれば、
各チップ搭載用内部リードの端部は、同一平面上に配置
され、これにより、各半導体チップは、樹脂パッケージ
内に並設されている。従来の構成のように、ほぼ同一平
面上に半導体チップを配すれば、半導体チップを複数設
けた場合、装置の大きさが平面方向に沿って広がること
になる。しかし、上記のように、ワイヤレス構造を採用
すれば、各半導体チップを樹脂パッケージ内に並設した
としても、装置の平面方向への広がりを抑えることがで
きる。そのため、装置自体の大きさを実質的に小型化す
ることができる。
【００１５】本願発明の他の好ましい実施の形態によれ
ば、チップ接続用内部リードのうちのいずれかの端部
は、第１および第２半導体チップの両上面を跨ぐように
配され、これにより、各半導体チップの両上面を互いに
接続する。上記のように、各チップ搭載用内部リードの
端部を同一平面上に配置すれば、半導体チップが並設さ
れることになるが、その上面も同一平面上に配されるの
で、各半導体チップの両上面を跨ぐようにチップ接続用
内部リードを配することができ、各半導体チップの両上
面を互いに接続することができる。すなわち、半導体チ
ップの信号端子を共通化することができ、半導体装置の
外部端子数を減らすことができる。そのため、部品コス
トの削減を図ることができる。
【００１６】本願発明の他の好ましい実施の形態によれ
ば、各半導体チップは、その上下面が互に逆となるよう
に樹脂パッケージ内に配され、第１チップ搭載用内部リ
ードの端部は、樹脂パッケージの下面近傍に配され、第
２チップ搭載用内部リードの端部は、樹脂パッケージの
上面近傍に配されている。この構成によれば、複数の半
導体チップの上下面が逆となるように配されることによ
り、半導体チップをそれぞれ搭載するチップ搭載用内部
リードが樹脂パッケージ内で上下に離れて配されること
になる。そのため、各内部リードが偏って樹脂パッケー
ジ内に配される構成に比べ、各半導体チップから発せら
れる熱がより分散され、半導体チップの各搭載用内部リ
ードによる放熱性をより高めることができる。
【００１７】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
【００１８】
【発明の実施の形態】以下、本願発明の好ましい実施の
形態を、添付図面を参照して具体的に説明する。なお、
以下の説明においては、従来の技術の欄で説明した図１
６を再び参照する。
【００１９】＜第１実施形態＞図１および図２は、本願
発明の第１実施形態に係る半導体装置Ｓの内部構成を示
す図である。この半導体装置Ｓは、半導体チップ５を搭
載するチップ搭載用内部リード１と、半導体チップ５の
上面に電気的に接続された一方のチップ接続用内部リー
ド２および他方のチップ接続用内部リード３とを備えて
いる。この半導体装置Ｓは、たとえばトランジスタとし
て用いられる場合、チップ搭載用内部リード１がたとえ
ばベース端子（あるいはゲート端子）に相当し、一方の
チップ接続用内部リード２がたとえばコレクタ端子（あ
るいはドレイン端子）に相当し、他方のチップ接続用内
部リード３がたとえばエミッタ端子（あるいはソース端
子）に相当する。
【００２０】チップ搭載用内部リード１の一端には、半
導体チップ５が搭載されるアイランド４が形成されてい
る。そして、半導体チップ５および各内部リード１，
２，３がエポキシ樹脂等の熱硬化性樹脂により所定の金
型等を用いて封止されて、平面視長矩形状の樹脂パッケ
ージ７が形成されている。樹脂パッケージ７の外部に
は、各内部リード１，２，３と連続させられた外部リー
ド１１，１２，１３がそれぞれ設けられている。なお、
半導体装置Ｓの外形は、図１６に示す半導体装置Ｓと同
様である。
【００２１】チップ搭載用内部リード１は、他端側が折
り曲げられ、樹脂パッケージ７の外部に露出された外部
リード１１と連続させられている。チップ搭載用内部リ
ード１および外部リード１１は、良好な熱伝導性を有す
る銅等からなる。チップ搭載用内部リード１の一端に形
成されたアイランド４は、放熱効果を高めるために樹脂
パッケージ７の長手方向に沿って延びる長矩形状ないし
略長矩形状にされ、その表面積が大きく形成されてい
る。半導体チップ５は、樹脂パッケージ７の長手方向に
延びた上記アイランド４の中間部に搭載されている。
【００２２】各チップ接続用内部リード２，３は、その
一端に各チップ接続用内部リード２，３に対してやや幅
広の平坦部２ａ，３ａがそれぞれ形成され、他端に外部
リード１２および外部リード１３とそれぞれ連続させら
れている。各チップ接続用内部リード２，３および各外
部リード１２，１３は、チップ搭載用内部リード１およ
び外部リード１１と同様に、良好な熱伝導性を有する銅
等からなる。
【００２３】各チップ接続用内部リード２，３の平坦部
２ａ，３ａは、アイランド４に搭載された半導体チップ
５の上方から臨むように配され、半導体チップ５の上面
とバンプ６を介して電気的に接続されている。すなわ
ち、本実施形態では、半導体チップ５と、各チップ接続
用内部リード２，３との接続が、従来の構成のようにワ
イヤを用いるものではなく、いわゆるワイヤレス構造と
されている。換言すれば、半導体チップ５がチップ搭載
用内部リード１に搭載され、半導体チップ５の上面に各
チップ接続用内部リード２，３が接続されていることに
より、各内部リード１，２，３によって半導体チップ５
の上下から挟み込む立体的な構成とされている。
【００２４】上記のようなワイヤレス構造を採用するこ
とにより、チップ搭載用内部リード１の表面積を可能な
限り大きくしてチップ搭載用内部リード１を配置するこ
とができる。たとえば、上記したようにアイランド４の
形状を、樹脂パッケージ７の長手方向に沿って延びる長
矩形状ないし略長矩形状に形成することができ、たとえ
ば、平面視におけるチップ搭載用内部リード１の面積
を、樹脂パッケージ７の底面積に対して５０％以上（詳
細は後述）とすることができる。そのため、面積を大き
くされたチップ搭載用内部リード１を通じて、あるいは
チップ搭載用内部リード１に接する樹脂パッケージ７を
通じて、半導体チップ５から発せられる熱を外部に効果
的に放出することができ、この半導体装置Ｓの放熱性を
向上させることができる。
【００２５】また、半導体チップ５は、樹脂パッケージ
７の長手方向に延びたチップ搭載用内部リード１の中間
部に搭載されているので、半導体チップ５から発せられ
る熱がチップ搭載用内部リード１を通じて樹脂パッケー
ジ７の長手方向に広がるように伝達される。そのため、
半導体チップ５がチップ搭載用内部リード１の偏った部
位に搭載される場合に比べ、放熱性の効率を上げること
ができる。
【００２６】さらに、各チップ接続用内部リード２，３
は、直接、半導体チップ５に接して繋がれているので、
この各内部リード２，３を通じても半導体チップ５から
発せられる熱を外部に放出することができる。そのた
め、半導体チップ５における放熱性を、主にチップ搭載
用内部リード１に依存していた従来の構成に比べ、高め
ることができる。
【００２７】ここで、上記した本実施形態における効果
を、より具体的な数値を示して説明する。詳細には、平
面視におけるチップ搭載用内部リード１の面積と、樹脂
パッケージ７の底面積とを比較することにより、放熱性
の度合いを評価することにする。なお、以下の説明で
は、チップ搭載用内部リード１の面積の値を、アイラン
ド４の面積と、アイランド４に接続され、半導体装置Ｓ
内で延びている部分（以下「接続リード１４」という）
の面積とを加えた値としている。また、以下では、チッ
プ搭載用内部リード１は折り曲げられているため、厳密
には、実際の面積と異なるが、ここでは折り曲げられて
いないものとして評価する。
【００２８】図３は、平面視におけるチップ搭載用内部
リード１の、樹脂パッケージ７の底面積に対する割合を
説明するための図であり、同図によれば、樹脂パッケー
ジ７の底面積は、樹脂パッケージ７の奥行きＡ×幅Ｂで
求められる。一方、平面視におけるチップ搭載用内部リ
ード１の面積は、アイランド４の面積と接続リード１４
の面積とを加えることにより求められる。すなわち、ア
イランド４の面積は、アイランド４の奥行きＣ×幅Ｄで
求められ、接続リード１４の面積は、接続リード１４の
奥行きＥ×幅Ｆでそれぞれ求められる。
【００２９】表１に、各辺の長さＡ〜Ｆの具体的な数値
を示す。表１によれば、樹脂パッケージ７の底面積Ｓ１
は、４．５６ｍｍ2 である。また、接続リード１４の幅
Ｆが０．４ｍｍであるので、チップ搭載用内部リード１
の面積Ｓ２は２．３８ｍｍ2である。したがって、チッ
プ搭載用内部リード１の面積Ｓ２の、樹脂パッケージ７
の底面積Ｓ１に対する割合Ｓ２／Ｓ１は、５１．９％で
ある。このように、チップ搭載用内部リード１の面積Ｓ
２は、４０％程度であった従来の構成における面積の割
合に比べ、約１０％も大きくなっており、このことから
放熱性の向上が図られたことがわかる。また、実験によ
り、本実施形態における構成の半導体装置Ｓでは、長矩
形状に形成されたアイランド４によって、チップ搭載用
内部リード１がワイヤで接続された従来の構成に比べ、
放熱量（放熱のパワー）が約２倍になったことが求めら
れており、放熱特性が約２倍に向上されたことが立証さ
れている。
【００３０】
【表１】
【００３１】図４は、半導体装置Ｓの変形例（以下「変
形例１」という）を示す内部構成図である。同図によれ
ば、アイランド４に繋がれている接続リード１４の幅Ｆ
が、図１に示す半導体装置Ｓの接続リード１４の幅に比
べて大きくなって、チップ搭載用内部リード１が形成さ
れている。
【００３２】すなわち、この変形例１では、表１による
と、接続リード１４の幅Ｆが１．２ｍｍであり、チップ
搭載用内部リード１の面積Ｓ２は２．５７ｍｍ2 であ
る。したがって、チップ搭載用内部リード１の面積Ｓ２
の、樹脂パッケージ７の底面積Ｓ１に対する割合Ｓ２／
Ｓ１は５６．４％になっており、図１に示す半導体装置
Ｓに比べ、チップ搭載用内部リード１の面積がさらに大
きくなっている。
【００３３】図５は、半導体装置Ｓの他の変形例（以下
「変形例２」という）を示す内部構成図である。同図に
よれば、接続リード１４の幅Ｆが、図１および図４に示
す半導体装置Ｓの接続リード１４の幅に比べてさらに幅
広になって、アイランド４の幅と同等になるように、チ
ップ搭載用内部リード１が形成されている。
【００３４】すなわち、この変形例２では、表１によれ
ば、アイランド４の幅Ｆがチップ搭載用内部リード１の
横幅Ｄと同じ２．４５ｍｍであり、チップ搭載用内部リ
ード１の面積Ｓ２は２．８９ｍｍ2 である。したがっ
て、チップ搭載用内部リード１の面積Ｓ２の、樹脂パッ
ケージ７の底面積Ｓ１に対する割合Ｓ２／Ｓ１は６３．
４％になっており、図１および図４に示す半導体装置Ｓ
に比べ、チップ搭載用内部リード１の面積がさらに大き
くなっている。このように、アイランド４の幅と接続リ
ード１４との幅を同等にすれば、上記割合Ｓ２を大きく
することができるとともに、外部に露出する外部リード
１１の部分をより一層大きくすることができ、放熱性の
大幅な向上を図ることができる。
【００３５】また、このように、面積が大きなアイラン
ド４、各チップ接続用内部リード２，３が半導体装置Ｓ
内に備えられることにより、これらは、いわゆる補強材
として機能する。そのため、半導体装置Ｓの曲げ強度が
向上し、たとえば、外部のプリント基板に実装する際の
機械的な強度を高めることができるといった利点があ
る。
【００３６】また、以下に示すような各内部リード１，
２，３に構造的な変形を施すことによっても、放熱性を
向上させることができる。すなわち、上述した半導体装
置Ｓによれば、各外部リード１１，１２，１３は、樹脂
パッケージ７の底面の外縁付近から外部に延びている。
そのため、チップ搭載用内部リード１のアイランド４
を、その面積を広げるために各チップ接続用内部リード
２，３側に延ばそうとしても、各チップ接続用内部リー
ド２，３が障害になり延ばすことが困難となる。
【００３７】これに対し、図６に示す半導体装置Ｓによ
れば、外部リード１２，１３は、樹脂パッケージ７の側
面の上部から外部に露出するようにされている。これに
より、チップ搭載用内部リード１のアイランド４を樹脂
パッケージ７内の範囲で水平方向に延ばすことができ、
上述した実施形態に比べ、平面視におけるチップ搭載用
内部リード１の面積Ｓ２の、樹脂パッケージ７の底面積
Ｓ１に対する割合を上げることができる。
【００３８】さらに、図６に示す半導体装置Ｓでは、半
導体チップ５が樹脂パッケージ７内の上部に位置する構
成とされるので、樹脂パッケージ７内にある接続リード
１４が、上記実施形態の半導体装置Ｓに比べ長く形成さ
れる。これにより、折り曲げられた接続リード１４の長
さが上述した実施形態に比べ、充分長くなり、その分、
チップ搭載用内部リード１の表面積が大きくなり、放熱
性の向上に寄与することができる。
【００３９】次に、この半導体装置の製造方法について
簡単に説明する。まず、チップ搭載用内部リード１を、
銅製の薄板に打ち抜きプレス加工を施した後、所定のフ
ォーミング加工を施すことにより作製する。この場合、
チップ搭載用内部リード１は、端部に矩形状のアイラン
ド４を備えるように形成する。この状態では、チップ搭
載用内部リード１は、タイバーにより複数連なって一定
方向に延びた長尺状の構成とされる。また、一方のチッ
プ接続用内部リード２および他方のチップ接続用内部リ
ード３も、チップ搭載用内部リード１と同様に、銅製の
薄板に打ち抜きプレス加工を施した後、所定のフォーミ
ング加工を施すことにより作製する。この場合、各内部
リード２，３の端部には、平坦部２ａ，３ａを備えるよ
うに形成する。
【００４０】次いで、チップ搭載用内部リード１のアイ
ランド４の上面に半導体チップ５を、たとえば接着剤を
用いて接続する。そして、半導体チップ５の上面に一方
のチップ接続用内部リード２および他方のチップ接続用
内部リード３を接続する。具体的には、半導体チップ５
の上面に電解メッキによりＡｇからなるバンプ６を形成
し成長させる。バンプ６は、半導体チップ５の上面にお
いて、長手方向の端部の対称となる位置に２つ形成す
る。その後、一方のバンプ６に、ハンダペーストを溶融
させることによって一方のチップ接続用内部リード２の
平坦部２ａを接続し、他方のバンプ６に、同様にハンダ
ペーストを溶融させることによって他方のチップ接続用
内部リード３の平坦部３ａを接続する。
【００４１】半導体チップ５に上記第２、他方のチップ
接続用内部リード２，３の接続が終了した後、半導体チ
ップ５、各内部リード１，２，３を所定の金型を用いて
エポキシ樹脂等の熱硬化性樹脂によりパッケージングを
行い、樹脂パッケージ７を形成する。そして、外部に露
出している各外部リード１１，１２，１３をハンダメッ
キし、タイバー等の不要な部位を除去する等の工程を経
て、図１、図２および図１６に示すような半導体装置Ｓ
を得る。
【００４２】＜第２実施形態＞図７は、本願発明の第２
実施形態に係る半導体装置の斜視図である。図８は、図
７に示す半導体装置の内部構成を示す図である。また、
図９は、図８のＸ１−Ｘ１から見た断面図である。
【００４３】この第２実施形態に係る半導体装置Ｓは、
たとえばダイオードからなる第１半導体チップ２１と、
トランジスタからなる第２半導体チップ２２とを備えて
いる。第１半導体チップ２１は、第１チップ搭載用内部
リード２４上に搭載されている。詳細には、第１チップ
搭載用内部リード２４の一端には、略矩形状のアイラン
ド３４が形成され、このアイランド３４上に第１半導体
チップ２１が搭載されるされている。
【００４４】また、第１半導体チップ２１の上面には、
第１チップ接続用内部リード２５が接続されている。詳
細には、第１チップ接続用内部リード２５の一端には、
略矩形状の平坦部２５ａが形成され、平坦部２５ａは、
第１半導体チップ２１を上方から臨むように配されると
ともに、第１半導体チップ２１の上面とバンプ３５を介
して電気的に接続されている。
【００４５】一方、第２半導体チップ２２は、第２チッ
プ搭載用内部リード２６上に搭載されている。詳細に
は、第２チップ搭載用内部リード２６の一端には、樹脂
パッケージ７の長手方向に沿って延びる長矩形状ないし
は略長矩形状のアイランド３６が形成されている。この
アイランド３６上に、第２半導体チップ２２が搭載され
ている。
【００４６】また、第２半導体チップ２２の上面には、
第２チップ接続用内部リード２７および第３チップ接続
用内部リード２８が接続されている。詳細には、第２チ
ップ接続用内部リード２７の一端には、略矩形状の平坦
部２７ａが形成され、平坦部２７ａは、第２半導体チッ
プ２２の上面においてほぼ半分の領域に対して上方から
臨むように配されるとともに、第２半導体チップ２２の
上面とバンプ３７を介して電気的に接続されている。ま
た、第３チップ接続用内部リード２８の一端には、平坦
部２８ａが形成され、平坦部２８ａは、第２半導体チッ
プ２２の上面において上記領域と異なるほぼ半分の領域
に対して上方から臨むように配されるとともに、第２半
導体チップ２２の上面とバンプ３８を介して電気的に接
続されている。
【００４７】なお、上記第１チップ搭載用内部リード２
４は、ダイオードの、たとえばアノード端子に相当し、
第１チップ接続用内部リード２５は、ダイオードのカソ
ード端子に相当する。また、第２チップ搭載用内部リー
ド２６は、トランジスタのコレクタ端子に相当し、第２
チップ接続用内部リード２７は、トランジスタのベース
端子に相当し、第３チップ接続用内部リード２８は、ト
ランジスタのエミッタ端子にそれぞれ相当する。
【００４８】そして、各半導体チップ２１，２２および
各内部リード２４〜２８は、エポキシ樹脂等により封止
されて平面視略長矩形状の樹脂パッケージ７が形成され
ている。
【００４９】各内部リード２４〜２８は、他端側が折り
曲げられ、樹脂パッケージ７から外部に露出された外部
リード２９〜３３にそれぞれ連続させられている。上記
第１チップ搭載用内部リード２４および第１チップ接続
用内部リード２５は、樹脂パッケージ７の長手方向一端
部Ｓａ近傍の両側面Ｓｃから外部に露出された外部リー
ド２９，３０に連続させられている。また、第２チップ
搭載用内部リード２６および第２チップ接続用内部リー
ド２７は、樹脂パッケージ７の長手方向他端部Ｓｂ近傍
の両側面Ｓｃから露出された外部リード３１，３２にそ
れぞれ連続させられている。外部リード３３は、外部リ
ード３０および外部リード３２の間の側面Ｓｃから外部
に露出されている。
【００５０】各チップ搭載用内部リード２４，２６のア
イランド３４，３６は、樹脂パッケージ７内で同一平面
上に配置されている。そのため、第１および第２半導体
チップ２１，２２も、同一平面上に並設される。
【００５１】上記半導体装置Ｓによれば、各半導体チッ
プ２１，２２が各チップ搭載用内部リード２４，２６の
アイランド３４，３６に搭載され、各半導体チップ２
１，２２の上面に各チップ接続用内部リード２５，２
７，２８を接続するといった、ワイヤレス構造が採用さ
れている。また、第１チップ搭載用内部リード２４のア
イランド３４は、第１半導体チップ２１を搭載できる充
分な面積を有し、一方、第２チップ搭載用内部リード２
５のアイランド３６は、略長矩形状に形成されている。
そのため、両アイランド３４，３６は、全体として平面
視において樹脂パッケージ７の長手方向に沿って延びる
長矩形状ないし略長矩形状になるように形成される。よ
り具体的には、両アイランド３４，３６は、全体として
平面視において樹脂パッケージ７の底面積全体に対して
約５０％以上を占有するよう形成される。したがって、
両アイランド３４，３６において面積の拡大化が図ら
れ、各内部リード２４〜２８を通じて、あるいは各内部
リード２４〜２８に接する樹脂パッケージ７を通じて、
第１および第２半導体チップ２１，２２から発せられる
熱を外部に効果的に放出することができる。
【００５２】また、従来の構成のように、各内部リード
をほぼ同一平面上に配すれば、半導体チップを複数設け
た場合、半導体装置Ｓの大きさが平面方向に沿って広が
ることになる。しかし、上記のように、第１および第２
半導体チップ２１，２２は同一平面上に配されている
が、上記のようにワイヤレス構造を適用すれば、装置の
平面方向への広がりを抑えつつ、樹脂パッケージ７内に
おいて複数の第１半導体チップ２１，２２を配置するこ
とが可能となる。そのため、半導体装置Ｓ自体の大きさ
を実質的に小型化することができる。
【００５３】図１０は、図８に示す半導体装置の変形例
（以下、「変形例３」という。）を示す内部構成図であ
る。図１１は、図１０のＸ２−Ｘ２から見た断面図であ
る。この変形例３の半導体装置では、２つのトランジス
タからなる第１および第２半導体チップ４１，４２がそ
れぞれ備えられ、２つのトランジスタのエミッタ端子が
１つの端子で共通とされている。
【００５４】第１半導体チップ４１は、第１チップ搭載
用内部リード４３上に搭載されている。詳細には、第１
チップ搭載用内部リード４３の一端には、樹脂パッケー
ジ７の長手方向に沿って延びる長矩形状ないし略長矩形
状のアイランド５１が形成され、アイランド５１上に
は、第１半導体チップ４１が搭載されている。第１半導
体チップ４１の上面には、第１チップ接続用内部リード
４４が接続されている。詳細には、第１チップ接続用内
部リード４４の一端には、平坦部４４ａが形成され、平
坦部４４ａは、第１半導体チップ４１を上方から臨むよ
うに配されるとともに、第１半導体チップ４１の上面と
バンプ５３を介して電気的にそれぞれ接続されている。
【００５５】同様に、第２半導体チップ４２は、第２チ
ップ搭載用内部リード４５上に搭載されている。詳細に
は、第２チップ搭載用内部リード４５の一端には、樹脂
パッケージ７の長手方向に沿って延びる長矩形状ないし
略長矩形状のアイランド５２が形成され、アイランド５
２上には、第２半導体チップ４２が搭載されている。第
２半導体チップ４２の上面には、第２チップ接続用内部
リード４５が接続されている。詳細には、第２チップ接
続用内部リード４５の一端には、平坦部４５ａが形成さ
れ、平坦部４５ａは、第２半導体チップ４２を上方から
臨むように配されるとともに、第２半導体チップ４２の
上面とバンプ５４を介して電気的に接続されている。
【００５６】各チップ搭載用内部リード４３，４５のア
イランド５１，５２は、樹脂パッケージ７内で同一平面
上に配置され、かつアイランド５１，５２の互いの端部
が接近して並設されている。これにより、第１および第
２半導体チップ４１，４２も、同一平面上に並設され
る。
【００５７】両半導体チップ４１，４２の上面には、第
３チップ接続用内部リード４７が接続されている。詳細
には、第３チップ接続用内部リード４７の一端には、略
矩形状の平坦部４７ａが形成され、平坦部４７ａは、各
半導体チップ４１，４２を上方から臨むように配される
とともに、各半導体チップ４１，４２の上面とそれらを
跨ぐようにしてバンプ５５，５６を介して電気的に接続
されている。すなわち、上記したように、アイランド５
１，５２は、樹脂パッケージ７内で同一平面上に配置さ
れるため、第１および第２半導体チップ４１，４２も、
同一平面上に並設される結果、それらの上面に第３チッ
プ接続用内部リード４７を接続することが可能となる。
【００５８】なお、第１チップ搭載用内部リード４３
は、一方のトランジスタの、たとえばコレクタ端子に相
当し、第１チップ接続用内部リード４４は、ベース端子
に相当し、第２チップ搭載用内部リード４５は、他方の
トランジスタのコレクタ端子に相当し、第２チップ接続
用内部リード４６は、ベース端子に相当し、第３チップ
接続用内部リード４７は、一方および他方のトランジス
タのエミッタ端子に相当する。すなわち、本変形例３で
は、第３チップ接続用内部リード４７によって両トラン
ジスタのエミッタ端子を共通化して用いている。
【００５９】上記構成によれば、各搭載用内部リード４
３，４５のアイランド５１，５２は、略長矩形状に形成
されるため、全体として平面視において樹脂パッケージ
７の長手方向に沿って延びる長矩形状ないし略長矩形状
になるように形成される。したがって、上記実施形態と
同様に、両アイランド５１，５２において面積の拡大化
が図られ、半導体チップ４１，４２から発せられる熱を
外部に効果的に放出することができる。また、上記のよ
うなワイヤレス構造を適用するようにすれば、たとえば
□約０．９ｍｍの半導体チップからなる２つのトランジ
スタを収納することができる。
【００６０】さらに、トランジスタのエミッタ端子を共
通化することにより、半導体装置Ｓの外部に露出する端
子数を減らすことができるので、部品コストの削減を図
ることができる。なお、上記半導体装置Ｓにおいては、
２つのトランジスタの共通となる端子は、エミッタ端子
に限らず、コレクタ端子やベース端子でもよい。
【００６１】図１２は、図８に示す半導体装置Ｓの他の
変形例（以下、「変形例４」という。）を示す内部構成
図である。図１３は、図１２のＸ３−Ｘ３から見た断面
図である。この変形例４の半導体装置では、上記変形例
３の半導体装置と同様に、２つのトランジスタからなる
第１および第２半導体チップ６１，６２をそれぞれ備え
られているが、第１および第２半導体チップ６１，６２
は、その上下面が互に逆となるように樹脂パッケージ７
内に配されている。
【００６２】すなわち、第１半導体チップ６１は、第１
チップ搭載用内部リード６４の一端に形成された、樹脂
パッケージ７の長手方向に延びる長矩形状のアイランド
７１上に搭載されている。第１半導体チップ６１の上面
には、第１チップ接続用内部リード６５および第２チッ
プ接続用内部リード６６の一端にそれぞれ形成された平
坦部６５ａ，６６ａが、半導体チップ６１を上方から臨
むように配されるとともに、半導体チップ６１の上面と
バンプ７３，７４を介して電気的にそれぞれ接続されて
いる。
【００６３】一方、第２半導体チップ６２は、第２チッ
プ搭載用内部リード６７に搭載されているが、本変形例
４では、半導体チップ６２のアイランド７２に対する搭
載方向が、半導体チップ６１のそれと異なっている。す
なわち、半導体チップ６１は、アイランド７１の上面に
ダイボンディング等で接続されているが、半導体チップ
６２は、アイランド７２の下面にダイボンディング等で
接続されている。
【００６４】また、第２半導体チップ６２の下面に第３
チップ接続用内部リード６８および第４チップ接続用内
部リード６９が電気的に接続されている。すなわち、チ
ップ接続用内部リード６８，６９の一端には、平坦部６
８ａ，６９ａが形成され、平坦部６８ａ，６９ａは、半
導体チップ６２の下面を下方から見上げるように配され
るとともに、半導体チップ６２の下面にバンプ７５，７
６を介して電気的にそれぞれ接続されている。
【００６５】すなわち、各半導体チップ６１，６２は、
その上下面が互に逆となるように樹脂パッケージ７内に
配され、第１チップ搭載用内部リード６４のアイランド
７１は、樹脂パッケージ７の下面近傍に配され、第２チ
ップ搭載用内部リード６７のアイランド７２は、樹脂パ
ッケージ７の上面近傍に配されている。
【００６６】なお、第１チップ搭載用内部リード６４
は、一方のトランジスタのたとえばコレクタ端子に相当
し、第１チップ接続用内部リード６５は、ベース端子に
相当し、第２チップ接続用内部リード６６は、エミッタ
端子に相当し、第２チップ搭載用内部リード６７は、他
方のトランジスタのコレクタ端子に相当し、第３チップ
接続用内部リード６８は、ベース端子に相当し、第４チ
ップ接続用内部リード６９は、エミッタ端子に相当す
る。
【００６７】各内部リード６４〜６８は、樹脂パッケー
ジ７の外部に露出された外部リード２９〜３３にそれぞ
れ連続させられ、また、第４チップ接続用内部リード６
９は、外部リード２９と外部リード３１との間の側面Ｓ
ｃから外部に延びた外部リード７０に連続させられてい
る。
【００６８】この変形例４においては、各半導体チップ
６１，６２は、その上下面が互に逆となるように樹脂パ
ッケージ７内に配されている。しかし、各搭載用内部リ
ード６４，６７のアイランド７１，７２は、全体として
平面視において樹脂パッケージ７の長手方向に沿って延
びる長矩形状ないし略長矩形状になるように形成され
る。したがって、上記実施形態と同様に、両アイランド
７１，７２において面積の拡大化が図られ、各半導体チ
ップ６１，６２から発せられる熱を外部に効果的に放出
することができる。
【００６９】しかも、この変形例４によれば、第１チッ
プ搭載用内部リード６４のアイランド７１は、樹脂パッ
ケージ７の下面近傍に配され、第２チップ搭載用内部リ
ード６７のアイランド７２は、樹脂パッケージ７の上面
近傍に配されているため、各半導体チップ６１，６２が
樹脂パッケージ７内で上下に離れて配されることにな
る。そのため、内部リード６４〜６９が偏って樹脂パッ
ケージ７内に配される構成に比べ、半導体チップ６１，
６２の各チップ搭載用内部リード６４，６７による放熱
性をより高めることができる。
【００７０】以上のように、本第２実施形態において
は、内部リードによって半導体チップを上下方向から挟
み込む立体的な構成とすることにより、放熱性に優れ、
かつ半導体チップを複数備えることが可能な半導体装置
Ｓを提供することができる。なお、樹脂パッケージ７内
に設けられる半導体チップの数は、上記２個に限らず、
それ以上の数の半導体チップを備えるようにしてもよ
い。また、それに応じて半導体装置Ｓから外部に露出す
る端子数は、２端子あるいは７端子以上の端子を有する
ようにしてもよい。
【００７１】次に、上記第２実施形態に係る半導体装置
の製造方法を、変形例４の半導体装置に基づいて簡単に
説明する。上記半導体装置の製作には、たとえば、図１
４に示すように、一定方向に延びた長尺状の、たとえば
銅からなる薄板８１に対して打ち抜きプレス加工を施し
た後、所定のフォーミング加工を施すことにより、各内
部リード６４〜６９および外部リード２９〜３３，７０
の原型となる部分を形成する。この場合、各チップ搭載
用内部リード６４，６７は、その端部に矩形状のアイラ
ンド７１，７２を備えるように形成する。なお、図中、
８２は送り穴を示す。
【００７２】次いで、各チップ搭載用内部リード６４，
６７のアイランド７１，７２の上面に半導体チップ６
１，６２を、たとえば接着剤を用いて接続する。そし
て、半導体チップ６１，６２の上面に、たとえば、Ａｇ
からなるバンプ７３〜７６を形成し成長させる。
【００７３】その後、薄板８１の長手方向に延びる一点
破線で示す折り返しラインＬ１に沿って、図１５に示す
ように、薄板８１の個片８３を反転軸Ｃを中心にして反
転させる。これにより、半導体チップ６２のバンプ７
５，７６は、チップ接続用内部リード６８，６９の各平
坦部６８ａ，６９ａに接続される。同様に、半導体チッ
プ６１のバンプ７３，７４も、チップ接続用内部リード
６５，６６の各平坦部６５ａ，６６ａに接続される。な
お、上記個片８３の大きさは、個片８を折り返したとき
に各半導体チップ６１，６２が各バンプ７３〜７６を介
して適切に各平坦部６５ａ，６６ａ，６８ａ，６９ａに
接続されるように、予め設定されて形成されている。
【００７４】次に、各半導体チップ６１，６２、各内部
リード６４〜６９を所定の金型を用いて熱硬化性樹脂に
よりパッケージングを行い、樹脂パッケージ７を形成す
る。そして、外部に露出している各外部リード２９〜３
３，７０をハンダメッキし、タイバー等の不要な部位を
除去する等の工程を経て、図１２および図１３に示すよ
うな半導体装置Ｓを得る。
【００７５】このように、薄板８１の個片８３を折り返
すことにより、半導体チップ６１，６２を各内部リード
６５，６６，６８，６９の平坦部６５ａ，６６ａ，６８
ａ，６９ａに対して精度よく接続することができる。な
お、上記方法は、上述した第１および第２実施形態に示
した半導体装置Ｓに適用することが可能である。
【００７６】もちろん、この発明の範囲は上述した実施
の形態に限定されるものではない。たとえば、半導体チ
ップとしては、上記したダイオードやトランジスタに限
らない。また、ダイオードの種類としては、たとえばス
イッチングダイオードやショットキーバリアダイオード
等を適用することができるが、これらに限定されるもの
ではない。また、トランジスタとしては、たとえばＭＯ
Ｓ ＦＥＴやバイポーラトランジスタ等が適用できる
が、同様に、これらに限定されるものではない。
【図面の簡単な説明】
【図１】本願発明の第１実施形態に係る半導体装置の上
面から見た内部構成図である。
【図２】図１に示す半導体装置の側面から見た内部構成
図である。
【図３】平面視におけるチップ搭載用内部リードの、樹
脂パッケージの底面積に対する割合を説明するための図
である。
【図４】半導体装置の変形例を示す上面から見た内部構
成図である。
【図５】半導体装置の他の変形例を示す上面から見た内
部構成図である。
【図６】半導体装置の他の変形例を示す側面から見た内
部構成図である。
【図７】本願発明の第２実施形態に係る半導体装置の斜
視図である。
【図８】図７に示す半導体装置の上面から見た内部構成
図である。
【図９】図７に示す半導体装置のＸ１−Ｘ１から見た断
面図である。
【図１０】半導体装置の変形例を示す上面から見た内部
構成図である。
【図１１】図１０の変形例のＸ２−Ｘ２から見た断面図
である。
【図１２】半導体装置の他の変形例を示す上面から見た
内部構成図である。
【図１３】図１２の変形例のＸ３−Ｘ３から見た断面図
である。
【図１４】第２実施形態に係る半導体装置の製造方法を
説明するための図である。
【図１５】第２実施形態に係る半導体装置の製造方法を
説明するための図である。
【図１６】従来の半導体装置の斜視図である。
【図１７】従来の半導体装置の上面から見た内部構成図
である。
【図１８】従来の半導体装置の正面から見た内部構成図
である。
【符号の説明】
１ チップ搭載用内部リード ２ 一方のチップ接続用内部リード ３ 他方のチップ接続用内部リード ４ アイランド ５ 半導体チップ ７ 樹脂パッケージ Ｓ 半導体装置
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/18

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップと、この半導体チップを搭
    載するチップ搭載用内部リードと、上記半導体チップの
    上面に電気的に接続されたチップ接続用内部リードと、
    上記半導体チップおよび上記各内部リードを包み込むと
    ともに平面視長矩形状とした樹脂パッケージとを備え、 上記チップ搭載用内部リードの端部は、上記樹脂パッケ
    ージの長手方向に沿って延びる長矩形状ないし略長矩形
    状に形成されたことを特徴とする、半導体装置。
  2. 【請求項２】 平面視における上記チップ搭載用内部リ
    ードの面積は、上記樹脂パッケージの底面積に対して約
    ５０％以上とされた、請求項１に記載の半導体装置。
  3. 【請求項３】 上記半導体チップは、上記樹脂パッケー
    ジの長手方向に延びた上記チップ搭載用内部リードの中
    間部に搭載された、請求項１または２に記載の半導体装
    置。
  4. 【請求項４】 上記チップ搭載用内部リードの端部以外
    の幅は、上記端部の幅と同等になるように形成された、
    請求項１ないし３のいずれかに記載の半導体装置。
  5. 【請求項５】 第１および第２半導体チップと、上記各
    半導体チップをそれぞれ搭載する第１および第２チップ
    搭載用内部リードと、上記各半導体チップの上面に電気
    的にそれぞれ接続された複数のチップ接続用内部リード
    と、上記各半導体チップおよび上記各内部リードを包み
    込むとともに平面視長矩形状とした樹脂パッケージとを
    備え、 上記各チップ搭載用内部リードの端部は、全体として平
    面視において上記樹脂パッケージの長手方向に沿って延
    びる長矩形状ないし略長矩形状になるように形成された
    ことを特徴とする、半導体装置。
  6. 【請求項６】 上記チップ搭載用内部リードの端部は、
    全体として平面視において上記樹脂パッケージの底面積
    全体に対して約５０％以上を占有するように形成され
    た、請求項５に記載の半導体装置。
  7. 【請求項７】 上記各チップ搭載用内部リードの端部
    は、同一平面上に配置され、これにより、上記各半導体
    チップは、上記樹脂パッケージ内に並設された、請求項
    ５または６に記載の半導体装置。
  8. 【請求項８】 上記チップ接続用内部リードのうちのい
    ずれかの端部は、第１および第２半導体チップの両上面
    を跨ぐように配され、これにより、上記各半導体チップ
    の両上面を互いに接続する、請求項５ないし７のいずれ
    かに記載の半導体装置。
  9. 【請求項９】 上記各半導体チップは、その上下面が互
    に逆となるように上記樹脂パッケージ内に配され、 上記第１チップ搭載用内部リードの端部は、上記樹脂パ
    ッケージの下面近傍に配され、 上記第２チップ搭載用内部リードの端部は、上記樹脂パ
    ッケージの上面近傍に配された、請求項５または６に記
    載の半導体装置。
JP2000126742A 1999-10-28 2000-04-27 半導体装置 Expired - Fee Related JP4651153B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2000126742A JP4651153B2 (ja) 1999-10-28 2000-04-27 半導体装置
EP00963058A EP1235275A4 (en) 1999-10-28 2000-10-02 SEMICONDUCTOR DEVICE
PCT/JP2000/006858 WO2001031704A1 (fr) 1999-10-28 2000-10-02 Dispositif a semi-conducteurs
CNB008148678A CN1198335C (zh) 1999-10-28 2000-10-02 半导体装置
US10/111,567 US6650004B1 (en) 1999-10-28 2000-10-02 Semiconductor device
KR1020027005469A KR100680898B1 (ko) 1999-10-28 2000-10-02 반도체장치
TW089120630A TW459279B (en) 1999-10-28 2000-10-04 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-306341 1999-10-28
JP30634199 1999-10-28
JP2000126742A JP4651153B2 (ja) 1999-10-28 2000-04-27 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010145817A Division JP5362658B2 (ja) 1999-10-28 2010-06-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2001196518A true JP2001196518A (ja) 2001-07-19
JP4651153B2 JP4651153B2 (ja) 2011-03-16

Family

ID=26564670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000126742A Expired - Fee Related JP4651153B2 (ja) 1999-10-28 2000-04-27 半導体装置

Country Status (7)

Country Link
US (1) US6650004B1 (ja)
EP (1) EP1235275A4 (ja)
JP (1) JP4651153B2 (ja)
KR (1) KR100680898B1 (ja)
CN (1) CN1198335C (ja)
TW (1) TW459279B (ja)
WO (1) WO2001031704A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258194A (ja) * 2002-02-27 2003-09-12 Sanyo Electric Co Ltd 半導体回路収納装置
JP2005129606A (ja) * 2003-10-22 2005-05-19 Mitsubishi Electric Corp 電力用半導体装置
JP2006060255A (ja) * 2005-11-07 2006-03-02 Nec Electronics Corp リードレスパッケージ型半導体装置
US7245004B2 (en) 2003-05-20 2007-07-17 Rohm Co., Ltd. Semiconductor device
KR100917600B1 (ko) * 2007-12-12 2009-09-17 한국전자통신연구원 금속-절연체 전이 소자 및 그 패키지 방법
US7602052B2 (en) 2005-05-24 2009-10-13 Panasonic Corporation Semiconductor device
JP2013222714A (ja) * 2012-04-12 2013-10-28 Denso Corp 半導体装置の製造方法
US9953961B2 (en) 2012-10-01 2018-04-24 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the same

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3871486B2 (ja) * 1999-02-17 2007-01-24 株式会社ルネサステクノロジ 半導体装置
WO2007010315A2 (en) * 2005-07-20 2007-01-25 Infineon Technologies Ag Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
US20070075419A1 (en) * 2005-09-06 2007-04-05 Denso Corporation Semiconductor device having metallic lead and electronic device having lead frame
US7927359B2 (en) * 2005-10-06 2011-04-19 Paradigm Spine, Llc Polyaxial screw
US8288200B2 (en) * 2005-11-30 2012-10-16 Diodes Inc. Semiconductor devices with conductive clips
JP2008140936A (ja) * 2006-11-30 2008-06-19 Toshiba Corp プリント基板
JP2008270302A (ja) * 2007-04-16 2008-11-06 Sanyo Electric Co Ltd 半導体装置
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8866004B1 (en) 2009-06-09 2014-10-21 Amkor Technology, Inc. Frame interconnect for concentrated photovoltaic module
US8841547B1 (en) 2009-10-09 2014-09-23 Amkor Technology, Inc. Concentrated photovoltaic receiver package with built-in connector
US8866002B1 (en) 2009-11-25 2014-10-21 Amkor Technology, Inc. Through wafer via structures for concentrated photovoltaic cells
US9362437B1 (en) 2010-06-14 2016-06-07 Amkor Technology, Inc. Concentrated photovoltaic receiver module with improved optical light guide assembly
US8809677B1 (en) 2010-07-02 2014-08-19 Amkor Technology, Inc. Molded light guide for concentrated photovoltaic receiver module
US8552517B1 (en) 2010-09-14 2013-10-08 Amkor Technology, Inc. Conductive paste and mold for electrical connection of photovoltaic die to substrate
US8502361B1 (en) 2010-12-09 2013-08-06 Amkor Technology, Inc. Concentrated photovoltaic receiver package with stacked internal support features
JP2013149779A (ja) * 2012-01-19 2013-08-01 Semiconductor Components Industries Llc 半導体装置
EP3126065B1 (en) * 2014-03-31 2021-05-19 Koninklijke Philips N.V. Ic die, ultrasound probe, ultrasonic diagnostic system and method
CN106684152A (zh) * 2017-01-11 2017-05-17 山东天岳晶体材料有限公司 一种散热型场效应管

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60101958A (ja) * 1983-11-08 1985-06-06 Rohm Co Ltd ダイオ−ド装置の製造方法
JPH0321854U (ja) * 1989-07-11 1991-03-05
JPH04134857U (ja) * 1991-06-07 1992-12-15 日本電気株式会社 表面実装型半導体装置
JPH08148621A (ja) * 1994-11-24 1996-06-07 Rohm Co Ltd 半導体装置
JPH08236672A (ja) * 1995-02-28 1996-09-13 Rohm Co Ltd リードフレーム及びそれを用いた面実装パッケージ半導体電子部品の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1149604A (en) * 1968-03-08 1969-04-23 Standard Telephones Cables Ltd Semiconductor devices
FR2647549B1 (fr) 1989-05-23 1993-06-18 Inst Francais Du Petrole Procede et dispositif pour mesurer des qualites d'un fluide polyphasique
JPH04134857A (ja) 1990-09-27 1992-05-08 Toshiba Corp 半導体記憶装置
JP2941523B2 (ja) * 1991-10-25 1999-08-25 ローム株式会社 半導体装置
JPH06216308A (ja) * 1993-01-14 1994-08-05 Mitsubishi Electric Corp 樹脂封止型半導体装置
JP3469332B2 (ja) * 1994-11-07 2003-11-25 ローム株式会社 半導体装置の構造
JPH08162580A (ja) * 1994-11-30 1996-06-21 Rohm Co Ltd 半導体装置
JPH08186217A (ja) * 1994-12-28 1996-07-16 Rohm Co Ltd 半導体装置
US5821611A (en) 1994-11-07 1998-10-13 Rohm Co. Ltd. Semiconductor device and process and leadframe for making the same
US5530284A (en) * 1995-03-06 1996-06-25 Motorola, Inc. Semiconductor leadframe structure compatible with differing bond wire materials
JP3388056B2 (ja) * 1995-03-28 2003-03-17 ローム株式会社 半導体装置
US5814884C1 (en) * 1996-10-24 2002-01-29 Int Rectifier Corp Commonly housed diverse semiconductor die
US6420779B1 (en) * 1999-09-14 2002-07-16 St Assembly Test Services Ltd. Leadframe based chip scale package and method of producing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60101958A (ja) * 1983-11-08 1985-06-06 Rohm Co Ltd ダイオ−ド装置の製造方法
JPH0321854U (ja) * 1989-07-11 1991-03-05
JPH04134857U (ja) * 1991-06-07 1992-12-15 日本電気株式会社 表面実装型半導体装置
JPH08148621A (ja) * 1994-11-24 1996-06-07 Rohm Co Ltd 半導体装置
JPH08236672A (ja) * 1995-02-28 1996-09-13 Rohm Co Ltd リードフレーム及びそれを用いた面実装パッケージ半導体電子部品の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258194A (ja) * 2002-02-27 2003-09-12 Sanyo Electric Co Ltd 半導体回路収納装置
JP4646480B2 (ja) * 2002-02-27 2011-03-09 三洋電機株式会社 半導体回路収納装置
US7245004B2 (en) 2003-05-20 2007-07-17 Rohm Co., Ltd. Semiconductor device
JP2005129606A (ja) * 2003-10-22 2005-05-19 Mitsubishi Electric Corp 電力用半導体装置
US7602052B2 (en) 2005-05-24 2009-10-13 Panasonic Corporation Semiconductor device
JP2006060255A (ja) * 2005-11-07 2006-03-02 Nec Electronics Corp リードレスパッケージ型半導体装置
KR100917600B1 (ko) * 2007-12-12 2009-09-17 한국전자통신연구원 금속-절연체 전이 소자 및 그 패키지 방법
JP2013222714A (ja) * 2012-04-12 2013-10-28 Denso Corp 半導体装置の製造方法
US9953961B2 (en) 2012-10-01 2018-04-24 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
EP1235275A1 (en) 2002-08-28
US6650004B1 (en) 2003-11-18
KR20020052195A (ko) 2002-07-02
WO2001031704A1 (fr) 2001-05-03
JP4651153B2 (ja) 2011-03-16
CN1198335C (zh) 2005-04-20
KR100680898B1 (ko) 2007-02-09
CN1384977A (zh) 2002-12-11
TW459279B (en) 2001-10-11
EP1235275A4 (en) 2008-02-27

Similar Documents

Publication Publication Date Title
JP2001196518A (ja) 半導体装置
US7208818B2 (en) Power semiconductor package
JP2934357B2 (ja) 半導体装置
US7511361B2 (en) DFN semiconductor package having reduced electrical resistance
US8022512B2 (en) No lead package with heat spreader
TW200522328A (en) Semiconductor device and manufacturing method thereof
JP2001203310A (ja) リード付き成形パッケージ中のフリップ・チップおよびその製造方法
KR20050103234A (ko) 멀티-다이 반도체 패키지
US5299091A (en) Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same
US7759775B2 (en) High current semiconductor power device SOIC package
US20020113325A1 (en) Semiconductor package and mounting structure on substrate thereof and stack structure thereof
US20130017652A1 (en) Method of manufacturing a semiconductor device package with a heatsink
US6703691B2 (en) Quad flat non-leaded semiconductor package and method of fabricating the same
US7566967B2 (en) Semiconductor package structure for vertical mount and method
US7102211B2 (en) Semiconductor device and hybrid integrated circuit device
US20120181677A1 (en) Semiconductor device package with two component lead frame
JP2003037236A (ja) 半導体装置の製造方法、およびこの方法により製造された半導体装置
JP5362658B2 (ja) 半導体装置
CN210575932U (zh) 一种引线框架及封装结构
US20060145312A1 (en) Dual flat non-leaded semiconductor package
JPS6180842A (ja) 半導体装置
JP2003347491A (ja) 半導体装置
JP4207791B2 (ja) 半導体装置
JP2006269719A (ja) 電子装置
KR20050000972A (ko) 칩 스택 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101214

R150 Certificate of patent or registration of utility model

Ref document number: 4651153

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees