WO2001031704A1 - Dispositif a semi-conducteurs - Google Patents

Dispositif a semi-conducteurs Download PDF

Info

Publication number
WO2001031704A1
WO2001031704A1 PCT/JP2000/006858 JP0006858W WO0131704A1 WO 2001031704 A1 WO2001031704 A1 WO 2001031704A1 JP 0006858 W JP0006858 W JP 0006858W WO 0131704 A1 WO0131704 A1 WO 0131704A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
semiconductor
resin package
internal
mounting
Prior art date
Application number
PCT/JP2000/006858
Other languages
English (en)
French (fr)
Inventor
Yoshitaka Horie
Masahide Maeda
Original Assignee
Rohm Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co., Ltd. filed Critical Rohm Co., Ltd.
Priority to US10/111,567 priority Critical patent/US6650004B1/en
Priority to EP00963058A priority patent/EP1235275A4/en
Publication of WO2001031704A1 publication Critical patent/WO2001031704A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present invention relates to a surface-mount type semiconductor device used as a diode transistor or the like.
  • FIGS. 16 to 18 show an example of the semiconductor device.
  • the semiconductor device S functions as, for example, a transistor.
  • the semiconductor device S includes an internal lead 91 corresponding to a base terminal, an internal lead 92 corresponding to a collector terminal, and an internal lead 93 corresponding to an emitter terminal. 3 are juxtaposed so that each surface is substantially coplanar.
  • a substantially rectangular island 94 is formed at the end of the internal lead 91.
  • a semiconductor chip 95 (also referred to as a “pellet”) is mounted on the upper surface of the island 94 by S die bonding.
  • the semiconductor chip 95 is wire-bonded with a gold wire W or the like, and is electrically connected to each of the internal leads 92 and 93.
  • the semiconductor chip 95, the gold wire W, and each of the internal leads 91 to 93 are packaged with a thermosetting resin such as an epoxy resin to form a resin package 97.
  • a thermosetting resin such as an epoxy resin to form a resin package 97.
  • Each of the internal leads 91 to 93 is bent and connected to the external leads 11 to 13 outside the resin package 97.
  • the semiconductor device S heat is generated from the semiconductor chip 95 during the operation.
  • heat generated from the semiconductor chip 95 is efficiently radiated to the outside of the resin package 97 in order to prevent a malfunction of the semiconductor chip 95.
  • the semiconductor chip 95 is mounted on the island 94. Therefore, the island 94 functions as a heat radiator, and heat is released through the internal lead 91 or the resin package 97 in contact with the internal lead 91.
  • the surface area of the islands 94 be large in order to enhance the heat radiation effect.
  • the surface area of the island 94 is large.
  • the internal leads 92 and 93 arranged in parallel to the island 94 are formed small.
  • the island 94 and the internal leads 92 and 93 are connected by the gold wire W or the like, they are arranged on substantially the same plane. Therefore, there is a natural limit to increasing the surface area of the island 94.
  • the ratio of the area of the internal leads 91 in plan view to the bottom area of the resin package 97 is about 40% at most. Therefore, it has been desired to increase the value of the above ratio in order to improve heat dissipation. Disclosure of the invention
  • An object of the present invention is to provide a semiconductor device which can solve or at least reduce the above-mentioned problems.
  • a semiconductor device provided by a first aspect of the present invention includes a semiconductor chip, a chip mounting internal lead for mounting the semiconductor chip, and a chip connection internal lead electrically connected to an upper surface of the semiconductor chip.
  • a resin package enclosing the semiconductor chip and each of the internal leads and having a rectangular shape in plan view, wherein an end of the chip-mounting internal lead has an elongated rectangular shape extending along the longitudinal direction of the resin package; It is characterized by being formed in a substantially elongated rectangular shape.
  • the area of the chip-mounting internal lead in plan view is 50% or more of the bottom area of the resin package.
  • the semiconductor chip mounted on the chip mounting internal lead It has a so-called wireless structure in which the internal leads for chip connection are connected to the upper surface. Therefore, the end of the chip-mounting internal lead can be formed to extend in a rectangular shape or a substantially rectangular shape, for example, along the longitudinal direction of the resin package having a rectangular shape in plan view. Therefore, the chip-mounting internal leads can be arranged with the largest possible surface area. Therefore, the heat generated from the semiconductor chip can be released to the outside through the chip-mounting internal lead having a larger area or through a resin package in contact with the chip-mounting internal lead. Therefore, the heat dissipation of the semiconductor device can be improved.
  • the internal leads for chip connection are directly connected to the semiconductor chip. Therefore, the heat generated from the semiconductor chip can be radiated to the outside also through the internal lead for chip connection. Therefore, it can contribute to further improvement of heat dissipation.
  • the semiconductor chip is mounted on an intermediate portion of the chip mounting internal lead extending in the longitudinal direction of the resin package.
  • heat generated from the semiconductor chip is transmitted so as to spread in the longitudinal direction (left-right direction) of the resin package through the chip mounting internal lead.
  • heat can be dissipated more efficiently than when the semiconductor chip is mounted on a biased portion of the chip mounting internal lead.
  • the width other than the end of the chip-mounting internal lead is formed to be equal to the width of the end.
  • a semiconductor device provided by a second aspect of the present invention includes a first and a second semiconductor chip, a first and a second chip mounting internal lead for mounting each semiconductor chip, and a semiconductor chip.
  • the end portion is formed so as to have a generally rectangular shape or a substantially rectangular shape extending along the longitudinal direction of the resin package as a whole in plan view.
  • the end of the chip-mounting internal lead is formed so as to occupy about 50% or more of the entire bottom area of the resin package in plan view as a whole.
  • the end of each chip mounting internal lead on which each semiconductor chip is mounted has a generally rectangular shape extending along the longitudinal direction of the resin package in plan view. It is formed so as to have a substantially rectangular shape. That is, also in the present semiconductor device, the above-described configuration becomes possible by adopting a wireless structure, similarly to the semiconductor device provided by the first aspect. Therefore, the end of each chip mounting internal lead can be formed so as to occupy about 50% or more of the entire bottom area of the resin package in plan view. Therefore, heat generated from each semiconductor chip can be effectively dispersed and released to the outside.
  • the ends of the chip-mounting internal leads are arranged on the same plane, whereby the semiconductor chips are juxtaposed in the resin package.
  • the size of the device will increase in the plane direction when a plurality of semiconductor chips are provided.
  • a wireless structure is adopted, even if the semiconductor chips are arranged side by side in the resin package, the spread of the device in the planar direction can be suppressed. Therefore, the size of the device itself can be substantially reduced.
  • one of the ends of the chip-connecting internal leads is disposed so as to straddle both upper surfaces of the first and second semiconductor chips.
  • the upper surfaces of each semiconductor chip are connected to each other.
  • the semiconductor chips are arranged side by side.
  • the internal leads for chip connection can be arranged so as to straddle both upper surfaces of each semiconductor chip, and both upper surfaces of each semiconductor chip can be connected to each other. Can be done. That is, the signal terminals of the semiconductor chip can be shared, and the number of external terminals of the semiconductor device can be reduced. Therefore, reduce the cost of parts Can be.
  • each semiconductor chip is disposed in a resin package such that its upper and lower surfaces are opposite to each other, and an end of the first chip mounting internal lead is formed of a resin package.
  • the end of the internal lead for mounting the second chip is disposed near the upper surface of the resin package.
  • the chip mounting internal leads for mounting the semiconductor chips are arranged vertically apart in the resin package. Will be. Therefore, heat generated from each semiconductor chip is more dispersed as compared to a configuration in which each internal lead is biased and disposed in the resin package. Therefore, the heat dissipation from the mounting internal leads of the semiconductor chip can be further improved.
  • FIG. 1 is an internal configuration diagram of a semiconductor device according to a first embodiment of the present invention.
  • FIG. 2 is an internal configuration diagram of the semiconductor device shown in FIG. 1 as viewed in the II-II direction.
  • FIG. 3 is a diagram for explaining the ratio of the area of the chip-mounting internal lead to the bottom area of the resin package.
  • FIG. 4 is an internal configuration diagram of a semiconductor device according to a second embodiment of the present invention.
  • FIG. 5 is an internal configuration diagram of a semiconductor device according to a third embodiment of the present invention.
  • FIG. 6 is an internal configuration diagram of a semiconductor device according to a fourth embodiment of the present invention.
  • FIG. 7 is a perspective view of a semiconductor device according to a fifth embodiment of the present invention.
  • FIG. 8 is an internal configuration diagram of the semiconductor device shown in FIG. 7 as seen in the VIII-VIII direction.
  • FIG. 9 is a cross-sectional view of the semiconductor device shown in FIG.
  • FIG. 10 is an internal configuration diagram of a semiconductor device according to the sixth embodiment of the present invention.
  • FIG. 11 is a cross-sectional view of the semiconductor device shown in FIG. 10 as seen in the XI-XI direction.
  • FIG. 12 is an internal configuration diagram of a semiconductor device according to a seventh embodiment of the present invention.
  • FIG. 13 is a cross-sectional view of the semiconductor device shown in FIG. 12 as viewed in the XIII-XIII direction.
  • FIG. 14 is a diagram illustrating a method of manufacturing the semiconductor device illustrated in FIG.
  • FIG. 15 is a diagram showing a method of manufacturing the semiconductor device shown in FIG.
  • FIG. 16 is a perspective view showing an example of a conventional semiconductor device.
  • FIG. 17 is an internal configuration diagram of the semiconductor device shown in FIG. 16 as viewed in the XVI I-XVII direction.
  • FIG. 18 is an internal configuration diagram of the semiconductor device shown in FIG. 16 as viewed in the XVIII-XVIII direction. BEST MODE FOR CARRYING OUT THE INVENTION
  • the semiconductor device S 1 includes a chip mounting internal lead 1 for mounting a semiconductor chip 5, one chip connecting internal lead 2 electrically connected to the upper surface of the semiconductor chip 5, and the other chip connecting internal lead 2. 3 and are provided.
  • the chip-mounting internal lead 1 corresponds to, for example, a base terminal (or a gate terminal).
  • the internal lead 2 for chip connection corresponds to a collector terminal (or a drain terminal).
  • the other chip connection internal lead 3 corresponds to an emitter terminal (or a source terminal).
  • One end of the chip-mounting internal lead 1 is formed with an island 4 on which a semiconductor chip 5 is mounted. Then, the semiconductor chip 5 and each of the internal leads 1 to 3 are sealed with a thermosetting resin such as an epoxy resin using a predetermined mold or the like to form a resin package 7 having a rectangular shape in plan view. Outside the resin package 7, external leads 11 to 13 connected to the internal leads 1 to 3, respectively, are provided.
  • the external shape of the semiconductor device S 1 is the same as that of the semiconductor device S shown in FIG. 16.
  • the chip mounting internal lead 1 is bent at the other end so that the resin package 7 It is connected to the external lead 11 exposed to the outside.
  • the internal lead 1 for chip mounting and the external lead 11 are made of copper or the like having good thermal conductivity.
  • the island 4 formed at one end of the chip-mounting internal lead 1 is formed in a rectangular shape extending substantially in the longitudinal direction of the resin package 7 or a substantially rectangular shape in order to enhance a heat radiation effect, and has a large surface area. Is formed.
  • the semiconductor chip 5 is mounted on an intermediate portion of the island 4 extending in the longitudinal direction of the resin package 7.
  • Each of the chip-connecting internal leads 2 and 3 has a flat portion 2a, 3a slightly wider than the chip-connecting internal leads 2 and 3 at one end, and an external lead 12 at the other end. , And 13 are continuous.
  • the internal leads 2 and 3 for connecting the chips and the external leads 12 and 13 are made of copper or the like having good thermal conductivity, like the internal leads 1 and the external leads 11 for mounting the chips.
  • the flat portions 2a, 3a of the internal leads 2, 3 for chip connection are arranged so as to overlap above the semiconductor chip 5 mounted on the island 4, and are electrically connected to the upper surface of the semiconductor chip 5 via the bumps 6. Connected. That is, in the present embodiment, a wire is not used for connecting the semiconductor chip 5 and the internal leads 2 and 3 for connecting each chip as in the conventional configuration, and a so-called wireless structure is used. Specifically, the semiconductor chip 5 is mounted on the chip mounting internal lead 1, and the chip connecting internal leads 2 and 3 are connected to the upper surface of the semiconductor chip 5. Thus, in the present embodiment, a three-dimensional configuration is adopted in which the semiconductor chip 5 is sandwiched between the internal leads 1 to 3 from above and below.
  • the chip-mounting internal leads 1 With the surface area of the chip-mounting internal leads 1 as large as possible.
  • the shape of the island 4 can be formed into a long rectangular shape extending along the longitudinal direction of the resin package 7, or a substantially long rectangular shape.
  • the area of the chip-mounting internal lead 1 in plan view can be 50% or more of the bottom area of the resin package 7 (details will be described later). Therefore, the heat generated from the semiconductor chip 5 can be effectively released to the outside through the chip mounting internal lead 1 having a large area or through the resin package 7 in contact with the chip mounting internal lead 1. Therefore, this semiconductor device S 1 Can improve heat dissipation.
  • the semiconductor chip 5 is mounted on an intermediate portion of the chip mounting head lead 1 extending in the longitudinal direction of the resin package 7. Therefore, the heat generated from the semiconductor chip 5 is transmitted so as to spread in the longitudinal direction (left-right direction) of the resin package 7 through the chip-mounting internal lead 1. Therefore, the heat radiation efficiency can be improved as compared with the case where the semiconductor chip 5 is mounted on the biased portion of the chip mounting internal lead 1.
  • each of the chip-connecting internal leads 2 and 3 is in direct contact with the semiconductor chip 5. Therefore, the heat generated from the semiconductor chip 5 can be released to the outside also through the internal leads 2 and 3. Therefore, the heat dissipation of the semiconductor chip 5 can be further enhanced as compared with the conventional configuration that mainly depends on the internal leads for mounting the chip.
  • connection lead 14 the area of the connection lead 14 is strictly different from the actual area, but is evaluated here as being not bent.
  • FIG. 3 is a diagram for explaining the ratio of the area of the chip-mounting internal lead 1 in plan view to the bottom area of the resin package 7.
  • the bottom area of the resin package 7 is determined by the depth A ⁇ the width B of the resin package 7.
  • the area of the chip mounting internal lead 1 in a plan view can be obtained by adding the area of the island 4 and the area of the connection lead 14. That is, the area of the island 4 is obtained by the depth C ⁇ the width D of the island 4.
  • the area of the connection lead 14 is determined by the depth EX width F of the connection lead 14 respectively.
  • Table 1 shows specific numerical values for the lengths A to F of each side.
  • the resin The bottom area SA of the cage 7 is 4.56 mm 2 .
  • the width F of the connection lead 14 is 0.4 mm
  • the area SB of the chip mounting head lead 1 is 2.38 mm 2 . Therefore, the ratio SB / SA of the area SB of the chip-mounting internal lead 1 to the bottom area SA of the resin package 7 is 51.9%.
  • the ratio of the area SB of the chip-mounting internal lead 1 is about 10% larger than the area ratio of the conventional configuration, which was about 40%. It can be seen that the improvement was achieved.
  • the heat dissipation amount heat dissipation power
  • the heat dissipation power was smaller in the semiconductor device S1 than in the conventional structure in which the chip-mounting internal leads 1 were connected by wires due to the islands 4 formed in a rectangular shape. 1) is required to be approximately doubled, and it has been proven that the heat radiation characteristics have been improved approximately twice.
  • the chip-mounting internal lead 1 is manufactured by punching and pressing a copper thin plate and then performing a predetermined forming process.
  • the chip-mounting internal lead 1 is formed so as to have a rectangular island 4 at the end.
  • the chip-mounting internal leads 1 have an elongated configuration in which a plurality of tie bars are connected and extend in a certain direction.
  • the internal lead 2 for connecting one chip and the internal lead 3 for connecting the other chip are punched and pressed into a copper thin plate and then subjected to a predetermined forming process, similarly to the internal lead 1 for mounting a chip. It is produced by In this case, the ends of the internal leads 2 and 3 are formed to have flat portions 2a and 3a.
  • the semiconductor chip 5 is connected using an agent. Then, one chip connecting internal lead 2 and the other chip connecting internal lead 3 are connected to the upper surface of the semiconductor chip 5. Specifically, bumps 6 made of Ag are formed and grown on the upper surface of the semiconductor chip 5 by electrolytic plating. The two bumps 6 are formed on the upper surface of the semiconductor chip 5 at symmetrical positions at the ends in the longitudinal direction. After that, the solder paste is melted on one of the bumps 6 to connect the flat part 2a of the one of the internal leads 2 for chip connection. Similarly, by melting the solder paste on the other bump 6, the flat portion 3 a of the other internal lead 3 for chip connection is connected.
  • FIG. 4 is an internal configuration diagram of a semiconductor device S2 according to a second embodiment of the present invention. According to the figure, the width F of the connection lead 14 extending to the island 4 is larger than that of the semiconductor device S1 of the first embodiment, and the chip mounting internal lead 1 is formed. I have.
  • the width F of the connection lead 14 is 1.2 mm
  • the area SB of the chip-mounting internal lead 1 is 2.57 mm 2 . Therefore, the ratio SBZSA of the area SB of the chip-mounting internal lead 1 to the bottom area SA of the resin package 7 is 56.4%. Therefore, the area of the chip-mounting internal lead 1 is further larger than that of the semiconductor device S1 of the first embodiment.
  • FIG. 5 is an internal configuration diagram of a semiconductor device S3 according to the third embodiment of the present invention.
  • the width F of the connection lead 14 is wider than those of the semiconductor devices SI and S2 of the first embodiment and the second embodiment. That is, the chip-mounting internal lead 1 is formed such that the width F of the connection lead 14 is equal to the width of the island 4.
  • the width F of the island 4 is 2.45 mm, which is the same as the width D of the internal lead 1 for chip mounting, and the area SB of the internal lead 1 for chip mounting is 2. a 8 9 mm 2. Accordingly, the ratio SB / SA of the area SB of the chip mounting external lead 1 to the bottom area SA of the resin package 7 is 63.4%.
  • the area of the chip-mounting internal lead 1 is larger than that of the semiconductor devices S 1 and S 2 of the first and second embodiments. If the width of the island 4 and the width of the connection lead 14 are made equal, the ratio SBZSA can be increased, and the portion of the external lead 11 exposed to the outside can be further enlarged. The heat dissipation can be greatly improved.
  • the island 4 having a large area and the internal leads 2 and 3 for chip connection are provided in the semiconductor device S3, they function as a so-called reinforcing material. Therefore, there is an advantage that the bending strength of the semiconductor device S3 is improved, and, for example, the mechanical strength when mounted on an external printed circuit board can be increased.
  • FIG. 6 is an internal configuration diagram of a semiconductor device S4 according to a fourth embodiment of the present invention.
  • the external leads 11 to 13 extend to the outside from near the outer edge of the bottom surface of the resin package 7. Therefore, even if the islands 4 of the chip-mounting internal leads 1 are extended to the chip-connecting internal leads 2 and 3 to increase the area, the chip-connecting internal leads 2 and 3 themselves become obstacles. It becomes difficult to extend.
  • the external leads 12 and 13 are exposed to the outside from the upper part of the side surface of the resin package 7.
  • the islands 4 of the chip-mounting internal leads 1 can be extended horizontally within the resin package 7. Therefore, the ratio of the area S B of the chip mounting internal lead 1 to the bottom area S A of the resin package 7 can be increased as compared with the above-described embodiment. In this way, the heat radiation can be improved by subjecting each of the internal leads 1 to 3 to structural deformation.
  • the semiconductor chip 5 is configured to be located at the upper part in the resin package 7. Therefore, the connection inside the resin package 7
  • the continuous lead 14 is formed longer than the semiconductor device S3 of the third embodiment.
  • the length of the bent connection lead 14 is sufficiently longer than that of the semiconductor device S3 of the third embodiment, and the surface area of the chip-mounting internal lead 1 is correspondingly increased, thereby improving heat dissipation. Can contribute.
  • FIGS. show a semiconductor device S5 according to a fifth embodiment of the present invention.
  • the semiconductor device S5 of this embodiment is different from the semiconductor devices S1 to S4 of the first to fourth embodiments in the number of semiconductor chips, chip mounting internal leads, and chip connection internal leads. .
  • the semiconductor device S5 of the present embodiment includes, for example, a first semiconductor chip 21 composed of a diode and a second semiconductor chip 22 composed of a transistor.
  • the first semiconductor chip 21 is mounted on a substantially rectangular island 34 formed at one end of the first chip mounting internal lead 24.
  • the second semiconductor chip 22 is mounted on an island 36 formed at one end of the second chip mounting lead 26.
  • the islands 36 are formed in an elongated rectangular shape or a substantially elongated rectangular shape extending along the longitudinal direction of the resin package 7.Each of the islands 34, 36 is arranged on the same plane in the resin package 7. . Therefore, the first and second semiconductor chips 21 and 22 are also juxtaposed on the same plane.
  • the first chip connecting internal lead 25 is connected to the upper surface of the first semiconductor chip 21. Specifically, a substantially rectangular flat portion 25a is formed at one end of the first chip connection internal lead 25. The flat portion 25a is disposed so as to overlap the first semiconductor chip 21 upward, and is electrically connected to the upper surface of the first semiconductor chip 21 via bumps 35.
  • a second chip connecting internal lead 27 and a third chip connecting internal lead 28 are connected to the upper surface of the second semiconductor chip 22.
  • a substantially rectangular flat portion 27a is formed at one end of the second chip connection internal lead 27.
  • the flat portion 27a is disposed so as to overlap with a substantially half region on the upper surface of the second semiconductor chip 22.
  • the flat portion 27 a is formed by bumping the upper surface of the second semiconductor chip 22 It is electrically connected through 37.
  • a flat portion 28a is formed at one end of the third chip connection internal lead 28.
  • the flat portion 28a is disposed on the upper surface of the second semiconductor chip 22 so as to overlap with a substantially half region different from the above region.
  • the flat portion 28 a is electrically connected to the upper surface of the second semiconductor chip 22 via the bump 38.
  • the semiconductor chips 21 and 22 and the internal leads 24 to 28 are sealed with an epoxy resin or the like to form a resin package 7 having a substantially rectangular shape in plan view.
  • the other ends of the internal leads 24 to 28 are bent and connected to the external leads 29 to 33 exposed to the outside from the resin package 7, respectively.
  • the first lead 24 for mounting the first chip and the inner lead 25 for connecting the first chip are external leads 2 that are exposed to the outside from both side surfaces Sc near one end Sa in the longitudinal direction of the resin package 7. 9, 30.
  • the internal leads 26 for mounting the second chip and the internal leads 27 for connecting the second chip are external leads 31, 3 exposed from both side surfaces Sc near the other end Sb in the longitudinal direction of the resin package 7. Each of the two is continuous.
  • the external lead 33 is exposed outside from a side surface Sc between the external lead 30 and the external lead 32.
  • the first chip mounting internal lead 24 corresponds to the anode terminal of the diode.
  • the internal lead 25 for connecting the first chip corresponds to the power source terminal of the diode.
  • the internal lead 26 for mounting the second chip corresponds to the collector terminal of the transistor.
  • the second chip connection internal lead 27 corresponds to the base terminal of the transistor.
  • the third chip connection internal leads 28 correspond to the emitter terminals of the transistor, respectively.
  • the semiconductor chips 21 and 22 are mounted on the islands 34 and 36, respectively. Then, a wireless structure is adopted in which each chip connecting internal lead 25, 27, 28 is connected to the upper surface of each semiconductor chip 21, 22.
  • the island 34 has a sufficient area on which the first semiconductor chip 21 can be mounted.
  • the island 36 is formed in a substantially long rectangular shape. Therefore, both eyes
  • the lands 34 and 36 are formed so as to have a rectangular shape or a substantially rectangular shape extending along the longitudinal direction of the resin package 7 as a whole in plan view. More specifically, both islands 34 and 36 are formed so as to occupy about 50% or more of the entire bottom area of resin package 7 in plan view. Therefore, the area is increased in both of the lands 34 and 36, and the first and the second are connected through the internal leads 24 to 28 or through the resin package 7 in contact with the internal leads 24 to 28. The heat generated from the second semiconductor chips 21 and 22 can be effectively released to the outside.
  • the size of the semiconductor device S increases in the planar direction when a plurality of semiconductor chips are provided.
  • the wireless structure is applied as described above, it is possible to arrange a plurality of semiconductor chips 21 and 22 in the resin package 7 while suppressing the spread of the device in the planar direction. . Therefore, the size of the semiconductor device S5 itself can be substantially reduced.
  • FIGS. 10 and 11 are internal configuration diagrams of a semiconductor device S6 according to a sixth embodiment of the present invention.
  • first and second semiconductor chips 41 and 42 each including two transistors are provided, and the emitter terminals of the two transistors are shared by one terminal.
  • the first semiconductor chip 41 is mounted on an island 51 formed at one end of the first chip mounting internal lead 43.
  • the island 51 is formed in an elongated rectangular shape extending along the longitudinal direction of the resin package 7, and is formed in a substantially elongated rectangular shape.
  • the second semiconductor chip 42 is mounted on an island 52 formed at one end of the second chip mounting internal lead 45.
  • the island 52 is formed in a rectangular shape or a substantially rectangular shape extending along the longitudinal direction of the resin package 7.
  • the islands 51 and 52 are arranged on the same plane in the resin package 7, and the ends of the islands 51 and 52 are arranged close to each other. As a result, the first and second semiconductor chips 41 and 42 are also juxtaposed on the same plane.
  • the first chip connecting internal lead 44 is connected to the upper surface of the first semiconductor chip 41.
  • one end of the internal lead 4 for connecting the first chip 4 4a is formed.
  • the flat portion 44 a is disposed so as to overlap the first semiconductor chip 41 upward, and is electrically connected to the upper surface of the first semiconductor chip 41 via the bump 53.
  • the second chip connecting internal lead 46 is connected to the upper surface of the second semiconductor chip 42. Specifically, a flat portion 46a is formed at one end of the second chip connection internal lead 46. The flat portion 46 a is arranged so as to overlap the second semiconductor chip 42 upward, and is electrically connected to the upper surface of the second semiconductor chip 42 via bumps 54.
  • a third chip connection internal lead 47 is connected to the upper surfaces of both semiconductor chips 41 and 42. Specifically, a substantially rectangular flat portion 47a is formed at one end of the third chip connection internal lead 47. The flat portion 47a is arranged so that the semiconductor chips 41 and 42 are overlapped with each other, and the bumps 55 and 56 are formed so as to straddle the upper surfaces of the semiconductor chips 41 and 42 and the semiconductor chips 41 and 42. Are electrically connected via That is, as described above, the islands 51 and 52 are arranged on the same plane in the resin package 7. As a result, the first and second semiconductor chips 41 and 42 are also arranged side by side on the same plane. As a result, the internal leads 47 for connecting the third chip are mounted on the upper surfaces of the first and second semiconductor chips 41 and 42. It is possible to connect to straddle.
  • the first chip mounting internal lead 43 corresponds to the collector terminal of one transistor.
  • the first lead for connecting the first chip 44 corresponds to a base terminal.
  • the internal lead 45 for mounting the second chip corresponds to the collector terminal of the other transistor.
  • the second chip connection internal lead 46 corresponds to a base terminal.
  • the third chip connecting internal lead 47 corresponds to the emitter terminal of one and the other transistor. That is, in the sixth embodiment, the emitter terminals of both transistors are shared by the third chip connection internal lead 47 and used.
  • each of the islands 51 and 52 is formed in a substantially long rectangular shape. Therefore, the islands 51 and 52 are formed so as to have a rectangular shape or a substantially rectangular shape extending along the longitudinal direction of the resin package 7 as a whole in plan view. Therefore, similarly to the above-described embodiment, the area of both islands 51 and 52 can be increased. In addition, heat generated from the semiconductor chips 41 and 42 is It can be released effectively. In addition, if the above-described wireless structure is applied, for example, two transistors formed of a semiconductor chip having an opening of approximately 9 mm can be accommodated.
  • FIGS. 12 and 13 show the seventh embodiment of the present invention.
  • FIG. 9 is an internal configuration diagram of a semiconductor device S7 based on the above.
  • first and second semiconductor chips 61 and 62 each including two transistors are provided.
  • the first and second semiconductor chips 61 and 62 are arranged in the resin package 7 such that their upper and lower surfaces are opposite to each other.
  • the first semiconductor chip 61 is mounted on an elongated rectangular island 71 formed in one end of the first chip mounting internal lead 64 and extending in the longitudinal direction of the resin package 7.
  • the island 71 is arranged near the lower surface of the resin package 7.
  • first semiconductor chip 61 On the upper surface of the first semiconductor chip 61, flat portions 65a and 66a are formed at one end of the internal lead 65 for connecting the first chip and the internal lead 66 for connecting the second chip, respectively.
  • the chips 61 are arranged so as to overlap with each other.
  • the flat portions 65a and 66a are electrically connected to the upper surface of the semiconductor chip 61 via bumps 73 and 74, respectively.
  • the second semiconductor chip 62 is mounted on an elongated rectangular island 72 formed at one end of the second chip mounting internal lead 67.
  • the islands 72 of the second chip mounting internal leads 67 are arranged near the upper surface of the resin package 7.
  • the mounting direction of the semiconductor chip 62 on the island 72 is different from that of the semiconductor chip 61. That is, the semiconductor chip 61 is connected to the upper surface of the island 71 by die bonding or the like.
  • the semiconductor chip 62 is connected to the lower surface of the island 72 by die bonding or the like.
  • an internal lead 68 for connecting the third chip and The fourth chip connecting internal lead 69 is electrically connected. That is, flat portions 68a, 69a are formed at one end of the chip-connecting internal leads 68, 69. The flat portions 68 a and 69 a are arranged so as to overlap the lower surface of the semiconductor chip 62, and are electrically connected to the lower surface of the semiconductor chip 62 via bumps 75 and 76, respectively. ing.
  • the internal leads 64 to 68 are respectively connected to external leads 29 to 33 exposed to the outside of the resin package 7.
  • the fourth chip connecting internal lead 69 is connected to an external lead 70 extending outside from a side surface Sc between the external lead 29 and the external lead 31.
  • the first chip mounting internal lead 64 corresponds to the collector terminal of one transistor.
  • the first chip connection internal leads 65 correspond to base terminals.
  • the second chip connecting internal lead 66 corresponds to an emitter terminal.
  • the second chip mounting internal lead 67 corresponds to the collector terminal of the other transistor.
  • the third chip connection internal lead 68 corresponds to a base terminal.
  • the fourth chip connection internal lead 69 corresponds to an emitter terminal.
  • each of the semiconductor chips 61 and 62 is disposed in the resin package 7 such that the upper and lower surfaces thereof are opposite to each other. Therefore, each of the islands 7 1 and 7 2 is formed to have a rectangular shape or a substantially rectangular shape extending along the longitudinal direction of the resin package 7 as a whole in plan view. Accordingly, similarly to the semiconductor device S6 of the sixth embodiment, the area is increased in both islands 71 and 72, and the heat generated from each of the semiconductor chips 61 and 62 is externally affected. Can be released.
  • the island 71 is arranged near the lower surface of the resin package 7.
  • the semiconductor devices S5 to S7 of the fifth to seventh embodiments have a three-dimensional configuration in which the semiconductor chip is sandwiched from above and below by the internal leads, thereby improving heat dissipation. It is excellent and can include a plurality of semiconductor chips. Note that the number of semiconductor chips provided in the resin package 7 is not limited to the above-described two, and may include more semiconductor chips. Accordingly, the number of terminals exposed to the outside from the semiconductor devices S5 to S7 may be two or seven or more.
  • each chip mounting internal lead 64, 67 is formed so as to have a rectangular island 71, 72 at its end.
  • 82 indicates a sprocket hole.
  • the semiconductor chips 61 and 62 are connected to the upper surfaces of the islands 71 and 72 using, for example, an adhesive. Then, bumps 73 to 76 made of, for example, Ag are formed and grown on the upper surfaces of the semiconductor chips 61 and 62.
  • the individual pieces 83 of the thin plate 81 are reversed around the reversal axis C, as shown in FIG. 15, along a fold line L1 indicated by a dashed line extending in the longitudinal direction of the thin plate 81.
  • the bumps 75, 76 of the semiconductor chip 62 are connected to the flat portions 68a, 69a of the internal leads 68, 69 for chip connection.
  • the bumps 73 and 74 of the semiconductor chip 61 are also connected to the flat portions 65 a and 66 a of the internal leads 65 and 66 for chip connection.
  • the size of the individual piece 83 is such that when the individual piece 83 is folded, the respective semiconductor chips 61 and 62 appropriately fit through the bumps 73 to 76 to the respective flat portions 65 a and It is set in advance to be connected to 66 a, 68 a, and 69 a.
  • the semiconductor chips 61 and 62 and the internal leads 64 to 69 are packaged with a thermosetting resin using a predetermined mold to form a resin package 7. Then, solder each of the external leads 29 to 33, 70 exposed to the outside.
  • the semiconductor device S7 as shown in FIGS. 12 and 13 is obtained through steps such as removal of unnecessary portions such as tie bars.
  • the semiconductor chips 61 and 62 are turned to the flat portions 65a, 66a, 68a and 69a of the internal leads 65, 66, 68 and 69. It can be connected with high accuracy. Note that the above method can be applied to the semiconductor devices S1 to S6 shown in the first to sixth embodiments described above.
  • the scope of the present invention is not limited to the embodiments described above.
  • the semiconductor chip is not limited to the above-described diodes and transistors.
  • the type of the diode is not limited to a force that can be applied to a switching diode, a Schottky barrier diode, or the like.
  • the transistor for example, a MOS FET or a bipolar transistor can be applied, but similarly, the transistor is not limited to these.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

明 細 書
半導体装置 技術分野
本発明は、 ダイォードゃトランジスタ等として用いられる面実装型の半導体 装置に関する。 背景技術
従来より、 ダイオードやトランジスタ等として用いられ、 面実装可能な半導 体装置が提案されている。 図 1 6〜 1 8は、 上記半導体装置の一例を示している 。 この半導体装置 Sは、 たとえばトランジスタとして機能するものである。 この 半導体装置 Sは、 ベース端子に相当する内部リード 9 1と、 コレクタ端子に相当 する内部リード 9 2と、 エミッタ端子に相当する内部リード 9 3とを備えている 各内部リード 9：!〜 9 3は、 各表面がほぼ同一平面上になるように並設され ている。 内部リード 9 1の端部には、 略直方形状のアイランド 9 4が形成されて いる。 アイランド 9 4の上面には、 半導体チップ 9 5 (「ペレット」 ともいう） 力 S ダイボンディングされて搭載されている。 半導体チップ 9 5は、 金線 W等によつ てワイヤボンディングされて、 各内部リード 9 2 , 9 3に電気的に接続されてい る。 半導体チップ 9 5、 金線 W及び各内部リード 9 1〜9 3は、 エポキシ樹脂等 の熱硬化性樹脂によりパッケージングされて、 樹脂パッケージ 9 7が形成されて いる。 各内部リード 9 1〜9 3は折り曲げられ、 樹脂パッケージ 9 7の外部にお いて、 外部リード 1 1〜 1 3とそれぞれ連続させられている。
ところで、 この半導体装置 Sでは、 その動作にともなって半導体チップ 9 5 から熱が発生する。 特に、 たとえば上記半導体装置 Sがパワートランジスタとし て用いられる場合、 半導体チップ 9 5の誤動作を防止するために、 半導体チップ 9 5から発せられる熱を、 樹脂パッケージ 9 7の外部に効率的に放出させる必要 力 Sある。 上記構成の半導体装置 Sでは、 半導体チップ 9 5はアイランド 9 4に搭載さ れている。 そのため、 このアイランド 9 4が放熱体として機能し、 内部リード 9 1を通じて、 あるいは内部リード 9 1に接する樹脂パッケージ 9 7を通じて熱が 放出される。 この場合、 放熱効果を上げるためには、 アイランド 9 4の表面積が 大きいことが望ましい。 また、 半導体チップ 9 5内に集積されている電子回路の 機能向上を図るため、 半導体チップ 9 5の大きさを大きく したいとの要請がある 。 したがって、 これらのことから、 アイランド 9 4の表面積が大きいことが所望 されている。
上記構成において、 アイランド 9 4の表面積を大きくするためには、 アイラ ンド 9 4に並設される各内部リード 9 2 , 9 3を小さく形成することが考えられ る。 しかしながら、 アイランド 9 4と、 各内部リード 9 2， 9 3とは、 金線 W等 によって接続される関係上、 ほぼ同一平面上に配置される。 そのため、 アイラン ド 9 4の表面積を大きくするには、 おのずと限界がある。 現状では、 樹脂パッケ ージ 9 7の底面積に対して、 平面視における内部リード 9 1の面積の割合が、 せ いせい 4 0 %程度である。 したがって、 放熱性を向上させる上で、 上記割合の値 を上げることが望まれていた。 発明の開示
本発明の課題は、 上記した問題を解消あるいは少なくとも低減しうる半導体 装置を提供することにある。
本発明の第 1の側面により提供される半導体装置は、 半導体チップと、 この 半導体チップを搭載するチップ搭載用内部リードと、 半導体チップの上面に電気 的に接続されたチップ接続用内部リードと、 半導体チップ及び各内部リ一ドを包 み込むとともに平面視長矩形状とした樹脂パッケージとを備え、 チップ搭載用内 部リ一ドの端部は、 樹脂パッケージの長手方向に沿って延びる長矩形状ないし略 長矩形状に形成されたことを特徴とする。
好ましくは、 平面視におけるチップ搭載用内部リードの面積は、 樹脂パッケ ージの底面積に対して 5 0 %以上とされる。
上記構成によれば、 チップ搭載用内部リード上に搭載された半導体チップの 上面に、 チップ接続用内部リードが接続された、 いわゆるワイヤレス構造とされ る。 そのため、 チップ搭载用内部リードの端部は、 たとえば平面視長矩形状とさ れた樹脂パッケージの長手方向に沿って、 長矩形状ないし略長矩形状に延びるよ うに形成することができる。 そのため、 チップ搭載用内部リードを、 その表面積 を可能な限り大きく して配置することができる。 したがって、 面積が大きくされ たチップ搭載用内部リードを通じて、 あるいはチップ搭載用内部リードに接する 樹脂パッケージを通じて、 半導体チップから発せられる熱を外部に放出すること ができる。 よって、 この半導体装置の放熱性を向上させることができる。 また、 チップ接続用内部リードは、 直接、 半導体チップに繋がれている。 そのため、 こ のチップ接続用内部リードを通じても、 半導体チップから発せられる熱を外部に 放出することができる。 したがって、 放熱性のさらなる向上に寄与することがで さる。
本発明の好適な実施例によれば、 半導体チップは、 樹脂パッケージの長手方 向に延びたチップ搭載用内部リードの中間部に搭載される。
この構成によれば、 半導体チップから発せられる熱は、 チップ搭載用内部リ —ドを通じて樹脂パッケージの長手方向 （左右方向） に広がるように伝達される 。 そのため、 半導体チップがチップ搭載用内部リードの偏った部位に搭載される 場合に比べ、 効率よく放熱することができる。
本発明の他の好適な実施例によれば、 チップ搭載用内部リードの端部以外の 幅は、 端部の幅と同等になるように形成されている。
この構成により、 チップ搭載用内部リードにおける外部への放熱効果を、 よ り一層高めることができる。
本発明の第 2の側面により提供される半導体装置は、 第 1及び第 2半導体チ ップと、 各半導体チップをそれぞれ搭載する第 1及び第 2チップ搭載用内部リ一 ドと、 各半導体チップの上面に電気的にそれぞれ接続された複数のチップ接続用 内部リードと、 各半導体チップ及び各内部リ一ドを包み込むとともに平面視長矩 形状とした樹脂パッケージとを備え、 各チップ搭載用内部リードの端部は、 全体 として平面視において樹脂パッケージの長手方向に沿って延びる長矩形状ないし 略長矩形状になるように形成されたことを特徴とする。 Λ Λ
01/31704
好ましくは、 チップ搭載用内部リードの端部は、 全体として平面視において 樹脂パッケージの底面積全体に対して約 5 0 %以上を占有するように形成されて いる。
この構成によれば、 樹脂パッケージ内に半導体チップを複数設ける場合、 各 半導体チップを搭載する各チップ搭载用内部リードの端部は、 全体として平面視 において樹脂パッケージの長手方向に沿って延びる長矩形状ないし略長矩形状に なるように形成されている。 すなわち、 本半導体装置においても、 第 1の側面に よって提供される半導体装置と同様に、 ワイヤレス構造を採用することにより上 記構成が可能となる。 そのため、 各チップ搭載用内部リードの端部を、 全体とし て平面視におレ、て樹脂パッケージの底面積全体に対して約 5 0 %以上を占有する ように形成することができる。 したがって、 各半導体チップから発せられる熱を 効果的に分散させて、 外部に放出することができる。
本発明の好適な実施例によれば、 各チップ搭載用内部リードの端部は、 同一 平面上に配置され、 これにより、 各半導体チップは、 樹脂パッケージ内に並設さ れている。
従来の構成のように、 ほぼ同一平面上に半導体チップを配すれば、 半導体チ ップを複数設けた場合、 装置の大きさが平面方向に沿って広がることになる。 し かし、 上記のように、 ワイヤレス構造を採用すれば、 各半導体チップを樹脂パッ ケージ内に並設したとしても、 装置の平面方向への広がりを抑えることができる 。 そのため、 装置自体の大きさを実質的に小型化することができる。
本発明の他の好適な実施例によれば、 チップ接続用内部リードのうちのいず れかの端部は、 第 1及び第 2半導体チップの両上面を跨ぐように配され、 これに より、 各半導体チップの両上面を互いに接続する。
上記の構成のように、 各チップ搭載用内部リードの端部を同一平面上に配置 すれば、 半導体チップが並設されることになる。 それにともない、 その上面も同 一平面上に配されるので、 各半導体チップの両上面を跨ぐようにチップ接続用内 部リードを配することができ、 各半導体チップの両上面を互いに接続することが できる。 すなわち、 半導体チップの信号端子を共通化することができ、 半導体装 置の外部端子数を減らすことができる。 そのため、 部品コス トの削減を図ること ができる。
本発明の他の好適な実施例によれば、 各半導体チップは、 その上下面が互に 逆となるように樹脂パッケージ内に配され、 第 1チップ搭載用内部リードの端部 は、 樹脂パッケージの下面近傍に配され、 第 2チップ搭載用内部リードの端部は 、 樹脂パッケージの上面近傍に配されている。
この構成によれば、 複数の半導体チップの上下面が逆となるように配される ことにより、 半導体チップをそれぞれ搭載するチップ搭載用内部リ一ドが樹脂パ ッケージ内で上下に離れて配されることになる。 そのため、 各内部リードが偏つ て樹脂パッケージ内に配される構成に比べ、 各半導体チップから発せられる熱が より分散される。 したがって、 半導体チップの各搭載用内部リードによる放熱性 をより高めることができる。
本発明のその他の特徴及び利点は、 添付図面を参照して以下に行う詳細な説 明によって、 より明らかとなろう。 図面の簡単な説明
図 1は、 本発明の第 1実施例に基づく半導体装置の内部構成図である。
図 2は、 図 1に示す半導体装置の II一 II方向に見た内部構成図である。 図 3は、 樹脂パッケージの底面積に対する、 チップ搭載用内部リードの面積 の割合を説明するための図である。
図 4は、 本発明の第 2実施例に基づく半導体装置の内部構成図である。
図 5は、 本発明の第 3実施例に基づく半導体装置の内部構成図である。
図 6は、 本発明の第 4実施例に基づく半導体装置の内部構成図である。
図 7は、 本発明の第 5実施例に基づく半導体装置の斜視図である。
図 8は、 図 7に示す半導体装置の VIII— VIII方向に見た内部構成図である。 図 9は、 図 7に示す半導体装置の IX— IX方向に見た断面図である。
図 1 0は、 本発明の第 6実施例に基づく半導体装置の内部構成図である。 図 1 1は、 図 1 0に示す半導体装置の XI— XI方向に見た断面図である。 図 1 2は、 本発明の第 7実施例に基づく半導体装置の内部構成図である。 図 1 3は、 図 1 2に示す半導体装置の XIII— XIII方向に見た断面図である。 図 1 4は、 図 1 2に示す半導体装置の製造方法を示す図である。
図 1 5は、 図 1 2に示す半導体装置の製造方法を示す図である。
図 1 6は、 従来の半導体装置の一例を示す斜視図である。
図 1 7は、図 1 6に示す半導体装置の XVI I— XVII方向に見た内部構成図であ る。
図 1 8は、図 1 6に示す半導体装置の XVIII— XVIII方向に見た内部構成図で ある。 発明を実施するための最良の形態
以下、 本発明の好ましい実施例を、 添付の図面を参照して具体的に説明する 。 なお、 これらの図面を通じて同じあるいは類似の部材は、 同じ参照記号によつ て示している。
まず、 図 1〜3を参照して説明する。 これらの図は、 本発明の第 1実施例に 基づく半導体装置 S 1を示している。 この半導体装置 S 1は、 半導体チップ 5を 搭載するチップ搭載用内部リード 1と、 半導体チップ 5の上面に電気的に接続さ れた一方のチップ接続用内部リード 2及び他方のチップ接続用内部リード 3とを 備えている。 この半導体装置 S 1では、 たとえばトランジスタとして用いられる 場合、 チップ搭載用内部リード 1は、 たとえばべ一ス端子 （あるいはゲート端子 ) に相当する。 一方のチップ接続用内部リード 2は、 コレクタ端子 （あるいはド レイン端子） に相当する。 他方のチップ接続用内部リード 3は、 ェミッタ端子 （ あるいはソース端子） に相当する。
チップ搭載用内部リード 1の一端には、 半導体チップ 5が搭載されるアイラ ンド 4が形成されている。 そして、 半導体チップ 5及び各内部リード 1〜3は、 エポキシ樹脂等の熱硬化性樹脂により所定の金型等を用いて封止され、 平面視長 矩形状の樹脂パッケージ 7が形成されている。 樹脂パッケージ 7の外部には、 各 内部リード 1〜 3と連続させられた外部リード 1 1〜1 3がそれぞれ設けられて いる。 なお、 半導体装置 S 1の外形は、 図 1 6に示す半導体装置 Sと同様である チップ搭載用内部リード 1は、 他端側が折り曲げられ、 樹脂パッケージ 7の 外部に露出された外部リード 1 1と連続させられている。 チップ搭载用内部リー ド 1及び外部リード 1 1は、 良好な熱伝導性を有する銅等からなる。 チップ搭載 用内部リード 1の一端に形成されたアイランド 4は、 放熱効果を高めるために樹 脂パッケージ 7の長手方向に沿って延びる長矩形状なレ、し略長矩形状にされ、 そ の表面積が大きく形成されている。 半導体チップ 5は、 樹脂パッケージ 7の長手 方向に延びた上記アイランド 4の中間部に搭載されている。
各チップ接続用内部リード 2， 3は、 その一端に各チップ接続用内部リード 2 , 3に対してやや幅広の平坦部 2 a， 3 aがそれぞれ形成され、 他端に外部リ —ド 1 2， 1 3がそれぞれ連続させられている。 各チップ接続用内部リード 2， 3及び各外部リード 1 2 , 1 3は、 チップ搭載用内部リード 1及び外部リード 1 1と同様に、 良好な熱伝導性を有する銅等からなる。
各チップ接続用内部リード 2， 3の平坦部 2 a， 3 aは、 アイランド 4に搭 載された半導体チップ 5の上方に重なるように配され、 半導体チップ 5の上面と バンプ 6を介して電気的に接続されている。 すなわち、 本実施例では、 半導体チ ップ 5と各チップ接続用内部リード 2， 3との接続に、 従来の構成のようにワイ ャを用いておらず、 いわゆるワイヤレス構造とされている。 具体的には、 半導体 チップ 5がチップ搭載用内部リード 1に搭載され、 半導体チップ 5の上面に各チ ップ接続用内部リード 2 , 3が接続されている。 これにより、 本実施例では、 各 内部リード 1〜3によって半導体チップ 5の上下から挟み込む立体的な構成とさ れている。
上記のようなワイヤレス構造を採用することにより、 チップ搭載用内部リ一 ド 1の表面積を可能な限り大きく してチップ搭載用内部リード 1を配置すること ができる。 たとえば、 上記したようにアイランド 4の形状を、 樹脂パッケージ 7 の長手方向に沿って延びる長矩形状なレ、し略長矩形状に形成することができる。 たとえば、 平面視におけるチップ搭載用内部リード 1の面積を、 樹脂パッケージ 7の底面積に対して 5 0 %以上 （詳細は後述） とすることができる。 そのため、 面積を大きくされたチップ搭載用内部リード 1を通じて、 あるいはチップ搭載用 内部リード 1に接する樹脂パッケージ 7を通じて、 半導体チップ 5から発せられ る熱を外部に効果的に放出することができる。 したがって、 この半導体装置 S 1 の放熱性を向上させることができる。
また、 半導体チップ 5は、 樹脂パッケージ 7の長手方向に延びたチップ搭載 用內部リード 1の中間部に搭載されている。 そのため、 半導体チップ 5から発せ られる熱が、 チップ搭載用内部リード 1を通じて樹脂パッケージ 7の長手方向 （ 左右方向） に広がるように伝達される。 したがって、 半導体チップ 5がチップ搭 载用内部リード 1の偏った部位に搭載される場合に比べ、 放熱性の効率を上げる ことができる。
さらに、 各チップ接続用内部リード 2 , 3は、 直接、 半導体チップ 5に接し て繫がれている。 そのため、 この各内部リード 2， 3を通じても半導体チップ 5 から発せられる熱を外部に放出することができる。 したがって、 半導体チップ 5 における放熱性を、 主にチップ搭載用の内部リードに依存していた従来の構成に 比べ、 より高めることができる。
ここで、 上記した本実施例における効果を、 より具体的な数値を示して説明 する。 詳細には、 平面視におけるチップ搭載用内部リード 1の面積と、 樹脂パッ ケージ 7の底面積とを比較することにより、 放熱性の度合いを評価することにす る。 なお、 以下の説明では、 チップ搭载用内部リード 1の面積の値を、 アイラン ド 4の面積と、 アイランド 4に接続され、 半導体装置 S 1内で延びている部分 （ 以下 「接続リード 1 4」 という） の面積とを加えた値としている。 また、 以下で は、 チップ搭載用内部リード 1は折り曲げられているため、 接続リード 1 4の面 積は、 厳密には実際の面積と異なるが、 ここでは折り曲げられていないものとし て評価する。
図 3は、 樹脂パッケージ 7の底面積に対する、 平面視におけるチップ搭載用 内部リード 1の面積の割合を説明するための図である。 同図によれば、 樹脂パッ ケージ 7の底面積は、 樹脂パッケージ 7の奥行き A X幅 Bで求められる。 一方、 平面視におけるチップ搭載用内部リード 1の面積は、 アイランド 4の面積と接続 リード 1 4の面積とを加えることにより求められる。 すなわち、 アイランド 4の 面積は、 アイランド 4の奥行き C X幅 Dで求められる。 接続リード 1 4の面積は 、 接続リ一ド 1 4の奥行き E X幅 Fでそれぞれ求められる。
表 1に、 各辺の長さ A〜Fの具体的な数値を示す。 表 1によれば、 樹脂パッ ケージ 7の底面積 S Aは、 4 . 5 6 mm 2である。 また、 接続リード 1 4の幅 F が 0 . 4 mmであるので、 チップ搭載用內部リード 1の面積 S Bは 2 . 3 8 mm 2である。 したがって、 樹脂パッケージ 7の底面積 S Aに対する、 チップ搭載用 内部リード 1の面積 S Bの割合 S B / S Aは、 5 1 . 9 %である。
TABLE.1
Figure imgf000011_0001
このように、 チップ搭載用内部リード 1の面積 S Bの割合は、 4 0 %程度で あった従来の構成における面積の割合に比べ、 約 1 0 %も大きくなつており、 こ のことから放熱性の向上が図られたことがわかる。 また、 実験により、 本実施例 の半導体装置 S 1では、 長矩形状に形成されたアイランド 4によって、 チップ搭 載用内部リード 1がワイヤで接続された従来の構成に比べ、 放熱量 （放熱のパヮ 一） が約 2倍になったことが求められており、 放熱特性が約 2倍に向上されたこ とが立証されている。
次に、 この半導体装置 S 1の製造方法について簡単に説明する。 まず、 チッ プ搭載用内部リード 1を、 銅製の薄板に打ち抜きプレス加工を施した後、 所定の フォーミング加工を施すことにより作製する。 この場合、 チップ搭載用内部リー ド 1は、 端部に矩形状のアイランド 4を備えるように形成する。 この状態では、 チップ搭載用内部リード 1は、 タイバーにより複数連なつて一定方向に延びた長 尺状の構成とされる。 また、 一方のチップ接続用内部リード 2及び他方のチップ 接続用内部リード 3も、 チップ搭載用内部リード 1と同様に、 銅製の薄板に打ち 抜きプレス加工を施した後、 所定のフォーミング加工を施すことにより作製する 。 この場合、 各内部リード 2， 3の端部には、 平坦部 2 a , 3 aを備えるように 形成する。
次いで、 チップ搭載用内部リード 1のアイランド 4の上面に、 たとえば接着 剤を用いて半導体チップ 5を接続する。 そして、 半導体チップ 5の上面に一方の チップ接続用内部リード 2及び他方のチップ接続用内部リード 3を接続する。 具 体的には、 半導体チップ 5の上面に電解メツキにより A gからなるバンプ 6を形 成し成長させる。 バンプ 6は、 半導体チップ 5の上面において、 長手方向の端部 の対称となる位置に 2つ形成する。 その後、 一方のバンプ 6に、 ハンダペース ト を溶融させることによって、 一方のチップ接続用内部リード 2の平坦部 2 aを接 続する。 同様に、 他方のバンプ 6にハンダペース トを溶融させることによって、 他方のチップ接続用内部リード 3の平坦部 3 aを接続する。
半導体チップ 5に各チップ接続用内部リード 2 , 3を接続した後、 半導体チ ップ 5、 各内部リード 1〜 3を所定の金型を用いてエポキシ樹脂等の熱硬化性樹 脂によりパッケージングを行い、 樹脂パッケージ 7を形成する。 そして、 外部に 露出している各外部リード 1 1〜 1 3をハンダメツキし、 タイバー等の不要な部 位を除去する等の工程を経て、 図 1及び図 2に示すような半導体装置 S 1を得る 図 4は、 本発明の第 2実施例に基づく半導体装置 S 2の内部構成図である。 同図によれば、 アイランド 4に繫がれている接続リード 1 4の幅 Fは、 第 1実施 例の半導体装置 S 1のそれに比べて大きくなって、 チップ搭載用内部リード 1が 形成されている。
すなわち、 この第 2実施例では、 表 1によると、 接続リード 1 4の幅 Fが 1 . 2 mmであり、 チップ搭載用内部リード 1の面積 S Bは 2 . 5 7 mm 2である 。 したがって、 樹脂パッケージ 7の底面積 S Aに対する、 チップ搭載用内部リー ド 1の面積 S Bの割合 S B Z S Aは、 5 6 . 4 %である。 よって、 第 1実施例の 半導体装置 S 1に比べ、 チップ搭載用内部リード 1の面積がさらに大きくなつて いる。
図 5は、 本発明の第 3実施例に基づく半導体装置 S 3の内部構成図である。 同図によれば、 接続リード 1 4の幅 Fは、 第 1実施例及び第 2実施例の半導体装 置 S I , S 2のそれと比べてさらに幅広になっている。 すなわち、 接続リード 1 4の幅 Fは、 アイランド 4の幅と同等になるように、 チップ搭載用内部リード 1 が形成されている。 この第 3実施例では、 表 1によれば、 アイランド 4の幅 Fがチップ搭載用内 部リード 1の横幅 Dと同じ 2 . 4 5 mmであり、 チップ搭載用内部リード 1の面 積 S Bは 2 . 8 9 mm 2である。 したがって、 樹脂パッケージ 7の底面積 S Aに 対する、 チップ搭載用內部リード 1の面積 S Bの割合 S B / S Aは、 6 3 . 4 % である。 よって、 第 1および第 2実施例の半導体装置 S 1， S 2に比べ、 チップ 搭載用内部リード 1の面積がさらに大きくなつている。 このように、 アイランド 4の幅と接続リード 1 4との幅を同等にすれば、 上記割合 S B Z S Aを大きくす ることができるとともに、 外部に露出する外部リード 1 1の部分をより一層大き くすることができ、 放熱性の大幅な向上を図ることができる。
また、 このように、 面積が大きなアイランド 4、 各チップ接続用内部リード 2， 3が半導体装置 S 3内に備えられることにより、 これらは、 いわゆる補強材 として機能する。 そのため、 半導体装置 S 3の曲げ強度が向上し、 たとえば、 外 部のプリント基板に実装する際の機械的な強度を高めることができるといった利 点がある。
図 6は、 本発明の第 4実施例に基づく半導体装置 S 4の内部構成図である。 上述した第 1〜第 3実施例の半導体装置 S 1〜S 3によれば、 各外部リード 1 1 〜1 3は、 樹脂パッケージ 7の底面の外縁付近から外部に延びている。 そのため 、 チップ搭載用内部リード 1のアイランド 4を、 その面積を広げるために各チッ プ接続用内部リード 2 , 3側に延ばそうとしても、 各チップ接続用内部リード 2 , 3自体が障害になり延ばすことが困難となる。
これに対し、 第 4実施例の半導体装置 S 4によれば、 外部リード 1 2， 1 3 は、 樹脂パッケージ 7の側面の上部から外部に露出するようにされている。 これ により、 チップ搭載用内部リード 1のアイランド 4を樹脂パッケージ 7内の範囲 で水平方向に延ばすことができる。 したがって、 上述した実施例に比べ、 樹脂パ ッケージ 7の底面積 S Aに対する、 チップ搭載用内部リ一ド 1の面積 S Bの割合 を上げることができる。 このように、 各内部リード 1〜3に構造的な変形を施す ことによつても、 放熱性を向上させることができる。
さらに、 第 4実施例の半導体装置 S 4では、 半導体チップ 5が樹脂パッケ一 ジ 7内の上部に位置する構成とされる。 そのため、 樹脂パッケージ 7内にある接 続リード 1 4が、 上記第 3実施例の半導体装置 S 3に比べ長く形成される。 これ により、 折り曲げられた接続リード 1 4の長さが第 3実施例の半導体装置 S 3に 比べ、 充分長くなり、 その分、 チップ搭載用内部リード 1の表面積が大きくなり 、 放熱性の向上に寄与することができる。
次に、 図 7〜9を参照して説明する。 これらの図は、 本発明の第 5実施例に 基づく半導体装置 S 5を示している。 本実施例の半導体装置 S 5では、 上記した 第 1〜第 4実施例の半導体装置 S 1〜S 4に比べ、 半導体チップ、 チップ搭載用 内部リード及びチップ接続用内部リードの数が異なっている。
本実施例の半導体装置 S 5は、 たとえばダイオードからなる第 1半導体チッ プ 2 1と、 トランジスタからなる第 2半導体チップ 2 2とを備えている。 第 1半 導体チップ 2 1は、 第 1チップ搭載用内部リード 2 4の一端に形成された略矩形 状のアイランド 3 4上に搭載されている。
一方、 第 2半導体チップ 2 2は、 第 2チップ搭載用內部リード 2 6の一端に 形成されたアイランド 3 6上に搭載されている。 アイランド 3 6は、 樹脂パッケ ージ 7の長手方向に沿って延びる長矩形状ないしは略長矩形状に形成されている 各アイランド 3 4 , 3 6は、 樹脂パッケージ 7内で同一平面上に配置されて いる。 そのため、 第 1及び第 2半導体チップ 2 1 , 2 2も、 同一平面上に並設さ れる。
第 1半導体チップ 2 1の上面には、 第 1チップ接続用内部リード 2 5が接続 されている。 詳細には、 第 1チップ接続用内部リード 2 5の一端には、 略矩形状 の平坦部 2 5 aが形成されている。 平坦部 2 5 aは、 第 1半導体チップ 2 1を上 方に重なるように配されるとともに、 第 1半導体チップ 2 1の上面とバンプ 3 5 を介して電気的に接続されている。
第 2半導体チップ 2 2の上面には、 第 2チップ接続用内部リード 2 7及び第 3チップ接続用内部リード 2 8が接続されている。 詳細には、 第 2チップ接続用 内部リード 2 7の一端には、 略矩形状の平坦部 2 7 aが形成されている。 平坦部 2 7 aは、 第 2半導体チップ 2 2の上面においてほぼ半分の領域に対して上方に 重なるように配される。 平坦部 2 7 aは、 第 2半導体チップ 2 2の上面とバンプ 3 7を介して電気的に接続されている。
また、 第 3チップ接続用内部リード 2 8の一端には、 平坦部 2 8 aが形成さ れている。 平坦部 2 8 aは、 第 2半導体チップ 2 2の上面において、 上記領域と 異なるほぼ半分の領域に対して上方に重なるように配される。 平坦部 2 8 aは、 第 2半導体チップ 2 2の上面とバンプ 3 8を介して電気的に接続されている。
そして、 各半導体チップ 2 1， 2 2及び各内部リード 2 4〜 2 8は、 ェポキ シ樹脂等により封止されて平面視略長矩形状の樹脂パッケージ 7が形成されてい る。
各内部リード 2 4〜 2 8は、 他端側が折り曲げられ、 樹脂パッケージ 7から 外部に露出された外部リード 2 9〜3 3にそれぞれ連続させられている。 上記第 1チップ搭载用内部リード 2 4及び第 1チップ接続用内部リード 2 5は、 樹脂パ ッケージ 7の長手方向一端部 S a近傍の両側面 S cから外部に露出された外部リ ード 2 9 , 3 0に連続させられている。 また、 第 2チップ搭載用内部リード 2 6 及び第 2チップ接続用内部リード 2 7は、 樹脂パッケージ 7の長手方向他端部 S b近傍の両側面 S cから露出された外部リード 3 1 , 3 2にそれぞれ連続させら れている。 外部リード 3 3は、 外部リード 3 0及び外部リード 3 2の間の側面 S cから外部に露出されている。
なお、 上記第 1チップ搭載用内部リード 2 4は、 ダイオードのァノード端子 に相当する。 第 1チップ接続用内部リード 2 5は、 ダイオードの力ソード端子に 相当する。 また、 第 2チップ搭載用内部リード 2 6は、 トランジスタのコレクタ 端子に相当する。 第 2チップ接続用内部リード 2 7は、 トランジスタのベース端 子に相当する。 第 3チップ接続用内部リード 2 8は、 トランジスタのェミッタ端 子にそれぞれ相当する。
上記半導体装置 S 5によれば、 各半導体チップ 2 1 , 2 2が各アイランド 3 4， 3 6に搭載されている。 そして、 各半導体チップ 2 1 , 2 2の上面に各チッ プ接続用内部リード 2 5， 2 7 , 2 8を接続するといつた、 ワイヤレス構造が採 用されている。 また、 アイランド 3 4は、 第 1半導体チップ 2 1を搭載できる充 分な面積を有している。
一方、 アイランド 3 6は、 略長矩形状に形成されている。 そのため、 両アイ ランド 3 4， 3 6は、 全体として平面視において樹脂パッケージ 7の長手方向に 沿って延びる長矩形状ないし略長矩形状になるように形成される。 より具体的に は、 両アイランド 3 4 , 3 6は、 全体として平面視において樹脂パッケージ 7の 底面積全体に対して約 5 0 %以上を占有するよう形成される。 したがって、 両ァ ィランド 3 4 , 3 6において面積の拡大化が図られ、 各内部リード 2 4〜2 8を 通じて、 あるいは各内部リード 2 4〜2 8に接する樹脂パッケージ 7を通じて、 第 1及び第 2半導体チップ 2 1 , 2 2から発せられる熱を外部に効果的に放出す ることができる。
また、 従来の構成のように、 各内部リードをほぼ同一平面上に配すれば、 半 導体チップを複数設けた場合、 半導体装置 Sの大きさが平面方向に沿って広がる ことになる。 しカゝし、 上記のように、 ワイヤレス構造を適用すれば、 装置の平面 方向への広がりを抑えつつ、 樹脂パッケージ 7内において複数の半導体チップ 2 1 , 2 2を配置することが可能となる。 そのため、 半導体装置 S 5自体の大きさ を実質的に小型化することができる。
図 1 0及び図 1 1は、 本発明の第 6実施例に基づく半導体装置 S 6の内部構 成図である。 本実施例の半導体装置 S 6では、 2つのトランジスタからなる第 1 及び第 2半導体チップ 4 1 , 4 2がそれぞれ備えられ、 2つのトランジスタのェ ミッタ端子が 1つの端子で共通とされている。
第 1半導体チップ 4 1は、 第 1チップ搭載用内部リード 4 3の一端に形成さ れたアイランド 5 1上に搭載されている。 アイランド 5 1は、 樹脂パッケージ 7 の長手方向に沿つて延びる長矩形状なレ、し略長矩形状に形成されている。
一方、 第 2半導体チップ 4 2は、 第 2チップ搭載用内部リード 4 5の一端に 形成されたアイランド 5 2上に搭載されている。 アイランド 5 2は、 樹脂パッケ ージ 7の長手方向に沿つて延びる長矩形状ないし略長矩形状に形成されている。
各アイランド 5 1， 5 2は、 樹脂パッケージ 7内で同一平面上に配置され、 かつアイランド 5 1 , 5 2の互いの端部が接近して並設されている。 これにより 、 第 1及び第 2半導体チップ 4 1 , 4 2も、 同一平面上に並設される。
第 1半導体チップ 4 1の上面には、 第 1チップ接続用内部リード 4 4が接続 されている。 詳細には、 第 1チップ接続用内部リード 4 4の一端には、 平坦部 4 4 aが形成されている。 平坦部 4 4 aは、 第 1半導体チップ 4 1を上方に重なる ように配されるとともに、 第 1半導体チップ 4 1の上面とバンプ 5 3を介して電 気的にそれぞれ接続されている。
第 2半導体チップ 4 2の上面には、 第 2チップ接続用内部リード 4 6が接続 されている。 詳細には、 第 2チップ接続用内部リード 4 6の一端には、 平坦部 4 6 aが形成されている。 平坦部 4 6 aは、 第 2半導体チップ 4 2を上方に重なる ように配されるとともに、 第 2半導体チップ 4 2の上面とバンプ 5 4を介して電 気的に接続されている。
両半導体チップ 4 1 , 4 2の上面には、 第 3チップ接続用内部リード 4 7が 接続されている。 詳細には、 第 3チップ接続用内部リード 4 7の一端には、 略矩 形状の平坦部 4 7 aが形成されている。 平坦部 4 7 aは、 各半導体チップ 4 1 , 4 2を上方に重なるように配されるとともに、 各半導体チップ 4 1， 4 2の上面 とそれらを跨ぐようにしてバンプ 5 5 , 5 6を介して電気的に接続されている。 すなわち、 上記したように、 アイランド 5 1 , 5 2は、 樹脂パッケージ 7内で同 一平面上に配置される。 そのため、 第 1及び第 2半導体チップ 4 1， 4 2も、 同 一平面上に並設される結果、 それらの上面に第 3チップ接続用内部リード 4 7が 両半導体チップ 4 1， 4 2を跨ぐように接続することが可能となる。
なお、 第 1チップ搭载用内部リード 4 3は、 一方のトランジスタのコレクタ 端子に相当する。 第 1チップ接続用内部リード 4 4は、 ベース端子に相当する。 第 2チップ搭載用内部リード 4 5は、 他方のトランジスタのコレクタ端子に相当 する。 第 2チップ接続用内部リード 4 6は、 ベース端子に相当する。 第 3チップ 接続用内部リード 4 7は、 一方及び他方のトランジスタのエミッタ端子に相当す る。 すなわち、 本第 6実施例では、 第 3チップ接続用内部リード 4 7によって両 トランジスタのエミッタ端子を共通化して用いている。
上記構成によれば、 各アイランド 5 1 , 5 2は、 略長矩形状に形成されてい る。 そのため、 アイランド 5 1， 5 2は、 全体として平面視において樹脂パッケ ージ 7の長手方向に沿って延びる長矩形状ないし略長矩形状になるように形成さ れる。 したがって、 上記実施例と同様に、 両アイランド 5 1 , 5 2において面積 の拡大化が図られる。 また、 半導体チップ 4 1， 4 2から発せられる熱を外部に 効果的に放出することができる。 また、 上記のようなワイヤレス構造を適用する ようにすれば、 たとえば口約◦. 9 mmの半導体チップからなる 2つのトランジ スタを収納することができる。
さらに、 トランジスタのェミッタ端子を共通化することにより、 半導体装置 S 6の外部に露出する端子数を減らすことができるので、 部品コストの削減を図 ることができる。 なお、 上記半導体装置 S 6においては、 2つのトランジスタの 共通となる端子は、 ェミッタ端子に限らず、 コレクタ端子やベース端子でもよい 図 1 2及び図 1 3は、 本発明の第 7実施例に基づく半導体装置 S 7の内部構 成図である。 本実施例の半導体装置 S 7では、 第 6実施例の半導体装置 S 6と同 様に、 2つのトランジスタからなる第 1及び第 2半導体チップ 6 1 , 6 2がそれ ぞれ備えられている。 第 1及び第 2半導体チップ 6 1 , 6 2は、 その上下面が互 に逆となるように樹脂パッケージ 7内に配されている。
第 1半導体チップ 6 1は、 第 1チップ搭載用内部リード 6 4の一端に形成さ れた、 樹脂パッケージ 7の長手方向に延びる長矩形状のアイランド 7 1上に搭載 されている。 アイランド 7 1は、 樹脂パッケージ 7の下面近傍に配されている。
第 1半導体チップ 6 1の上面には、 第 1チップ接続用内部リード 6 5及び第 2チップ接続用内部リード 6 6の一端にそれぞれ形成された平坦部 6 5 a , 6 6 a力 S、 半導体チップ 6 1を上方に重なるように配される。 平坦部 6 5 a , 6 6 a は、 半導体チップ 6 1の上面とバンプ 7 3 , 7 4を介して電気的にそれぞれ接続 されている。
一方、 第 2半導体チップ 6 2は、 第 2チップ搭載用内部リード 6 7の一端に 形成された長矩形状のアイランド 7 2上に搭載されている。 第 2チップ搭載用内 部リード 6 7のアイランド 7 2は、 樹脂パッケージ 7の上面近傍に配されている 。 本第 7実施例では、 半導体チップ 6 2のアイランド 7 2に対する搭載方向が、 半導体チップ 6 1のそれと異なっている。 すなわち、 半導体チップ 6 1は、 アイ ランド 7 1の上面にダイボンディング等で接続されている。 半導体チップ 6 2は 、 アイランド 7 2の下面にダイボンディング等で接続されている。
また、 第 2半導体チップ 6 2の下面に第 3チップ接続用内部リ一ド 6 8及び 第 4チップ接続用内部リード 6 9が電気的に接続されている。 すなわち、 チップ 接続用内部リード 6 8， 6 9の一端には、 平坦部 6 8 a， 6 9 aが形成されてい る。 平坦部 6 8 a , 6 9 aは、 半導体チップ 6 2の下面に重なるように配される とともに、 半導体チップ 6 2の下面にバンプ 7 5， 7 6を介して電気的にそれぞ れ接続されている。
各内部リード 6 4〜6 8は、 樹脂パッケージ 7の外部に露出された外部リー ド 2 9〜3 3にそれぞれ連続させられている。 第 4チップ接続用内部リード 6 9 は、 外部リード 2 9と外部リード 3 1 との間の側面 S cから外部に延びた外部リ ―ド 7 0に連続させられている。
なお、 第 1チップ搭載用内部リード 6 4は、 一方のトランジスタのコレクタ 端子に相当する。 第 1チップ接続用内部リード 6 5は、 ベース端子に相当する。 第 2チップ接続用内部リード 6 6は、 ェミッタ端子に相当する。 第 2チップ搭載 用内部リード 6 7は、 他方のトランジスタのコレクタ端子に相当する。 第 3チッ プ接続用内部リード 6 8は、 ベース端子に相当する。 第 4チップ接続用内部リー ド 6 9は、 ェミッタ端子に相当する。
この第 7実施例の半導体装置 S 7においては、 各半導体チップ 6 1， 6 2は 、 その上下面が互に逆となるように樹脂パッケージ 7内に配されている。 そのた め、 各アイランド 7 1 , 7 2は、 全体として平面視において樹脂パッケージ 7の 長手方向に沿って延びる長矩形状ないし略長矩形状になるように形成される。 し たがって、 上記第 6実施例の半導体装置 S 6と同様に、 両アイランド 7 1 , 7 2 において面積の拡大化が図られ、 各半導体チップ 6 1 , 6 2から発せられる熱を 外部に効果的に放出することができる。
しかも、 この第 7実施例の半導体装置 S 7によれば、 アイランド 7 1は、 樹 脂パッケージ 7の下面近傍に配されている。 アイランド 7 2は、 樹脂パッケージ
7の上面近傍に配されている。 そのため、 各半導体チップ 6 1 , 6 2が樹脂パッ ケージ 7内で上下に離れて配されることになる。 したがって、 内部リード 6 4〜
6 9が偏って樹脂パッケージ 7内に配される構成に比べ、 半導体チップ 6 1 , 6
2の各チップ搭載用内部リード 6 4， 6 7による放熱性をより高めることができ る。 以上のように、 第 5〜第 7実施例の半導体装置 S 5〜S 7においては、 内部 リ一ドによつて半導体チップを上下方向から挟み込む立体的な構成とすることに より、 放熱性に優れ、 かつ半導体チップを複数備えることが可能となる。 なお、 樹脂パッケージ 7内に設けられる半導体チップの数は、 上記 2個に限らず、 それ 以上の数の半導体チップを備えるようにしてもよい。 また、 それに応じて半導体 装置 S 5〜 7から外部に露出する端子数は、 2端子あるいは 7端子以上の端子を 有するようにしてもよレ、。
次に、 上記第 7実施例の半導体装置 S 7の製造方法を、 簡単に説明する。 上 記半導体装置 S 7の製作では、 たとえば、 図 1 4に示すように、 一定方向に延び た長尺状の、 たとえば銅からなる薄板 8 1に対して打ち抜きプレス加工を施す。 その後、 所定のフォーミング加工を施すことにより、 各内部リード 6 4〜6 9及 び外部リード 2 9〜3 3， 7 0の原型となる部分を形成する。 この場合、 各チッ プ搭載用内部リード 6 4， 6 7は、 その端部に矩形状のアイランド 7 1， 7 2を 備えるように形成する。 なお、 図中、 8 2は送り穴を示す。
次いで、 各アイランド 7 1， 7 2の上面に半導体チップ 6 1 , 6 2を、 たと えば接着剤を用いて接続する。 そして、 半導体チップ 6 1 , 6 2の上面に、 たと えば、 A gからなるバンプ 7 3〜7 6を形成し成長させる。
その後、 薄板 8 1の長手方向に延びる一点破線で示す折り返しライン L 1に 沿って、 図 1 5に示すように、 薄板 8 1の個片 8 3を反転軸 Cを中心にして反転 させる。 これにより、 半導体チップ 6 2のバンプ 7 5 , 7 6は、 チップ接続用内 部リード 6 8， 6 9の各平坦部 6 8 a， 6 9 aに接続される。 同様に、 半導体チ ップ 6 1のバンプ 7 3 , 7 4も、 チップ接続用内部リード 6 5 , 6 6の各平坦部 6 5 a , 6 6 aに接続される。 なお、 上記個片 8 3の大きさは、 個片 8 3を折り 返したときに各半導体チップ 6 1 , 6 2が各バンプ 7 3〜7 6を介して適切に各 平坦部 6 5 a， 6 6 a , 6 8 a , 6 9 aに接続されるように、 予め設定されて形 成されている。
次に、 各半導体チップ 6 1， 6 2、 各内部リード 6 4〜 6 9を所定の金型を 用いて熱硬化性樹脂によりパッケージングを行い、 樹脂パッケージ 7を形成する 。 そして、 外部に露出している各外部リード 2 9〜3 3 , 7 0をハンダメツキし 、 タイバー等の不要な部位を除去する等の工程を経て、 図 1 2及び図 1 3に示す ような半導体装置 S 7を得る。
このように、 薄板 8 1の個片 83を折り返すことにより、 半導体チップ 6 1 , 62を各内部リード 65, 66, 68, 69の平坦部 65 a， 66 a, 68 a , 69 aに対して精度よく接続することができる。 なお、 上記方法は、 上述した 第 1〜第 6実施例に示した半導体装置 S 1〜S 6に適用することが可能である。
もちろん、 この発明の範囲は上述した実施例に限定されるものではない。 た とえば、 半導体チップとしては、 上記したダイオードやトランジスタに限らない 。 また、 ダイォードの種類としては、 スィッチングダィォ一ドゃショットキーバ リァダイォード等を適用することができる力 これらに限定されるものではない 。 また、 トランジスタとしては、 たとえば MOS FETやバイポーラ トランジス タが適用できるが、 同様に、 これらに限定されるものではない。

Claims

請 求 の 範 囲
1 . 半導体チップと、 この半導体チップを搭載するチップ搭載用内部リードと
、 上記半導体チップの上面に電気的に接続されたチップ接続用内部リードと、 上 記半導体チップ及び上記各内部リードを包み込むとともに平面視長矩形状とした 樹脂パッケージとを備え、
上記チップ搭載用内部リードの端部は、 上記樹脂パッケージの長手方向に沿 つて延びる長矩形状なレ、し略長矩形状に形成されたことを特徴とする、 半導体装
2 . 平面視における上記チップ搭載用内部リードの面積は、 上記樹脂パッケ一 ジの底面積に対して約 5 0 %以上とされた、 請求項 1に記載の半導体装置。
3 . 上記半導体チップは、 上記樹脂パッケージの長手方向に延びた上記チップ 搭載用内部リードの中間部に搭載された、 請求項 1に記載の半導体装置。
4 . 上記チップ搭載用内部リ一ドの端部以外の幅は、 上記端部の幅と同等にな るように形成された、 請求項 1に記載の半導体装置。
5 . 第 1及び第 2半導体チップと、 上記各半導体チップをそれぞれ搭載する第 1及び第 2チップ搭載用内部リードと、 上記各半導体チップの上面に電気的にそ れぞれ接続された複数のチップ接続用内部リードと、 上記各半導体チップ及び上 記各内部リードを包み込むとともに平面視長矩形状とした樹脂パッケージとを備 え、
上記各チップ搭載用内部リードの端部は、 全体として平面視において上記樹 脂パッケージの長手方向に沿って延びる長矩形状ないし略長矩形状になるように 形成されたことを特徴とする、 半導体装置。
6 . 上記チップ搭載用内部リードの端部は、 全体として平面視において上記樹 脂パッケージの底面積全体に対して約 5 0 %以上を占有するように形成された、 請求項 5に記載の半導体装置。
7 . 上記各チップ搭載用内部リードの端部は、 同一平面上に配置され、 これに より、 上記各半導体チップは、 上記樹脂パッケージ内に並設された、 請求項 5に 記載の半導体装置。
8 . 上記チップ接続用内部リードのうちのいずれかの端部は、 第 1及び第 2半 導体チップの両上面を跨ぐように配され、 これにより、 上記各半導体チップの両 上面を互いに接続する、 請求項 5に記載の半導体装置。
9 . 上記各半導体チップは、 その上下面が互に逆となるように上記樹脂パッケ —ジ内に配され、
上記第 1チップ搭載用内部リードの端部は、 上記樹脂パッケージの下面近傍 に配され、
上記第 2チップ搭載用内部リ一ドの端部は、 上記樹脂パッケージの上面近傍 に配された、 請求項 5に記載の半導体装置。
PCT/JP2000/006858 1999-10-28 2000-10-02 Dispositif a semi-conducteurs WO2001031704A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/111,567 US6650004B1 (en) 1999-10-28 2000-10-02 Semiconductor device
EP00963058A EP1235275A4 (en) 1999-10-28 2000-10-02 SEMICONDUCTOR DEVICE

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP30634199 1999-10-28
JP11/306341 1999-10-28
JP2000126742A JP4651153B2 (ja) 1999-10-28 2000-04-27 半導体装置
JP2000/126742 2000-04-27

Publications (1)

Publication Number Publication Date
WO2001031704A1 true WO2001031704A1 (fr) 2001-05-03

Family

ID=26564670

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/006858 WO2001031704A1 (fr) 1999-10-28 2000-10-02 Dispositif a semi-conducteurs

Country Status (7)

Country Link
US (1) US6650004B1 (ja)
EP (1) EP1235275A4 (ja)
JP (1) JP4651153B2 (ja)
KR (1) KR100680898B1 (ja)
CN (1) CN1198335C (ja)
TW (1) TW459279B (ja)
WO (1) WO2001031704A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3871486B2 (ja) * 1999-02-17 2007-01-24 株式会社ルネサステクノロジ 半導体装置
JP4646480B2 (ja) * 2002-02-27 2011-03-09 三洋電機株式会社 半導体回路収納装置
JP2004349347A (ja) 2003-05-20 2004-12-09 Rohm Co Ltd 半導体装置
JP4246598B2 (ja) * 2003-10-22 2009-04-02 三菱電機株式会社 電力用半導体装置
JP4435050B2 (ja) 2005-05-24 2010-03-17 パナソニック株式会社 半導体装置
WO2007010315A2 (en) 2005-07-20 2007-01-25 Infineon Technologies Ag Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
US20070075419A1 (en) * 2005-09-06 2007-04-05 Denso Corporation Semiconductor device having metallic lead and electronic device having lead frame
US7927359B2 (en) * 2005-10-06 2011-04-19 Paradigm Spine, Llc Polyaxial screw
JP4353935B2 (ja) * 2005-11-07 2009-10-28 Ｎｅｃエレクトロニクス株式会社 リードレスパッケージ型半導体装置
US8288200B2 (en) * 2005-11-30 2012-10-16 Diodes Inc. Semiconductor devices with conductive clips
JP2008140936A (ja) * 2006-11-30 2008-06-19 Toshiba Corp プリント基板
JP2008270302A (ja) * 2007-04-16 2008-11-06 Sanyo Electric Co Ltd 半導体装置
KR100917600B1 (ko) * 2007-12-12 2009-09-17 한국전자통신연구원 금속-절연체 전이 소자 및 그 패키지 방법
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8866004B1 (en) 2009-06-09 2014-10-21 Amkor Technology, Inc. Frame interconnect for concentrated photovoltaic module
US8841547B1 (en) 2009-10-09 2014-09-23 Amkor Technology, Inc. Concentrated photovoltaic receiver package with built-in connector
US8866002B1 (en) 2009-11-25 2014-10-21 Amkor Technology, Inc. Through wafer via structures for concentrated photovoltaic cells
US9362437B1 (en) 2010-06-14 2016-06-07 Amkor Technology, Inc. Concentrated photovoltaic receiver module with improved optical light guide assembly
US8809677B1 (en) 2010-07-02 2014-08-19 Amkor Technology, Inc. Molded light guide for concentrated photovoltaic receiver module
US8552517B1 (en) 2010-09-14 2013-10-08 Amkor Technology, Inc. Conductive paste and mold for electrical connection of photovoltaic die to substrate
US8502361B1 (en) 2010-12-09 2013-08-06 Amkor Technology, Inc. Concentrated photovoltaic receiver package with stacked internal support features
JP2013149779A (ja) * 2012-01-19 2013-08-01 Semiconductor Components Industries Llc 半導体装置
JP2013222714A (ja) * 2012-04-12 2013-10-28 Denso Corp 半導体装置の製造方法
CN104247012B (zh) 2012-10-01 2017-08-25 富士电机株式会社 半导体装置及其制造方法
JP6495322B2 (ja) * 2014-03-31 2019-04-03 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． Ｉｃダイ、超音波プローブ、超音波診断システム及び方法
CN106684152A (zh) * 2017-01-11 2017-05-17 山东天岳晶体材料有限公司 一种散热型场效应管

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60101958A (ja) * 1983-11-08 1985-06-06 Rohm Co Ltd ダイオ−ド装置の製造方法
JPH0321854U (ja) * 1989-07-11 1991-03-05
JPH04134857U (ja) * 1991-06-07 1992-12-15 日本電気株式会社 表面実装型半導体装置
JPH05121615A (ja) * 1991-10-25 1993-05-18 Rohm Co Ltd 半導体装置
JPH08139245A (ja) * 1994-11-07 1996-05-31 Rohm Co Ltd 半導体装置の構造及びその製造方法
JPH08148621A (ja) * 1994-11-24 1996-06-07 Rohm Co Ltd 半導体装置
JPH08162580A (ja) * 1994-11-30 1996-06-21 Rohm Co Ltd 半導体装置
JPH08186217A (ja) * 1994-12-28 1996-07-16 Rohm Co Ltd 半導体装置
JPH08236672A (ja) * 1995-02-28 1996-09-13 Rohm Co Ltd リードフレーム及びそれを用いた面実装パッケージ半導体電子部品の製造方法
JPH08264698A (ja) * 1995-03-28 1996-10-11 Rohm Co Ltd 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1149604A (en) * 1968-03-08 1969-04-23 Standard Telephones Cables Ltd Semiconductor devices
FR2647549B1 (fr) 1989-05-23 1993-06-18 Inst Francais Du Petrole Procede et dispositif pour mesurer des qualites d'un fluide polyphasique
JPH04134857A (ja) 1990-09-27 1992-05-08 Toshiba Corp 半導体記憶装置
JPH06216308A (ja) * 1993-01-14 1994-08-05 Mitsubishi Electric Corp 樹脂封止型半導体装置
US5821611A (en) 1994-11-07 1998-10-13 Rohm Co. Ltd. Semiconductor device and process and leadframe for making the same
US5530284A (en) * 1995-03-06 1996-06-25 Motorola, Inc. Semiconductor leadframe structure compatible with differing bond wire materials
US5814884C1 (en) * 1996-10-24 2002-01-29 Int Rectifier Corp Commonly housed diverse semiconductor die
US6420779B1 (en) * 1999-09-14 2002-07-16 St Assembly Test Services Ltd. Leadframe based chip scale package and method of producing the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60101958A (ja) * 1983-11-08 1985-06-06 Rohm Co Ltd ダイオ−ド装置の製造方法
JPH0321854U (ja) * 1989-07-11 1991-03-05
JPH04134857U (ja) * 1991-06-07 1992-12-15 日本電気株式会社 表面実装型半導体装置
JPH05121615A (ja) * 1991-10-25 1993-05-18 Rohm Co Ltd 半導体装置
JPH08139245A (ja) * 1994-11-07 1996-05-31 Rohm Co Ltd 半導体装置の構造及びその製造方法
JPH08148621A (ja) * 1994-11-24 1996-06-07 Rohm Co Ltd 半導体装置
JPH08162580A (ja) * 1994-11-30 1996-06-21 Rohm Co Ltd 半導体装置
JPH08186217A (ja) * 1994-12-28 1996-07-16 Rohm Co Ltd 半導体装置
JPH08236672A (ja) * 1995-02-28 1996-09-13 Rohm Co Ltd リードフレーム及びそれを用いた面実装パッケージ半導体電子部品の製造方法
JPH08264698A (ja) * 1995-03-28 1996-10-11 Rohm Co Ltd 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1235275A4 *

Also Published As

Publication number Publication date
TW459279B (en) 2001-10-11
CN1198335C (zh) 2005-04-20
CN1384977A (zh) 2002-12-11
EP1235275A4 (en) 2008-02-27
JP2001196518A (ja) 2001-07-19
KR20020052195A (ko) 2002-07-02
JP4651153B2 (ja) 2011-03-16
KR100680898B1 (ko) 2007-02-09
EP1235275A1 (en) 2002-08-28
US6650004B1 (en) 2003-11-18

Similar Documents

Publication Publication Date Title
WO2001031704A1 (fr) Dispositif a semi-conducteurs
US7208818B2 (en) Power semiconductor package
US9589868B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
JP4698225B2 (ja) ドレインクリップを備えた半導体ダイパッケージ
US8022518B2 (en) Semiconductor device having a sealing body and partially exposed conductors
US6566164B1 (en) Exposed copper strap in a semiconductor package
JP4400965B2 (ja) 積層化半導体パッケージ及びその製造方法
JP4102012B2 (ja) 半導体装置の製造方法および半導体装置
US7781265B2 (en) DFN semiconductor package having reduced electrical resistance
US7759775B2 (en) High current semiconductor power device SOIC package
US7633140B2 (en) Inverted J-lead for power devices
US5299091A (en) Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same
JPH0758277A (ja) 半導体装置
US7102211B2 (en) Semiconductor device and hybrid integrated circuit device
JPS6180842A (ja) 半導体装置
JP5362658B2 (ja) 半導体装置
US20060145312A1 (en) Dual flat non-leaded semiconductor package
JP2003347491A (ja) 半導体装置
JP4207791B2 (ja) 半導体装置
US7951651B2 (en) Dual flat non-leaded semiconductor package
JP2006294740A (ja) 電子装置
JP2003318315A (ja) トランジスタベアチップ実装配線基板およびその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10111567

Country of ref document: US

Ref document number: 008148678

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020027005469

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2000963058

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020027005469

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2000963058

Country of ref document: EP

WWR Wipo information: refused in national office

Ref document number: 1020027005469

Country of ref document: KR