KR100917600B1

KR100917600B1 - 금속-절연체 전이 소자 및 그 패키지 방법

Info

Publication number: KR100917600B1
Application number: KR1020070128990A
Authority: KR
Inventors: 최상국; 김현탁; 채병규
Original assignee: 한국전자통신연구원
Priority date: 2007-12-12
Filing date: 2007-12-12
Publication date: 2009-09-17
Also published as: KR20090061957A

Abstract

본 발명은 패키징 공정의 공정비 및 공정 시간을 줄여, 해당 MIT 소자의 부품 경쟁력을 높인 금속-절연체 전이 소자 및 그의 패키징 방법에 관한 것으로서, 각각 p자 및 q자 형상으로 이루어져, 돌출부가 서로 마주보도록 이격 배치된 제1,2 리드를 포함하는 리드 프레임에, 기판과 상기 기판 위에 형성된 모트 절연체와 상기 모트 절연체에 각각 연결되는 제1,2 전극을 포함하는 MIT 칩을, 상기 기판이 위로 향하고 상기 제1,2 전극이 아래로 향하도록 뒤집어, 상기 제1,2 전극과 상기 리드 프레임의 제1,2 리드를 본딩한다.

금속-절연체 전이 소자, 패키징, 다이 본딩, 리드 프레임

Description

금속-절연체 전이 소자 및 그 패키지 방법{Metal-insulator transition device and packaging method thereof}

본 발명은 전압이 인가됨에 따라 절연체에서 금속으로의 전이가 발생하는 모트 절연체를 이용한 금속-절연체 전이(Metal-insulator transition : MIT) 소자 및 그의 패키지 방법에 관한 것이다.

MIT는 전압이 인가됨에 따라 저항의 변화가 발생하여 절연체에서 금속으로 전이가 발생하는 현상을 나타내는 것으로서, 이는 N.F 모트(Nevill Francis Mott)의 "어떤 금속물질의 경우 전자 간에 서로 미는 강력한 힘으로 인해 전류가 통하지 않는 절연체로 갑자기 바뀔 수 있다"라는 가설로부터 시작되어, 김현탁 박사에 의하여 이론적으로 정리되고 실험적으로 입증되었다.

상기 MIT는 전자 사이에 서로 밀어내려는 쿨롱 에너지가 너무 커 전기가 흐를 수 없는 모트 절연체(mott insulator)에, 미세한 전압이 안정적으로 가해지면 전자 간의 균형이 무너져 전류가 흐르는 금속으로 바뀌는 것으로, 상기 모트 절연 체는 전압을 가하지 않을 경우 원래의 절연체로 돌아간다.

이러한 모트 절연체는 실리콘보다 수만 배가량 전류가 잘 통하기 때문에, 차세대 메모리 반도체, 광소자, 차세대 디스플레이 등에 적용되어, 다양한 디지털 전자제품의 성능 및 크기를 획기적으로 줄일 수 있는 것으로 알려져 있다.

도 1은 MIT 이론에 의해서 동작하는 MIT 칩의 기본적인 구조를 나타낸 것으로서, (a)는 MIT 칩의 수직 단면도, (b)는 MIT 칩의 상부 평면도, (c)는 MIT 칩의 하부 평면도이다.

도 1을 참조하면, MIT 칩은, 기본적으로 실리콘 혹은 사파이어로 이루어진 기판(110) 위에 모트 절연체(120)를 형성하고, 상기 모트 절연체(120)에 전압을 인가하기 위한 전극(130)을 형성하여 이루어진다. 이외에, 소자의 기능에 따라서 다른 구조가 더 추가될 수 있다.

상기 모트 절연체(120)를 구현하는 물질로서, vanadium oxide (VOx), nickel oxide, titanium oxide, 그리고 niobium oxide 등이 보편적으로 알려져 있으며, 이 중에서 VOx는 대표적으로 사용되고 있다. 상기 VOx는 VO, V₂O₃, VO₂, V₆O₁₃, 그리고 V₂O₅ 등의 다양한 상(phase)으로의 존재가 가능하다.

그리고 상기 MIT 칩의 안정적인 동작 및 보호를 위해, 패키징을 더 수행하는데, 이는 2단자 혹은 3 단자 소자인 트랜지스터의 일반적인 패키징 방법에 따른다.

도 2는 기존의 방법에 따라 패키징된 MIT 소자를 도시한 것으로서, (a)는 상부 평면도를, (b)는 수직 단면도를 나타낸다.

도 2을 참조하면, 기존에는, 칩에 전기를 공급하는 리드(lead) 기능 및 패키지가 끝난 소자를 PCB에 고정시키기 위한 프레임(frame) 기능을 동시에 갖는 리드 프레임(220)에 다이 본딩으로 상기 MIT 칩(200)을 에폭시(230)를 사용하여 다이본딩한 후, 알루미늄 혹은 골드와 같은 도전성을 갖는 와이어(211,212)를 본딩하여, 상기 MIT 칩(200)의 전극(130)들과 상기 리드프레임(220)에 형성된 리드(221,223)간의 전기적 연결 통로를 형성한다. 그리고, 도시되지는 않았으나, 상기 본딩후에, 리드프레임(220)과 MIT 칩(200)을 에폭시 화합물로 몰딩하여, 외부의 다양한 영향에서 칩을 보호한다.

그런데, 패키징 공정의 공정비를 줄이기 위한 기술 개발이 부품 개발의 중요한 이슈로 되고 있는 요즈음의 추세로 볼 때, 상기와 같은 기존의 패키징 방법은 상기 MIT 칩을 리드프레임에 다이 본딩한 후, 전극과 리드 간의 전기적 통로 형성을 위한 와이어 본딩 공정까지 수행하여야 하기 때문에, 상술한 공정비 절감, 공정 수 및 공정 시간 단축을 저하한다는 문제점이 있다.

따라서, 본 발명은 상술한 문제점을 해결하여, 패키징 공정의 공정비 및 공정 시간을 줄여, 해당 MIT 소자의 부품 경쟁력을 높인 금속-절연체 전이 소자 및 그의 패키징 방법을 제공하고자 한다.

상기 과제를 해결하기 위한 수단으로서, 본 발명의 일 실시 형태에 의한 금속-절연체 전이 소자는, 각각 p자 및 q자 형상으로 이루어져, 돌출부가 서로 마주보도록 이격 배치된 제1,2 리드를 포함하는 리드 프레임; 및 기판과, 상기 기판 위에 형성된 모트 절연체, 상기 모트 절연체에 각각 연결되는 제1,2 전극을 포함하여, 상기 기판이 위로 향하고 상기 제1,2 전극이 아래로 향하여 각각 상기 제1,2 리드 위에 본딩볼을 통해 각각 접합되는 MIT(Metal-insulator transition) 칩을 포함하여 이루어진다.

또한, 본 발명의 다른 실시 형태에 의한 금속 전이체 전이 소자의 패키지 방 법은, 각각 p자 및 q자 형상으로 이루어져, 돌출부가 서로 마주보도록 이격 배치된 제1,2 리드를 포함하는 리드 프레임을 형성하는 단계; 기판과, 상기 기판 위에 형성된 모트 절연체, 상기 모트 절연체에 각각 연결되는 제1,2 전극을 포함하는 MIT 칩을, 상기 기판이 위로 향하고 상기 제1,2 전극이 아래로 향하도록 뒤집어, 상기 제1,2 전극과 상기 리드 프레임의 제1,2 리드를 본딩하는 단계를 포함하고, 더하여, 상기 리드 프레임 위을 상기 MIT 칩을 에폭시 화합물로 몰딩하는 단계를 더 포함하여 이루어진다.

여기서, 상기 MIT 칩은, 상기 기판이 직사각형 형상이고, 상기 제1,2 전극이 상기 기판의 길이 방향 양단에 형성된다.

상기 구성에 의하면, 본 발명의 MIT 소자 및 그 패키징 방법은, MIT 칩을 기판이 상부에 놓이도록 뒤집어, 전극을 직접 리드 프레임의 리드에 본딩함으로써, 패키징에 필요한 공정 수를 줄여, 공정비 및 공정시간을 감소시키는 우수한 효과가 있다.

더하여, MIT 칩의 전극이 직접 본딩된 리드 프레임을 통하여, 상기 전극에 발생하는 열이 리드 프레임으로 전도되어 방출됨으로써, MIT 칩에 전기를 인가시에 발생하는 열처리 문제를 해결하고, 그 결과 부품의 신뢰성을 향상시킬 수 있는 우수한 효과가 있다.

이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세하게 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.

또한, 도면 전체에 걸쳐 유사한 기능 및 작용을 하는 부분에 대해서는 동일한 도면 부호를 사용한다.

덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할때, 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다. 또한 어떤 구성 요소를 '포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라, 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

도 3 내지 도 5는 본 발명의 바람직한 실시 예에 따른 MIT 소자의 패키징 방법을 설명하기 위한 각 공정별 단면도로서, 이를 참조하여 MIT 소자의 패키징 과정을 설명한다.

도 3을 참조하면, 본 발명의 실시 예에 따른 MIT 소자의 패키징 방법은, 각각 p자 및 q자 형상으로 이루진 제1,2 리드(311,312)를 포함하는 리드 프레임(310)을 형성한다. 상기 리드 프레임(310)에 있어서, 상기 제1,2 리드(311,312)는 그 돌 출부가 서로 마주보되 전기적으로 분리될 수 있도록 이격 배치되며, 그 면적의 합이 패키징하고자 하는 MIT 칩의 평면적보다 크게 이루어지고, 전도성 재료로 구현되어, 상기 MIT 칩의 전극과의 전기적 통로 형성 및 지지대 기능을 동시에 수행한다.

그리고, 본 발명의 실시 예에 따른 MIT 소자의 패키징 방법은, 도 4에 도시된 바와 같이, 상기 리드 프레임(310)의 제1,2 리드(311,312)에 각각 전도성의 본딩볼(320)을 형성한다.

그리고, 도 5에 도시된 바와 같이, 기판(110)과 모트 절연체(120)와 두 개의 전극(130)을 포함하는 MIT 칩(330)을 기판(110)이 위로 향하도록 뒤집어, 상기 두 전극(130)을 각각 상기 두 본딩볼(320)에 각각 접하도록 배치한 후, 본딩 공정을 수행하여, 상기 두 전극(130)을 각각 제1,2 리드(311,312) 상에 본딩한다. 상기 본딩볼(320)은 전도성의 에폭시 화합물로 구현할 수 있다.

상기에 의하면, 한 번의 본딩 공정만으로, MIT 칩(330)을 위한 지지대 형성 및 전기적 통로까지 연결된다.

더하여, 상기 접합된 리드 프레임(310) 및 MIT 칩(320)을 비전도성의 에폭시 화합물로 몰딩하는 공정을 더 수행한다. 이에 의하여, 외부 환경으로부터 MIT 칩(320)을 보호할 수 있다.

상기와 같은 구성에 있어서, 실제로 MIT 칩(320)의 기판이 위로 향하도록 뒤집어 본딩 공정을 수행하기 위해서는, 스크라이빙 소윈 공정에서 테핑 처리를 반대 로 하여야 하며, 자동화된 본딩기에서는 칩의 패턴 형상을 인식하여야만 칩의 로딩이 가능하므로, 상기 기판(321)을 투명한 소재로 형성하거나, 상기 기판(321)의 하부면에 패턴 인식을 위한 마크(mark)를 표시하여야 한다.

따라서, 본 발명의 다른 실시 예에서는, 상기 MIT 칩의 형상을 변형한다.

도 6은 칩의 패턴 형상 인식을 용이하게 하기 위하여 제안된, 본 발명의 다른 실시 예에 따른 패키징된 MIT 소자를 나타낸 도면으로서, (a)는 수직 단면도이고, (b)는 상부 평면도이다.

도 6을 참조하면, 본 발명의 다른 실시 예에 있어서도 앞서의 실시 예와 마찬가지로, 상기 MIT 소자의 패키지를 위하여, 각각 p자 및 q자 형상으로 이루어지며 돌출부가 상호 마주보도록 배치되고 전도성의 금속을 포함하는 제1,2 리드(411,412)를 포함하는 리드 프레임(410)의 제1,2 리드(411,412) 위에 전도성을 갖는 본딩볼(420)을 형성한 후, 기판(431)과 모트 절연체(432)와 전극(433)을 포함하는 MIT 칩(430)을 상기 기판(431)이 위로 향하도록 뒤집은 후, 상기 두 전극(433)이 각각 제1,2 리드(411,412) 위의 본딩볼(420)에 놓이도록 배치한 후 본딩 공정을 진행하여, 상기 전극(433)과 제1,2 리드(411,412)를 각각 본딩한다.

이때, 상기 MIT 칩(430)의 기판(431)을 마주보는 두 쌍의 모서리 길이가 서로 다른 직사각형으로 형성한다. 더 구체적으로는, 두 전극(433)을 연결한 일직선과 평행한 한 쌍의 모서리 길이를 더 길게 형성한다.

상기와 같이 구성함에 의해서, 자동 본딩기에서는, 뒤집어진 상태의 MIT 칩(430)에서, 기판(431)의 길이 방향과 폭 방향을 구분함으로써, 상기 MIT 칩(430)의 패턴을 쉽게 인식할 수 있게 된다.

이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 당업자에게 있어 명백할 것이다.

도 1은 금속-절연체 전이(MIT) 칩의 기본 구조를 보인 도면,

도 2는 기존의 패키징 방법에 의해 패키징된 금속-절연체 전이 소자의 구조를 나타낸 도면,

도 3 내지 도 5는 본 발명의 일 실시 형태에 따른 금속-절연체 전이 소자의 패키징 방법을 각 과정별로 보인 공정도, 그리고

도 6은 본 발명의 다른 실시 형태에 따라 패키징된 금속-절연체 전이 소자를 나타낸 도면이다.

Claims

각각 p자 및 q자 형상으로 이루어져, 돌출부가 서로 마주보도록 이격 배치된 제1,2 리드를 포함하는 리드 프레임; 및

기판과, 상기 기판 위에 형성된 모트 절연체와, 상기 모트 절연체에 각각 연결되는 제1,2 전극을 포함하여, 상기 기판이 위로 향하고 상기 제1,2 전극이 아래로 향하여 각각 상기 제1,2 리드 위에 본딩볼을 통해 각각 접합되는 MIT(Metal-insulator transition) 칩을 포함하며, 상기 리드 프레임은 MIT 칩의 지지대 역할과 전기적 통로 역할을 동시에 수행하는 것을 특징으로 하는 금속-절연체 전이 소자.
제1항에 있어서, 상기 MIT 칩은,

상기 기판이 직사각형 형상이고, 상기 제1,2 전극이 상기 기판의 길이 방향 양단에 형성되는 것을 특징으로 하는 금속-절연체 전이 소자.
제1항에 있어서,

상기 본딩볼은 전도성 에폭시로 이루어진 것을 특징으로 하는 금속-절연체 전이 소자.
제1항에 있어서,

상기 MIT 칩을 둘러싸도록 형성되어 상기 MIT 칩을 보호하는 몰딩부를 더 포함하는 금속-절연체 전이 소자.
각각 p자 및 q자 형상으로 이루어져, 돌출부가 서로 마주보도록 이격 배치된 제1,2 리드를 포함하는 리드 프레임을 형성하는 단계;

기판과 상기 기판 위에 형성된 모트 절연체와 상기 모트 절연체에 각각 연결되는 제1,2 전극을 포함하는 MIT 칩을, 상기 기판이 위로 향하고 상기 제1,2 전극이 아래로 향하도록 뒤집어, 상기 제1,2 전극과 상기 리드 프레임의 제1,2 리드를 본딩하는 단계를 포함하며, 상기 리드 프레임은 MIT 칩의 지지대 역할과 전기적 통로 역할을 동시에 수행하는 것을 특징으로 하는 금속-절연체 전이 소자의 패키지 방법.
제5항에 있어서,

상기 MIT 칩 및 상기 MIT 칩과 상기 리드 프레임의 접합부분을 에폭시 화합물로 몰딩하는 단계를 더 포함하는 금속-절연체 전이 소자의 패키지 방법.
제5항에 있어서, 상기 MIT 칩은,

상기 기판이 직사각형 형상이고, 상기 제1,2 전극이 상기 기판의 길이 방향 양단에 형성되는 것을 특징으로 하는 금속-절연체 전이 소자의 패키지 방법.
제5항에 있어서,

상기 본딩하는 단계는, 전도성 에폭시를 이용하여 상기 제1,2 전극과 제1,2 리드를 접합하는 것을 특징으로 하는 금속-절연체 전이 소자의 패키지 방법.