JPH08148621A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08148621A JPH08148621A JP28966494A JP28966494A JPH08148621A JP H08148621 A JPH08148621 A JP H08148621A JP 28966494 A JP28966494 A JP 28966494A JP 28966494 A JP28966494 A JP 28966494A JP H08148621 A JPH08148621 A JP H08148621A
- Authority
- JP
- Japan
- Prior art keywords
- lead terminal
- semiconductor chip
- lead
- semiconductor device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Abstract
(57)【要約】 (修正有)
【目的】 第2および第3リード端子と電極部との間の
電気的接続を確実化することにより、電気的に優れ且つ
歩留まりの向上し得る三端子型の半導体装置を提供す
る。 【構成】 本発明は、半導体チップと、該半導体チップ
3の上面にその長手方向に沿って形成した2つの電極部
1,2と、前記半導体チップの下面に接続した第1リー
ド端子4と、先端部を前記電極部に接続し、且つ、該電
極部との接続部分から互いに広がる方向に延設する部分
を有している第2リード端子5および第3リード端子6
と、両側面の一方から前記第1リード端子4が突出し、
他方から第2リード端子5及び第3リード端子6が突出
し、且つ前記半導体チップ3を覆うモールド部7とを備
えた半導体装置であって、前記第2リード端子及び第3
リード端子は、前記電極部との接続部分において各先端
部の幅寸法が半導体チップの短辺方向の幅寸法より大き
いことを特徴とする半導体装置である。
電気的接続を確実化することにより、電気的に優れ且つ
歩留まりの向上し得る三端子型の半導体装置を提供す
る。 【構成】 本発明は、半導体チップと、該半導体チップ
3の上面にその長手方向に沿って形成した2つの電極部
1,2と、前記半導体チップの下面に接続した第1リー
ド端子4と、先端部を前記電極部に接続し、且つ、該電
極部との接続部分から互いに広がる方向に延設する部分
を有している第2リード端子5および第3リード端子6
と、両側面の一方から前記第1リード端子4が突出し、
他方から第2リード端子5及び第3リード端子6が突出
し、且つ前記半導体チップ3を覆うモールド部7とを備
えた半導体装置であって、前記第2リード端子及び第3
リード端子は、前記電極部との接続部分において各先端
部の幅寸法が半導体チップの短辺方向の幅寸法より大き
いことを特徴とする半導体装置である。
Description
【0001】
【産業上の利用分野】本発明は、半導体チップに接続さ
れた三本のリード端子を備える、トランジスタ、ダイオ
ード等のような三端子型の半導体装置に関するものであ
る。
れた三本のリード端子を備える、トランジスタ、ダイオ
ード等のような三端子型の半導体装置に関するものであ
る。
【0002】
【従来の技術】一般に、半導体チップをエポキシ樹脂等
からなるモールド部により覆い、且つモールド部の両側
面の一方から第1リード端子が、他方から第2リード端
子及び第3リード端子が突出するタイプの三端子型の半
導体装置は、次のような構造を有する。
からなるモールド部により覆い、且つモールド部の両側
面の一方から第1リード端子が、他方から第2リード端
子及び第3リード端子が突出するタイプの三端子型の半
導体装置は、次のような構造を有する。
【0003】すなわち、この種の半導体装置は、第1リ
ード端子の先端に一体的に設けられたアイランド部に、
半導体チップをダイボンディングし、この半導体チップ
上面に設けられた2つの電極部と、第2リード端子との
間及び第3リード端子との間を、金線等の細い金属線に
よるワイヤボンディングにて電気的に接続したのち、半
導体チップの部分をモールド部にてパッケージするとい
った構造である。
ード端子の先端に一体的に設けられたアイランド部に、
半導体チップをダイボンディングし、この半導体チップ
上面に設けられた2つの電極部と、第2リード端子との
間及び第3リード端子との間を、金線等の細い金属線に
よるワイヤボンディングにて電気的に接続したのち、半
導体チップの部分をモールド部にてパッケージするとい
った構造である。
【0004】しかし、このような構造は、金線等の高価
な細い金属線によるワイヤボンディングを用いているた
めに、製造コストが大幅にアップするばかりか、大電流
を印加した場合には前記細い金属線に断線が発生するこ
とで、このような大電流用には適さない等の問題があっ
た。これらの問題を解消するために、金属線によるワイ
ヤボンディングを用いない半導体装置が、先行技術とし
て、特開昭47−37074号公報に掲載されている。
な細い金属線によるワイヤボンディングを用いているた
めに、製造コストが大幅にアップするばかりか、大電流
を印加した場合には前記細い金属線に断線が発生するこ
とで、このような大電流用には適さない等の問題があっ
た。これらの問題を解消するために、金属線によるワイ
ヤボンディングを用いない半導体装置が、先行技術とし
て、特開昭47−37074号公報に掲載されている。
【0005】この半導体装置は、まず、第2リード端子
51及び第3リード端子52を、略垂直方向に折り曲げ
て直立させ、さらに、この直立した部分のそれぞれの先
端を、第3リード端子53上に半田54を介してダイボ
ンディングされた半導体チップ55に向けて根元から倒
すことにより、半導体チップ55上面の両電極部56、
57に重ねるようにして接続させるといった構造であ
る。
51及び第3リード端子52を、略垂直方向に折り曲げ
て直立させ、さらに、この直立した部分のそれぞれの先
端を、第3リード端子53上に半田54を介してダイボ
ンディングされた半導体チップ55に向けて根元から倒
すことにより、半導体チップ55上面の両電極部56、
57に重ねるようにして接続させるといった構造であ
る。
【0006】上記第2リード端子51の先端と電極部5
6との間、第3リード端子52の先端と電極部57との
間およびアイランド部54と半導体チップ55との間に
は、半田58、59、60がそれぞれ介在しており、こ
れら半田58、59、60は該半田の融点よりも高い温
度にて加熱されることにより溶融され、上記各々の間を
合金化接合している。
6との間、第3リード端子52の先端と電極部57との
間およびアイランド部54と半導体チップ55との間に
は、半田58、59、60がそれぞれ介在しており、こ
れら半田58、59、60は該半田の融点よりも高い温
度にて加熱されることにより溶融され、上記各々の間を
合金化接合している。
【0007】
【発明が解決しようとする課題】しかしながら、この半
導体装置には、次のような問題があった。第2及び第3
リード端子51、52には、それぞれに約90度の曲げ
加工が異なる2箇所に施されており、この曲げ加工によ
る各曲折部で曲げ形状寸法に誤差が生じる場合がある。
また、半導体チップ55は、ダイボンディングされる時
に該端子53上の半田60が溶融状態であるので、アイ
ランド部54上で位置ずれが発生する場合がある。さら
に、半導体チップ55は、上述の半田58、59、60
における合金化時に半田が溶融状態となって流動的にな
るので、アイランド部54上で移動しやすく、位置ずれ
が発生する場合がある。
導体装置には、次のような問題があった。第2及び第3
リード端子51、52には、それぞれに約90度の曲げ
加工が異なる2箇所に施されており、この曲げ加工によ
る各曲折部で曲げ形状寸法に誤差が生じる場合がある。
また、半導体チップ55は、ダイボンディングされる時
に該端子53上の半田60が溶融状態であるので、アイ
ランド部54上で位置ずれが発生する場合がある。さら
に、半導体チップ55は、上述の半田58、59、60
における合金化時に半田が溶融状態となって流動的にな
るので、アイランド部54上で移動しやすく、位置ずれ
が発生する場合がある。
【0008】以上のような形状寸法の誤差や位置ずれに
よる誤差が重なってしまうと、図8に示すように、第2
および第3リード端子51、52の先端と電極部56、
57との間の各々の接続面積が小さくなって、これら接
続部分において電気抵抗が大きくなる等して電気的特性
が悪化したり、場合によっては上記接続を維持しきれな
くなり、電気的に未接続状態となって、接続不良を招来
し、これにより歩留まりが低下してしまうといった問題
があった。
よる誤差が重なってしまうと、図8に示すように、第2
および第3リード端子51、52の先端と電極部56、
57との間の各々の接続面積が小さくなって、これら接
続部分において電気抵抗が大きくなる等して電気的特性
が悪化したり、場合によっては上記接続を維持しきれな
くなり、電気的に未接続状態となって、接続不良を招来
し、これにより歩留まりが低下してしまうといった問題
があった。
【0009】本発明は、以上のような状況下で考え出さ
れたもので、第2および第3リード端子と電極部との間
の電気的接続を確実化することにより、電気的に優れ且
つ歩留まりの向上し得る三端子型の半導体装置を提供す
ることを目的とする。
れたもので、第2および第3リード端子と電極部との間
の電気的接続を確実化することにより、電気的に優れ且
つ歩留まりの向上し得る三端子型の半導体装置を提供す
ることを目的とする。
【0010】
【課題を解決するための手段】この課題を解決するため
に本発明は、半導体チップと、該半導体チップの上面に
その長手方向に沿って形成した2つの電極部と、前記半
導体チップの下面に接続した第1リード端子と、先端部
を前記電極部に接続し、且つ、該電極部との接続部分か
ら互いに広がる方向に延設する部分を有している第2リ
ード端子および第3リード端子と、両側面の一方から前
記第1リード端子が突出し、他方から第2リード端子及
び第3リード端子が突出し、且つ前記半導体チップを覆
うモールド部とを備えた半導体装置であって、前記第2
リード端子及び第3リード端子は、前記電極部との接続
部分において各先端部の幅寸法が半導体チップの短辺方
向の幅寸法より大きいことを特徴とする半導体装置を提
供するものである。
に本発明は、半導体チップと、該半導体チップの上面に
その長手方向に沿って形成した2つの電極部と、前記半
導体チップの下面に接続した第1リード端子と、先端部
を前記電極部に接続し、且つ、該電極部との接続部分か
ら互いに広がる方向に延設する部分を有している第2リ
ード端子および第3リード端子と、両側面の一方から前
記第1リード端子が突出し、他方から第2リード端子及
び第3リード端子が突出し、且つ前記半導体チップを覆
うモールド部とを備えた半導体装置であって、前記第2
リード端子及び第3リード端子は、前記電極部との接続
部分において各先端部の幅寸法が半導体チップの短辺方
向の幅寸法より大きいことを特徴とする半導体装置を提
供するものである。
【0011】
【発明の作用及び効果】本発明の半導体装置によれば、
第2リード端子および第3リード端子は、電極部との接
続部分においてそれぞれの先端部の幅寸法が半導体チッ
プの短辺方向の幅寸法より大きいので、第2リード端子
および第3リード端子が、上記半導体チップの短辺方向
へ変形する等の形状不良が発生したり、第1リード端子
上の半導体チップが同じくその短辺方向へ位置ずれを起
こしたような場合でも、電極部に対して充分に所要の接
続面積を維持し得る。このため、この半導体装置は、上
記接続部分において抵抗値を維持しやすくなるので、そ
の電気的特性が安定化することになる。
第2リード端子および第3リード端子は、電極部との接
続部分においてそれぞれの先端部の幅寸法が半導体チッ
プの短辺方向の幅寸法より大きいので、第2リード端子
および第3リード端子が、上記半導体チップの短辺方向
へ変形する等の形状不良が発生したり、第1リード端子
上の半導体チップが同じくその短辺方向へ位置ずれを起
こしたような場合でも、電極部に対して充分に所要の接
続面積を維持し得る。このため、この半導体装置は、上
記接続部分において抵抗値を維持しやすくなるので、そ
の電気的特性が安定化することになる。
【0012】
【実施例】以下、本発明の一実施例を、半導体装置とし
て三端子型のダイオードを例にとり、図1乃至図6を参
照しつつ説明するが、本発明がこれらに限定されること
はない。図1は、三端子型のダイオードを示す要部断面
図であり、また、図2は、三端子型のダイオードを示す
一部切欠き平面図である。
て三端子型のダイオードを例にとり、図1乃至図6を参
照しつつ説明するが、本発明がこれらに限定されること
はない。図1は、三端子型のダイオードを示す要部断面
図であり、また、図2は、三端子型のダイオードを示す
一部切欠き平面図である。
【0013】これらの図の双方を参照しつつ説明する
と、このダイオードは、上面にその長辺方向に沿って突
起状の電極部1、2を形成した半導体チップ3と、この
半導体チップ3の下面に電気的に接続した第1リード端
子4と、電極部1に電気的に接続した第2リード端子5
と、電極部2に電気的に接続した第3リード端子6と、
上記半導体チップ3および第1乃至第3リード端子4、
5、6の各一部を覆うエポキシ樹脂からなるモールド部
7とを備えた構造を有する。
と、このダイオードは、上面にその長辺方向に沿って突
起状の電極部1、2を形成した半導体チップ3と、この
半導体チップ3の下面に電気的に接続した第1リード端
子4と、電極部1に電気的に接続した第2リード端子5
と、電極部2に電気的に接続した第3リード端子6と、
上記半導体チップ3および第1乃至第3リード端子4、
5、6の各一部を覆うエポキシ樹脂からなるモールド部
7とを備えた構造を有する。
【0014】第2および第3リード端子5、6は、図2
に示す如く平面視において、電極部1、2との接続箇所
からモールド部7外に向けて互いに広がる方向に延設す
る部分を有している。すなわち、第2および第3リード
端子5、6は、電極部1、2との接続部分から互いに反
対方向に延設され、さらに、ハの字状となるように(第
1リード端子4の延設方向とは逆方向に)屈曲し、そし
て、互いに平行となるように再度屈曲して、モールド部
7外へと突出している。
に示す如く平面視において、電極部1、2との接続箇所
からモールド部7外に向けて互いに広がる方向に延設す
る部分を有している。すなわち、第2および第3リード
端子5、6は、電極部1、2との接続部分から互いに反
対方向に延設され、さらに、ハの字状となるように(第
1リード端子4の延設方向とは逆方向に)屈曲し、そし
て、互いに平行となるように再度屈曲して、モールド部
7外へと突出している。
【0015】第2及び第3リード端子5、6は、電極部
1、2との接続部分において、各々先端部における幅寸
法Aが半導体チップ3の短辺方向の幅寸法Bより大き
い。尚、半導体チップ3と第1リード端子4との間、電
極部1と第2リード端子5との間および電極部2と第3
リード端子6との間には、それぞれ半田81、82、8
3が介在している(半田81、82、83は図2におい
て省略)。
1、2との接続部分において、各々先端部における幅寸
法Aが半導体チップ3の短辺方向の幅寸法Bより大き
い。尚、半導体チップ3と第1リード端子4との間、電
極部1と第2リード端子5との間および電極部2と第3
リード端子6との間には、それぞれ半田81、82、8
3が介在している(半田81、82、83は図2におい
て省略)。
【0016】また、第1乃至第3リード端子4、5、6
の各々には、図1に示す如く断面視において、表裏両面
側に内角を有する曲折部が形成されている。本実施例で
は、これら内角がすべて120度程度になるように形成
されている。尚、上記リード端子4、6、8は、鉄から
なるものであり、また、電極部1、2は、銀等からなる
ものである。
の各々には、図1に示す如く断面視において、表裏両面
側に内角を有する曲折部が形成されている。本実施例で
は、これら内角がすべて120度程度になるように形成
されている。尚、上記リード端子4、6、8は、鉄から
なるものであり、また、電極部1、2は、銀等からなる
ものである。
【0017】このような構造を有するダイオードは、例
えば次のような方法で製造される。図3乃至図5は、第
1の実施例を説明する際に用いる図であり、これらの図
において符号10は、鉄からなる金属板より打ち抜いた
長尺帯状のリードフレームを示している。また、このリ
ードフレーム10の長さ方向に沿う左右両縁部には、サ
イドフレーム11、12が形成されている。これらサイ
ドフレーム11、12の間には、その間を一体的に連続
するセクションバー13が、リードフレーム10の長手
方向に沿って一定のピッチ間隔で形成されている。
えば次のような方法で製造される。図3乃至図5は、第
1の実施例を説明する際に用いる図であり、これらの図
において符号10は、鉄からなる金属板より打ち抜いた
長尺帯状のリードフレームを示している。また、このリ
ードフレーム10の長さ方向に沿う左右両縁部には、サ
イドフレーム11、12が形成されている。これらサイ
ドフレーム11、12の間には、その間を一体的に連続
するセクションバー13が、リードフレーム10の長手
方向に沿って一定のピッチ間隔で形成されている。
【0018】また、両サイドフレーム11、12のうち
一方のサイドフレーム11には、第1リード端子部14
が前記各セクションバー13の間の部位に内向きに突出
するように一体的に形成されている。他方のサイドフレ
ーム12には、第2リード端子部15及び第3リード端
子部16がセクションバー13と第1リード端子部14
との間に突出するように形成されている。これら第2及
び第3リード端子部15、16の各先端部は、互いに接
近する形状であり、且つ、前記第1リード端子14から
リードフレーム10の長手方向に適宜寸法だけずれてい
る。
一方のサイドフレーム11には、第1リード端子部14
が前記各セクションバー13の間の部位に内向きに突出
するように一体的に形成されている。他方のサイドフレ
ーム12には、第2リード端子部15及び第3リード端
子部16がセクションバー13と第1リード端子部14
との間に突出するように形成されている。これら第2及
び第3リード端子部15、16の各先端部は、互いに接
近する形状であり、且つ、前記第1リード端子14から
リードフレーム10の長手方向に適宜寸法だけずれてい
る。
【0019】また、前記第1乃至第3リード端子部1
4、15、16は、図4に示し、且つ、上述したよう
に、それぞれ表裏面側に120度程度の内角を有する曲
折部が形成されている。このようなリードフレーム10
を、その長手方向に移送する途次において、図5に示す
ように、先ず、第1リード端子部14の先端部上面に、
溶融状の半田81を塗布した後に、上面に2つの突起状
の電極部1、2を形成してなる半導体チップ3を搭載
し、さらに、これら電極部1、2上に、溶融状の半田8
2、83を塗布する。
4、15、16は、図4に示し、且つ、上述したよう
に、それぞれ表裏面側に120度程度の内角を有する曲
折部が形成されている。このようなリードフレーム10
を、その長手方向に移送する途次において、図5に示す
ように、先ず、第1リード端子部14の先端部上面に、
溶融状の半田81を塗布した後に、上面に2つの突起状
の電極部1、2を形成してなる半導体チップ3を搭載
し、さらに、これら電極部1、2上に、溶融状の半田8
2、83を塗布する。
【0020】次いで、前記リードフレーム10を、以下
に述べるように構成したずらせ重ね装置に順次送り込
む。このずらせ重ね装置は、図6に示すように(図6に
おいては半導体チップ3を省略する)、前記リードフレ
ーム10を、その長手方向に移送できるように案内する
二組のガイドローラを備えたものである。
に述べるように構成したずらせ重ね装置に順次送り込
む。このずらせ重ね装置は、図6に示すように(図6に
おいては半導体チップ3を省略する)、前記リードフレ
ーム10を、その長手方向に移送できるように案内する
二組のガイドローラを備えたものである。
【0021】これらガイドローラは、前記一方のサイド
フレーム11の上下面を挟持しつつ回転するガイドロー
ラ17、18と、他方のサイドフレーム12の上下面を
挟持しつつ回転するガイドローラ19、20とからな
る。また、ガイドローラ19、20は、上下方向及びリ
ードフレームの移送方向への移動が自在となっている。
これは、各ガイドローラ19、20を支持する支持体
に、空圧式シリンダのような駆動手段が固設されてお
り、このシリンダの伸縮動等により実現される(図6中
では支持体およびシリンダを省略する)。
フレーム11の上下面を挟持しつつ回転するガイドロー
ラ17、18と、他方のサイドフレーム12の上下面を
挟持しつつ回転するガイドローラ19、20とからな
る。また、ガイドローラ19、20は、上下方向及びリ
ードフレームの移送方向への移動が自在となっている。
これは、各ガイドローラ19、20を支持する支持体
に、空圧式シリンダのような駆動手段が固設されてお
り、このシリンダの伸縮動等により実現される(図6中
では支持体およびシリンダを省略する)。
【0022】このような構成を有するずらせ重ね装置に
リードフレーム10を送り込み、ある一定量送り込んだ
後に、ガイドローラ19、20を、他方のサイドフレー
ム12の上下面を挟持した状態で上方向に持ち上げ、更
にリードフレーム10の移送方向に所定量だけ移動させ
る。このとき、第2及び第3リード端子部15、16
(図6中では第3リード端子16は省略)は、第1リー
ド端子部14の上方に位置している。さらに、ガイドロ
ーラ17、18を下方向に所定量だけ下降させることに
より、第2リード端子部15と電極部1との間及び第3
リード端子部16と電極部2との間を、それぞれ半田8
2、83を介して電気的に接続させるのである。
リードフレーム10を送り込み、ある一定量送り込んだ
後に、ガイドローラ19、20を、他方のサイドフレー
ム12の上下面を挟持した状態で上方向に持ち上げ、更
にリードフレーム10の移送方向に所定量だけ移動させ
る。このとき、第2及び第3リード端子部15、16
(図6中では第3リード端子16は省略)は、第1リー
ド端子部14の上方に位置している。さらに、ガイドロ
ーラ17、18を下方向に所定量だけ下降させることに
より、第2リード端子部15と電極部1との間及び第3
リード端子部16と電極部2との間を、それぞれ半田8
2、83を介して電気的に接続させるのである。
【0023】次に、前記リードフレーム10を加熱炉
(図示せず)に送り込む等することにより、半田の融点
よりも高い温度に加熱する。すると、この加熱により、
上記半田81、82、83は、溶融して半導体チップ3
と第1リード端子部14との双方に合金化する一方、電
極部1、2と第2及び第3リード端子部15、16の先
端部との間に塗布した半田82、83は、溶融して各々
に合金化接合することになる。
(図示せず)に送り込む等することにより、半田の融点
よりも高い温度に加熱する。すると、この加熱により、
上記半田81、82、83は、溶融して半導体チップ3
と第1リード端子部14との双方に合金化する一方、電
極部1、2と第2及び第3リード端子部15、16の先
端部との間に塗布した半田82、83は、溶融して各々
に合金化接合することになる。
【0024】これにより、第2及び第3リード端子部1
5、16は、各電極部1、2上における溶融状の半田8
2、83に浮いた状態になるから、各リード端子部の接
続状態は非常に不安定になる。また、半導体チップ3自
体も半田81上に浮いた状態で不安定である。しかし、
この半導体装置によれば、図1を参照しつつ説明する
と、第2リード端子部15(図1中の第2リード端子
5)および第3リード端子部16(図1中第3リード端
子6)は、電極部1、2との接続部分においてそれぞれ
の先端部の幅寸法Aが半導体チップ3の短辺方向の幅寸
法Bより大きいので、第2リード端子部15および第3
リード端子部16が、上記半導体チップ3の短辺方向へ
変形する等の形状不良が発生したり、第1リード端子部
14上の半導体チップ3が同じくその短辺方向へ位置ず
れを起こした場合でも、電極部1、2に対して所要の接
続面積を確実に付与する。このため、この半導体装置
は、上記接続部分において抵抗値の不要な増大を有効に
防止できるので、その電気的特性が安定化する。ことに
なる。
5、16は、各電極部1、2上における溶融状の半田8
2、83に浮いた状態になるから、各リード端子部の接
続状態は非常に不安定になる。また、半導体チップ3自
体も半田81上に浮いた状態で不安定である。しかし、
この半導体装置によれば、図1を参照しつつ説明する
と、第2リード端子部15(図1中の第2リード端子
5)および第3リード端子部16(図1中第3リード端
子6)は、電極部1、2との接続部分においてそれぞれ
の先端部の幅寸法Aが半導体チップ3の短辺方向の幅寸
法Bより大きいので、第2リード端子部15および第3
リード端子部16が、上記半導体チップ3の短辺方向へ
変形する等の形状不良が発生したり、第1リード端子部
14上の半導体チップ3が同じくその短辺方向へ位置ず
れを起こした場合でも、電極部1、2に対して所要の接
続面積を確実に付与する。このため、この半導体装置
は、上記接続部分において抵抗値の不要な増大を有効に
防止できるので、その電気的特性が安定化する。ことに
なる。
【0025】さらに、リードフレーム10を移送して、
従来から用いられるモールド成形金型により、各半導体
チップ3およびその周辺を覆うモールド部7をエポキシ
樹脂により成形し、次いで、従来から用いられる打ち抜
き成形金型により、第1乃至第3リード端子部14、1
5、16の所要位置を切断することにより、図1に示す
ような半導体装置を得る。
従来から用いられるモールド成形金型により、各半導体
チップ3およびその周辺を覆うモールド部7をエポキシ
樹脂により成形し、次いで、従来から用いられる打ち抜
き成形金型により、第1乃至第3リード端子部14、1
5、16の所要位置を切断することにより、図1に示す
ような半導体装置を得る。
【0026】本実施例においては、第1乃至第3リード
端子部4、5、6は、平面視形状が図2中に示すような
形状となっているが、これに限定するものでない。例え
ば、図7(a)に示すように、各電極部1、2との接続
部分から互いにハの字状となるように延設し、さらに互
いに平行となるように屈曲するような形状でもよく、加
えて、図7(b)に示すように、半導体チップ3との接
続部分から互いに逆方向に延設し、更に90度程度屈曲
して互いに平行となる形状等でもよく、半導体チップ3
との接続部分において、各々先端部の幅寸法が半導体チ
ップ3の短辺方向の幅寸法より大きければよい。
端子部4、5、6は、平面視形状が図2中に示すような
形状となっているが、これに限定するものでない。例え
ば、図7(a)に示すように、各電極部1、2との接続
部分から互いにハの字状となるように延設し、さらに互
いに平行となるように屈曲するような形状でもよく、加
えて、図7(b)に示すように、半導体チップ3との接
続部分から互いに逆方向に延設し、更に90度程度屈曲
して互いに平行となる形状等でもよく、半導体チップ3
との接続部分において、各々先端部の幅寸法が半導体チ
ップ3の短辺方向の幅寸法より大きければよい。
【0027】本発明において、リード端子の長辺方向の
寸法を長さ寸法、厚み方向の寸法を厚み寸法、幅方向の
寸法を幅寸法とする。また、本実施例においては、第1
乃至第3リード端子部14、15、16は、図1中にお
ける内角を、すべて120度程度としているが、これに
限定するものでない。
寸法を長さ寸法、厚み方向の寸法を厚み寸法、幅方向の
寸法を幅寸法とする。また、本実施例においては、第1
乃至第3リード端子部14、15、16は、図1中にお
ける内角を、すべて120度程度としているが、これに
限定するものでない。
【0028】さらに本実施例においては、第2および第
3リード端子5、6は、図2に示すとおり、各曲折部が
平面視形状におけるハの字状の部分に形成されている
が、これに限定するものでない。
3リード端子5、6は、図2に示すとおり、各曲折部が
平面視形状におけるハの字状の部分に形成されている
が、これに限定するものでない。
【図1】本発明の半導体装置を示す要部断面図である。
【図2】本発明の半導体装置を示す一部切欠き平面図で
ある。
ある。
【図3】本発明の半導体装置を作製する際に用いるリー
ドフレームを示す要部平面図である。
ドフレームを示す要部平面図である。
【図4】本発明の半導体装置を作製する際に用いるリー
ドフレームを示す図3中のC−C視断面図である。
ドフレームを示す図3中のC−C視断面図である。
【図5】本発明の半導体装置を作製する際の途中の状態
を説明するための説明図である。
を説明するための説明図である。
【図6】本発明の半導体装置を作製する際にガイドロー
ラを用いてリードフレームを挟んだ状態を説明する説明
図である。
ラを用いてリードフレームを挟んだ状態を説明する説明
図である。
【図7】本発明の半導体装置の変形例を示す一部切欠き
平面図である。
平面図である。
【図8】従来の三端子型の半導体装置における第2リー
ド端子と第3リード端子部との接続不良および溶融半田
の接触による電気的ショートの状態を示す要部平面図お
よび要部断面図である。
ド端子と第3リード端子部との接続不良および溶融半田
の接触による電気的ショートの状態を示す要部平面図お
よび要部断面図である。
1 電極部 2 電極部 3 半導体チップ 4 第1リード端子 5 第2リード端子 6 第3リード端子 7 モールド部 81、82、83 半田 10 リードフレーム 11 サイドフレーム 12 サイドフレーム 13 セクションバー 14 第1リード端子 15 第2リード端子部 16 第3リード端子部 17 ガイドローラ 18 ガイドローラ 19 ガイドローラ 20 ガイドローラ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 北脇 大輔 京都市右京区西院溝崎町21番地 ロ−ム株 式会社内 (72)発明者 秋山 由政 京都市右京区西院溝崎町21番地 ロ−ム株 式会社内 (72)発明者 山本 雅夫 京都市右京区西院溝崎町21番地 ロ−ム株 式会社内
Claims (1)
- 【請求項1】 半導体チップと、該半導体チップの上面
にその長手方向に沿って形成した2つの電極部と、前記
半導体チップの下面に接続した第1リード端子と、先端
部を前記電極部に接続し、且つ、該電極部との接続部分
から互いに広がる方向に延設する部分を有している第2
リード端子および第3リード端子と、両側面の一方から
前記第1リード端子が突出し、他方から第2リード端子
及び第3リード端子が突出し、且つ前記半導体チップを
覆うモールド部とを備えた半導体装置であって、 前記第2リード端子及び第3リード端子は、前記電極部
との接続部分において各先端部の幅寸法が半導体チップ
の短辺方向の幅寸法より大きいことを特徴とする半導体
装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28966494A JPH08148621A (ja) | 1994-11-24 | 1994-11-24 | 半導体装置 |
US08/554,597 US5821611A (en) | 1994-11-07 | 1995-11-06 | Semiconductor device and process and leadframe for making the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28966494A JPH08148621A (ja) | 1994-11-24 | 1994-11-24 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08148621A true JPH08148621A (ja) | 1996-06-07 |
Family
ID=17746160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28966494A Pending JPH08148621A (ja) | 1994-11-07 | 1994-11-24 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08148621A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001031704A1 (fr) * | 1999-10-28 | 2001-05-03 | Rohm Co., Ltd. | Dispositif a semi-conducteurs |
-
1994
- 1994-11-24 JP JP28966494A patent/JPH08148621A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001031704A1 (fr) * | 1999-10-28 | 2001-05-03 | Rohm Co., Ltd. | Dispositif a semi-conducteurs |
JP2001196518A (ja) * | 1999-10-28 | 2001-07-19 | Rohm Co Ltd | 半導体装置 |
US6650004B1 (en) | 1999-10-28 | 2003-11-18 | Rohm Co., Ltd. | Semiconductor device |
JP4651153B2 (ja) * | 1999-10-28 | 2011-03-16 | ローム株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6715666B2 (en) | Wire bonding method, method of forming bump and bump | |
US5886397A (en) | Crushable bead on lead finger side surface to improve moldability | |
EP0354696B1 (en) | Semiconductor device assembly comprising a lead frame structure | |
JPH02121356A (ja) | 半導体デバイス | |
US20070029367A1 (en) | Semiconductor device | |
US5821611A (en) | Semiconductor device and process and leadframe for making the same | |
EP1848030A2 (en) | Method of manufacturing semiconductor apparatus | |
KR100258050B1 (ko) | 반도체 장치와 그 제조 방법 및 그에 사용되는 리드 프레임 | |
JPH08148621A (ja) | 半導体装置 | |
KR960001167B1 (ko) | 와이어 본딩방법 | |
US8378468B2 (en) | Semiconductor device and method of manufacturing the same | |
US9536859B2 (en) | Semiconductor device packaging having plurality of wires bonding to a leadframe | |
JPH08148623A (ja) | 半導体装置 | |
JPH08162580A (ja) | 半導体装置 | |
JP3561304B2 (ja) | 半導体装置の製造に使用するリードフレーム | |
JP3469332B2 (ja) | 半導体装置の構造 | |
JP2002100723A (ja) | 半導体装置 | |
JP2672787B2 (ja) | 半導体装置の製造方法 | |
KR100523914B1 (ko) | 골드리본이 프리-디자인된 와이어 본딩용 테이프 및 이를 이용한 와이어 본딩 방법 | |
JP3388056B2 (ja) | 半導体装置 | |
JP3437659B2 (ja) | 半導体装置の構造及びその製造方法 | |
JP2846845B2 (ja) | パッケージ型アレイ固体電解コンデンサの構造 | |
JP6462609B2 (ja) | 半導体装置 | |
CN117393530A (zh) | 一种封装框架结构以及相应的制备方法 | |
TW432651B (en) | Continuous wire bonding structure and method |