JPH08162580A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH08162580A
JPH08162580A JP29764894A JP29764894A JPH08162580A JP H08162580 A JPH08162580 A JP H08162580A JP 29764894 A JP29764894 A JP 29764894A JP 29764894 A JP29764894 A JP 29764894A JP H08162580 A JPH08162580 A JP H08162580A
Authority
JP
Japan
Prior art keywords
lead terminal
lead
semiconductor chip
semiconductor device
resin body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29764894A
Other languages
English (en)
Inventor
Masayoshi Akiyama
政由 秋山
Masaru Shoji
勝 小路
Hiroshi Tomochika
宏 友近
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP29764894A priority Critical patent/JPH08162580A/ja
Priority to US08/554,597 priority patent/US5821611A/en
Publication of JPH08162580A publication Critical patent/JPH08162580A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Abstract

(57)【要約】 【目的】 リード端子間の電気的ショートを防止するこ
とにより、歩留まりの向上し得る複数端子型の半導体装
置を提供することを目的とする。 【構成】 本発明は、上面に複数の電極部を形成した半
導体チップと、該半導体チップの下面に接続した下面側
リード端子と、前記複数の電極部のそれぞれに半田を介
して接続した複数の上面側リード端子と、前記半導体チ
ップを覆うモールド部とを備えた半導体装置であって、
前記複数の上面側リード端子間を、非半田付着性であり
且つ絶縁性の樹脂体で一体的に接続したことを特徴とす
る半導体装置を特徴とする半導体装置である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体チップに接続さ
れた複数のリード端子を備える、トランジスタ、ダイオ
ード等のような複数端子型の半導体装置に関するもので
ある。
【0002】
【従来の技術】従来、半導体チップに金属等によるワイ
ヤボンディングを用いずに接続された複数のリード端子
を備える複数端子型の半導体装置は、例えば、3端子型
半導体装置を例にとると、特開昭47−37074号公
報に掲載されているような構造を有するものが知られて
いる。
【0003】すなわち、この半導体装置は、図11に示
すように、まず、第2リード端子51及び第3リード端
子52を、略垂直方向に折り曲げて直立させ、さらに、
この直立した部分のそれぞれの先端を、第1リード端子
53上にダイボンディングされた半導体チップ54に向
けて根元から倒すことにより、該半導体チップ54上面
の両電極部55、56に重ねるようにして接続させ、そ
の後に半導体チップ54の部分をエポキシ樹脂等からな
るモールド部(図示せず)により覆うといった構造を有
する。
【0004】上記第1リード端子53と半導体チップ5
4との間、第2リード端子51の先端と電極部55との
間および第3リード端子52の先端と電極部56との間
には、それぞれ半田が(図11では図示せず)介在して
おり、これら半田は該半田の融点よりも高い温度にて加
熱されることにより溶融し、上記各々の間を合金化接合
している。
【0005】
【発明が解決しようとする課題】しかしながら、この半
導体装置には、次のような問題があった。第2および第
3リード端子51、52は、それぞれに約90度の曲げ
加工が異なる2箇所に施されており、各曲折部で曲げ形
状寸法に誤差が生じやすく、互いに近接する方向に変形
する場合がある。このような場合には、図12(a)に
示すように、半田58、59が、毛細管現象により各電
極部55、56との間における第2および第3リード端
子51、52の下面をそれぞれ伝って互いに引き寄せら
れて接続された場合には、この接続部分において電気的
ショートを発生させやすい。
【0006】さらに、上記の工程において、半導体チッ
プ54が、図12(b)に示すような横方向に位置ずれ
を起こした場合には、第3リード端子52と電極部55
との間の最短距離が短くなるので、半田58が電極55
面を伝い、半田59が第3リード端子52の下面を伝っ
て互いに引き寄せられて接続された場合には、この接続
部分において上記と同様に電気的ショートを発生させや
すい。
【0007】以上のような電気的ショートによる不良の
発生した中間製品は、製造工程中の検査工程において電
気的不良品として排出されるので、製造工程における歩
留まりが低下してしまう。本発明は、以上のような状況
下で考え出されたもので、リード端子間の電気的ショー
トを防止することにより、歩留まりの向上し得る複数端
子型の半導体装置を提供することを目的とする。
【0008】
【課題を解決するための手段】この課題を解決するため
に本発明は、上面に複数の電極部を形成した半導体チッ
プと、該半導体チップの下面に接続した下面側リード端
子と、前記複数の電極部のそれぞれに半田を介して接続
した複数の上面側リード端子と、前記半導体チップを覆
うモールド部とを備えた半導体装置であって、前記複数
の上面側リード端子間を、非半田付着性であり且つ絶縁
性の樹脂体で一体的に接続したことを特徴とする半導体
装置を提供するものである。
【0009】
【発明の作用及び効果】本発明の半導体装置によれば、
半導体チップの電極部のそれぞれに半田を介して接続し
た複数の上面側リード端子間を、非半田付着性であり且
つ絶縁性の樹脂体で一体的に接続したので、各上面側リ
ード端子は、各間隔寸法が上記樹脂体により保持された
状態で相互に固定されており、互いに近接する方向への
変形を強制的に阻止されている。このため、上面側リー
ド端子と電極部との間にそれぞれ介在する半田は、各上
面側リード端子の下面および/または各電極部の表面を
伝って互いに近接する方向に流動しても、必要な距離離
間した状態にされるので、互いに接触して電気的に導通
しにくい状態となっている。
【0010】また、上面側リード端子と電極部との間の
それぞれに介在する半田は、仮に上面側リード端子の下
面を伝って互いに近接する方向に引き寄せられ、非半田
付着性の樹脂体に接触した場合でも、該樹脂体の表面を
伝って互いに近づくことが少なく、当該樹脂体から離れ
る方向に押しやられる。しかも、上記各半田は、樹脂体
に接触した状態であっても、該樹脂体が絶縁性であるの
で、互いに接触していない場合は、電気的に接続される
ことがほととんど無い。
【0011】従って、本発明の半導体装置によれば、上
面側リード端子と電極部との間にそれぞれ介在する半田
は、互いに接触する可能性が少なく、これにより電気的
ショートを防止することが可能となるので、これを製造
する際の歩留まりが著しく向上する。
【0012】
【実施例】以下、本発明の一実施例を、半導体装置とし
て3端子型のダイオードを例にとり、図1乃至図6を参
照しつつ説明するが、本発明がこれに限定されることは
ない。図1は、3端子型のダイオードを示す要部切欠き
平面図(モールド部を透明として示した平面図)であ
り、また、図2は、三端子型のダイオードを示す図1中
のA−A視拡大断面図(図2中ではモールド部と省略)
である。
【0013】これらの図の双方を参照しつつ説明する
と、このダイオードは、上面にその長辺方向に沿って突
起状の電極部1、2を形成した半導体チップ3と、この
半導体チップ3の下面に電気的に接続した第1リード端
子4(下面側リード端子)と、電極部1に電気的に接続
した第2リード端子5(上面側リード端子)と、電極部
2に電気的に接続した第3リード端子6(上面側リード
端子)と、第2リード端子5の先端部と第3リード端子
6の先端部との間にこれらを一体的に接続したエポキシ
樹脂からなる樹脂体7と、上記半導体チップ3、第1乃
至第3リード端子4、5、6の各一部および樹脂体7を
覆うエポキシ樹脂からなるモールド部8とを備えた構造
を有する。
【0014】上記樹脂体7は、第2リード端子5の先端
部と第3リード端子6の先端部とに跨った状態で、略球
形状に形成されている。また、第2および第3リード端
子5、6の下面から突出する樹脂体7の厚み寸法B(3
0μm程度)であり、電極部1、2の厚み寸法C(60
μm程度)よりも小さい。さらに、樹脂体7の幅寸法D
(60μm程度)は、電極部1、2間の最短離間寸法E
(80μm程度)よりも小さい。加えて、第2および第
3リード端子5、6の上面から突出する樹脂体7の厚み
寸法は、10μm程度である。
【0015】また、この樹脂体7は、非半田付着性であ
り、且つ絶縁性である。この半田付着性に関して具体的
に述べると、樹脂体7は半田にほとんど付着しない状態
である。また、半導体チップ3と第1リード端子4との
間、電極部1と第2リード端子5との間および電極部2
と第3リード端子6との間には、それぞれ半田91、9
2、93が介在している(半田91、92、93は図1
において省略)。
【0016】また、第2および第3リード端子5、6
は、図1に示す如く平面視において、電極部1、2との
接続部分から、ハの字状となるように(第1リード端子
4の延設方向とは逆方向に)屈曲し、さらに、互いに平
行となるように再度屈曲して、モールド部8外へと突出
している。また、第1乃至第3リード端子4、5、6の
各々には、図3に示す如く断面視において、表裏両側に
内角を有する曲折部が形成されている(図3中において
第3リード端子6は示していないが第2リード端子5と
断面形状が同一である)。
【0017】尚、上記リード端子4、5、6は、鉄から
なるものであり、また、電極部1、2は、銀等からなる
ものである。このような構造を有するダイオードは、例
えば、次のような方法で製造される。図4乃び図5は、
本実施例を説明する際に用いる図であり、これらの図に
おいて符号10は、鉄からなる金属板より打ち抜いた長
尺帯状のリードフレームを示している。また、このリー
ドフレーム10の長さ方向に沿う両縁部には、サイドフ
レーム11、12が形成されている。これらサイドフレ
ーム11、12の間には、その間を一体的に連続するセ
クションバー13が、リードフレーム10の長手方向に
沿って一定のピッチ間隔で形成されている。
【0018】また、両サイドフレーム11、12のうち
一方のサイドフレーム11には、第1リード端子部14
が各セクションバー13の間の部位に内向きに突出する
ように一体的に形成されている。他方のサイドフレーム
12には、第2リード端子部15及び第3リード端子部
16がセクションバー13と第1リード端子部14との
間に突出するように形成されている。これら第2及び第
3リード端子部15、16の各先端部は、互いに接近す
る形状であり、且つ、第1リード端子14からリードフ
レーム10の長手方向に適宜寸法だけ離間されている。
【0019】このような形状を有するリードフレーム1
0を、その長手方向に移送する途次において、図5に示
すように、まず、樹脂体7となるペースト状のエポキシ
樹脂を、第2リード端子部15と第3リード端子16と
の間に塗布し、これらを一体的に接続する。このペース
ト状の樹脂の塗布は、次のような方法で行う。
【0020】まず、予め、ペースト状態となっているエ
ポキシ樹脂をシリンジ17内に真空状態で収納し、次い
で、該シリンジ17内に所要の空気圧を付加することに
より、当該シリンジ17内のペースト状樹脂を、当該シ
リンジ17の先端に嵌着されたニードル18を通じて吐
出させるといったものである。尚、ペースト状樹脂の塗
布量は、上記空気圧の大きさを調整することにより、適
宜変更が可能となっている。本実施例では、空気圧の発
生源として、従来から用いられるコンプレッサ(図示せ
ず)を用いており、このコンプレッサとシリンジ17と
を、図示しないチューブで接続することにより、コンプ
レッサからシリンジ17に空気を供給している。
【0021】また、第2リード端子部15および第3リ
ード端子部16間に塗布されたペースト状の樹脂は、塗
布されてまもなく溶剤が飛散することにより固化する。
次いで、(図2を参照しつつ説明すると)第1リード端
子部14(図2では第1リード端子4に相当する)の先
端部上面に、ペースト状の半田91を塗布した後に、上
面に2つの突起状の電極部1、2を形成してなる半導体
チップ3を搭載し、さらに、これら電極部1、2上に、
ペースト状の半田92、93を塗布する。
【0022】そして、リードフレーム10を、以下に述
べるように構成したずらせ重ね装置に順次送り込む。こ
のずらせ重ね装置は、図6に示すように、前記リードフ
レーム10を、その長手方向に移送できるように案内す
る二組のガイドローラを備えたものである。これらガイ
ドローラは、一方のサイドフレーム11の上下面を挟持
しつつ回転するガイドローラ19、20と、他方のサイ
ドフレーム12の上下面を挟持しつつ回転するガイドロ
ーラ21、22とからなる。
【0023】また、ガイドローラ21、22は、上下方
向及びリードフレームの移送方向への移動が自在となっ
ている。これは、各ガイドローラ21、22を支持する
支持体に、空圧式シリンダのような駆動手段が固設され
ており、このシリンダの伸縮動等により実現される(図
6中では支持体およびシリンダを省略する)。このよう
な構成を有するずらせ重ね装置にリードフレーム10を
送り込み、ある一定量送り込んだ後に、ガイドローラ2
1、22を、他方のサイドフレーム12の上下面を挟持
した状態で上方向に持ち上げ、更に、リードフレーム1
0の移送方向に、第2および第3リード端子部15、1
6(図6中では第2リード端子部15は省略)が第1リ
ード端子部14の上方に位置するように移動する。さら
に、ガイドローラ21、22を、下方向に下降させるこ
とにより、第2リード端子部15と電極部1との間およ
び第3リード端子部16と電極部2との間を、それぞれ
半田92、93(図6中では半田92は省略)を介して
電気的に接続させる。
【0024】次に、リードフレーム10を加熱炉(図示
せず)に送り込む等することにより、半田の融点よりも
高い温度に加熱する。すると、上記半田91、92、9
3は、この加熱により、溶融して半導体チップ3と第1
リード端子部14との双方に合金化する一方、電極部
1、2と第2及び第3リード端子部15、16の先端部
との間に塗布した半田92、93は、溶融して各々に合
金化接合することになる。
【0025】このとき、第2および第3リード端子部1
5、16は、各電極部1、2上におけるペースト状の半
田92、93に浮いた状態になるから、各リード端子部
の接続状態は非常に不安定になる。また、半導体チップ
3自体も半田91上に浮いた状態で不安定である。しか
し、この半導体装置によれば、図2を参照しつつ説明す
ると、半導体チップ3の電極部1、2のそれぞれに半田
92、93を介して接続した第2および第3リード端子
部15、16間を、非半田付着性であり且つ絶縁性の樹
脂体7で一体的に接続しているので、上記半田92、9
3は、第2および第3リード端子15、16の下面を伝
って互いに近接する方向に引き寄せらて、樹脂体7に接
触した場合でも、上述したように樹脂体7に対する表面
付着力が小さく該樹脂体7にほとんど付着しないことに
加えて、半田自体の表面張力により、該樹脂体7から離
れる方向に押しやられるため、当該樹脂体7の表面を伝
って互いに近づくことがほとんどない。しかも、上記各
半田92、93は、仮に樹脂体7に接触した状態のまま
であっても、該樹脂体7が絶縁性であるので、当然当該
樹脂体を介して電気的に接続されることがほとんど無
い。
【0026】また、各第2および第3リード端子15、
16は、これらの間隔寸法が上記樹脂体7により50μ
m程度に保持された状態で固定されており、上記半田の
溶融に伴って互いに近接する方向へ変形するのを強制的
に阻止されている。このため、上記半田92、93は、
第2および第3リード端子15、16の下面を伝っても
互いに離間しているので、これらが接触して電気的に通
じてしまう可能性が非常に少ない。加えて言うならば、
製造工程途次における第2および第3リード端子15、
16の上記変形も防止することが可能である。
【0027】従って、本発明の半導体装置によれば、第
2および第3リード端子15、16と電極部1、2との
間にそれぞれ介在する半田92、93は、互いに接触す
ることによる電気的ショートを防止することが可能とな
るので、これを製造する際の歩留まりが著しく向上する
ことになる。さらに、リードフレーム10を移送して、
従来から用いられるモールド成形金型により、各半導体
チップ3およびその周辺を覆うモールド部8をエポキシ
樹脂により成形し、次いで、従来から用いられる打ち抜
き成形金型により、第1乃至第3リード端子部14、1
5、16の所定位置を切断する。
【0028】以上のような方法により、本発明の半導体
装置を得ることができる。本実施例においては、樹脂体
としてエポキシ樹脂を用いているが、これに限定するも
のでなく、シリコン、フェノール、ポリイミド、ポリフ
ェニレンサルファルド等の樹脂を用いることが可能であ
り、また、図7に示すようなテープ状の導電性樹脂23
を用いて第2および第3リード端子間を接続することも
可能である。 また、本実施例においては、樹脂体7を
第2および第3リード端子部5、6の先端部にのみ接続
させているが、これに限定するものでなく、例えば、図
8に示すように、第2および第3リード端子5、6を略
直線状に延出させ、これらの間の全域に亘って樹脂体7
を接続させれば、該樹脂体7の接続後の製造工程中に、
第2リード端子部5および第3リード端子部6間にバリ
等の導電性物質が跨ってこれらの間を電気的に接続して
しまうことを防止することができる。
【0029】さらに、第2および第3リード端子部5、
6は、上記樹脂体7が電極部1、2間にはまりこむよう
な状態で、該電極部1、2に接続させれば、当該電極部
1、2に対して位置決めされることになる。加えて、本
実施例においては、半導体チップ3を図1に示すような
配置でダイボンディングした場合について説明したが、
これに限定するものでなく、図9(a)に示すように、
半導体チップ3を縦向きにダイボンディングし、これに
対して第2リード端子5および第3リード端子6を互い
違いに延出させて各電極部1、2に半田を介して接続さ
せることもできる。このとき、樹脂体7の塗布形成位置
は、第2および第3リード端子5、6の各先端部間であ
る。図9(b)に示すような位置に樹脂体7を形成して
もよい。
【0030】また、本実施例においては、上面側リード
端子として第2および第3リード端子5、6の2本のリ
ード端子を有する半導体装置を例にとり説明したが、こ
れに限定するものでなく、図10に示すように、3本以
上のリード端子を有する半導体装置に対しても有効であ
り、これにより電子部品が小型化されても上面側リード
端子間の電気的ショートを防ぐことのできる構造となっ
ている。
【図面の簡単な説明】
【図1】本発明の半導体装置を示す透視平面図である。
【図2】本発明の半導体装置を示す図1におけるA−A
視拡大断面図である。
【図3】本発明の半導体装置を示す図1におけるF−F
視断面図である。
【図4】本発明の半導体装置を作製する際に用いるリー
ドフレームを示す要部平面図である。
【図5】本発明の半導体装置を作製する際の途中の状態
を示す図4中における矢視G方向からの要部側面図であ
る。
【図6】本発明の半導体装置を作製する際にガイドロー
ラを用いてリードフレームを挟んだ状態を説明する説明
図である。
【図7】本発明の半導体装置の変形例を説明する説明図
である。
【図8】本発明の半導体装置の変形例を示す要部平面図
である。
【図9】従来の3端子型の半導体装置を示す要部平面図
である。
【図10】従来の3端子型の半導体装置を示す要部平面
図である。
【図11】従来の3端子型の半導体装置を示す要部平面
図である。
【図12】従来の3端子型の半導体装置における第2リ
ード端子と第3リード端子部との接続不良および溶融半
田の接触による電気的ショートの状態を示す要部平面図
および要部断面図である。
【符号の説明】
1 電極部 2 電極部 3 半導体チップ 4 第1リード端子 5 第2リード端子 6 第3リード端子 7 樹脂体 8 モールド部 91、92、93 半田 10 リードフレーム 11 サイドフレーム 12 サイドフレーム 13 セクションバー 14 第1リード端子 15 第2リード端子部 16 第3リード端子部 17 シリンジ 18 ニードル 19、20、21、22 ガイドローラ 23 導電性樹脂

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 上面に複数の電極部を形成した半導体チ
    ップと、該半導体チップの下面に接続した下面側リード
    端子と、前記複数の電極部のそれぞれに半田を介して接
    続した複数の上面側リード端子と、前記半導体チップを
    覆うモールド部とを備えた半導体装置であって、 前記複数の上面側リード端子間を、非半田付着性であり
    且つ絶縁性の樹脂体で一体的に接続したことを特徴とす
    る半導体装置。
JP29764894A 1994-11-07 1994-11-30 半導体装置 Pending JPH08162580A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP29764894A JPH08162580A (ja) 1994-11-30 1994-11-30 半導体装置
US08/554,597 US5821611A (en) 1994-11-07 1995-11-06 Semiconductor device and process and leadframe for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29764894A JPH08162580A (ja) 1994-11-30 1994-11-30 半導体装置

Publications (1)

Publication Number Publication Date
JPH08162580A true JPH08162580A (ja) 1996-06-21

Family

ID=17849313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29764894A Pending JPH08162580A (ja) 1994-11-07 1994-11-30 半導体装置

Country Status (1)

Country Link
JP (1) JPH08162580A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001031704A1 (fr) * 1999-10-28 2001-05-03 Rohm Co., Ltd. Dispositif a semi-conducteurs
JP2009088046A (ja) * 2007-09-28 2009-04-23 Hitachi Ltd パワー半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001031704A1 (fr) * 1999-10-28 2001-05-03 Rohm Co., Ltd. Dispositif a semi-conducteurs
US6650004B1 (en) 1999-10-28 2003-11-18 Rohm Co., Ltd. Semiconductor device
JP2009088046A (ja) * 2007-09-28 2009-04-23 Hitachi Ltd パワー半導体装置

Similar Documents

Publication Publication Date Title
JP4102012B2 (ja) 半導体装置の製造方法および半導体装置
JP4095827B2 (ja) 半導体装置
KR960028730A (ko) 반도체장치 및 그실장방법
EP1848030A2 (en) Method of manufacturing semiconductor apparatus
US6780679B2 (en) Semiconductor device and method of manufacturing the same
KR100258050B1 (ko) 반도체 장치와 그 제조 방법 및 그에 사용되는 리드 프레임
JP2009267054A (ja) 半導体装置およびその製造方法
CN1216212A (zh) 印刷电路板与制法及对其导体元件的连接结构
JPH08162580A (ja) 半導体装置
JPH08148623A (ja) 半導体装置
US20110163392A1 (en) Semiconductor device and method of manufacturing the same
JP4031005B2 (ja) 半導体装置の製造方法
JPH11297729A (ja) 半導体パッケ―ジおよびその形成方法
JP2672787B2 (ja) 半導体装置の製造方法
JP3561304B2 (ja) 半導体装置の製造に使用するリードフレーム
JPH08148621A (ja) 半導体装置
JP3578236B2 (ja) チップ型半導体装置の製造方法
JPH08139243A (ja) 半導体装置の製造方法
JP3469332B2 (ja) 半導体装置の構造
JP3388056B2 (ja) 半導体装置
JP3437659B2 (ja) 半導体装置の構造及びその製造方法
JPH11345931A (ja) リードフレームのテーピング方法およびテーピング装置
JPH11340373A (ja) 薄小型樹脂封止パッケージ
JP3447393B2 (ja) 半導体装置の構造及びその製造方法
JP2834084B2 (ja) 半導体装置及びその製造方法、リードフレームならびに製造装置