JP3447393B2 - 半導体装置の構造及びその製造方法 - Google Patents

半導体装置の構造及びその製造方法

Info

Publication number
JP3447393B2
JP3447393B2 JP27214794A JP27214794A JP3447393B2 JP 3447393 B2 JP3447393 B2 JP 3447393B2 JP 27214794 A JP27214794 A JP 27214794A JP 27214794 A JP27214794 A JP 27214794A JP 3447393 B2 JP3447393 B2 JP 3447393B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead
lead terminals
semiconductor device
tip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27214794A
Other languages
English (en)
Other versions
JPH08139246A (ja
Inventor
勝 長野
宏信 河内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP27214794A priority Critical patent/JP3447393B2/ja
Priority to US08/554,597 priority patent/US5821611A/en
Publication of JPH08139246A publication Critical patent/JPH08139246A/ja
Application granted granted Critical
Publication of JP3447393B2 publication Critical patent/JP3447393B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置のうち、半
導体チップに対して少なくとも三本以上のリード端子を
備えたトランジスター又はダイオード等のような多端子
型の半導体装置の構造と、その製造方法に関するもので
ある。
【０００２】
【従来の技術】この種の多端子型の半導体装置のうち三
端子型半導体装置は、第１リード端子の先端に一体的に
設けたアイランド部に、半導体チップをダイボンディン
グし、この半導体チップにおける二つの電極部と、第２
リード端子及び第３リード端子との間を、金線等の細い
金属線によるワイヤボンディングにて電気的に接続した
のち、前記半導体チップの部分を合成樹脂製のモールド
部にてパッケージすることが一般的な構造であったが、
このものは、金線等の細い金属線によるワイヤボンディ
ングによるために、製造コストが大幅にアップするばか
りか、前記細い金属線に断線が発生することで、大電流
用には適しない等の問題があった。
【０００３】そこで、先行技術としての特開昭４８−３
８０７０号公報及び特開昭５９−５４２５０号公報は、
金属板を打ち抜いたリードフレームに、アイランド部を
備えた第１リード端子と、第２及び第３リード端子を一
体的に形成し、前記第１リード端子におけるアイランド
部の上面に半導体チップをダイボンディングし、この半
導体チップの上面における二つの電極部に対して、前記
第２及び第３リード端子の先端部を直接的に、半田付け
にて接合することを提案している。
【０００４】
【発明が解決しようとする課題】しかし、この先行技術
による半導体装置は、先づ、第１リード端子と一体のア
イランド部に半導体チップをダイボンディングし、次い
で、第２及び第３リード端子の先端部を、前記のように
ダイボンディングした半導体チップの上面に重ね合わせ
たのち、半導体チップにおける二つの電極部に対して半
田付けに接合することによって製造するものであって、
半導体チップのアイランド部に対するダイボンディング
と、半導体チップにおける電極部に対する第２及び第３
リード端子の接合とを別々の工程に行うものであるか
ら、それだけ生産性が低く、製造コストの低減を十分に
達成できないのであった。
【０００５】本発明は、リード端子におけるアイランド
部にダイボンディングした半導体チップに対して他の複
数個のリード端子を直接的に接合した形態の半導体装置
において、前記の問題を解消した半導体装置の構造と、
その製造方法とを提供することを技術的課題とするもの
である。
【０００６】
【課題を解決するための手段】この技術的課題を達成す
るため本発明の構造は、「リード端子におけるアイラン
ド部に半導体チップをダイボンディングし、この半導体
チップの上面における複数個の電極部の各々に他の複数
個のリード端子の先端部を半田付けにて接合して成る半
導体装置において、前記半導体チップをアイランド部に
半田付し、この半導体チップの上面における各電極部
を、突起状に形成して、この突起状の電極部に、前記他
の各リード端子の先端部に対して接当する一方、前記他
の各リード端子のうち少なくとも二つのリード端子にお
ける先端部を、これらが接当する突起状電極部に対し
て、互いに逆向きの斜め下向きに折り曲げるか、或いは
互いに逆向きの斜め上向きに折り 曲げる。」と言う構成
にした。
【０００７】また、本発明の製造方法は、「金属板から
打ち抜いたリードフレームに、アイランド部を備えたリ
ード端子と、他の複数個のリード端子を一体的に形成
し、前記アイランド部の上面に、半田ペーストを塗布し
たのち、上面に複数個の突起状電極部を設けて成る半導
体チップを搭載し、次いで、前記半導体チップの上面に
おける各突起状電極部に、前記他の各リード端子の先端
部を、当該先端部又は半導体チップの上面における各突
起状電極部に半田ペーストを塗布した状態で、且つ、当
該他の各リード端子のうち少なくとも二本のリード端子
における先端部を互いに逆向きの斜め下向きに折り曲げ
るか、或いは互いに逆向きの斜め上向きに折り曲げて接
当したのち、半田の融点以上の温度に加熱する。」もの
である。
【０００８】
【作 用】半導体チップを、アイランド部に対して半
田付けすると共に、この半導体チップの上面における各
突起状電極部に対して他の各リード端子の先端部を各々
半田付けするにおいて、前記半導体チップは、前記アイ
ランド部の上面における溶融半田に浮いた状態になるか
ら、この溶融半田における表面張力とか、振動とか、更
には、水平面に対する傾き等によって横方向にずれ動い
て、その上面における両突起状電極部が他の各リード端
子の先端部から外れると言うように位置ずれが発生する
ことになる。
【０００９】これに対して、本発明のように、前記他の
各リード端子のうち少なくとも二つのリード端子の先端
部を、これらが接当する突起状電極部に対して、互いに
逆向きの斜め下向きに折り曲げるか、或いは互いに逆向
きの斜め上向きに折り曲げるようにしたもので、これに
より、前記のように溶融半田に浮いた状態の半導体チッ
プが、溶融半田の表面張力、振動及び傾き等によって、
横方向にずれ動くことを阻止できるから、前記半導体チ
ップに、その両突起状電極部が他の各リード端子の先端
部から外れると言うような位置ずれが発生することを確
実に防止できるのである。
【００１０】特に、前記半導体チップの位置ずれを防止
することは、請求項２及び請求項４に記載したように、
アイランド部に、半導体チップが嵌まる凹所を設けて、
この凹所内に半導体チップを半田付けするように構成す
ることによって、更に確実に達成することができるので
ある。
【００１１】更にまた、加熱操作によって、半導体チッ
プのアイランド部に対する半田付けと、この半導体チッ
プの上面における各突起状電極部に対する他の各リード
端子の先端部の半田付けとを、前記半導体チップに位置
ずれが発生することがない状態で、同時に行うことがで
きるのである。
【００１２】
【発明の効果】従って、本発明によると、半導体チップ
をアイランド部に対して、その両突起状電極部が他の各
リード端子の先端部から外れると言うような位置ずれが
発生することなく、位置決めして確実に半田付けするこ
とができるのであり、また、本発明の製造方法による
と、半導体チップのアイランド部に対する半田付けと、
この半導体チップの上面における両突起状電極部に対す
る他の各リード端子の先端部の半田付けとを同時に行う
ことができ、製造コストを大幅に低減できる効果を有す
る。
【００１３】
【実施例】以下、本発明の実施例を、図面について説明
する。
【００１４】図１〜図１０は、三端子型半導体装置の製
造に適用した第１の実施例を示し、この図において符号
１は、金属板より打ち抜いた長尺帯状のリードフレーム
を示し、このリードフレーム１における長手左右両縁部
におけるサイドフレーム２，３の間には、その間を一体
的に連結するセクションバー４が、リードフレーム１の
長手方向に沿って一定のピッチ間隔Ｐで形成されてい
る。
【００１５】また、前記両サイドフレーム２，３のうち
一方のサイドフレーム２には、前記各セクションバー４
の間の部位に先端にアイランド部５ａを備えた第１リー
ド端子５が内向きに突出するように一体的に形成されて
おり、他方のサイドフレーム３には、前記各セクション
バー４の間の部位に第２リード端子６及び第３リード端
子７が内向きに突出するように一体的に形成され、この
第２リード端子６及び第３リード端子７の先端部６ａ，
７ａは、互いに接近する形状であり、且つ、この両先端
部６ａ，７ａは、前記第１リード端子５の先端における
アイランド部５ａに対してリードフレーム１の長手方向
に沿って適宜寸法Ｅだけずれている。
【００１６】また、前記第２リード端子６及び第３リー
ド端子７の先端部６ａ，７ａは、図３に示すように、互
いに逆向きに、適宜角度θだけ斜め上向きの傾斜状に折
り曲げられている。
【００１７】そして、前記リードフレーム１を、その長
手方向に移送する途次において、先づ、各第１リード端
子５におけるアイランド部５ａの上面に、半田ペースト
８を塗布したのち、図４に示すように、上面に二つの突
起状電極部９ａ，９ｂを形成して成る半導体チップ９を
搭載する。
【００１８】このようにして、第１リード端子５におけ
るアイランド部５ａに半導体チップ９を搭載すると、こ
の半導体チップ９の上面における両突起状電極部９ａ，
９ｂに、図６に示すように、半田ペースト１０，１１を
塗布する。
【００１９】次いで、前記リードフレーム１を、以下に
述べるように構成したずらせ重ね装置１２に順次送り込
む。
【００２０】このずらせ重ね装置１２は、図１１〜図１
４に示すように、前記リードフレーム１を、その長手方
向の移送できるように案内する二つのガイドローラ１
３，１４の間の部位に、前記リードフレーム１における
一方のサイドフレーム２の下面に接触する小径の送りホ
イール１５と、他方のサイドフレーム３の下面に接触す
る大径の送りホイール１６とを配設して、この両送りホ
イール１３，１４を、同じ方向に、当該両送りホイール
１５，１６の外周面における周速度が同じになるように
回転駆動する。
【００２１】前記二つのガイドローラ１３，１４のうち
一方のガイドローラ１３と両送りホイール１５，１６と
の間の部位には、前記リードフレーム１における一方の
サイドフレーム２を挟んだ状態で下向きに変位するよう
にした一対のローラ１７ａ，１７ｂと、リードフレーム
１における他方のサイドフレーム３を挟んだ状態で上向
きに変位するようにした一対のローラ１７ｃ，１７ｄと
で構成される第１ローラ機構１７を配設する。
【００２２】また、二つのガイドローラ１３，１４のう
ち他方のガイドローラ１４と両送りホイール１５，１６
との間の部位には、前記リードフレーム１における一方
のサイドフレーム２を挟んだ状態で上向きに変位するよ
うにした一対のローラ１８ａ，１８ｂと、リードフレー
ム１における他方のサイドフレーム３を挟んだ状態で下
向きに変位するようにした一対のローラ１８ｃ，１８ｄ
とで構成される第２ローラ機構１８を配設する。
【００２３】この構成のずらせ重ね装置１２にリードフ
レーム１を送り込むことにより、第１ローラ機構１７の
箇所において、リードフレーム１における一方のサイド
フレーム２が一対のローラ１７ａ，１７ｂにて下向き
に、他方のサイドフレーム３が一対のローラ１７ｃ，１
７ｄにて上向きに各々変位されることにより、一方のサ
イドフレーム２と他方のサイドフレーム３とが、図１２
に示すように、リードフレーム１の表面と直角方向に適
宜寸法だけ食い違い状になる。
【００２４】次いで、リードフレーム１における両サイ
ドフレーム２，３のうち一方のサイドフレーム２が、小
径の送りホイール１５の外周面を適宜接触角度θにわた
って巡る一方、他方のサイドフレーム３が大径の送りホ
イール１６の外周面を適宜接触角度θにわたって巡るこ
とにより、一方のサイドフレーム２の移送と他方のサイ
ドフレーム３の移送との間に、両送りホイール１５，１
６の直径差に応じて進み・遅れができるから、一方のサ
イドフレーム２と、他方のサイドフレーム３とを、リー
ドフレーム１の長手方向に沿って、前記第２及び第３リ
ード端子６，７の先端部６ａ，７ａと前記第１リード端
子５の先端におけるアイランド部５ａとの間におけるず
らせ寸法Ｅと同じ寸法だけ互いにずらせ変位することが
できる。
【００２５】そして、第２ローラ機構１８の箇所に至
り、一方のサイドフレーム２が一対のローラ１８ａ，１
８ｂにて上向きに、他方のサイドフレーム３が一対のロ
ーラ１８ｃ，１８ｄにて下向きに各々変位されることに
より、一方のサイドフレーム２における第１リード端子
５先端のアイランド部５ａと、他方のサイドフレーム３
における第２及び第３リード端子６，７の先端部６ａ，
７ａとを、図７及び図８に示すように、その間に半導体
チップ９を、当該半導体チップ９における両突起状電極
部９ａ，９ｂに前記第２及び第３リード端子６，７の先
端部６ａ，７ａが接当するように挟んだ状態に互いに重
ね合わせることができるのである。
【００２６】次に、前記リードフレーム１を加熱炉（図
示せず）に送り込む等することにより、半田の融点より
も高い温度に加熱する。
【００２７】すると、この加熱により、アイランド部５
ａと半導体チップ９との間に塗布した半田ペースト８に
おける半田は、溶融してアイランド部５ａの半導体チッ
プ９との両方の各々に合金化接合する一方、半導体チッ
プ９における両突起状電極部９ａ，９ｂと第２及び第３
リード端子６，７の先端部６ａ，７ａとの間に塗布した
半田ペースト１０，１１における半田は、溶融して突起
状電極と第２及び第３リード端子６，７の先端部６ａ，
７ａとの両方の各々に合金化接合することになる。
【００２８】これにより、半導体チップ９は、アイラン
ド部５ａの上面における溶融半田に浮いた状態になるか
ら、この溶融半田における表面張力とか、振動とか、更
には、水平面に対する傾き等によって横方向にずれ動き
易い状態になる。
【００２９】しかし、この半導体チップ９の上面におけ
る両突起状電極部９ａ，９ｂには、第２リード端子６に
おける上向き傾斜状の先端部６ａ及び第３リード端子７
における上向き傾斜状の先端部７ａが、互いに逆方向に
傾斜して接当していることにより、前記のように溶融半
田に浮いた状態の半導体チップ９が、溶融半田の表面張
力、振動及び傾き等によって、横方向にずれ動くことを
確実に阻止できるのである。
【００３０】この場合において、第２の実施例では、図
１５に示すように、第２及び第３リード端子６′，７′
の先端部６ａ′，７ａ′を、互いに逆向きに、下向きの
傾斜状に折り曲げた形状にしても良いのである。
【００３１】すなわち、前記第２及び第３リード端子
６，６′，７，７′の先端部６ａ，６ａ′，７ａ，７
ａ′が、同じ方向に傾斜するように折り曲げられている
場合には、前記半導体チップ９の横方向にずれ動きを阻
止することができないが、これら両先端部６ａ，６
ａ′，７ａ，７ａ′を，互いに逆向きに傾斜するように
折り曲げることにより、前記半導体チップ９の横方向に
ずれ動きを阻止することができるのである。
【００３２】そして、前記の加熱操作によって、半導体
チップ９の第１リード端子５におけるアイランド部５ａ
に対する半田付けと、この半導体チップ９の上面におけ
る両突起状電極部９ａ，９ｂに対する第２リード端子６
の先端部６ａ及び第３リード端子７の先端部７ａの半田
付けとを、前記半導体チップ９に位置ずれが発生するこ
とがない状態で、同時に行うことができるのである。
【００３３】このようにして、半導体チップ９の第１リ
ード端子５、第２リード端子６及び第３リード端子７へ
の接合を完了すると、前記半導体チップ９、アイランド
部５ａ、第２リード端子６の先端部６ａ及び第３リード
端子７の先端部７ａの部分を、熱硬化性合成樹脂製のモ
ールド部２０にてパッケージしたのち、前記第１リード
端子５、第２リード端子６及び第３リード端子７を、リ
ードフレーム１から切り離すことにより、図９及び図１
０に示すような形態の三端子型半導体装置Ａを製造する
ことができるのである。
【００３４】なお、前記半導体チップ９における両突起
状電極部９ａ，９ｂと、第２及び第３リード端子６，７
の先端部６ａ，７ａとを接合するための半田ペースト１
０，１１は、前記実施例のように、半導体チップ９にお
ける両突起状電極部９ａ，９ｂに塗布することに代え
て、第２及び第３リード端子６，７の先端部６ａ，７ａ
に塗布するようにしても良いのである。
【００３５】図１６は、第３の実施例を示すもので、こ
の第３の実施例は、第１リード端子５におけるアイラン
ド部５ａに、前記半導体チップ９が嵌まる凹所５ａ′を
設け、この凹所５ａ′内に、半田ペースト８′を塗布し
たのち、半導体チップ９を搭載し、以後は、前記した方
法と同様にしたものであり、これにより、加熱による半
田付けに際して、半導体チップ９が、ずれ動くことをよ
り確実に規制することができるのである。
【００３６】次に、図１７〜図２０は、第４の実施例を
示す。
【００３７】この第４の実施例は、四端子型半導体装置
に適用した場合であり、金属板より打ち抜いた長尺帯状
のリードフレーム３１における長手左右両縁部における
サイドフレーム３２，３３の間には、その間を一体的に
連結するセクションバー３４が、リードフレーム１の長
手方向に沿って一定のピッチ間隔Ｐで形成されている。
【００３８】また、前記両サイドフレーム３２，３３の
うち一方のサイドフレーム３２には、前記各セクション
バー３４の間の部位に先端にアイランド部３５ａを備え
た第１リード端子３５が内向きに突出するように一体的
に形成されており、他方のサイドフレーム３３には、前
記各セクションバー３４の間の部位に他の三本のリード
端子３６，３７，３８が内向きに突出するように一体的
に形成され、この三本のリード端子３６，３７，３８の
うち外側に位置する第２及び第４リード端子３６，３８
は、その先端部３６ａ，３８ａが中央に位置する第３リ
ード端子３７ａの先端部３７ａに接近するように曲がっ
た形状であり、且つ、前記中央に位置する第３リード端
子３７ａの先端部３７ａは、前記第１リード端子３５の
先端におけるアイランド部３５ａに対してリードフレー
ム３１の長手方向に沿って適宜寸法Ｅ′だけずれてい
る。
【００３９】更にまた、前記三本のリード端子３６，３
７，３８のうち外側に位置する第２及び第４リード端子
３６，３８の先端部３６ａ，３８ａは、互いに逆向きに
斜め上向き又は斜め下向きの傾斜状に折り曲げられてい
る。
【００４０】そして、前記リードフレーム３１を、その
長手方向に移送する途次において、先づ、各第１リード
端子３５におけるアイランド部３５ａの上面に、図１９
に示すように、半田ペースト３９を塗布したのち、上面
に三つの突起状電極部４０ａ，４０ｂ，４０ｃを形成し
た半導体チップ４０を搭載したのち、この半導体チップ
４０の上面における各突起状電極部４０ａ，４０ｂ，４
０ｃに、半田ペースト４１，４２，４３を塗布する。
【００４１】次いで、前記第１の実施例の場合と同様
に、図１１〜図１４に示すずらせ重ね装置１２に送り込
むことにより、一方のサイドフレーム３２における第１
リード端子３５先端のアイランド部３５ａと、他方のサ
イドフレーム３３における各リード端子３６，３７，３
８の先端部３６ａ，３７ａ，３８ａとを、図１９及び図
２０に示すように、その間に半導体チップ４０を、当該
半導体チップ４０における両突起状電極部４０ａ，４０
ｂ，４０ｃに前記各リード端子３６，３７，３８の先端
部３６ａ，３７ａ，３８ａが接当するように挟んだ状態
に互いに重ね合わせる。
【００４２】次いで、前記リードフレーム３１を加熱炉
（図示せず）に送り込む等することで半田の融点よりも
高い温度に加熱することにより、前記各半田ペースト３
９，４１，４２，４３が溶融し、その各々に合金化接合
することになる。
【００４３】この場合において、半導体チップ４０は、
アイランド部３５ａの上面における溶融半田に浮いた状
態になるから、この溶融半田における表面張力とか、振
動とか、更には、水平面に対する傾きに等によって横方
向にずれ動き易い状態になるが、この半導体チップ４０
の上面における両突起状電極部４０ａ，４０ｃには、第
２リード端子３６及び第４リード端子３８における上向
き傾斜状の先端部３６ａ、３８ａが、互いに逆向きに傾
斜した状態で接当していることにより、前記のように溶
融半田に浮いた状態の半導体チップ４０が、溶融半田の
表面張力、振動及び傾き等によって、横方向にずれ動く
ことを確実に阻止でき、この状態で、前記した各半田が
凝固することになるから、半導体チップ４０をアイラン
ド部３５ａに対して接合できると同時に、半導体チップ
４０における各突起状電極部４０ａ，４０ｂ，４０ｃに
対して三本の各リード端子３６，３７，３８の先端部３
６ａ，３７ａ，３８ａを確実に接合することができるの
である。
【００４４】なお、本発明は、この第４の実施例と同様
にして、五端子以上の多端子型半導体装置にも適用でき
ることは言うまでもない。
【図面の簡単な説明】
【図１】本発明の製造方法に使用するリードフレームの
平面図である。
【図２】図１のII−II視断面図である。
【図３】図１のIII −III 視拡大断面図である。
【図４】半導体チップの斜視図である。
【図５】前記リードフレームにおける第１リード端子の
アイランド部に半導体チップを搭載した状態の平面図で
ある。
【図６】図５のVI−VI視拡大断面図である。
【図７】前記リードフレームにおいて第１リード端子に
対して第２及び第３リード端子を重ねた状態の平面図で
ある。
【図８】図７のVIII−VIII視拡大断面図である。
【図９】半導体装置の平面図である。
【図１０】図９のＸ−Ｘ視断面図である。
【図１１】本発明の製造方法に使用するずらせ重ね装置
の正面図である。
【図１２】図１１のXII −XII 視拡大断面図である。
【図１３】図１１のXIII−XIII視拡大断面図である。
【図１４】図１１のXIV −XIV 視拡大断面図である。
【図１５】本発明の第２の実施例を示す要部拡大断面図
である。
【図１６】本発明の第３の実施例を示す要部拡大断面図
である。
【図１７】本発明における第４の実施例による製造方法
に使用するリードフレームの平面図である。
【図１８】図１７のXIX −XIX 拡大断面図である。
【図１９】前記図１７のリードフレームにおいて第１リ
ード端子に他の各リード端子を重ねた状態の平面図であ
る。
【図２０】図１９のXXI −XXI 視拡大断面図である。
【符号の説明】
１ リードフレーム ２ 一方のサイドフレーム ３ 他方のサイドフレーム ４ セクションバー ５ 第１リード端子 ５ａ アイランド部 ６ 第２リード端子 ６ａ 第２リード端子の先端部 ７ 第３リード端子 ７ａ 第３リード端子の先端部 ８ 半田ペースト ９ 半導体チップ ９ａ，９ｂ 突起状電極部 １０，１１ 半田ペースト ２０ モールド部 Ａ 半導体装置 ５ａ′ 凹所
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−163640（ＪＰ，Ａ) 特開 平６−132350（ＪＰ，Ａ) 特開 昭63−228737（ＪＰ，Ａ) 特公 昭49−36504（ＪＰ，Ｂ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/48 H01L 23/50 H01L 21/60

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】リード端子におけるアイランド部に半導体
    チップをダイボンディングし、この半導体チップの上面
    における複数個の電極部の各々に他の複数個のリード端
    子の先端部を半田付けにて接合して成る半導体装置にお
    いて、 前記半導体チップをアイランド部に半田付し、この半導
    体チップの上面における各電極部を、突起状に形成し
    て、この突起状の電極部に、前記他の各リード端子の先
    端部に対して接当する一方、前記他の各リード端子のう
    ち少なくとも二つのリード端子における先端部を、これ
    らが接当する突起状電極部に対して、互いに逆向きの斜
    め下向きに折り曲げるか、或いは互いに逆向きの斜め上
    向きに折り曲げることを特徴とする半導体装置の構造。
  2. 【請求項２】前記請求項１の記載において、前記アイラ
    ンド部に、半導体チップが嵌まる凹所を設けて、この凹
    所内に半導体チップを半田付けしたことを特徴とする半
    導体装置の構造。
  3. 【請求項３】金属板から打ち抜いたリードフレームに、
    アイランド部を備えたリード端子と、他の複数個のリー
    ド端子を一体的に形成し、前記アイランド部の上面に、
    半田ペーストを塗布したのち、上面に複数個の突起状電
    極部を設けて成る半導体チップを搭載し、次いで、前記
    半導体チップの上面における各突起状電極部に、前記他
    の各リード端子の先端部を、当該先端部又は半導体チッ
    プの上面における各突起状電極部に半田ペーストを塗布
    した状態で、且つ、当該他の各リード端子のうち少なく
    とも二本のリード端子における先端部を互いに逆向きの
    斜め下向きに折り曲げるか、或いは互いに逆向きの斜め
    上向きに折り曲げて接当したのち、半田の融点以上の温
    度に加熱することを特徴とする半導体装置の製造方法。
  4. 【請求項４】金属板から打ち抜いたリードフレームに、
    アイランド部を備えたリード端子と 、他の複数個のリー
    ド端子を一体的に形成し、前記アイランド部の上面に、
    半田ペーストを塗布したのち、上面に複数個の突起状電
    極部を設けて成る半導体チップを当該アイランド部の上
    面に設けた凹所内に嵌まるように搭載し、次いで、前記
    半導体チップの上面における各突起状電極部に、前記他
    の各リード端子の先端部を、当該先端部又は半導体チッ
    プの上面における各突起状電極部に半田ペーストを塗布
    した状態で、且つ、当該他の各リード端子のうち少なく
    とも二本のリード端子における先端部を互いに逆向きの
    斜め下向きに折り曲げるか、或いは互いに逆向きの斜め
    上向きに折り曲げて接当したのち、半田の融点以上の温
    度に加熱することを特徴とする半導体装置の製造方法。
JP27214794A 1994-11-07 1994-11-07 半導体装置の構造及びその製造方法 Expired - Fee Related JP3447393B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP27214794A JP3447393B2 (ja) 1994-11-07 1994-11-07 半導体装置の構造及びその製造方法
US08/554,597 US5821611A (en) 1994-11-07 1995-11-06 Semiconductor device and process and leadframe for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27214794A JP3447393B2 (ja) 1994-11-07 1994-11-07 半導体装置の構造及びその製造方法

Publications (2)

Publication Number Publication Date
JPH08139246A JPH08139246A (ja) 1996-05-31
JP3447393B2 true JP3447393B2 (ja) 2003-09-16

Family

ID=17509746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27214794A Expired - Fee Related JP3447393B2 (ja) 1994-11-07 1994-11-07 半導体装置の構造及びその製造方法

Country Status (1)

Country Link
JP (1) JP3447393B2 (ja)

Also Published As

Publication number Publication date
JPH08139246A (ja) 1996-05-31

Similar Documents

Publication Publication Date Title
US9905497B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
US8022518B2 (en) Semiconductor device having a sealing body and partially exposed conductors
JPH0519265B2 (ja)
TWI782468B (zh) 具有夾具對準刻痕的半導體封裝和相關方法
US5821611A (en) Semiconductor device and process and leadframe for making the same
KR100258050B1 (ko) 반도체 장치와 그 제조 방법 및 그에 사용되는 리드 프레임
TWI559415B (zh) 半導體裝置之製造方法
JP3447393B2 (ja) 半導体装置の構造及びその製造方法
JP3469332B2 (ja) 半導体装置の構造
JP3561304B2 (ja) 半導体装置の製造に使用するリードフレーム
JP3437659B2 (ja) 半導体装置の構造及びその製造方法
JPH08148623A (ja) 半導体装置
JPH08139243A (ja) 半導体装置の製造方法
JPH08130279A (ja) 半導体装置の構造及びその製造方法
JPH08139247A (ja) 半導体装置の構造及びその製造方法
JPH08139248A (ja) 半導体装置の構造及びその製造方法
JPH08139242A (ja) 半導体装置の構造及びその製造方法
US4697865A (en) Edge clip and terminal
JPH06252326A (ja) 多端子部品、配線基板、多端子部品の実装構造
JPH08162580A (ja) 半導体装置
JP4321742B2 (ja) 半導体チップを使用した半導体装置
JP2714526B2 (ja) ワイヤーボンディング方法
EP0167493B1 (en) Edge clip
JPH08186217A (ja) 半導体装置
JPH08148621A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees