JP3437659B2 - 半導体装置の構造及びその製造方法 - Google Patents

半導体装置の構造及びその製造方法

Info

Publication number
JP3437659B2
JP3437659B2 JP27215194A JP27215194A JP3437659B2 JP 3437659 B2 JP3437659 B2 JP 3437659B2 JP 27215194 A JP27215194 A JP 27215194A JP 27215194 A JP27215194 A JP 27215194A JP 3437659 B2 JP3437659 B2 JP 3437659B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead
tip
lead terminals
portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27215194A
Other languages
English (en)
Other versions
JPH08139244A (ja
Inventor
寛 今井
光則 馬場
公明 須藤
雅夫 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP27215194A priority Critical patent/JP3437659B2/ja
Priority to US08/554,597 priority patent/US5821611A/en
Publication of JPH08139244A publication Critical patent/JPH08139244A/ja
Application granted granted Critical
Publication of JP3437659B2 publication Critical patent/JP3437659B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置のうち、半
導体チップに対して少なくとも三本以上のリード端子を
備えたトランジスター又はダイオード等のような多端子
型の半導体装置と、その製造方法に関するものである。
【０００２】
【従来の技術】この種の多端子型の半導体装置のうち三
端子型半導体装置は、第１リード端子の先端に一体的に
設けたアイランド部に、半導体チップをダイボンディン
グし、この半導体チップにおける二つの電極部と、第２
リード端子及び第３リード端子との間を、金線等の細い
金属線によるワイヤボンディングにて電気的に接続した
のち、前記半導体チップの部分を合成樹脂製のモールド
部にてパッケージすることが一般的な構造であったが、
このものは、金線等の細い金属線によるワイヤボンディ
ングによるために、製造コストが大幅にアップするばか
りか、前記細い金属線に断線が発生することで、大電流
用には適しない等の問題があった。
【０００３】そこで、先行技術としての特開昭４８−３
８０７０号公報及び特開昭５９−５４２５０号公報は、
金属板を打ち抜いたリードフレームに、アイランド部を
備えた第１リード端子と、第２及び第３リード端子を一
体的に形成し、前記第１リード端子におけるアイランド
部の上面に半導体チップをダイボンディングし、この半
導体チップの上面における二つの電極部に対して、前記
第２及び第３リード端子の先端部を直接的に、半田付け
にて接合することを提案している。
【０００４】
【発明が解決しようとする課題】しかし、この先行技術
による半導体装置は、第１リード端子と一体のアイラン
ド部にダイボンディングした半導体チップの上面におけ
る両電極部に対して、第２及び第３リード端子の先端部
を、半田付けにて接合したもので、その半田付けに際し
て、余剰の溶融半田が、第２及び第３リード端子の先端
部のうちこの両先端部が互いに相対向する側面にまで盛
り上がり、第２リード端子の先端部と第３リード端子の
先端部との間において、余剰半田が互いに繋がると言う
半田ブリッジができることになる。
【０００５】そこで、従来のものでは、前記のような半
田ブリッジが発生することを回避するために、半導体チ
ップの上面における両電極部間の間隔を広くしなければ
ならないから、この分、半導体チップの大型化を招来す
ると言う問題があった。また、この先行技術の半導体装
置は、先づ、第１リード端子と一体のアイランド部に半
導体チップをダイボンディングし、次いで、第２及び第
３リード端子の先端部を、前記のようにダイボンディン
グした半導体チップの上面に重ね合わせたのち、半導体
チップにおける二つの電極部に対して半田付けに接合す
ることによって製造するものであって、前記第１リード
端子と一体のアイランド部に対する半導体チップのダイ
ボンディングに際して、位置のずれが存在すると、この
半導体チップの上面に対して第２及び第３リード端子の
先端部を重ね合わせたとき、第２及び第３リード端子の
先端部が、半導体チップにおける二つの電極部に対して
一致しないことになる。
【０００６】そこで、前記先行技術による方法では、半
導体チップを、第１リード端子におけるアイランド部に
対してダイボンディングするに対して、極めて高い精度
で厳格に位置決めしなければならならず、この位置決め
に可成りの時間を必要とすることに加えて、半導体チッ
プのアイランド部に対するダイボンディングと、半導体
チップにおける電極部に対する第２及び第３リード端子
の接合とを別々の工程に行うものであるから、それだけ
生産性が低く、製造コストの低減を十分に達成できない
のであった。
【０００７】本発明は、リード端子におけるアイランド
部にダイボンディングした半導体チップに対して他の複
数個のリード端子を直接的に接合した形態の半導体装置
において、前記の問題を解消した半導体装置の構造と、
その製造方法とを提供することを技術的課題とするもの
である。
【０００８】
【課題を解決するための手段】この技術的課題を達成す
るため本発明の構造は、「リード端子におけるアイラン
ド部に半導体チップをダイボンディングし、この半導体
チップの上面における複数個の電極部の各々に他の複数
個のリード端子の先端部を半田付けにて接合して成る半
導体装置において、前記他の各リード端子の先端部のう
ちこの各先端部が互いに相対向する側面の下端縁に下向
きに突起を設ける。」と言う構成にした。
【０００９】また、本発明の製造方法は、「金属板から
打ち抜いたリードフレームに、アイランド部を備えたリ
ード端子と、他の複数個のリード端子を一体的に形成
し、前記他の各リード端子の先端部のうちこの各先端部
が互いに相対向する側面の下端縁に下向きに突起を設
け、前記アイランド部の上面に、半田ペーストを塗布し
たのち、上面に複数個の突起状電極部を設けて成る半導
体チップを搭載し、次いで、前記半導体チップの上面側
に、前記他の各リード端子の先端部を、当該先端部又は
半導体チップの上面における各突起状電極部に半田ペー
ストを塗布した状態で重ね合わせたのち、半田の融点以
上の温度に加熱することを特徴とする。」ものである。
【００１０】
【作 用】このように、他の各リード端子の先端部の
うちこれら各先端部が互いに相対向する側面の下端縁に
下向きに突起を設けることにより、他の各リード端子の
先端部を、半導体チップにおける両電極部に対して半田
付けするに際して、これらと電極部との間における余剰
の溶融半田が、前記他の各リード端子の先端部のうちこ
れら各先端部が互いに相対向する側面にまで盛り上がる
ことを、前記突起によって確実に阻止することができる
から、他の各リード端子の先端部との間に半田ブリッジ
が発生することを大幅に低減できるのである。
【００１１】また、本発明の製造方法のように、アイラ
ンド部の上面に、半田ペーストを塗布したのち、上面に
複数個の突起状電極部を設けて成る半導体チップを搭載
し、次いで、前記半導体チップの上面側に、前記他の各
リード端子の先端部を、当該先端部又は半導体チップの
上面における各突起状電極部に半田ペーストを塗布した
状態で重ね合わせたのち、半田の融点以上の温度に加熱
することにより、アイランド部と半導体チップとの間に
塗布した半田ペーストにおける半田は、溶融した状態で
アイランド部の半導体チップとの両方の各々に合金化接
合する一方、半導体チップにおける各突起状電極部と他
の各リード端子の先端部との間に塗布した半田ペースト
における半田は、溶融して各突起状電極と他の各リード
端子の先端部との両方の各々に合金化接合することにな
る。
【００１２】これにより、半導体チップは、アイランド
部の上面における溶融半田に浮いた状態になる一方、こ
の半導体チップにおける各突起状電極部と他の各リード
端子との間には、その間における溶融半田が、球形にな
ろうとする表面張力による吸引力が作用することになる
から、前記したようにアイランド部の上面における溶融
半田に浮いた状態になっている半導体チップは、その上
面における各突起状電極部が他の各リード端子の各々に
引き寄せられるように自動的に位置決めされ、この状態
で、前記した各半田が凝固することになる。
【００１３】すなわち、前記半導体チップをアイランド
部に載置するときに、多少の位置のずれが存在しても、
この位置のずれを自動的に修正しながら、半導体チップ
をアイランド部に対して接合できると同時に、半導体チ
ップにおける各突起状電極部に対して他の各リード端子
を確実に接合することができるのである。
【００１４】
【発明の効果】従って、本発明によると、半導体チップ
における各電極部間の間隔を小さくして、半導体チップ
を小型化を図ることができる効果を有する。また、本発
明の製造方法は、これに加えて、半導体チップをアイラ
ンド部に搭載することに、前記先行技術の場合のような
極めて高い精度で厳格に位置決めすることを必要としな
いばかりか、半導体チップのアイランド部に対する接合
と、この半導体チップにおける各突起状電極部に対する
他の各リード端子の接合との両方を、一回の加熱によっ
て同時に行うことができるから、生産性を著しく向上で
きて、製造コストの大幅な低減を達成できる効果を有す
る。
【００１５】
【実施例】以下、本発明の実施例を、図面について説明
する。図１〜図１０は、三端子型半導体装置の製造に適
用した第１の実施例を示し、この図において符号１は、
金属板より打ち抜いた長尺帯状のリードフレームを示
し、このリードフレーム１における長手左右両縁部にお
けるサイドフレーム２，３の間には、その間を一体的に
連結するセクションバー４が、リードフレーム１の長手
方向に沿って一定のピッチ間隔Ｐで形成されている。
【００１６】また、前記両サイドフレーム２，３のうち
一方のサイドフレーム２には、前記各セクションバー４
の間の部位に先端にアイランド部５ａを備えた第１リー
ド端子５が内向きに突出するように一体的に形成されて
おり、他方のサイドフレーム３には、前記各セクション
バー４の間の部位に第２リード端子６及び第３リード端
子７が内向きに突出するように一体的に形成され、この
第２リード端子６及び第３リード端子７の先端部６ａ，
７ａは、互いに接近する形状であり、且つ、この両先端
部６ａ，７ａは、前記第１リード端子５の先端における
アイランド部５ａに対してリードフレーム１の長手方向
に沿って適宜寸法Ｅだけずれている。
【００１７】また、前記第２リード端子６及び第３リー
ド端子７の先端部６ａ，７ａのうち、この両先端部６
ａ，７ａが互いに相対向する側面６ａ′，７ａ′を、当
該両側面６ａ′，７ａ′に耐熱性合成樹脂２１，２２を
塗着するか、或いは、当該両側面６ａ′，７ａ′にアル
ミメッキを施す等することによって、半田非接合性面に
形成する。
【００１８】そして、前記リードフレーム１を、その長
手方向に移送する途次において、先づ、各第１リード端
子５におけるアイランド部５ａの上面に、半田ペースト
８を塗布したのち、図４に示すように、上面に二つの突
起状電極部９ａ，９ｂを形成して成る半導体チップ９を
搭載する。このようにして、第１リード端子５における
アイランド部５ａに半導体チップ９を搭載すると、この
半導体チップ９の上面における両突起状電極部９ａ，９
ｂに、図６に示すように、半田ペースト１０，１１を塗
布する。
【００１９】次いで、前記リードフレーム１を、以下に
述べるように構成したずらせ重ね装置１２に順次送り込
む。このずらせ重ね装置１２は、図１１〜図１４に示す
ように、前記リードフレーム１を、その長手方向の移送
できるように案内する二つのガイドローラ１３，１４の
間の部位に、前記リードフレーム１における一方のサイ
ドフレーム２の下面に接触する小径の送りホイール１５
と、他方のサイドフレーム３の下面に接触する大径の送
りホイール１６とを配設して、この両送りホイール１
３，１４を、同じ方向に、当該両送りホイール１５，１
６の外周面における周速度が同じになるように回転駆動
する。
【００２０】前記二つのガイドローラ１３，１４のうち
一方のガイドローラ１３と両送りホイール１５，１６と
の間の部位には、前記リードフレーム１における一方の
サイドフレーム２を挟んだ状態で下向きに変位するよう
にした一対のローラ１７ａ，１７ｂと、リードフレーム
１における他方のサイドフレーム３を挟んだ状態で上向
きに変位するようにした一対のローラ１７ｃ，１７ｄと
で構成される第１ローラ機構１７を配設する。
【００２１】また、二つのガイドローラ１３，１４のう
ち他方のガイドローラ１４と両送りホイール１５，１６
との間の部位には、前記リードフレーム１における一方
のサイドフレーム２を挟んだ状態で上向きに変位するよ
うにした一対のローラ１８ａ，１８ｂと、リードフレー
ム１における他方のサイドフレーム３を挟んだ状態で下
向きに変位するようにした一対のローラ１８ｃ，１８ｄ
とで構成される第２ローラ機構１８を配設する。
【００２２】この構成のずらせ重ね装置１２にリードフ
レーム１を送り込むことにより、第１ローラ機構１７の
箇所において、リードフレーム１における一方のサイド
フレーム２が一対のローラ１７ａ，１７ｂにて下向き
に、他方のサイドフレーム３が一対のローラ１７ｃ，１
７ｄにて上向きに各々変位されることにより、一方のサ
イドフレーム２と他方のサイドフレーム３とが、図１２
に示すように、リードフレーム１の表面と直角方向に適
宜寸法だけ食い違い状になる。
【００２３】次いで、リードフレーム１における両サイ
ドフレーム２，３のうち一方のサイドフレーム２が、小
径の送りホイール１５の外周面を適宜接触角度θにわた
って巡る一方、他方のサイドフレーム３が大径の送りホ
イール１６の外周面を適宜接触角度θにわたって巡るこ
とにより、一方のサイドフレーム２の移送と他方のサイ
ドフレーム３の移送との間に、両送りホイール１５，１
６の直径差に応じて進み・遅れができるから、一方のサ
イドフレーム２と、他方のサイドフレーム３とを、リー
ドフレーム１の長手方向に沿って、前記第２及び第３リ
ード端子６，７の先端部６ａ，７ａと前記第１リード端
子５の先端におけるアイランド部５ａとの間におけるず
らせ寸法Ｅと同じ寸法だけ互いにずらせ変位することが
できる。
【００２４】そして、第２ローラ機構１８の箇所に至
り、一方のサイドフレーム２が一対のローラ１８ａ，１
８ｂにて上向きに、他方のサイドフレーム３が一対のロ
ーラ１８ｃ，１８ｄにて下向きに各々変位されることに
より、一方のサイドフレーム２における第１リード端子
５先端のアイランド部５ａと、他方のサイドフレーム３
における第２及び第３リード端子６，７の先端部６ａ，
７ａとを、図７及び図８に示すように、その間に半導体
チップ９を挟んだ状態に互いに重ね合わせることができ
るのである。
【００２５】次に、前記リードフレーム１を加熱炉（図
示せず）に送り込む等することにより、半田の融点より
も高い温度に加熱する。すると、この加熱により、アイ
ランド部５ａと半導体チップ９との間に塗布した半田ペ
ースト８における半田は、溶融してアイランド部５ａの
半導体チップ９との両方の各々に合金化接合する一方、
半導体チップ９における両突起状電極部９ａ，９ｂと第
２及び第３リード端子６，７の先端部６ａ，７ａとの間
に塗布した半田ペースト１０，１１における半田は、溶
融して突起状電極と第２及び第３リード端子６，７の先
端部６ａ，７ａとの両方の各々に合金化接合することに
なる。
【００２６】これにより、半導体チップ９は、アイラン
ド部５ａの上面における溶融半田に浮いた状態になる一
方、この半導体チップ９における両突起状電極部９ａ，
９ｂと第２及び第３リード端子６，７の先端部６ａ，７
ａとの間には、その間における溶融半田が球形になろう
とするときの表面張力による吸引力が作用することにな
るから、前記のようにアイランド部５ａの上面における
溶融半田に浮いた状態になっている半導体チップ９は、
その上面における両突起状電極部９ａ，９ｂが第２及び
第３リード端子６，７の先端部６ａ，７ａの各々に引き
寄せられるように自動的に位置決めされ、この状態で、
前記した各半田が凝固することになるのである。
【００２７】すなわち、前記半導体チップ９をアイラン
ド部５ａに載置するときに、多少の位置のずれが存在し
ても、この位置のずれを自動的に修正しながら、半導体
チップ９をアイランド部５ａに対して接合できると同時
に、半導体チップ９における両突起状電極部９ａ，９ｂ
に対して第２及び第３リード端子６，７の先端部６ａ，
７ａを確実に接合することができるのである。
【００２８】一方、前記第２及び第３リード端子６，７
の先端部６ａ，７ａのうち、この両先端部６ａ，７ａが
互いに相対向する側面６ａ′，７ａ′を、当該両側面６
ａ′，７ａ′に耐熱性合成樹脂２１，２２を塗着する
か、或いは、当該両側面６ａ′，７ａ′にアルミメッキ
を施すことによって、半田非接合性面に形成したことに
より、前記の加熱にて、第２及び第３リード端子６，７
の先端部６ａ，７ａを、半導体チップ９における両電極
部９ａ，９ｂに対して半田付けするに際して、一方の電
極部９ａと第２リード端子６の先端部６ａとの間におけ
る余剰の溶融半田、及び、他方の電極部９ｂと第３リー
ド端子７の先端部７ａとの間における余剰の溶融半田
が、前記第２及び第３リード端子６，７の先端部６ａ，
７ａのうちこれら両先端部６ａ，７ａが互いに相対向す
る側面６ａ′，７ａ′にまで盛り上がることを、前記耐
熱性合成樹脂２１，２２等の半田非接合性面にて確実に
阻止することができるから、第２リード端子６の先端部
６ａと第３リード端子７の先端部７ａとの間に半田ブリ
ッジが発生することを大幅に低減できるのである。
【００２９】このようにして、半導体チップ９の第１リ
ード端子５、第２リード端子６及び第３リード端子７へ
の接合を完了すると、前記半導体チップ９、アイランド
部５ａ、第２リード端子６の先端部６ａ及び第３リード
端子７の先端部７ａの部分を、熱硬化性合成樹脂製のモ
ールド部２０にてパッケージしたのち、前記第１リード
端子５、第２リード端子６及び第３リード端子７を、リ
ードフレーム１から切り離すことにより、図９及び図１
０に示すような形態の三端子型半導体装置Ａを製造する
ことができるのである。
【００３０】なお、前記半導体チップ９における両突起
状電極部９ａ，９ｂと、第２及び第３リード端子６，７
の先端部６ａ，７ａとを接合するための半田ペースト１
０，１１は、前記実施例のように、半導体チップ９にお
ける両突起状電極部９ａ，９ｂに塗布することに代え
て、第２及び第３リード端子６，７の先端部６ａ，７ａ
に塗布するようにしても良いのである。
【００３１】図１５及び図１６は、第２の実施例を示す
もので、この第２の実施例は、第２及び第３リード端子
６，７の先端部６ａ，７ａ間の部分を、受けダイＢと、
パンチＣとによって打ち抜くに際して、前記両先端部６
ａ，７ａにおける相対向する側面６ａ′，７ａ′の下端
縁に、バリ状の突起２３，２４を設けるようにしたので
ある。
【００３２】このように、第２リード端子６の先端部６
ａ及び前記第３リード端子７の先端部７ａのうちこの両
先端部６ａ，７ａが互いに相対向する側面６ａ′，７
ａ′の下端縁に、下向きの突起２３，２４を設けること
により、半田付けするに際して、一方の電極部９ａと第
２リード端子６の先端部６ａとの間における余剰の溶融
半田、及び、他方の電極部９ｂと第３リード端子７の先
端部７ａとの間における余剰の溶融半田が、前記突起２
３，２４を乗り越えて、前記第２及び第３リード端子
６，７の先端部６ａ，７ａのうちこれら両先端部６ａ，
７ａが互いに相対向する側面６ａ′，７ａ′にまで盛り
上がることを確実に阻止することができるから、第２リ
ード端子６の先端部６ａと第３リード端子７の先端部７
ａとの間に半田ブリッジが発生することを大幅に低減で
きるのである。
【００３３】次に、図１７〜図２０は、第３の実施例を
示す。この第３の実施例は、四端子型半導体装置に適用
した場合であり、金属板より打ち抜いた長尺帯状のリー
ドフレーム３１における長手左右両縁部におけるサイド
フレーム３２，３３の間には、その間を一体的に連結す
るセクションバー３４が、リードフレーム１の長手方向
に沿って一定のピッチ間隔Ｐで形成されている。
【００３４】また、前記両サイドフレーム３２，３３の
うち一方のサイドフレーム３２には、前記各セクション
バー３４の間の部位に先端にアイランド部３５ａを備え
た第１リード端子３５が内向きに突出するように一体的
に形成されており、他方のサイドフレーム３３には、前
記各セクションバー３４の間の部位に他の三本のリード
端子３６，３７，３８が内向きに突出するように一体的
に形成され、この三本のリード端子３６，３７，３８の
うち外側に位置する第２及び第４リード端子３６，３８
は、その先端部３６ａ，３８ａが中央に位置する第３リ
ード端子３７の先端部３７ａに接近するように曲がった
形状であり、且つ、前記中央に位置する第３リード端子
３７の先端部３７ａは、前記第１リード端子３５の先端
におけるアイランド部３５ａに対してリードフレーム３
１の長手方向に沿って適宜寸法Ｅ′だけずれている。
【００３５】更にまた、前記三本のリード端子３６，３
７，３８の先端部３６ａ，３７ａ，３８ａにおける側面
のうち、これら各先端部３６ａ，３７ａ，３８ａが互い
に相対向する側面３６ａ′，３７ａ′，３８ａ′を、前
記第１の実施例と同様に、当該各側面３６ａ′，３７
ａ′，３８ａ′に耐熱性合成樹脂４４，４５，４６を塗
着する等して半田非接合性面に形成するか、或いは、前
記第２の実施例と同様に、前記各側面３６ａ′，３７
ａ′，３８ａ′の下端縁に、バリ状の突起を設ける。
【００３６】そして、前記リードフレーム３１を、その
長手方向に移送する途次において、先づ、各第１リード
端子３５におけるアイランド部３５ａの上面に、図１８
に示すように、半田ペースト３９を塗布したのち、上面
に三つの突起状電極部４０ａ，４０ｂ，４０ｃを形成し
た半導体チップ４０を搭載したのち、この半導体チップ
４０の上面における各突起状電極部４０ａ，４０ｂ，４
０ｃに、半田ペースト４１，４２，４３を塗布する。
【００３７】次いで、前記第１の実施例の場合と同様
に、図１０〜図１３に示すずらせ重ね装置１２に送り込
むことにより、一方のサイドフレーム３２における第１
リード端子３５先端のアイランド部３５ａと、他方のサ
イドフレーム３３における各リード端子３６，３７，３
８の先端部３６ａ，３７ａ，３８ａとを、図１９及び図
２０に示すように、その間に半導体チップ４０を挟んだ
状態に互いに重ね合わせる。
【００３８】次いで、前記リードフレーム３１を加熱炉
（図示せず）に送り込む等することで半田の融点よりも
高い温度に加熱することにより、前記各半田ペースト３
９，４１，４２，４３が溶融し、半導体チップ４０は、
アイランド部３５ａの上面における溶融半田に浮いた状
態になる一方、この半導体チップ４０における各突起状
電極部４０ａ，４０ｂ，４０ｃと各リード端子３６，３
７，３８の先端部３６ａ，３７ａ，３８ａとの間には、
その間における溶融半田が球形になろうとするときの表
面張力による吸引力が作用し、半導体チップ４０は、そ
の上面における各突起状電極部４０ａ，４０ｂ，４０ｃ
が三本の各リード端子３６，３７，３８の先端部３６
ａ，３７ａ，３８ａの各々に引き寄せられるように自動
的に位置決めされ、この状態で、前記した各半田が凝固
することになるから、半導体チップ４０をアイランド部
３５ａに対して接合できると同時に、半導体チップ４０
における各突起状電極部４０ａ，４０ｂ，４０ｃに対し
て三本の各リード端子３６，３７，３８の先端部３６
ａ，３７ａ，３８ａを確実に接合することができるので
あり、この場合においても、前記三本のリード端子３
６，３７，３８の先端部３６ａ，３７ａ，３８ａにおけ
る側面のうち、これら各先端部３６ａ，３７ａ，３８ａ
が互いに相対向する側面３６ａ′，３７ａ′，３８ａ′
を、半田非接合性面に形成するか、或いは、この各側面
３６ａ′，３７ａ′，３８ａ′の下端縁に、バリ状の突
起を設けることにより、余剰の溶融半田が、前記側面３
６ａ′，３７ａ′，３８ａ′にまで盛り上がることを確
実に阻止できるのである。
【００３９】なお、本発明は、この第３の実施例と同様
にして、五端子以上の多端子型半導体装置にも適用でき
ることは言うまでもない。
【図面の簡単な説明】
【図１】本発明の製造方法に使用するリードフレームの
平面図である。
【図２】図１のII−II視断面図である。
【図３】図１のIII −III 視拡大断面図である。
【図４】半導体チップの斜視図である。
【図５】前記リードフレームにおける第１リード端子の
アイランド部に半導体チップを搭載した状態の平面図で
ある。
【図６】図５のVI−VI視拡大断面図である。
【図７】前記リードフレームにおいて第１リード端子に
対して第２及び第３リード端子を重ねた状態の平面図で
ある。
【図８】図７のVIII−VIII視拡大断面図である。
【図９】半導体装置の平面図である。
【図１０】図９のＸ−Ｘ視断面図である。
【図１１】本発明の製造方法に使用するずらせ重ね装置
の正面図である。
【図１２】図１１のXII −XII 視拡大断面図である。
【図１３】図１１のXIII−XIII視拡大断面図である。
【図１４】図１１のXIV −XIV 視拡大断面図である。
【図１５】本発明の第２の実施例に使用するリードフレ
ームの要部拡大断面図である。
【図１６】第２の実施例において第１リード端子に対し
て第２及び第３リード端子を重ねた状態の拡大断面図で
ある。
【図１７】本発明における第３の実施例による製造方法
に使用するリードフレームの平面図である。
【図１８】図１７のXVIII −XVIII 視拡大断面図であ
る。
【図１９】前記図１７のリードフレームにおいて第１リ
ード端子に他の各リード端子を重ねた状態の平面図であ
る。
【図２０】図１９のXX−XX視拡大断面図である。
【符号の説明】
１ リードフレーム ２ 一方のサイドフレーム ３ 他方のサイドフレーム ４ セクションバー ５ 第１リード端子 ５ａ アイランド部 ６ 第２リード端子 ６ａ 第２リード端子の先端部 ７ 第３リード端子 ７ａ 第３リード端子の先端部 ８ 半田ペースト ９ 半導体チップ ９ａ，９ｂ 突起状電極部 １０，１１ 半田ペースト ２０ モールド部 Ａ 半導体装置 ２１，２２ 耐熱性合成樹脂 ２３，２４ 突起
フロントページの続き (72)発明者 山本 雅夫 京都市右京区西院溝崎町21番地 ローム 株式会社内 (56)参考文献 特開 平５−102253（ＪＰ，Ａ) 特開 昭47−37074（ＪＰ，Ａ) 実開 昭54−182860（ＪＰ，Ｕ) 特公 昭49−36504（ＪＰ，Ｂ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/48 H01L 23/50 H01L 21/60

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】リード端子におけるアイランド部に半導体
    チップをダイボンディングし、この半導体チップの上面
    における複数個の電極部の各々に他の複数個のリード端
    子の先端部を半田付けにて接合して成る半導体装置にお
    いて、前記他の各リード端子の先端部のうちこの各先端
    部が互いに相対向する側面の下端縁に下向きに突起を設
    けたことを特徴とする半導体装置の構造。
  2. 【請求項２】金属板から打ち抜いたリードフレームに、
    アイランド部を備えたリード端子と、他の複数個のリー
    ド端子を一体的に形成し、前記他の各リード端子の先端
    部のうちこの各先端部が互いに相対向する側面の下端縁
    に下向きに突起を設け、前記アイランド部の上面に、半
    田ペーストを塗布したのち、上面に複数個の突起状電極
    部を設けて成る半導体チップを搭載し、次いで、前記半
    導体チップの上面側に、前記他の各リード端子の先端部
    を、当該先端部又は半導体チップの上面における各突起
    状電極部に半田ペーストを塗布した状態で重ね合わせた
    のち、半田の融点以上の温度に加熱することを特徴とす
    る半導体装置の製造方法。
JP27215194A 1994-11-07 1994-11-07 半導体装置の構造及びその製造方法 Expired - Fee Related JP3437659B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP27215194A JP3437659B2 (ja) 1994-11-07 1994-11-07 半導体装置の構造及びその製造方法
US08/554,597 US5821611A (en) 1994-11-07 1995-11-06 Semiconductor device and process and leadframe for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27215194A JP3437659B2 (ja) 1994-11-07 1994-11-07 半導体装置の構造及びその製造方法

Publications (2)

Publication Number Publication Date
JPH08139244A JPH08139244A (ja) 1996-05-31
JP3437659B2 true JP3437659B2 (ja) 2003-08-18

Family

ID=17509804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27215194A Expired - Fee Related JP3437659B2 (ja) 1994-11-07 1994-11-07 半導体装置の構造及びその製造方法

Country Status (1)

Country Link
JP (1) JP3437659B2 (ja)

Also Published As

Publication number Publication date
JPH08139244A (ja) 1996-05-31

Similar Documents

Publication Publication Date Title
US9905497B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
US5821611A (en) Semiconductor device and process and leadframe for making the same
KR100258050B1 (ko) 반도체 장치와 그 제조 방법 및 그에 사용되는 리드 프레임
TWI559415B (zh) 半導體裝置之製造方法
JP3558449B2 (ja) 電子部品構体
JP3437659B2 (ja) 半導体装置の構造及びその製造方法
JP3561304B2 (ja) 半導体装置の製造に使用するリードフレーム
JP3469332B2 (ja) 半導体装置の構造
JPH08139243A (ja) 半導体装置の製造方法
JP3447393B2 (ja) 半導体装置の構造及びその製造方法
CN112584963A (zh) 接合结构体、半导体装置和接合方法
JPH08148623A (ja) 半導体装置
JPH08130279A (ja) 半導体装置の構造及びその製造方法
JPH08139242A (ja) 半導体装置の構造及びその製造方法
JPH08139247A (ja) 半導体装置の構造及びその製造方法
JPH08139248A (ja) 半導体装置の構造及びその製造方法
JPH08148622A (ja) 半導体装置の構造
JP3913138B2 (ja) 半導体チップを使用した半導体装置
JP2648385B2 (ja) 半導体装置の製造方法
JPH06252326A (ja) 多端子部品、配線基板、多端子部品の実装構造
JPH08162580A (ja) 半導体装置
JP2714526B2 (ja) ワイヤーボンディング方法
CN108620736B (zh) 焊料接合结构、焊料接合方法以及焊料接合用辅具
JP2703272B2 (ja) ワイヤボンディング装置
JP2595881B2 (ja) 表面実装型集積回路パッケージのリード端子の固着方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees