JPH08148622A - 半導体装置の構造 - Google Patents
半導体装置の構造Info
- Publication number
- JPH08148622A JPH08148622A JP28770994A JP28770994A JPH08148622A JP H08148622 A JPH08148622 A JP H08148622A JP 28770994 A JP28770994 A JP 28770994A JP 28770994 A JP28770994 A JP 28770994A JP H08148622 A JPH08148622 A JP H08148622A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor chip
- tip
- terminal
- lead terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体チップ９に対して三本のリード端子
５，６，７を備えた三端子型の半導体装置Ａにおいて、
前記各リード端子のうち第２及び第３リード端子６，７
を、半導体チップにおける両電極部９ａ，９ｂに対して
半田付けする場合に、その間に電極間ショートが発生す
ることを、半導体チップの大型化を招来することなく、
防止する。 【構成】 前記半導体チップにおける両電極部９ａ，９
ｂを突起状に形成し、これと、第２及び第３リード端子
６，７の先端部６ａ，７ａとの間に、異方導電性シート
１０を、当該異方導電性シートを挟み付けるように介挿
する。
５，６，７を備えた三端子型の半導体装置Ａにおいて、
前記各リード端子のうち第２及び第３リード端子６，７
を、半導体チップにおける両電極部９ａ，９ｂに対して
半田付けする場合に、その間に電極間ショートが発生す
ることを、半導体チップの大型化を招来することなく、
防止する。 【構成】 前記半導体チップにおける両電極部９ａ，９
ｂを突起状に形成し、これと、第２及び第３リード端子
６，７の先端部６ａ，７ａとの間に、異方導電性シート
１０を、当該異方導電性シートを挟み付けるように介挿
する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置のうち、半
導体チップに対して少なくとも三本以上のリード端子を
備えたトランジスター又はダイオード等のような三端子
型の半導体装置の構造に関するものである。
導体チップに対して少なくとも三本以上のリード端子を
備えたトランジスター又はダイオード等のような三端子
型の半導体装置の構造に関するものである。
【０００２】
【従来の技術】この種の多端子型の半導体装置のうち三
端子型半導体装置は、第１リード端子の先端に一体的に
設けたアイランド部に、半導体チップをダイボンディン
グし、この半導体チップにおける二つの電極部と、第２
リード端子及び第３リード端子との間を、金線等の細い
金属線によるワイヤボンディングにて電気的に接続した
のち、前記半導体チップの部分を合成樹脂製のモールド
部にてパッケージすることが一般的な構造であったが、
このものは、金線等の細い金属線によるワイヤボンディ
ングによるために、製造コストが大幅にアップするばか
りか、前記細い金属線に断線が発生することで、大電流
用には適しない等の問題があった。
端子型半導体装置は、第１リード端子の先端に一体的に
設けたアイランド部に、半導体チップをダイボンディン
グし、この半導体チップにおける二つの電極部と、第２
リード端子及び第３リード端子との間を、金線等の細い
金属線によるワイヤボンディングにて電気的に接続した
のち、前記半導体チップの部分を合成樹脂製のモールド
部にてパッケージすることが一般的な構造であったが、
このものは、金線等の細い金属線によるワイヤボンディ
ングによるために、製造コストが大幅にアップするばか
りか、前記細い金属線に断線が発生することで、大電流
用には適しない等の問題があった。
【０００３】そこで、先行技術としての特開昭４８−３
８０７０号公報及び特開昭５９−５４２５０号公報は、
金属板を打ち抜いたリードフレームに、アイランド部を
備えた第１リード端子と、第２及び第３リード端子を一
体的に形成し、前記第１リード端子におけるアイランド
部の上面に半導体チップをダイボンディングし、この半
導体チップの上面における二つの電極部に対して、前記
第２及び第３リード端子の先端部を直接的に、半田付け
にて接合することを提案している。
８０７０号公報及び特開昭５９−５４２５０号公報は、
金属板を打ち抜いたリードフレームに、アイランド部を
備えた第１リード端子と、第２及び第３リード端子を一
体的に形成し、前記第１リード端子におけるアイランド
部の上面に半導体チップをダイボンディングし、この半
導体チップの上面における二つの電極部に対して、前記
第２及び第３リード端子の先端部を直接的に、半田付け
にて接合することを提案している。
【０００４】
【発明が解決しようとする課題】しかし、この先行技術
による半導体装置は、第１リード端子と一体のアイラン
ド部にダイボンディングした半導体チップの上面におけ
る両電極部に対して、第２及び第３リード端子の先端部
を、半田付けにて接合したもので、前記半導体チップの
上面における両電極部間の距離を小さくすると、半導体
チップを小型化できる反面、前記の半田付けに際して、
一方の電極部と第２リード端子との間における余剰の溶
融半田と、他方の電極部と第３リード端子との間におけ
る余剰の溶融半田とが互いに繋がり、両電極部の間に半
田ブリッジによる電極間ショートが発生することになる
し、また、前記半導体チップの上面における両電極部間
の距離を大きくすると、溶融半田による繋がりによる電
極間ショートの発生を低減できる反面、半導体チップの
大型化を招来すると言う問題があった。
による半導体装置は、第１リード端子と一体のアイラン
ド部にダイボンディングした半導体チップの上面におけ
る両電極部に対して、第２及び第３リード端子の先端部
を、半田付けにて接合したもので、前記半導体チップの
上面における両電極部間の距離を小さくすると、半導体
チップを小型化できる反面、前記の半田付けに際して、
一方の電極部と第２リード端子との間における余剰の溶
融半田と、他方の電極部と第３リード端子との間におけ
る余剰の溶融半田とが互いに繋がり、両電極部の間に半
田ブリッジによる電極間ショートが発生することになる
し、また、前記半導体チップの上面における両電極部間
の距離を大きくすると、溶融半田による繋がりによる電
極間ショートの発生を低減できる反面、半導体チップの
大型化を招来すると言う問題があった。
【０００５】本発明は、リード端子におけるアイランド
部にダイボンディングした半導体チップに対して他の複
数個のリード端子を直接的に接合した形態の半導体装置
において、前記の問題を解消した半導体装置の構造を提
供することを技術的課題とするものである。
部にダイボンディングした半導体チップに対して他の複
数個のリード端子を直接的に接合した形態の半導体装置
において、前記の問題を解消した半導体装置の構造を提
供することを技術的課題とするものである。
【０００６】
【課題を解決するための手段】この技術的課題を達成す
るため本発明は、「リード端子におけるアイランド部に
ダイボンディングした半導体チップと、この半導体チッ
プの上面における複数個の電極部の各々に接合する他の
複数個のリード端子とを備えた半導体装置において、前
記半導体チップの上面における各電極部を突起状に形成
し、この各突起状電極部と、前記他の各リード端子の先
端部との間に、異方導電性シートを、当該異方導電性シ
ートを挟み付けるように介挿する。」と言う構成にし
た。
るため本発明は、「リード端子におけるアイランド部に
ダイボンディングした半導体チップと、この半導体チッ
プの上面における複数個の電極部の各々に接合する他の
複数個のリード端子とを備えた半導体装置において、前
記半導体チップの上面における各電極部を突起状に形成
し、この各突起状電極部と、前記他の各リード端子の先
端部との間に、異方導電性シートを、当該異方導電性シ
ートを挟み付けるように介挿する。」と言う構成にし
た。
【０００７】
【作 用】このように、半導体チップの上面における
各電極部を突起状に形成し、この各突起状電極部と、前
記他の各リード端子の先端部との間に、異方導電性シー
トを、当該異方導電性シートを挟み付けるように介挿す
ることにより、この異方導電性シートのうち両突起状電
極部に接当する部分は、その他の部分よりも大きく圧縮
変形して、当該部分のみが電気的に導通する状態になる
から、前記各突起状電極部に対して前記他の各リード端
子の先端部を各々電気的に確実に接合することができる
のである。
各電極部を突起状に形成し、この各突起状電極部と、前
記他の各リード端子の先端部との間に、異方導電性シー
トを、当該異方導電性シートを挟み付けるように介挿す
ることにより、この異方導電性シートのうち両突起状電
極部に接当する部分は、その他の部分よりも大きく圧縮
変形して、当該部分のみが電気的に導通する状態になる
から、前記各突起状電極部に対して前記他の各リード端
子の先端部を各々電気的に確実に接合することができる
のである。
【０００８】
【発明の効果】従って、本発明によると、多端子型の半
導体装置において、リード端子のアイランド部にダイボ
ンディングした半導体チップにおける各電極部に対し
て、他の各リード端子の先端部を電気的に接続するに際
して、各電極部間の距離を大きくすることなく、換言す
ると、半導体チップの大型化を招来することなく、電極
間ショートが発生することを確実に低減できる効果を有
する。
導体装置において、リード端子のアイランド部にダイボ
ンディングした半導体チップにおける各電極部に対し
て、他の各リード端子の先端部を電気的に接続するに際
して、各電極部間の距離を大きくすることなく、換言す
ると、半導体チップの大型化を招来することなく、電極
間ショートが発生することを確実に低減できる効果を有
する。
【０００９】
【実施例】以下、本発明の実施例を、その製造方法と一
緒に図面について説明する。図１〜図９は、三端子型半
導体装置の製造に適用した第１の実施例を示し、この図
において符号１は、金属板より打ち抜いた長尺帯状のリ
ードフレームを示し、このリードフレーム１における長
手左右両縁部におけるサイドフレーム２，３の間には、
その間を一体的に連結するセクションバー４が、リード
フレーム１の長手方向に沿って一定のピッチ間隔Ｐで形
成されている。
緒に図面について説明する。図１〜図９は、三端子型半
導体装置の製造に適用した第１の実施例を示し、この図
において符号１は、金属板より打ち抜いた長尺帯状のリ
ードフレームを示し、このリードフレーム１における長
手左右両縁部におけるサイドフレーム２，３の間には、
その間を一体的に連結するセクションバー４が、リード
フレーム１の長手方向に沿って一定のピッチ間隔Ｐで形
成されている。
【００１０】また、前記両サイドフレーム２，３のうち
一方のサイドフレーム２には、前記各セクションバー４
の間の部位に先端にアイランド部５ａを備えた第１リー
ド端子５が内向きに突出するように一体的に形成されて
おり、他方のサイドフレーム３には、前記各セクション
バー４の間の部位に第２リード端子６及び第３リード端
子７が内向きに突出するように一体的に形成され、この
第２リード端子６及び第３リード端子７の先端部６ａ，
７ａは、互いに接近する形状であり、且つ、この両先端
部６ａ，７ａは、前記第１リード端子５の先端における
アイランド部５ａに対してリードフレーム１の長手方向
に沿って適宜寸法Ｅだけずれている。
一方のサイドフレーム２には、前記各セクションバー４
の間の部位に先端にアイランド部５ａを備えた第１リー
ド端子５が内向きに突出するように一体的に形成されて
おり、他方のサイドフレーム３には、前記各セクション
バー４の間の部位に第２リード端子６及び第３リード端
子７が内向きに突出するように一体的に形成され、この
第２リード端子６及び第３リード端子７の先端部６ａ，
７ａは、互いに接近する形状であり、且つ、この両先端
部６ａ，７ａは、前記第１リード端子５の先端における
アイランド部５ａに対してリードフレーム１の長手方向
に沿って適宜寸法Ｅだけずれている。
【００１１】そして、前記リードフレーム１を、その長
手方向に移送する途次において、先づ、各第１リード端
子５におけるアイランド部５ａの上面に、半田ペースト
８を塗布したのち、図３に示すように、上面に二つの突
起状電極部９ａ，９ｂを形成して成る半導体チップ９を
搭載する。このようにして、第１リード端子５における
アイランド部５ａに半導体チップ９を搭載すると、前記
リードフレーム１を加熱炉（図示せず）に送り込む等す
ることにより、半田の融点よりも高い温度に加熱するこ
とにより、アイランド部５ａと半導体チップ９との間に
塗布した半田ペースト８における半田が溶融してアイラ
ンド部５ａの半導体チップ９との両方の各々に合金化接
合するから、前記半導体チップ９を、アイランド部５ａ
に対して半田付けにてダイボンディングすることができ
る。
手方向に移送する途次において、先づ、各第１リード端
子５におけるアイランド部５ａの上面に、半田ペースト
８を塗布したのち、図３に示すように、上面に二つの突
起状電極部９ａ，９ｂを形成して成る半導体チップ９を
搭載する。このようにして、第１リード端子５における
アイランド部５ａに半導体チップ９を搭載すると、前記
リードフレーム１を加熱炉（図示せず）に送り込む等す
ることにより、半田の融点よりも高い温度に加熱するこ
とにより、アイランド部５ａと半導体チップ９との間に
塗布した半田ペースト８における半田が溶融してアイラ
ンド部５ａの半導体チップ９との両方の各々に合金化接
合するから、前記半導体チップ９を、アイランド部５ａ
に対して半田付けにてダイボンディングすることができ
る。
【００１２】次に、前記半導体チップ９の上面における
両突起状電極部９ａ，９ｂに、図５に示すように、バイ
ンダー樹脂の中に金属粉等の導電性粉末を分散して練り
込んで成る異方導電性シート１０を、導電性接着剤１１
にて接着するようにして載せる。この場合において、前
記異方導電性シート１０は、前記第２及びリード端子
６，７の先端部６ａ，７ａの下面側に、導電性接着剤に
て接着するようにしても良い。
両突起状電極部９ａ，９ｂに、図５に示すように、バイ
ンダー樹脂の中に金属粉等の導電性粉末を分散して練り
込んで成る異方導電性シート１０を、導電性接着剤１１
にて接着するようにして載せる。この場合において、前
記異方導電性シート１０は、前記第２及びリード端子
６，７の先端部６ａ，７ａの下面側に、導電性接着剤に
て接着するようにしても良い。
【００１３】次いで、前記リードフレーム１を、以下に
述べるように構成したずらせ重ね装置１２に順次送り込
む。このずらせ重ね装置１２は、図１０〜図１３に示す
ように、前記リードフレーム１を、その長手方向の移送
ができるように案内する二つのガイドローラ１３，１４
の間の部位に、前記リードフレーム１における一方のサ
イドフレーム２の下面に接触する小径の送りホイール１
５と、他方のサイドフレーム３の下面に接触する大径の
送りホイール１６とを配設して、この両送りホイール１
３，１４を、同じ方向に、当該両送りホイール１５，１
６の外周面における周速度が同じになるように回転駆動
する。
述べるように構成したずらせ重ね装置１２に順次送り込
む。このずらせ重ね装置１２は、図１０〜図１３に示す
ように、前記リードフレーム１を、その長手方向の移送
ができるように案内する二つのガイドローラ１３，１４
の間の部位に、前記リードフレーム１における一方のサ
イドフレーム２の下面に接触する小径の送りホイール１
５と、他方のサイドフレーム３の下面に接触する大径の
送りホイール１６とを配設して、この両送りホイール１
３，１４を、同じ方向に、当該両送りホイール１５，１
６の外周面における周速度が同じになるように回転駆動
する。
【００１４】前記二つのガイドローラ１３，１４のうち
一方のガイドローラ１３と両送りホイール１５，１６と
の間の部位には、前記リードフレーム１における一方の
サイドフレーム２を挟んだ状態で下向きに変位するよう
にした一対のローラ１７ａ，１７ｂと、リードフレーム
１における他方のサイドフレーム３を挟んだ状態で上向
きに変位するようにした一対のローラ１７ｃ，１７ｄと
で構成される第１ローラ機構１７を配設する。
一方のガイドローラ１３と両送りホイール１５，１６と
の間の部位には、前記リードフレーム１における一方の
サイドフレーム２を挟んだ状態で下向きに変位するよう
にした一対のローラ１７ａ，１７ｂと、リードフレーム
１における他方のサイドフレーム３を挟んだ状態で上向
きに変位するようにした一対のローラ１７ｃ，１７ｄと
で構成される第１ローラ機構１７を配設する。
【００１５】また、二つのガイドローラ１３，１４のう
ち他方のガイドローラ１４と両送りホイール１５，１６
との間の部位には、前記リードフレーム１における一方
のサイドフレーム２を挟んだ状態で上向きに変位するよ
うにした一対のローラ１８ａ，１８ｂと、リードフレー
ム１における他方のサイドフレーム３を挟んだ状態で下
向きに変位するようにした一対のローラ１８ｃ，１８ｄ
とで構成される第２ローラ機構１８を配設する。
ち他方のガイドローラ１４と両送りホイール１５，１６
との間の部位には、前記リードフレーム１における一方
のサイドフレーム２を挟んだ状態で上向きに変位するよ
うにした一対のローラ１８ａ，１８ｂと、リードフレー
ム１における他方のサイドフレーム３を挟んだ状態で下
向きに変位するようにした一対のローラ１８ｃ，１８ｄ
とで構成される第２ローラ機構１８を配設する。
【００１６】この構成のずらせ重ね装置１２にリードフ
レーム１を送り込むことにより、第１ローラ機構１７の
箇所において、リードフレーム１における一方のサイド
フレーム２が一対のローラ１７ａ，１７ｂにて下向き
に、他方のサイドフレーム３が一対のローラ１７ｃ，１
７ｄにて上向きに各々変位されることにより、一方のサ
イドフレーム２と他方のサイドフレーム３とが、図１１
に示すように、リードフレーム１の表面と直角方向に適
宜寸法だけ食い違い状になる。
レーム１を送り込むことにより、第１ローラ機構１７の
箇所において、リードフレーム１における一方のサイド
フレーム２が一対のローラ１７ａ，１７ｂにて下向き
に、他方のサイドフレーム３が一対のローラ１７ｃ，１
７ｄにて上向きに各々変位されることにより、一方のサ
イドフレーム２と他方のサイドフレーム３とが、図１１
に示すように、リードフレーム１の表面と直角方向に適
宜寸法だけ食い違い状になる。
【００１７】次いで、リードフレーム１における両サイ
ドフレーム２，３のうち一方のサイドフレーム２が、小
径の送りホイール１５の外周面を適宜接触角度θにわた
って巡る一方、他方のサイドフレーム３が大径の送りホ
イール１６の外周面を適宜接触角度θにわたって巡るこ
とにより、一方のサイドフレーム２の移送と他方のサイ
ドフレーム３の移送との間に、両送りホイール１５，１
６の直径差に応じて進み・遅れができるから、一方のサ
イドフレーム２と、他方のサイドフレーム３とを、リー
ドフレーム１の長手方向に沿って、前記第２及び第３リ
ード端子６，７の先端部６ａ，７ａと前記第１リード端
子５の先端におけるアイランド部５ａとの間におけるず
らせ寸法Ｅと同じ寸法だけ互いにずらせ変位することが
できる。
ドフレーム２，３のうち一方のサイドフレーム２が、小
径の送りホイール１５の外周面を適宜接触角度θにわた
って巡る一方、他方のサイドフレーム３が大径の送りホ
イール１６の外周面を適宜接触角度θにわたって巡るこ
とにより、一方のサイドフレーム２の移送と他方のサイ
ドフレーム３の移送との間に、両送りホイール１５，１
６の直径差に応じて進み・遅れができるから、一方のサ
イドフレーム２と、他方のサイドフレーム３とを、リー
ドフレーム１の長手方向に沿って、前記第２及び第３リ
ード端子６，７の先端部６ａ，７ａと前記第１リード端
子５の先端におけるアイランド部５ａとの間におけるず
らせ寸法Ｅと同じ寸法だけ互いにずらせ変位することが
できる。
【００１８】そして、第２ローラ機構１８の箇所に至
り、一方のサイドフレーム２が一対のローラ１８ａ，１
８ｂにて上向きに、他方のサイドフレーム３が一対のロ
ーラ１８ｃ，１８ｄにて下向きに各々変位されることに
より、一方のサイドフレーム２における第１リード端子
５先端のアイランド部５ａと、他方のサイドフレーム３
における第２及び第３リード端子６，７の先端部６ａ，
７ａとを、図６及び図７に示すように、その間に半導体
チップ９及び異方導電性シート１０を挟み付けた状態に
互いに重ね合わせることができるのである。
り、一方のサイドフレーム２が一対のローラ１８ａ，１
８ｂにて上向きに、他方のサイドフレーム３が一対のロ
ーラ１８ｃ，１８ｄにて下向きに各々変位されることに
より、一方のサイドフレーム２における第１リード端子
５先端のアイランド部５ａと、他方のサイドフレーム３
における第２及び第３リード端子６，７の先端部６ａ，
７ａとを、図６及び図７に示すように、その間に半導体
チップ９及び異方導電性シート１０を挟み付けた状態に
互いに重ね合わせることができるのである。
【００１９】この挟み付けにより、前記異方導電性シー
ト１０のうち両突起状電極部９ａ，９ｂに接当する部分
は、その他の部分よりも大きく圧縮変形して、当該部分
のみが電気的に導通する状態になるから、一方の突起状
電極部９ａに対して第２リード端子６の先端部６ａを、
他方の突起状電極部９ｂに対して第３リード端子７の先
端部７ａを各々電気的に確実に接合することができる。
ト１０のうち両突起状電極部９ａ，９ｂに接当する部分
は、その他の部分よりも大きく圧縮変形して、当該部分
のみが電気的に導通する状態になるから、一方の突起状
電極部９ａに対して第２リード端子６の先端部６ａを、
他方の突起状電極部９ｂに対して第３リード端子７の先
端部７ａを各々電気的に確実に接合することができる。
【００２０】そこで、前記の挟み付けを維持した状態
で、前記半導体チップ９、アイランド部５ａ、第２リー
ド端子６の先端部６ａ及び第３リード端子７の先端部７
ａの部分を、熱硬化性合成樹脂製のモールド部２０にて
パッケージしたのち、前記第１リード端子５、第２リー
ド端子６及び第３リード端子７を、リードフレーム１か
ら切り離すことにより、図８及び図９に示すような形態
の三端子型半導体装置Ａを製造することができるのであ
る。
で、前記半導体チップ９、アイランド部５ａ、第２リー
ド端子６の先端部６ａ及び第３リード端子７の先端部７
ａの部分を、熱硬化性合成樹脂製のモールド部２０にて
パッケージしたのち、前記第１リード端子５、第２リー
ド端子６及び第３リード端子７を、リードフレーム１か
ら切り離すことにより、図８及び図９に示すような形態
の三端子型半導体装置Ａを製造することができるのであ
る。
【００２１】また、第２の実施例においては、図１４に
示すように、半導体チップ９における両突起状電極部９
ａ，９ｂと、第２及び第３リード端子６，７の先端部６
ａ，７ａとの間に、各々別体にした異方導電性シート１
０ａ，１０ｂを挟み込むようにしても良いのである。な
お、半導体チップ９のアイランド部５ａに対する加熱に
よる半田付けは、第１リード端子５先端のアイランド部
５ａと、第２及び第３リード端子６，７の先端部６ａ，
７ａとを、その間に半導体チップ９及び異方導電性シー
ト１０を挟み付けた状態に互いに重ね合わせた後におい
て行うようにしても良いことは勿論である。
示すように、半導体チップ９における両突起状電極部９
ａ，９ｂと、第２及び第３リード端子６，７の先端部６
ａ，７ａとの間に、各々別体にした異方導電性シート１
０ａ，１０ｂを挟み込むようにしても良いのである。な
お、半導体チップ９のアイランド部５ａに対する加熱に
よる半田付けは、第１リード端子５先端のアイランド部
５ａと、第２及び第３リード端子６，７の先端部６ａ，
７ａとを、その間に半導体チップ９及び異方導電性シー
ト１０を挟み付けた状態に互いに重ね合わせた後におい
て行うようにしても良いことは勿論である。
【００２２】次に、図１５〜図１８は、第３の実施例を
示す。この第３の実施例は、四端子型半導体装置に適用
した場合であり、金属板より打ち抜いた長尺帯状のリー
ドフレーム３１における長手左右両縁部におけるサイド
フレーム３２，３３の間には、その間を一体的に連結す
るセクションバー３４が、リードフレーム１の長手方向
に沿って一定のピッチ間隔Ｐで形成されている。
示す。この第３の実施例は、四端子型半導体装置に適用
した場合であり、金属板より打ち抜いた長尺帯状のリー
ドフレーム３１における長手左右両縁部におけるサイド
フレーム３２，３３の間には、その間を一体的に連結す
るセクションバー３４が、リードフレーム１の長手方向
に沿って一定のピッチ間隔Ｐで形成されている。
【００２３】また、前記両サイドフレーム３２，３３の
うち一方のサイドフレーム３２には、前記各セクション
バー３４の間の部位に先端にアイランド部３５ａを備え
た第１リード端子３５が内向きに突出するように一体的
に形成されており、他方のサイドフレーム３３には、前
記各セクションバー３４の間の部位に他の三本のリード
端子３６，３７，３８が内向きに突出するように一体的
に形成され、この三本のリード端子３６，３７，３８の
うち外側に位置する第２及び第４リード端子３６，３８
は、その先端部３６ａ，３８ａが中央に位置する第３リ
ード端子３７ａの先端部３７ａに接近するように曲がっ
た形状であり、且つ、前記中央に位置する第３リード端
子３７ａの先端部３７ａは、前記第１リード端子３５の
先端におけるアイランド部３５ａに対してリードフレー
ム３１の長手方向に沿って適宜寸法Ｅ′だけずれてい
る。
うち一方のサイドフレーム３２には、前記各セクション
バー３４の間の部位に先端にアイランド部３５ａを備え
た第１リード端子３５が内向きに突出するように一体的
に形成されており、他方のサイドフレーム３３には、前
記各セクションバー３４の間の部位に他の三本のリード
端子３６，３７，３８が内向きに突出するように一体的
に形成され、この三本のリード端子３６，３７，３８の
うち外側に位置する第２及び第４リード端子３６，３８
は、その先端部３６ａ，３８ａが中央に位置する第３リ
ード端子３７ａの先端部３７ａに接近するように曲がっ
た形状であり、且つ、前記中央に位置する第３リード端
子３７ａの先端部３７ａは、前記第１リード端子３５の
先端におけるアイランド部３５ａに対してリードフレー
ム３１の長手方向に沿って適宜寸法Ｅ′だけずれてい
る。
【００２４】そして、前記リードフレーム３１を、その
長手方向に移送する途次において、先づ、各第１リード
端子３５におけるアイランド部３５ａの上面に、図２１
に示すように、半田ペースト３９を塗布したのち、上面
に三つの突起状電極部４０ａ，４０ｂ，４０ｃを形成し
た半導体チップ４０を搭載し、加熱することによって、
前記半導体チップ４０を、アイランド部３５ａにダイボ
ンディングする。
長手方向に移送する途次において、先づ、各第１リード
端子３５におけるアイランド部３５ａの上面に、図２１
に示すように、半田ペースト３９を塗布したのち、上面
に三つの突起状電極部４０ａ，４０ｂ，４０ｃを形成し
た半導体チップ４０を搭載し、加熱することによって、
前記半導体チップ４０を、アイランド部３５ａにダイボ
ンディングする。
【００２５】次いで、前記半導体チップ４０における各
突起状電極部４０ａ，４０ｂ，４０ｃの上面に、異方導
電性シート４１を、導電性接着剤にて接着するようにし
て載せたのち、前記第１の実施例の場合と同様に、図１
０〜図１３に示すずらせ重ね装置１２に送り込むことに
より、一方のサイドフレーム３２における第１リード端
子３５先端のアイランド部３５ａと、他方のサイドフレ
ーム３３における各リード端子３６，３７，３８の先端
部３６ａ，３７ａ，３８ａとを、図１７及び図１８に示
すように、その間に半導体チップ４０を挟んだ状態に互
いに重ね合わせる。
突起状電極部４０ａ，４０ｂ，４０ｃの上面に、異方導
電性シート４１を、導電性接着剤にて接着するようにし
て載せたのち、前記第１の実施例の場合と同様に、図１
０〜図１３に示すずらせ重ね装置１２に送り込むことに
より、一方のサイドフレーム３２における第１リード端
子３５先端のアイランド部３５ａと、他方のサイドフレ
ーム３３における各リード端子３６，３７，３８の先端
部３６ａ，３７ａ，３８ａとを、図１７及び図１８に示
すように、その間に半導体チップ４０を挟んだ状態に互
いに重ね合わせる。
【００２６】すると、前記異方導電性シート４１のうち
各突起状電極部４０ａ，４０ｂ，４０ｃに接当する部分
は、その他の部分よりも大きく圧縮変形して、当該部分
のみが電気的に導通する状態になるから、前記の挟み付
けを維持した状態で、前記半導体チップ４０、アイラン
ド部３５ａ、他の各リード端子３６，３７，３８の先端
部３６ａ，３７ａ，３８ａの部分を、熱硬化性合成樹脂
製のモールド部４２にてパッケージすることにより、四
端子型半導体装置Ａを製造することができるのである。
各突起状電極部４０ａ，４０ｂ，４０ｃに接当する部分
は、その他の部分よりも大きく圧縮変形して、当該部分
のみが電気的に導通する状態になるから、前記の挟み付
けを維持した状態で、前記半導体チップ４０、アイラン
ド部３５ａ、他の各リード端子３６，３７，３８の先端
部３６ａ，３７ａ，３８ａの部分を、熱硬化性合成樹脂
製のモールド部４２にてパッケージすることにより、四
端子型半導体装置Ａを製造することができるのである。
【００２７】なお、本発明は、この第３の実施例と同様
にして、五端子以上の多端子型半導体装置にも適用でき
ることは言うまでもない。
にして、五端子以上の多端子型半導体装置にも適用でき
ることは言うまでもない。
【図１】本発明の製造方法に使用するリードフレームの
平面図である。
平面図である。
【図２】図１のII−II視断面図である。
【図３】半導体チップの斜視図である。
【図４】前記リードフレームにおける第１リード端子の
アイランド部に半導体チップを搭載した状態の平面図で
ある。
アイランド部に半導体チップを搭載した状態の平面図で
ある。
【図５】図４のＶ−Ｖ視拡大断面図である。
【図６】前記リードフレームにおいて第１リード端子に
対して第２及び第３リード端子を重ねた状態の平面図で
ある。
対して第２及び第３リード端子を重ねた状態の平面図で
ある。
【図７】図６のVII −VII 視拡大断面図である。
【図８】半導体装置の平面図である。
【図９】図８のIX−IX視断面図である。
【図１０】本発明の製造方法に使用するずらせ重ね装置
の正面図である。
の正面図である。
【図１１】図１０のXI−XI視拡大断面図である。
【図１２】図１０のXII −XII 視拡大断面図である。
【図１３】図１０のXIII−XIII視拡大断面図である。
【図１４】本発明の第２の実施例を示す要部拡大断面図
である。
である。
【図１５】本発明における第３の実施例による製造方法
に使用するリードフレームの平面図である。
に使用するリードフレームの平面図である。
【図１６】図１５のXVI −XVI 視拡大断面図である。
【図１７】前記図１５のリードフレームにおいて第１リ
ード端子に他の各リード端子を重ねた状態の平面図であ
る。
ード端子に他の各リード端子を重ねた状態の平面図であ
る。
【図１８】図１７のXVIII −XVIII 視拡大断面図であ
る。
る。
１ リードフレーム ２ 一方のサイドフレーム ３ 他方のサイドフレーム ４ セクションバー ５ 第１リード端子 ５ａ アイランド部 ６ 第２リード端子 ６ａ 第２リード端子の先端部 ７ 第３リード端子 ７ａ 第３リード端子の先端部 ８ 半田ペースト ９ 半導体チップ ９ａ，９ｂ 突起状電極部 １０ 異方導電性シート ２０ モールド部 Ａ 半導体装置
Claims (1)
- 【請求項１】リード端子におけるアイランド部にダイボ
ンディングした半導体チップと、この半導体チップの上
面における複数個の電極部の各々に接合する他の複数個
のリード端子とを備えた半導体装置において、前記半導
体チップの上面における各電極部を突起状に形成し、こ
の各突起状電極部と、前記他の各リード端子の先端部と
の間に、異方導電性シートを、当該異方導電性シートを
挟み付けるように介挿したことを特徴とする半導体装置
の構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28770994A JPH08148622A (ja) | 1994-11-22 | 1994-11-22 | 半導体装置の構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28770994A JPH08148622A (ja) | 1994-11-22 | 1994-11-22 | 半導体装置の構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08148622A true JPH08148622A (ja) | 1996-06-07 |
Family
ID=17720732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28770994A Pending JPH08148622A (ja) | 1994-11-22 | 1994-11-22 | 半導体装置の構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08148622A (ja) |
-
1994
- 1994-11-22 JP JP28770994A patent/JPH08148622A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9905497B2 (en) | Resin sealing type semiconductor device and method of manufacturing the same, and lead frame | |
| US8698289B2 (en) | Semiconductor device, a method of manufacturing the same and an electronic device | |
| JP3992301B2 (ja) | チップ型発光ダイオード | |
| US20090179315A1 (en) | Semiconductor Die Packages Having Solder-free Connections, Systems Using the Same, and Methods of Making the Same | |
| US6005287A (en) | Semiconductor device, and lead frame used therefor | |
| US20110115062A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH08148622A (ja) | 半導体装置の構造 | |
| JP3561304B2 (ja) | 半導体装置の製造に使用するリードフレーム | |
| JPH08148623A (ja) | 半導体装置 | |
| JPH08139243A (ja) | 半導体装置の製造方法 | |
| JP3595385B2 (ja) | ターミナルとリード線の接合部構造及びターミナルとリード線の接合方法 | |
| JP3469332B2 (ja) | 半導体装置の構造 | |
| US20110163392A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH08130279A (ja) | 半導体装置の構造及びその製造方法 | |
| JP2752556B2 (ja) | 電子部品の製造方法 | |
| JP3437659B2 (ja) | 半導体装置の構造及びその製造方法 | |
| JPH08139248A (ja) | 半導体装置の構造及びその製造方法 | |
| US6441472B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3447393B2 (ja) | 半導体装置の構造及びその製造方法 | |
| JPH08139242A (ja) | 半導体装置の構造及びその製造方法 | |
| CN102832190B (zh) | 一种倒装芯片的半导体器件及制造方法 | |
| JPH08139247A (ja) | 半導体装置の構造及びその製造方法 | |
| CN112805827A (zh) | 半导体装置以及半导体装置的制造方法 | |
| JPH09172033A (ja) | 半導体装置およびその製造方法 | |
| JPH08162580A (ja) | 半導体装置 |