JP3561304B2 - 半導体装置の製造に使用するリードフレーム - Google Patents
半導体装置の製造に使用するリードフレーム Download PDFInfo
- Publication number
- JP3561304B2 JP3561304B2 JP27215094A JP27215094A JP3561304B2 JP 3561304 B2 JP3561304 B2 JP 3561304B2 JP 27215094 A JP27215094 A JP 27215094A JP 27215094 A JP27215094 A JP 27215094A JP 3561304 B2 JP3561304 B2 JP 3561304B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- frame
- lead frame
- lead terminal
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【産業上の利用分野】
本発明は、半導体装置のうち、半導体チップに対して少なくとも三本のリード端子を備えたトランジスター又はダイオード等のような多端子型の半導体装置を製造する場合において、その方法に使用するリードフレームに関するものである。
【0002】
【従来の技術】
この種の多端子型の半導体装置のうち三端子型半導体装置の製造方法は、リード端子の先端に一体的に設けたアイランド部に、半導体チップをダイボンディングし、この半導体チップにおける二つの電極部と、第2リード端子及び第3リード端子との間を、金線等の細い金属線によるワイヤボンディングにて電気的に接続したのち、前記半導体チップの部分を合成樹脂製のモールド部にてパッケージすることが一般的な方法であったが、この方法は、金線等の細い金属線によるワイヤボンディングによるために、製造コストが大幅にアップするばかりか、前記細い金属線に断線が発生することで、大電流用半導体装置の製造には適しない等の問題があった。
【0003】
そこで、先行技術としての特開昭48−38070号公報及び特開昭59−54250号公報は、金属板を打ち抜いたリードフレームに、アイランド部を備えた第1リード端子と、第2及び第3リード端子を一体的に形成し、前記第1リード端子におけるアイランド部の上面に半導体チップをダイボンディングし、この半導体チップの上面に前記第2及び第3リード端子の各々における先端部を重ね合わせたのち、半導体チップの上面における二つの電極部に対して半田付けにて接合し、次いで、前記半導体チップの部分を、合成樹脂製のモールド部にてパッケージしたのち、前記リードフレームから切り離すと言うワイヤボンディングレスの製造方法を提案している。
【0004】
【発明が解決しようとする課題】
しかし、この先行技術による製造方法は、先づ、第1リード端子と一体のアイランド部に半導体チップをダイボンディングし、次いで、第2及び第3リード端子の先端部を、前記のようにダイボンディングした半導体チップの上面に重ね合わせたのち、半導体チップにおける二つの電極部に対して半田付けに接合すると言う方法であって、前記第1リード端子と一体のアイランド部に対する半導体チップのダイボンディングに際して、位置のずれが存在すると、この半導体チップの上面に対して第2及び第3リード端子の先端部を重ね合わせたとき、第2及び第3リード端子の先端部が、半導体チップにおける二つの電極部に対して一致しないことになる。
【0005】
そこで、前記先行技術による方法では、半導体チップを、第1リード端子におけるアイランド部に対してダイボンディングするに対して、極めて高い精度で厳格に位置決めしなければならならず、この位置決めに可成りの時間を必要とすることに加えて、半導体チップのアイランド部に対するダイボンディングと、半導体チップにおける電極部に対する第2及び第3リード端子の接合とを別々の工程に行うものであるから、それだけ生産性が低く、製造コストの低減を十分に達成できないのであった。
【0006】
本発明は、半導体装置を、前記のような問題を招来することなく製造することに適したリードフレームを提供することを技術的課題とするものである。
【0007】
【課題を解決するための手段】
この技術的課題を達成するため本発明は、
「長手方向に沿って適宜ピッチ間隔で配設のセクションバーにて連結した両サイドフレームのうち一方のサイドフレームに、先端に半導体チップ搭載用のアイランド部を備えて内向きに延びる一方のリード端子を、他方のサイドフレームに、内向きに延びる少なくとも一本の他方のリード端子を、これらアイランド部付き一方のリード端子と他方の各リード端子とがリードフレームの長手方向にずれて並ぶように形成し、更に、前記一方のサイドフレームと他方のサイドフレームとを、一方のサイドフレームに設けたリード端子におけるアイランド部に搭載の半導体チップに他方のサイドフレームに設けたリード端子の先端が重なるように、リードフレームの長手方向にずらせるように構成して成る金属板製のリードフレームにおいて、
前記セクションバーを、当該セクションバーにおける一方のサイドフレームに対する接合部と他方のサイドフレームに対する接合部とがリードフレームの長手方向に沿って前記アイランド部付き一方のリード端子と他方の各リード端子との間におけるリードフレームの長手方向に沿ったずれ寸法の半分の寸法だけずれるように傾斜した。」
ことを特徴としている。
【0008】
【発明の効果】
前記したように、リードフレームにおける両サイドフレームの相互間を連結する各セクションバーを、当該セクションバーにおける一方のサイドフレームに対する接合部と他方のサイドフレームに対する接合部とがリードフレームの長手方向に沿って、前記アイランド部付き一方のリード端子と他方の各リード端子との間におけるリードフレームの長手方向に沿ったずれ寸法の半分の寸法だけずれるように傾斜したことにより、この各セクションバーは、前記両サイドフレームを、そのアイランド部付き一方のリード端子と他方の各リード端子とが互いに重なるようにずらせた後において、初めの傾斜方向とは逆の方向に傾斜することになるから、これによって、前記リードフレームにおける幅寸法が、前記ずらせ重ねの前後において変化することを防止できるのである。
【0009】
つまり、リードフレームにおける幅寸法を、前記したずらせ重ねの後においても略一定に維持することができるから、その後におけるリードフレームの移送を、これ以前の移送と同じ状態で行うことができ、その結果、リードフレームの移送機構の簡単化を図ることができる。
【0010】
【実施例】
以下、本発明の実施例を、図面について説明する。
【0011】
図1〜図9は、三端子型半導体装置に適用した第1の実施例を示し、この図において符号1は、金属板より打ち抜いた長尺帯状のリードフレームを示し、このリードフレーム1における長手左右両縁部におけるサイドフレーム2,3の間には、その間を一体的に連結するセクションバー4が、リードフレーム1の長手方向に沿って一定のピッチ間隔Pで形成されている。
【0012】
また、前記両サイドフレーム2,3のうち一方のサイドフレーム2には、前記各セクションバー4の間の部位に先端にアイランド部5aを備えた第1リード端子5が内向きに突出するように一体的に形成されており、他方のサイドフレーム3には、前記各セクションバー4の間の部位に第2リード端子6及び第3リード端子7が内向きに突出するように一体的に形成され、この第2リード端子6及び第3リード端子7の先端部6a,7aは、互いに接近する形状であり、且つ、この両先端部6a,7aは、前記第1リード端子5の先端におけるアイランド部5aに対してリードフレーム1の長手方向に沿って適宜寸法Eだけずれている。
【0013】
更にまた、前記各セクションバー4は、当該セクションバー4における一方のサイドフレーム2に対する細幅接合部4aと他方のサイドフレーム3に対する細幅接合部4bとがリードフレーム1の長手方向に沿って前記ずれ寸法Eの略半分の寸法F(F=E/2)だけずれるように傾斜している。
【0014】
そして、前記リードフレーム1を、その長手方向に移送する途次において、先づ、各第1リード端子5におけるアイランド部5aの上面に、半田ペースト8を塗布したのち、図3に示すように、上面に二つの突起状電極部9a,9bを形成した半導体チップ9を搭載したのち、この半導体チップ9の上面における両突起状電極部9a,9bに、図5に示すように、半田ペースト10,11を塗布する。
【0015】
次いで、前記リードフレーム1を、以下に述べるように構成したずらせ重ね装置12に順次送り込む。
【0016】
このずらせ重ね装置12は、図10〜図13に示すように、前記リードフレーム1を、その長手方向の移送できるように案内する二つのガイドローラ13,14の間の部位に、前記リードフレーム1における一方のサイドフレーム2の下面に接触する小径の送りホイール15と、他方のサイドフレーム3の下面に接触する大径の送りホイール16とを配設して、この両送りホイール15,16を、同じ方向に、当該両送りホイール15,16の外周面における周速度が同じになるように回転駆動する。
【0017】
前記二つのガイドローラ13,14のうち一方のガイドローラ13と両送りホイール15,16との間の部位には、前記リードフレーム1における一方のサイドフレーム2を挟んだ状態で下向きに変位するようにした一対のローラ17a,17bと、リードフレーム1における他方のサイドフレーム3を挟んだ状態で上向きに変位するようにした一対のローラ17c,17dとで構成される第1ローラ機構17を配設する。
【0018】
また、二つのガイドローラ13,14のうち他方のガイドローラ14と両送りホイール15,16との間の部位には、前記リードフレーム1における一方のサイドフレーム2を挟んだ状態で上向きに変位するようにした一対のローラ18a,18bと、リードフレーム1における他方のサイドフレーム3を挟んだ状態で下向きに変位するようにした一対のローラ18c,18dとで構成される第2ローラ機構18を配設する。
【0019】
この構成のずらせ重ね装置12にリードフレーム1を送り込むことにより、第1ローラ機構17の箇所において、リードフレーム1における一方のサイドフレーム2が一対のローラ17a,17bにて下向きに、他方のサイドフレーム3が一対のローラ17c,17dにて上向きに各々変位されることにより、一方のサイドフレーム2と他方のサイドフレーム3とが、図11に示すように、リードフレーム1の表面と直角方向に適宜寸法だけ食い違い状になる。
【0020】
次いで、リードフレーム1における両サイドフレーム2,3のうち一方のサイドフレーム2が、小径の送りホイール15の外周面を適宜接触角度θにわたって巡る一方、他方のサイドフレーム3が大径の送りホイール16の外周面を適宜接触角度θにわたって巡ることにより、一方のサイドフレーム2の移送と他方のサイドフレーム3の移送との間に、両送りホイール15,16の直径差に応じて進み・遅れができるから、一方のサイドフレーム2と、他方のサイドフレーム3とを、リードフレーム1の長手方向に沿って、前記第2及び第3リード端子6,7の先端部6a,7aと前記第1リード端子5の先端におけるアイランド部5aとの間におけるずらせ寸法Eと同じ寸法だけ互いにずらせ変位することができる。
【0021】
そして、第2ローラ機構18の箇所に至り、一方のサイドフレーム2が一対のローラ18a,18bにて上向きに、他方のサイドフレーム3が一対のローラ18c,18dにて下向きに各々変位されることにより、一方のサイドフレーム2における第1リード端子5先端のアイランド部5aと、他方のサイドフレーム3における第2及び第3リード端子6,7の先端部6a,7aとを、図6及び図7に示すように、その間に半導体チップ9を挟んだ状態に互いに重ね合わせることができるのである。
【0022】
この場合において、前記リードフレーム1における各セクションバー4を、当該セクションバー4における一方のサイドフレーム2に対する細幅接合部4aと他方のサイドフレーム3に対する細幅接合部4bとがリードフレーム1の長手方向に沿って前記ずれ寸法Eの略半分の寸法F(F=E/2)だけずれるように傾斜したことにより、この各セクションバー4は、前記ずらせ重ね装置12を通過した後において、図6に示すように、図1の状態とは逆の方向に傾斜することになるから、これによって、前記リードフレーム1における幅寸法Lが、前記ずらせ重ねの前後において変化することを防止できるのである。
【0023】
つまり、リードフレーム1における幅寸法Lを、前記したずらせ重ねの後においても略一定に維持することができるから、その後におけるリードフレーム1の移送を、これ以前の移送と同じ状態で行うことができ、その結果、リードフレーム1の移送機構の簡単化を図ることができる。
【0024】
次に、前記リードフレーム1を加熱炉(図示せず)に送り込む等することにより、半田の融点よりも高い温度に加熱する。
【0025】
すると、この加熱により、アイランド部5aと半導体チップ9との間に塗布した半田ペースト8における半田は、溶融してアイランド部5aの半導体チップ9との両方の各々に合金化接合する一方、半導体チップ9における両突起状電極部9a,9bと第2及び第3リード端子6,7の先端部6a,7aとの間に塗布した半田ペースト10,11における半田は、溶融して突起状電極と第2及び第3リード端子6,7の先端部6a,7aとの両方の各々に合金化接合することになる。
【0026】
これにより、半導体チップ9は、アイランド部5aの上面における溶融半田に浮いた状態になる一方、この半導体チップ9における両突起状電極部9a,9bと第2及び第3リード端子6,7の先端部6a,7aとの間には、その間における溶融半田が球形になろうとするときの表面張力による吸引力が作用することになるから、前記のようにアイランド部5aの上面における溶融半田に浮いた状態になっている半導体チップ9は、その上面における両突起状電極部9a,9bが第2及び第3リード端子6,7の先端部6a,7aの各々に引き寄せられるように自動的に位置決めされ、この状態で、前記した各半田が凝固することになるのである。
【0027】
すなわち、前記半導体チップ9をアイランド部5aに載置するときに、多少の位置のずれが存在しても、この位置のずれを自動的に修正しながら、半導体チップ9をアイランド部5aに対して接合できると同時に、半導体チップ9における両突起状電極部9a,9bに対して第2及び第3リード端子6,7の先端部6a,7aを確実に接合することができるのである。
【0028】
このようにして、半導体チップ9の第1リード端子5、第2リード端子6及び第3リード端子7への接合を完了すると、前記半導体チップ9、アイランド部5a、第2リード端子6の先端部6a及び第3リード端子7の先端部7aの部分を、熱硬化性合成樹脂製のモールド部20にてパッケージしたのち、前記第1リード端子5、第2リード端子6及び第3リード端子7を、リードフレーム1から切り離すことにより、図8及び図9に示すような形態の三端子型半導体装置Aを製造することができるのである。
【0029】
なお、前記半導体チップ9における両突起状電極部9a,9bと、第2及び第3リード端子6,7の先端部6a,7aとを接合するための半田ペースト10,11は、前記実施例のように、半導体チップ9における両突起状電極部9a,9bに塗布することに代えて、第2及び第3リード端子6,7の先端部6a,7aに塗布するようにしても良いのである。
【0030】
また、前記第2リード端子6における先端部6a、及び第3リード端子7における先端部7aを、図14及び図15に示すように、下向きに折り曲げ、この折り曲げ片6a′,7a′を、半導体チップ9における両突起状電極部9a,9bに向かうように構成することにより、この間に塗布した半田ペースト10′,11′の溶融半田は、より球に近い状態になろうとして、その表面張力が大きくなるから、前記溶融半田の表面張力による半導体チップ9の位置修正の効果を向上できると共に、半導体チップ9における両突起状電極部9a,9b間の距離を短縮して、半導体チップ9の小型化を図ることができるのである。
【0031】
更にまた、前記半導体チップ9における両突起状電極部9a,9bに対して半田ペーストを塗布にする際しては、図16に示すように、前記両突起状電極部9a,9bのうち外側の部分に対して半田ペースト10″,11″を塗布することにより、溶融した半田の同士が、互いにブリッジ状に繋がることを低減できるから、半田付けに際しての不良品の発生率を大幅に低減できる利点がある。
【0032】
その上、第1リード端子5におけるアイランド部5aに搭載する半導体チップとしては、前記の実施例のように、一つに半導体チップ9にすることに限らず、図17及び図18に示すように、二つの半導体チップ9′,9″にして、その一方の半導体チップ9′における突起状電極部9a′に対して、第2リード端子6の先端部6aを半田ペースト10にて半田接合する一方、他方の半導体チップ9″における突起状電極部9b″に対して、第3リード端子7の先端部7aを、半田ペースト11にて半田接合するように構成しても良く、このように構成することにより、第2リード端子6の先端部6aと第3リード端子7の先端部7aとの間に、半田ブリッジができることを確実に低減できると共に、異なった特性の二つの半導体チップを有する三端子型半導体装置とすることができるのである。
【0033】
なお、半導体チップを、このように二つの半導体チップ9′,9″にする場合には、図19に示すように、この両半導体チップ9′,9″を、第2リード端子6の先端部6aと第3リード端子7の先端部7aとの両方に、両半導体チップ9′,9″における突起状電極部9a′,9b″を、第1リード端子5のアイランド部5aに、前記と同様にして半田接合するようにしても良いのである。
【0034】
次に、図20〜図23は、第5の実施例を示す。
【0035】
この第5の実施例は、四端子型半導体装置に適用した場合であり、金属板より打ち抜いた長尺帯状のリードフレーム31における長手左右両縁部におけるサイドフレーム32,33の間には、その間を一体的に連結するセクションバー34が、リードフレーム1の長手方向に沿って一定のピッチ間隔Pで形成されている。
【0036】
また、前記両サイドフレーム32,33のうち一方のサイドフレーム32には、前記各セクションバー34の間の部位に先端にアイランド部35aを備えた第1リード端子35が内向きに突出するように一体的に形成されており、他方のサイドフレーム33には、前記各セクションバー34の間の部位に他の三本のリード端子36,37,38が内向きに突出するように一体的に形成され、この三本のリード端子36,37,38のうち外側に位置する第2及び第4リード端子36,38は、その先端部36a,38aが中央に位置する第3リード端子37aの先端部37aに接近するように曲がった形状であり、且つ、前記中央に位置する第3リード端子37aの先端部37aは、前記第1リード端子35の先端におけるアイランド部35aに対してリードフレーム31の長手方向に沿って適宜寸法E′だけずれている。
【0037】
更にまた、前記各セクションバー34は、当該セクションバー34における一方のサイドフレーム32に対する細幅接合部34aと他方のサイドフレーム33に対する細幅接合部34bとがリードフレーム31の長手方向に沿って前記ずれ寸法E′の略半分の寸法F′(F′=E′/2)だけずれるように傾斜している。
【0038】
そして、前記リードフレーム31を、その長手方向に移送する途次において、先づ、各第1リード端子35におけるアイランド部35aの上面に、図21に示すように、半田ペースト39を塗布したのち、上面に三つの突起状電極部40a,40b,40cを形成した半導体チップ40を搭載したのち、この半導体チップ40の上面における各突起状電極部40a,40b,40cに、半田ペースト41,42,43を塗布する。
【0039】
次いで、前記第1の実施例の場合と同様に、図10〜図13に示すずらせ重ね装置12に送り込むことにより、一方のサイドフレーム32における第1リード端子35先端のアイランド部35aと、他方のサイドフレーム33における各リード端子36,37,38の先端部36a,37a,38aとを、図22及び図24に示すように、その間に半導体チップ40を挟んだ状態に互いに重ね合わせる。
【0040】
次いで、前記リードフレーム31を加熱炉(図示せず)に送り込む等することで半田の融点よりも高い温度に加熱することにより、前記各半田ペースト39,41,42,43が溶融し、半導体チップ40は、アイランド部35aの上面における溶融半田に浮いた状態になる一方、この半導体チップ40における各突起状電極部40a,40b,40cと各リード端子36,37,38の先端部36a,37a,38aとの間には、その間における溶融半田が球形になろうとするときの表面張力による吸引力が作用し、半導体チップ40は、その上面における各突起状電極部40a,40b,40cが三本の各リード端子36,37,38の先端部36a,37a,38aの各々に引き寄せられるように自動的に位置決めされ、この状態で、前記した各半田が凝固することになるから、半導体チップ40をアイランド部35aに対して接合できると同時に、半導体チップ40における各突起状電極部40a,40b,40cに対して三本の各リード端子36,37,38の先端部36a,37a,38aを確実に接合することができるのである。
【0041】
この場合においても、前記リードフレーム31における各セクションバー34を、当該セクションバー34における一方のサイドフレーム32に対する細幅接合部34aと他方のサイドフレーム33に対する細幅接合部34bとがリードフレーム31の長手方向に沿って前記ずれ寸法E′の略半分の寸法F′(F=E′/2)だけずれるように傾斜したことにより、この各セクションバー34は、前記ずらせ重ね装置12を通過した後において、図22に示すように、図20の状態とは逆の方向に傾斜することになるから、これによって、前記リードフレーム31における幅寸法L′が、前記ずらせ重ねの前後において変化することを防止できるのである。
【0042】
なお、本発明は、この第5の実施例と同様にして、五端子以上の多端子型半導体装置にも適用できることは言うまでもない。
【図面の簡単な説明】
【図1】本発明における第1の実施例による製造方法に使用するリードフレームの平面図である。
【図2】図1のII−II視断面図である。
【図3】半導体チップの斜視図である。
【図4】前記図1のリードフレームにおける第1リード端子のアイランド部に半導体チップを搭載した状態の平面図である。
【図5】図4のV−V視拡大断面図である。
【図6】前記図1のリードフレームにおいて第1リード端子に対して第2及び第3リード端子を重ねた状態の平面図である。
【図7】図6のVII −VII 視拡大断面図である。
【図8】半導体装置の平面図である。
【図9】図8のIX−IX視断面図である。
【図10】本発明の製造方法に使用するずらせ重ね装置の正面図である。
【図11】図10のXI−XI視拡大断面図である。
【図12】図10のXII −XII 視拡大断面図である。
【図13】図10のXIII−XIII視拡大断面図である。
【図14】本発明の第2の実施例を示す斜視図である。
【図15】図14のXV−XV視断面図である。
【図16】本発明の第3の実施例を示す断面図である。
【図17】本発明の第4の実施例を示す斜視図である。
【図18】図17のXVIII −XVIII 視断面図である。
【図19】第4の実施例の変形例を示す断面図である。
【図20】本発明における第5の実施例による製造方法に使用するリードフレームの平面図である。
【図21】図20のXXII−XXII視拡大断面図である。
【図22】前記図20のリードフレームにおいて第1リード端子に他の各リード端子を重ねた状態の平面図である。
【図23】図22のXXIII −XXIII 視拡大断面図である。
【符号の説明】
1 リードフレーム
2 一方のサイドフレーム
3 他方のサイドフレーム
4 セクションバー
5 第1リード端子
5a アイランド部
6 第2リード端子
6a 第2リード端子の先端部
7 第3リード端子
7a 第3リード端子の先端部
8 半田ペースト
9 半導体チップ
9a,9b 突起状電極部
10,11 半田ペースト
12 ずらせ重ね装置
20 モールド部
A 半導体装置
Claims (2)
- 長手方向に沿って適宜ピッチ間隔で配設のセクションバーにて連結した両サイドフレームのうち一方のサイドフレームに、先端に半導体チップ搭載用のアイランド部を備えて内向きに延びる一方のリード端子を、他方のサイドフレームに、内向きに延びる少なくとも一本の他方のリード端子を、これらアイランド部付き一方のリード端子と他方の各リード端子とがリードフレームの長手方向にずれて並ぶように形成し、更に、前記一方のサイドフレームと他方のサイドフレームとを、一方のサイドフレームに設けたリード端子におけるアイランド部に搭載の半導体チップに他方のサイドフレームに設けたリード端子の先端が重なるように、リードフレームの長手方向にずらせるように構成して成る金属板製のリードフレームにおいて、
前記セクションバーを、当該セクションバーにおける一方のサイドフレームに対する接合部と他方のサイドフレームに対する接合部とがリードフレームの長手方向に沿って前記アイランド部付き一方のリード端子と他方の各リード端子との間におけるリードフレームの長手方向に沿ったずれ寸法の半分の寸法だけずれるように傾斜したことを特徴とする半導体装置の製造に使用するリードフレーム。 - 前記他方のリード端子が、前記リードフレームの長手方向に沿って配設の複数本であることを特徴とする前記請求項1に記載した半導体装置の製造に使用するリードフレーム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27215094A JP3561304B2 (ja) | 1994-11-07 | 1994-11-07 | 半導体装置の製造に使用するリードフレーム |
US08/554,597 US5821611A (en) | 1994-11-07 | 1995-11-06 | Semiconductor device and process and leadframe for making the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27215094A JP3561304B2 (ja) | 1994-11-07 | 1994-11-07 | 半導体装置の製造に使用するリードフレーム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08139249A JPH08139249A (ja) | 1996-05-31 |
JP3561304B2 true JP3561304B2 (ja) | 2004-09-02 |
Family
ID=17509791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27215094A Expired - Fee Related JP3561304B2 (ja) | 1994-11-07 | 1994-11-07 | 半導体装置の製造に使用するリードフレーム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3561304B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6329714B1 (en) * | 1999-11-01 | 2001-12-11 | General Semiconductor, Inc. | Hybrid S.C. devices and method of manufacture thereof |
CN106783791A (zh) * | 2017-02-08 | 2017-05-31 | 扬州江新电子有限公司 | 一种dfn大功率集成器件制造方法以及引线框架 |
-
1994
- 1994-11-07 JP JP27215094A patent/JP3561304B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08139249A (ja) | 1996-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8704342B2 (en) | Resin sealing type semiconductor device and method of manufacturing the same, and lead frame | |
US6531662B1 (en) | Circuit board, battery pack, and method of manufacturing circuit board | |
US5821611A (en) | Semiconductor device and process and leadframe for making the same | |
JPH05343445A (ja) | Loc構造を有する半導体装置およびその製造方法並びにこれに使用するリードフレーム | |
TWI290760B (en) | Semiconductor device and method of manufacturing the same | |
TWI559415B (zh) | 半導體裝置之製造方法 | |
KR100258050B1 (ko) | 반도체 장치와 그 제조 방법 및 그에 사용되는 리드 프레임 | |
JP3561304B2 (ja) | 半導体装置の製造に使用するリードフレーム | |
US4738627A (en) | Edge clip and terminal | |
JP3469332B2 (ja) | 半導体装置の構造 | |
JPH08139243A (ja) | 半導体装置の製造方法 | |
JP3437659B2 (ja) | 半導体装置の構造及びその製造方法 | |
JP3447393B2 (ja) | 半導体装置の構造及びその製造方法 | |
JPH08130279A (ja) | 半導体装置の構造及びその製造方法 | |
JPH08148623A (ja) | 半導体装置 | |
JPH08139242A (ja) | 半導体装置の構造及びその製造方法 | |
JPH08139248A (ja) | 半導体装置の構造及びその製造方法 | |
JPH08139247A (ja) | 半導体装置の構造及びその製造方法 | |
US20110163392A1 (en) | Semiconductor device and method of manufacturing the same | |
JPH08148622A (ja) | 半導体装置の構造 | |
JP2752556B2 (ja) | 電子部品の製造方法 | |
JPH11214451A (ja) | 半導体装置とその製造装置および製造方法 | |
JPH08162580A (ja) | 半導体装置 | |
JP2648385B2 (ja) | 半導体装置の製造方法 | |
JP2672787B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040528 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |