JPH08139249A - 半導体装置の製造方法及びその製造方法に使用するリードフレーム - Google Patents

半導体装置の製造方法及びその製造方法に使用するリードフレーム

Info

Publication number
JPH08139249A
JPH08139249A JP6272150A JP27215094A JPH08139249A JP H08139249 A JPH08139249 A JP H08139249A JP 6272150 A JP6272150 A JP 6272150A JP 27215094 A JP27215094 A JP 27215094A JP H08139249 A JPH08139249 A JP H08139249A
Authority
JP
Japan
Prior art keywords
lead
semiconductor chip
frame
protruding electrode
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6272150A
Other languages
English (en)
Other versions
JP3561304B2 (ja
Inventor
Hitoshi Kubota
人士 窪田
Masao Yamamoto
雅夫 山本
Masaaki Sudo
公明 須藤
Daisuke Kitawaki
大輔 北脇
Takayuki Hamazaki
高行 濱崎
Masayoshi Akiyama
政由 秋山
Hironobu Kawachi
宏信 河内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP27215094A priority Critical patent/JP3561304B2/ja
Priority to US08/554,597 priority patent/US5821611A/en
Publication of JPH08139249A publication Critical patent/JPH08139249A/ja
Application granted granted Critical
Publication of JP3561304B2 publication Critical patent/JP3561304B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent

Abstract

(57)【要約】 【目的】 半導体チップ９に対して複数本のリード端子
５，６，７を備えた多端子型の半導体装置Ａを、安価に
製造する。 【構成】 リードフレーム１に、アイランド部５ａ付き
第１リード端子５と、第２及び第３リード端子６，７を
一体的に形成し、前記第１リード端子のアイランド部
に、半田ペースト８を塗布したのち二つの突起状電極部
９ａ，９ｂを備えた半導体チップ９を搭載し、次いで、
前記半導体チップの上面側に、前記第２及び第３リード
端子の先端部６ａ，７ａを、半導体チップの上面におけ
る各突起状電極部に半田ペースト１０，１１を塗布した
状態で重ね合わせのち、半田の融点以上の温度に加熱す
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置のうち、半
導体チップに対して少なくとも三本のリード端子を備え
たトランジスター又はダイオード等のような多端子型の
半導体装置を製造する方法、その製造方法に使用するリ
ードフレームに関するものである。
【０００２】
【従来の技術】この種の多端子型の半導体装置のうち三
端子型半導体装置の製造方法は、リード端子の先端に一
体的に設けたアイランド部に、半導体チップをダイボン
ディングし、この半導体チップにおける二つの電極部
と、第２リード端子及び第３リード端子との間を、金線
等の細い金属線によるワイヤボンディングにて電気的に
接続したのち、前記半導体チップの部分を合成樹脂製の
モールド部にてパッケージすることが一般的な方法であ
ったが、この方法は、金線等の細い金属線によるワイヤ
ボンディングによるために、製造コストが大幅にアップ
するばかりか、前記細い金属線に断線が発生すること
で、大電流用半導体装置の製造には適しない等の問題が
あった。
【０００３】そこで、先行技術としての特開昭４８−３
８０７０号公報及び特開昭５９−５４２５０号公報は、
金属板を打ち抜いたリードフレームに、アイランド部を
備えた第１リード端子と、第２及び第３リード端子を一
体的に形成し、前記第１リード端子におけるアイランド
部の上面に半導体チップをダイボンディングし、この半
導体チップの上面に前記第２及び第３リード端子の各々
における先端部を重ね合わせたのち、半導体チップの上
面における二つの電極部に対して半田付けにて接合し、
次いで、前記半導体チップの部分を、合成樹脂製のモー
ルド部にてパッケージしたのち、前記リードフレームか
ら切り離すと言うワイヤボンディングレスの製造方法を
提案している。
【０００４】
【発明が解決しようとする課題】しかし、この先行技術
による製造方法は、先づ、第１リード端子と一体のアイ
ランド部に半導体チップをダイボンディングし、次い
で、第２及び第３リード端子の先端部を、前記のように
ダイボンディングした半導体チップの上面に重ね合わせ
たのち、半導体チップにおける二つの電極部に対して半
田付けに接合すると言う方法であって、前記第１リード
端子と一体のアイランド部に対する半導体チップのダイ
ボンディングに際して、位置のずれが存在すると、この
半導体チップの上面に対して第２及び第３リード端子の
先端部を重ね合わせたとき、第２及び第３リード端子の
先端部が、半導体チップにおける二つの電極部に対して
一致しないことになる。
【０００５】そこで、前記先行技術による方法では、半
導体チップを、第１リード端子におけるアイランド部に
対してダイボンディングするに対して、極めて高い精度
で厳格に位置決めしなければならならず、この位置決め
に可成りの時間を必要とすることに加えて、半導体チッ
プのアイランド部に対するダイボンディングと、半導体
チップにおける電極部に対する第２及び第３リード端子
の接合とを別々の工程に行うものであるから、それだけ
生産性が低く、製造コストの低減を十分に達成できない
のであった。
【０００６】本発明は、リード端子におけるアイランド
部にダイボンディングした半導体チップに対して、他の
少なくとも一対のリード端子を直接的に接合した形態の
半導体装置を製造するに際して、その製造コストの更な
る低減を図ることを技術的課題とするものである。
【０００７】
【課題を解決するための手段】この技術的課題を達成す
るため本発明は、「金属板から打ち抜いたリードフレー
ムに、アイランド部を備えたリード端子と、他の複数個
のリード端子を一体的に形成し、前記アイランド部の上
面に、半田ペーストを塗布したのち、上面に複数個の突
起状電極部を備えた一つの半導体チップ又は上面に突起
状電極部を各々備えた複数個の半導体チップを搭載し、
次いで、前記半導体チップの上面側に、前記他の各リー
ド端子の先端部を、当該先端部に半田ペーストを塗布す
るか、或いは、半導体チップの上面における各突起状電
極部に半田ペーストを塗布した状態で重ね合わせたの
ち、半田の融点以上の温度に加熱する。」ことにした。
【０００８】
【作 用】アイランド部と半導体チップとの間に塗布
した半田ペーストにおける半田は、半田の融点以上の温
度に加熱することにより、溶融した状態でアイランド部
の半導体チップとの両方の各々に合金化接合する一方、
半導体チップにおける各突起状電極部と他の各リード端
子の先端部との間に塗布した半田ペーストにおける半田
は、半田の融点以上の温度に加熱することにより、溶融
して各突起状電極と他の各リード端子の先端部との両方
の各々に合金化接合することになる。
【０００９】これにより、半導体チップは、アイランド
部の上面における溶融半田に浮いた状態になる一方、こ
の半導体チップにおける各突起状電極部と他の各リード
端子との間には、その間における溶融半田が、球形にな
ろうとする表面張力による吸引力が作用することになる
から、前記したようにアイランド部の上面における溶融
半田に浮いた状態になっている半導体チップは、その上
面における各突起状電極部が他の各リード端子の各々に
引き寄せられるように自動的に位置決めされ、この状態
で、前記した各半田が凝固することになる。
【００１０】すなわち、前記半導体チップをアイランド
部に載置するときに、多少の位置のずれが存在しても、
この位置のずれを自動的に修正しながら、半導体チップ
をアイランド部に対して接合できると同時に、半導体チ
ップにおける各突起状電極部に対して他の各リード端子
を確実に接合することができるのである。
【００１１】
【発明の効果】従って、ワイヤボンディングレスによる
多端子型半導体装置の製造に際して、半導体チップをリ
ード端子におけるアイランド部に搭載することに、前記
先行技術の場合のような極めて高い精度で厳格に位置決
めすることを必要としないことに加えて、半導体チップ
のアイランド部に対する接合と、この半導体チップにお
ける各突起状電極部に対する他の各リード端子の接合と
の両方を、一回の加熱によって同時に行うことができる
から、生産性を著しく向上できて、製造コストの大幅な
低減を達成できる効果を有する。
【００１２】
【実施例】以下、本発明の実施例を、図面について説明
する。図１〜図９は、三端子型半導体装置に適用した第
１の実施例を示し、この図において符号１は、金属板よ
り打ち抜いた長尺帯状のリードフレームを示し、このリ
ードフレーム１における長手左右両縁部におけるサイド
フレーム２，３の間には、その間を一体的に連結するセ
クションバー４が、リードフレーム１の長手方向に沿っ
て一定のピッチ間隔Ｐで形成されている。
【００１３】また、前記両サイドフレーム２，３のうち
一方のサイドフレーム２には、前記各セクションバー４
の間の部位に先端にアイランド部５ａを備えた第１リー
ド端子５が内向きに突出するように一体的に形成されて
おり、他方のサイドフレーム３には、前記各セクション
バー４の間の部位に第２リード端子６及び第３リード端
子７が内向きに突出するように一体的に形成され、この
第２リード端子６及び第３リード端子７の先端部６ａ，
７ａは、互いに接近する形状であり、且つ、この両先端
部６ａ，７ａは、前記第１リード端子５の先端における
アイランド部５ａに対してリードフレーム１の長手方向
に沿って適宜寸法Ｅだけずれている。
【００１４】更にまた、前記各セクションバー４は、当
該セクションバー４における一方のサイドフレーム２に
対する細幅接合部４ａと他方のサイドフレーム３に対す
る細幅接合部４ｂとがリードフレーム１の長手方向に沿
って前記ずれ寸法Ｅの略半分の寸法Ｆ（Ｆ＝Ｅ／２）だ
けずれるように傾斜している。そして、前記リードフレ
ーム１を、その長手方向に移送する途次において、先
づ、各第１リード端子５におけるアイランド部５ａの上
面に、半田ペースト８を塗布したのち、図３に示すよう
に、上面に二つの突起状電極部９ａ，９ｂを形成した半
導体チップ９を搭載したのち、この半導体チップ９の上
面における両突起状電極部９ａ，９ｂに、図５に示すよ
うに、半田ペースト１０，１１を塗布する。
【００１５】次いで、前記リードフレーム１を、以下に
述べるように構成したずらせ重ね装置１２に順次送り込
む。このずらせ重ね装置１２は、図１０〜図１３に示す
ように、前記リードフレーム１を、その長手方向の移送
できるように案内する二つのガイドローラ１３，１４の
間の部位に、前記リードフレーム１における一方のサイ
ドフレーム２の下面に接触する小径の送りホイール１５
と、他方のサイドフレーム３の下面に接触する大径の送
りホイール１６とを配設して、この両送りホイール１
５，１６を、同じ方向に、当該両送りホイール１５，１
６の外周面における周速度が同じになるように回転駆動
する。
【００１６】前記二つのガイドローラ１３，１４のうち
一方のガイドローラ１３と両送りホイール１５，１６と
の間の部位には、前記リードフレーム１における一方の
サイドフレーム２を挟んだ状態で下向きに変位するよう
にした一対のローラ１７ａ，１７ｂと、リードフレーム
１における他方のサイドフレーム３を挟んだ状態で上向
きに変位するようにした一対のローラ１７ｃ，１７ｄと
で構成される第１ローラ機構１７を配設する。
【００１７】また、二つのガイドローラ１３，１４のう
ち他方のガイドローラ１４と両送りホイール１５，１６
との間の部位には、前記リードフレーム１における一方
のサイドフレーム２を挟んだ状態で上向きに変位するよ
うにした一対のローラ１８ａ，１８ｂと、リードフレー
ム１における他方のサイドフレーム３を挟んだ状態で下
向きに変位するようにした一対のローラ１８ｃ，１８ｄ
とで構成される第２ローラ機構１８を配設する。
【００１８】この構成のずらせ重ね装置１２にリードフ
レーム１を送り込むことにより、第１ローラ機構１７の
箇所において、リードフレーム１における一方のサイド
フレーム２が一対のローラ１７ａ，１７ｂにて下向き
に、他方のサイドフレーム３が一対のローラ１７ｃ，１
７ｄにて上向きに各々変位されることにより、一方のサ
イドフレーム２と他方のサイドフレーム３とが、図１１
に示すように、リードフレーム１の表面と直角方向に適
宜寸法だけ食い違い状になる。
【００１９】次いで、リードフレーム１における両サイ
ドフレーム２，３のうち一方のサイドフレーム２が、小
径の送りホイール１５の外周面を適宜接触角度θにわた
って巡る一方、他方のサイドフレーム３が大径の送りホ
イール１６の外周面を適宜接触角度θにわたって巡るこ
とにより、一方のサイドフレーム２の移送と他方のサイ
ドフレーム３の移送との間に、両送りホイール１５，１
６の直径差に応じて進み・遅れができるから、一方のサ
イドフレーム２と、他方のサイドフレーム３とを、リー
ドフレーム１の長手方向に沿って、前記第２及び第３リ
ード端子６，７の先端部６ａ，７ａと前記第１リード端
子５の先端におけるアイランド部５ａとの間におけるず
らせ寸法Ｅと同じ寸法だけ互いにずらせ変位することが
できる。
【００２０】そして、第２ローラ機構１８の箇所に至
り、一方のサイドフレーム２が一対のローラ１８ａ，１
８ｂにて上向きに、他方のサイドフレーム３が一対のロ
ーラ１８ｃ，１８ｄにて下向きに各々変位されることに
より、一方のサイドフレーム２における第１リード端子
５先端のアイランド部５ａと、他方のサイドフレーム３
における第２及び第３リード端子６，７の先端部６ａ，
７ａとを、図６及び図７に示すように、その間に半導体
チップ９を挟んだ状態に互いに重ね合わせることができ
るのである。
【００２１】この場合において、前記リードフレーム１
における各セクションバー４を、当該セクションバー４
における一方のサイドフレーム２に対する細幅接合部４
ａと他方のサイドフレーム３に対する細幅接合部４ｂと
がリードフレーム１の長手方向に沿って前記ずれ寸法Ｅ
の略半分の寸法Ｆ（Ｆ＝Ｅ／２）だけずれるように傾斜
したことにより、この各セクションバー４は、前記ずら
せ重ね装置１２を通過した後において、図６に示すよう
に、図１の状態とは逆の方向に傾斜することになるか
ら、これによって、前記リードフレーム１における幅寸
法Ｌが、前記ずらせ重ねの前後において変化することを
防止できるのである。
【００２２】つまり、リードフレーム１における幅寸法
Ｌを、前記したずらせ重ねの後においても略一定に維持
することができるから、その後におけるリードフレーム
１の移送を、これ以前の移送と同じ状態で行うことがで
き、その結果、リードフレーム１の移送機構の簡単化を
図ることができる。次に、前記リードフレーム１を加熱
炉（図示せず）に送り込む等することにより、半田の融
点よりも高い温度に加熱する。
【００２３】すると、この加熱により、アイランド部５
ａと半導体チップ９との間に塗布した半田ペースト８に
おける半田は、溶融してアイランド部５ａの半導体チッ
プ９との両方の各々に合金化接合する一方、半導体チッ
プ９における両突起状電極部９ａ，９ｂと第２及び第３
リード端子６，７の先端部６ａ，７ａとの間に塗布した
半田ペースト１０，１１における半田は、溶融して突起
状電極と第２及び第３リード端子６，７の先端部６ａ，
７ａとの両方の各々に合金化接合することになる。
【００２４】これにより、半導体チップ９は、アイラン
ド部５ａの上面における溶融半田に浮いた状態になる一
方、この半導体チップ９における両突起状電極部９ａ，
９ｂと第２及び第３リード端子６，７の先端部６ａ，７
ａとの間には、その間における溶融半田が球形になろう
とするときの表面張力による吸引力が作用することにな
るから、前記のようにアイランド部５ａの上面における
溶融半田に浮いた状態になっている半導体チップ９は、
その上面における両突起状電極部９ａ，９ｂが第２及び
第３リード端子６，７の先端部６ａ，７ａの各々に引き
寄せられるように自動的に位置決めされ、この状態で、
前記した各半田が凝固することになるのである。
【００２５】すなわち、前記半導体チップ９をアイラン
ド部５ａに載置するときに、多少の位置のずれが存在し
ても、この位置のずれを自動的に修正しながら、半導体
チップ９をアイランド部５ａに対して接合できると同時
に、半導体チップ９における両突起状電極部９ａ，９ｂ
に対して第２及び第３リード端子６，７の先端部６ａ，
７ａを確実に接合することができるのである。
【００２６】このようにして、半導体チップ９の第１リ
ード端子５、第２リード端子６及び第３リード端子７へ
の接合を完了すると、前記半導体チップ９、アイランド
部５ａ、第２リード端子６の先端部６ａ及び第３リード
端子７の先端部７ａの部分を、熱硬化性合成樹脂製のモ
ールド部２０にてパッケージしたのち、前記第１リード
端子５、第２リード端子６及び第３リード端子７を、リ
ードフレーム１から切り離すことにより、図８及び図９
に示すような形態の三端子型半導体装置Ａを製造するこ
とができるのである。
【００２７】なお、前記半導体チップ９における両突起
状電極部９ａ，９ｂと、第２及び第３リード端子６，７
の先端部６ａ，７ａとを接合するための半田ペースト１
０，１１は、前記実施例のように、半導体チップ９にお
ける両突起状電極部９ａ，９ｂに塗布することに代え
て、第２及び第３リード端子６，７の先端部６ａ，７ａ
に塗布するようにしても良いのである。
【００２８】また、前記第２リード端子６における先端
部６ａ、及び第３リード端子７における先端部７ａを、
図１４及び図１５に示すように、下向きに折り曲げ、こ
の折り曲げ片６ａ′，７ａ′を、半導体チップ９におけ
る両突起状電極部９ａ，９ｂに向かうように構成するこ
とにより、この間に塗布した半田ペースト１０′，１
１′の溶融半田は、より球に近い状態になろうとして、
その表面張力が大きくなるから、前記溶融半田の表面張
力による半導体チップ９の位置修正の効果を向上できる
と共に、半導体チップ９における両突起状電極部９ａ，
９ｂ間の距離を短縮して、半導体チップ９の小型化を図
ることができるのである。
【００２９】更にまた、前記半導体チップ９における両
突起状電極部９ａ，９ｂに対して半田ペーストを塗布に
する際しては、図１６に示すように、前記両突起状電極
部９ａ，９ｂのうち外側の部分に対して半田ペースト１
０″，１１″を塗布することにより、溶融した半田の同
士が、互いにブリッジ状に繋がることを低減できるか
ら、半田付けに際しての不良品の発生率を大幅に低減で
きる利点がある。
【００３０】その上、第１リード端子５におけるアイラ
ンド部５ａに搭載する半導体チップとしては、前記の実
施例のように、一つに半導体チップ９にすることに限ら
ず、図１７及び図１８に示すように、二つの半導体チッ
プ９′，９″にして、その一方の半導体チップ９′にお
ける突起状電極部９ａ′に対して、第２リード端子６の
先端部６ａを半田ペースト１０にて半田接合する一方、
他方の半導体チップ９″における突起状電極部９ｂ″に
対して、第３リード端子７の先端部７ａを、半田ペース
ト１１にて半田接合するように構成しても良く、このよ
うに構成することにより、第２リード端子６の先端部６
ａと第３リード端子７の先端部７ａとの間に、半田ブリ
ッジができることを確実に低減できると共に、異なった
特性の二つの半導体チップを有する三端子型半導体装置
とすることができるのである。
【００３１】なお、半導体チップを、このように二つの
半導体チップ９′，９″にする場合には、図１９に示す
ように、この両半導体チップ９′，９″を、第２リード
端子６の先端部６ａと第３リード端子７の先端部７ａと
の両方に、両半導体チップ９′，９″における突起状電
極部９ａ′，９ｂ″を、第１リード端子５のアイランド
部５ａに、前記と同様にして半田接合するようにしても
良いのである。
【００３２】次に、図２０〜図２３は、第５の実施例を
示す。この第５の実施例は、四端子型半導体装置に適用
した場合であり、金属板より打ち抜いた長尺帯状のリー
ドフレーム３１における長手左右両縁部におけるサイド
フレーム３２，３３の間には、その間を一体的に連結す
るセクションバー３４が、リードフレーム１の長手方向
に沿って一定のピッチ間隔Ｐで形成されている。
【００３３】また、前記両サイドフレーム３２，３３の
うち一方のサイドフレーム３２には、前記各セクション
バー３４の間の部位に先端にアイランド部３５ａを備え
た第１リード端子３５が内向きに突出するように一体的
に形成されており、他方のサイドフレーム３３には、前
記各セクションバー３４の間の部位に他の三本のリード
端子３６，３７，３８が内向きに突出するように一体的
に形成され、この三本のリード端子３６，３７，３８の
うち外側に位置する第２及び第４リード端子３６，３８
は、その先端部３６ａ，３８ａが中央に位置する第３リ
ード端子３７ａの先端部３７ａに接近するように曲がっ
た形状であり、且つ、前記中央に位置する第３リード端
子３７ａの先端部３７ａは、前記第１リード端子３５の
先端におけるアイランド部３５ａに対してリードフレー
ム３１の長手方向に沿って適宜寸法Ｅ′だけずれてい
る。
【００３４】更にまた、前記各セクションバー３４は、
当該セクションバー３４における一方のサイドフレーム
３２に対する細幅接合部３４ａと他方のサイドフレーム
３３に対する細幅接合部３４ｂとがリードフレーム３１
の長手方向に沿って前記ずれ寸法Ｅ′の略半分の寸法
Ｆ′（Ｆ′＝Ｅ′／２）だけずれるように傾斜してい
る。
【００３５】そして、前記リードフレーム３１を、その
長手方向に移送する途次において、先づ、各第１リード
端子３５におけるアイランド部３５ａの上面に、図２１
に示すように、半田ペースト３９を塗布したのち、上面
に三つの突起状電極部４０ａ，４０ｂ，４０ｃを形成し
た半導体チップ４０を搭載したのち、この半導体チップ
４０の上面における各突起状電極部４０ａ，４０ｂ，４
０ｃに、半田ペースト４１，４２，４３を塗布する。
【００３６】次いで、前記第１の実施例の場合と同様
に、図１０〜図１３に示すずらせ重ね装置１２に送り込
むことにより、一方のサイドフレーム３２における第１
リード端子３５先端のアイランド部３５ａと、他方のサ
イドフレーム３３における各リード端子３６，３７，３
８の先端部３６ａ，３７ａ，３８ａとを、図２２及び図
２４に示すように、その間に半導体チップ４０を挟んだ
状態に互いに重ね合わせる。
【００３７】次いで、前記リードフレーム３１を加熱炉
（図示せず）に送り込む等することで半田の融点よりも
高い温度に加熱することにより、前記各半田ペースト３
９，４１，４２，４３が溶融し、半導体チップ４０は、
アイランド部３５ａの上面における溶融半田に浮いた状
態になる一方、この半導体チップ４０における各突起状
電極部４０ａ，４０ｂ，４０ｃと各リード端子３６，３
７，３８の先端部３６ａ，３７ａ，３８ａとの間には、
その間における溶融半田が球形になろうとするときの表
面張力による吸引力が作用し、半導体チップ４０は、そ
の上面における各突起状電極部４０ａ，４０ｂ，４０ｃ
が三本の各リード端子３６，３７，３８の先端部３６
ａ，３７ａ，３８ａの各々に引き寄せられるように自動
的に位置決めされ、この状態で、前記した各半田が凝固
することになるから、半導体チップ４０をアイランド部
３５ａに対して接合できると同時に、半導体チップ４０
における各突起状電極部４０ａ，４０ｂ，４０ｃに対し
て三本の各リード端子３６，３７，３８の先端部３６
ａ，３７ａ，３８ａを確実に接合することができるので
ある。
【００３８】この場合においても、前記リードフレーム
３１における各セクションバー３４を、当該セクション
バー３４における一方のサイドフレーム３２に対する細
幅接合部３４ａと他方のサイドフレーム３３に対する細
幅接合部３４ｂとがリードフレーム３１の長手方向に沿
って前記ずれ寸法Ｅ′の略半分の寸法Ｆ′（Ｆ＝Ｅ′／
２）だけずれるように傾斜したことにより、この各セク
ションバー３４は、前記ずらせ重ね装置１２を通過した
後において、図２２に示すように、図２０の状態とは逆
の方向に傾斜することになるから、これによって、前記
リードフレーム３１における幅寸法Ｌ′が、前記ずらせ
重ねの前後において変化することを防止できるのであ
る。
【００３９】なお、本発明は、この第５の実施例と同様
にして、五端子以上の多端子型半導体装置にも適用でき
ることは言うまでもない。
【図面の簡単な説明】
【図１】本発明における第１の実施例による製造方法に
使用するリードフレームの平面図である。
【図２】図１のII−II視断面図である。
【図３】半導体チップの斜視図である。
【図４】前記図１のリードフレームにおける第１リード
端子のアイランド部に半導体チップを搭載した状態の平
面図である。
【図５】図４のＶ−Ｖ視拡大断面図である。
【図６】前記図１のリードフレームにおいて第１リード
端子に対して第２及び第３リード端子を重ねた状態の平
面図である。
【図７】図６のVII −VII 視拡大断面図である。
【図８】半導体装置の平面図である。
【図９】図８のIX−IX視断面図である。
【図１０】本発明の製造方法に使用するずらせ重ね装置
の正面図である。
【図１１】図１０のXI−XI視拡大断面図である。
【図１２】図１０のXII −XII 視拡大断面図である。
【図１３】図１０のXIII−XIII視拡大断面図である。
【図１４】本発明の第２の実施例を示す斜視図である。
【図１５】図１４のXV−XV視断面図である。
【図１６】本発明の第３の実施例を示す断面図である。
【図１７】本発明の第４の実施例を示す斜視図である。
【図１８】図１７のXVIII −XVIII 視断面図である。
【図１９】第４の実施例の変形例を示す断面図である。
【図２０】本発明における第５の実施例による製造方法
に使用するリードフレームの平面図である。
【図２１】図２０のXXII−XXII視拡大断面図である。
【図２２】前記図２０のリードフレームにおいて第１リ
ード端子に他の各リード端子を重ねた状態の平面図であ
る。
【図２３】図２２のXXIII −XXIII 視拡大断面図であ
る。
【符号の説明】
１ リードフレーム ２ 一方のサイドフレーム ３ 他方のサイドフレーム ４ セクションバー ５ 第１リード端子 ５ａ アイランド部 ６ 第２リード端子 ６ａ 第２リード端子の先端部 ７ 第３リード端子 ７ａ 第３リード端子の先端部 ８ 半田ペースト ９ 半導体チップ ９ａ，９ｂ 突起状電極部 １０，１１ 半田ペースト １２ ずらせ重ね装置 ２０ モールド部 Ａ 半導体装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 北脇 大輔 京都市右京区西院溝崎町21番地 ローム株 式会社内 (72)発明者 濱崎 高行 京都市右京区西院溝崎町21番地 ローム株 式会社内 (72)発明者 秋山 政由 京都市右京区西院溝崎町21番地 ローム株 式会社内 (72)発明者 河内 宏信 京都市右京区西院溝崎町21番地 ローム株 式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】金属板から打ち抜いたリードフレームに、
    アイランド部を備えたリード端子と、他の複数個のリー
    ド端子を一体的に形成し、前記アイランド部の上面に、
    半田ペーストを塗布したのち、上面に複数個の突起状電
    極部を備えた一つの半導体チップ又は上面に突起状電極
    部を各々備えた複数個の半導体チップを搭載し、次い
    で、前記半導体チップの上面側に、前記他の各リード端
    子の先端部を、当該先端部に半田ペーストを塗布する
    か、或いは、半導体チップの上面における各突起状電極
    部に半田ペーストを塗布した状態で重ね合わせたのち、
    半田の融点以上の温度に加熱することを特徴とする半導
    体装置の製造方法。
  2. 【請求項２】前記「請求項１」において、他の複数個の
    リード端子の先端部を、半導体チップにおける突起状電
    極部に向かって折り曲げたことを特徴とする半導体装置
    の製造方法。
  3. 【請求項３】前記「請求項１」において、半導体チップ
    における各突起状電極部に対する半田ペーストの塗布
    を、各突起状電極部における外側の部分に対して行うこ
    とを特徴とする半導体装置の製造方法。
  4. 【請求項４】長手方向に沿って適宜ピッチ間隔で配設の
    セクションバーにて連結した両サイドフレームのうち一
    方のサイドフレームに、先端にアイランド部を備えて内
    向きに延びるリード端子を、他方のサイドフレームに、
    内向きに延びる他の複数個のリード端子を、これらアイ
    ランド部付きリード端子と他の各リード端子とがリード
    フレームの長手方向にずれて並ぶように形成して成る金
    属板製のリードフレームにおいて、前記セクションバー
    を、当該セクションバーにおける一方のサイドフレーム
    に対する接合部と他方のサイドフレームに対する接合部
    とがリードフレームの長手方向に沿って前記アイランド
    部付きリード端子と他の各リード端子との間におけるず
    れ寸法の略半分の寸法だけずれるように傾斜したことを
    特徴とするリードフレーム。
JP27215094A 1994-11-07 1994-11-07 半導体装置の製造に使用するリードフレーム Expired - Fee Related JP3561304B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP27215094A JP3561304B2 (ja) 1994-11-07 1994-11-07 半導体装置の製造に使用するリードフレーム
US08/554,597 US5821611A (en) 1994-11-07 1995-11-06 Semiconductor device and process and leadframe for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27215094A JP3561304B2 (ja) 1994-11-07 1994-11-07 半導体装置の製造に使用するリードフレーム

Publications (2)

Publication Number Publication Date
JPH08139249A true JPH08139249A (ja) 1996-05-31
JP3561304B2 JP3561304B2 (ja) 2004-09-02

Family

ID=17509791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27215094A Expired - Fee Related JP3561304B2 (ja) 1994-11-07 1994-11-07 半導体装置の製造に使用するリードフレーム

Country Status (1)

Country Link
JP (1) JP3561304B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003518733A (ja) * 1999-11-01 2003-06-10 ゼネラル セミコンダクター，インク． プレーナハイブリッドダイオード整流器ブリッジ
CN106783791A (zh) * 2017-02-08 2017-05-31 扬州江新电子有限公司 一种dfn大功率集成器件制造方法以及引线框架

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003518733A (ja) * 1999-11-01 2003-06-10 ゼネラル セミコンダクター，インク． プレーナハイブリッドダイオード整流器ブリッジ
JP4975925B2 (ja) * 1999-11-01 2012-07-11 ゼネラル セミコンダクター，インク． プレーナ型ハイブリッドダイオード整流器ブリッジ
CN106783791A (zh) * 2017-02-08 2017-05-31 扬州江新电子有限公司 一种dfn大功率集成器件制造方法以及引线框架

Also Published As

Publication number Publication date
JP3561304B2 (ja) 2004-09-02

Similar Documents

Publication Publication Date Title
US6531662B1 (en) Circuit board, battery pack, and method of manufacturing circuit board
US8704342B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
JP3877642B2 (ja) 半導体チップを使用した半導体装置
US5821611A (en) Semiconductor device and process and leadframe for making the same
TWI559415B (zh) 半導體裝置之製造方法
JPH08139249A (ja) 半導体装置の製造方法及びその製造方法に使用するリードフレーム
JPH08139243A (ja) 半導体装置の製造方法
JPH0778932A (ja) 半導体装置の製造方法
JP3437659B2 (ja) 半導体装置の構造及びその製造方法
JP3469332B2 (ja) 半導体装置の構造
JP3447393B2 (ja) 半導体装置の構造及びその製造方法
JPH08139242A (ja) 半導体装置の構造及びその製造方法
JPH08130279A (ja) 半導体装置の構造及びその製造方法
JPH08139247A (ja) 半導体装置の構造及びその製造方法
JPH08139248A (ja) 半導体装置の構造及びその製造方法
JPH08148623A (ja) 半導体装置
JPH08148622A (ja) 半導体装置の構造
JP3913138B2 (ja) 半導体チップを使用した半導体装置
JP2752556B2 (ja) 電子部品の製造方法
US5484097A (en) Fabrication of hybrid semiconductor devices
JP2648385B2 (ja) 半導体装置の製造方法
JPH06252326A (ja) 多端子部品、配線基板、多端子部品の実装構造
JP2703272B2 (ja) ワイヤボンディング装置
JPH08162580A (ja) 半導体装置
CN108493178B (zh) 封装到位的集成电路支架结构及其制造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040528

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100604

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110604

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees