JP3877642B2 - 半導体チップを使用した半導体装置 - Google Patents

半導体チップを使用した半導体装置 Download PDF

Info

Publication number
JP3877642B2
JP3877642B2 JP2002146657A JP2002146657A JP3877642B2 JP 3877642 B2 JP3877642 B2 JP 3877642B2 JP 2002146657 A JP2002146657 A JP 2002146657A JP 2002146657 A JP2002146657 A JP 2002146657A JP 3877642 B2 JP3877642 B2 JP 3877642B2
Authority
JP
Japan
Prior art keywords
electrode
lead
lead portion
external connection
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002146657A
Other languages
English (en)
Other versions
JP2003338640A (ja
Inventor
慎二 磯川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2002146657A priority Critical patent/JP3877642B2/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to KR1020047000385A priority patent/KR100966537B1/ko
Priority to US10/521,301 priority patent/US7002185B2/en
Priority to EP03719117A priority patent/EP1528602B1/en
Priority to PCT/JP2003/004821 priority patent/WO2003098709A1/ja
Priority to CNB038008343A priority patent/CN100362670C/zh
Priority to DE60320799T priority patent/DE60320799D1/de
Priority to TW092109580A priority patent/TWI261935B/zh
Publication of JP2003338640A publication Critical patent/JP2003338640A/ja
Application granted granted Critical
Publication of JP3877642B2 publication Critical patent/JP3877642B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/29027—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the layer connector being offset with respect to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/29028—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the layer connector being disposed on at least two separate bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3016—Random layout, i.e. layout with no symmetry
    • H01L2224/30164—Random layout, i.e. layout with no symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32106—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体チップを使用した半導体装置であって、片面に第１電極部と第２電極部とが形成された半導体チップを、回路基板の表面に形成した一対の外部接続用電極に半田接続（接合）する構成に関するものである。
【０００２】
【従来の技術】
従来、例えば、先行技術の特開平１１−１２１７９７号公報や特開２００２−９４１２３号公報に開示されているように、表面実装型の発光ダイオードに搭載される半導体チップとしての発光ダイオードチップ（発光素子チップ）１は、発光源が窒化ガリウム系化合物半導体であって、サファイアを用いた結晶基板の片面に複数の半導体薄膜層を、従来から周知の有機金属気相成長法によって成膜されている。この薄膜積層体は、図１（ａ）及び図１（ｂ）に示すごとく、透明なサファイアを用いた平面視四角形状の結晶基板１ａから順にＧａＮバッファ層１ｂ、ｎ型ＧａＮ層１ｃ、ＩｎＧａＮ活性層１ｄ、ｐ型ＡｌＧａＮ層１ｅ、及びｐ型ＧａＮ層１ｆであってダブルヘテロ構造をなす。
【０００３】
前記ｎ型ＧａＮ層１ｃの１つのコーナー部（角部）の上面はエッチングにより段差状に除去され、この除去された部分にＴｉ及びＡｕの積層膜とその上にＮｉとＡｕの積層膜とを重ねたｎ側電極２（以下、第１電極部という）が蒸着法によって形成されている。また、前記エッチングによる除去部分を除いた最上層のｐ型ＧａＮ層１ｆの上面には、ＮｉとＡｕの積層膜からなるｐ型電極３（以下、第２電極部という）が前記と同様に蒸着法によって形成されている。
【０００４】
そして、前記先行技術では、前記発光素子チップ１における第１電極部２及び第２電極部３の各上面には金（Ａｕ）を原料とするバンプ部を設け、これらバンプ部をチップ型の回路基板の表面に形成された一対の外部接続用電極に対して接続固定するように構成されていた。
【０００５】
【発明が解決しようとする課題】
しかしながら、前記バンプ部は金（Ａｕ）を原料とするので、製造コストが高くなるという問題があった。また、発光素子チップ１（半導体チップ）を回路基板に押圧して、前記バンプ部を介して外部接続用電極に固定する方法では、回路基板に対する発光素子チップの接近時の姿勢そのままで固定されてしまい、以下のような装着時の姿勢のバラツキを修正することができなかった。
【０００６】
この金製のバンプ部に代えて、半田ペースト等の加熱溶融性のダイボンディング剤による接続固定が考えられた。即ち、前記ダイボンディング剤の適宜量を、前記回路基板における各外部接続用電極の表面に塗着し、このダイボンディング剤の上に、半導体チップを載せ、この状態で、前記ダイボンディング剤を、加熱にて一旦溶融したのち凝固するという方法を採用していると、以下に述べるような問題があった。
【０００７】
すなわち、前記外部接続用電極の表面に塗着したダイボンディング剤は、当該ダイボンディング剤を加熱にて溶融したとき、前記外部接続用電極の表面を四方に大きく広がり、この溶融ダイボンディング剤に載っている半導体チップも、前記溶融ダイボンディング剤の四方への広がりに伴って、外部接続用電極の表面に沿って、設定された中心からずれるように横移動し、この中心からずれ移動した位置において、前記溶融ダイボンディング剤の凝固にて外部接続用電極部に対して固定されることになる。
【０００８】
そして、従来の前記回路基板の表面に形成された一対の外部接続用電極の表面積が大きいことも相俟って、前記横ずれ量が大きくなるという問題があった。
【０００９】
また、例えば平面視四角形状の回路基板の左右側縁と同じく平面視四角形状の半導体チップの左右側縁とが平面視で非平行状の状態（傾いた状態）で、前記外部接続用電極に対して半導体チップが供給された場合に、この傾いた姿勢は修正されることなく前記非平行状の状態のままで外部接続用電極に固定されることになる。
【００１０】
従って、回路基板における外部接続用電極にダイボンディングした半導体チップを、合成樹脂製のモールド部にてパッケージする場合には、このモールド部における大きさを、当該モールド部にてパッケージする半導体チップが前記したように中心からずれ移動すること、及びその各側縁が回路基板の各側縁と非平行の傾いた姿勢になることを見込み、このいずれの場合においても、当該モールド部にて完全にパッケージできるように、大きくしなければならないから、半導体装置の大型化及び重量のアップを招来するのであった。
【００１１】
特に、前記半導体装置が、半導体チップを発光ダイオードチップとし、且つ、モールド部を透明合成樹脂製にしたチップ型ＬＥＤである場合には、前記した中心からずれ移動すること、及び発光ダイオードチップの各側面が回路基板の各側面と非平行の傾いた姿勢になることにより、発光ダイオードチップからの光の指向性が変化するから、光の指向性のバラ付きが大きくなるのである。
【００１２】
本発明は、これらの問題を解消することを技術的課題とするものである。
【００１３】
【課題を解決するための手段】
この技術的課題を達成するため、請求項１に記載の発明の半導体チップを使用した半導体装置は、平面視略四角形状の結晶基板の片面に、当該結晶基板の一つの角部に形成された１つの小さい領域の第１電極部と、該第１電極部と対峙し、且つ前記１つの角部に対して対角線上に位置する他の角部を含み、当該他の角部を挟む結晶基板の２側辺に沿って伸びるように形成された大きい領域の第２電極部とを備えた半導体チップと、前記第１電極部及び第２電極部とにそれぞれ半田ペースト等の加熱溶融性のダイボンディング剤により接合される一対の外部接続用電極が表面に形成された回路基板とからなり、前記外部接続用電極は、前記第１電極部にのみ電気的に接合される第１外部接続用電極と、前記第２電極部にのみ電気的に接合される第２外部接続用電極とにより構成され、前記第１外部接続用電極は、前記結晶基板における１側辺と直交するように伸びる１本の第１リード部からなり、前記第２外部接続用電極は、前記第１リード部が伸びる方向と反対向きに延び、且つ前記第１リード部が直交する１側辺と略平行な結晶基板の１側辺と直交するように伸びる複数本の第２リード部と、前記結晶基板における前記第２リード部が直交する側辺と直交する側辺に対して略平行状に延び、且つ先端部のみが当該側辺と直交して第２電極部に接触するようにした第３リード部とからなり、少なくとも１本の第２リード部及び第３リード部は、前記第１リード部に対して適宜寸法だけ偏倚して配置されているものである。
【００１４】
請求項２に記載の発明の半導体チップを使用した半導体装置は、平面視略四角形状の結晶基板の片面に、当該結晶基板の一つの角部に形成された１つの小さい領域の第１電極部と、該第１電極部と対峙し、且つ前記１つの角部に対して対角線上に位置する他の角部を含み、当該他の角部を挟む結晶基板の２側辺に沿って伸びるように形成された大きい領域の第２電極部とを備えた半導体チップと、前記第１電極部及び第２電極部とにそれぞれ半田ペースト等の加熱溶融性のダイボンディング剤により接合される一対の外部接続用電極が表面に形成された回路基板とからなり、前記外部接続用電極は、前記第１電極部にのみ 電気的に接合される第１外部接続用電極と、前記第２電極部にのみ電気的に接合される第２外部接続用電極とにより構成され、前記第１外部接続用電極は、前記結晶基板における１側辺と直交するように伸びる１本の第１リード部からなり、前記第２外部接続用電極は、前記第１リード部が伸びる方向と反対向きに延び、且つ前記第１リード部が直交する１側辺と略平行な結晶基板の１側辺と直交するように伸びる一本の第２リード部からなり、前記第２リード部の先端部は、前記第１リード部が延びる方向と直交する第１先端電極片と、該第１先端電極片に対して平面視で直交する方向に延びる第２先端電極片とが、前記第２電極部にのみ接合するように一体的に設けられ、前記第２先端電極片は前記第１リード部と適宜寸法だけ偏倚して配置されているものである。
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
請求項３に記載の発明は、請求項１に記載の半導体チップを使用した半導体装置において、レジスト膜を前記第１リード部、第２リード部及び第３リード部のうち半導体チップの外周寄り部位に形成したものである。
【００２０】
請求項４に記載の発明は、請求項２に記載の半導体チップを使用した半導体装置において、レジスト膜を前記第１リード部、第２リード部のうち半導体チップの外周寄り部位に形成したものである。
請求項５に記載の発明は、請求項１乃至４のいずれかに記載の半導体チップを使用した半導体装置において、前記半導体チップは、発光素子であり、少なくとも前記半導体チップを、光透過性の合成樹脂製のモールド部にてパッケージしたものである。
【００２１】
【発明の作用・効果】
請求項１及び請求項２の発明では、回路基板の表面に設けられた前記第１外部接続用電極及び第２外部接続用電極に半田ペースト等の加熱溶融性のダイボンディング剤を塗布した後、これらに半導体チップの第１電極部及び第２電極部をそれぞれ対応させて合わせるように載せる。
【００２２】
その場合、第１外部接続用電極に前記半導体チップにおける１つの角部に形成された小さい領域の第１電極部が合わさる一方、半導体チップにおける前記第１電極部を囲み、且つ前記１つの角部と対角線上に位置する他の角部を含むような大きい面積の第２電極部が前記第２外部接続用電極に合わさる。
【００２３】
これにより、溶融したダイボンディング剤は、各外部接続用電極の表面を四方に広がり、特にリード部の表面に沿い且つ半導体チップ（結晶基板）の側辺から伸びる方向に広がる。そして、前記各リード部と半導体チップの側辺との交差部においては、当該半導体チップの側辺に沿っても溶融ダイボンディング剤が広がる。そのときの溶融したダイボンディング剤の表面張力が前記各リード部とそれに交差する半導体チップ（結晶基板）の側辺とに同時に作用するので、各１リード部の伸びる方向と、それに交差する結晶基板の側辺との交差角度が略９０度になるように自動的に姿勢変更されるというセルフアライメント現象が発生する。
【００２４】
特に、請求項１の発明のように、第１リード部と第２リード部とを適宜偏倚させるように配置することにより、第２リード部の延長線が半導体チップの平面視の面積の中心部に近い位置になるように第１外部接続用電極を形成したとき、第１リード部（第１外部接続用電極）が、前記半導体チップの中心部から遠くに離れた角部の第１電極部に合わさることになる。従って、前記第１リード部が半導体チップの側辺から突出する位置は、第２リード部が半導体チップの側辺から突出する位置よりも当該半導体チップの平面視の面積の中心部から遠い位置にあるから、前記表面張力が作用するモーメント力（半導体チップをその中心点回りに回動させる力）は、第１リード部側で大きくなるので、前記第１リード部及び第２リード部の伸びる方向と交差する結晶基板の２つの相対向する側辺が、前記両リード部の伸びる方向に対して直交しない非平行の向き姿勢（傾き姿勢）で載せられた場合にも、前記第１リード部及び第２リード部の伸びる方向と、それに交差する結晶基板の２つの相対向する側辺との交差角度が略９０度になるように自動的に姿勢変更される作用が強くなるのである。
【００２５】
このように、溶融したダイボンディング剤の表面張力によるセルフアライメントにて、前記四角形の半導体チップは、その傾き姿勢が無くなるように自動的に修正されるとともに、当該半導体チップを回路基板の中心に正確に位置するように自動的に修正されることになる。
さらに、請求項１に記載の発明では、前記結晶基板における前記第２リード部が直交する側辺と直交する側辺と略平行状に延び、且つ先端部が当該側辺と直交して第２電極部に接触するようにした第３リード部を、前記第２外部接続用電極に連設したものであり、前記第１リード部及び第２リード部における前記セルフアライメントに加えて、これら両リード部が延びる方向に平行な結晶基板の側辺と第３リード部の先端部におけるセルフアライメントの作用・効果が付加されるから、そのセルフアライメントによる半導体チップの姿勢修正の効果がより向上するのである。
【００２６】
この状態で冷却により、前記溶融したダイボンディング剤が固化すると、前記自動修正された姿勢で、半導体チップが回路基板に対して固定されるのである。
【００２７】
第２請求項の発明によれば、前記外部接続用電極は、前記第１電極部にのみ電気的に接合される第１外部接続用電極と、前記第２電極部にのみ電気的に接合される第２外部接続用電極とにより構成され、前記第１外部接続用電極は、前記結晶基板における１側辺と直交するように伸びる１本の第１リード部からなり、前記第２外部接続用電極は、前記第１リード部が伸びる方向と反対向きに延び、且つ前記第１リード部が直交する１側辺と略平行な結晶基板の１側辺と直交するように伸びる一本の第２リード部からなり、前記第２リード部の先端部は、前記第１リード部が延びる方向と直交する第１先端電極片と、該第１先端電極片に対して平面視で直交する方向に延びる第２先端電極片とが、前記第２電極部にのみ接合するように一体的に設けられ、前記第２先端電極片は前記第１リード部と適宜寸法だけ偏倚して配置されているものである。
従って、溶融したダイボンディング剤が前記先端電極片の表面と半導体チップの第２電極部の表面との隙間に沿って広がり、他方、第１リード部の表面と第１電極部の表面の隙間に沿って広がり、そのときの前記先端電極片（第１先端電極片と第２先端電極片とからなる平面視Ｌ字状の部分）の個所での表面張力と第１リード部での表面張力とが、当該半導体チップの平面視の面積の中心部を挟んで両側でバランスすることになり、溶融したダイボンディング剤の表面張力によるセルフアライメントにて、前記四角形の半導体チップは、その傾き姿勢が無くなるように自動的に修正されるとともに、当該半導体チップを回路基板の中心に正確に位置するように自動的に修正されるのである。
【００２８】
【００２９】
そして、請求項２の発明によれば、前記第２外部接続用電極の第２リード部には、その先端部に当該第２リード部と交差する方向に伸びて前記第２電極部に接続する先端電極片（第１先端電極片と第２先端電極片とからなる平面視Ｌ字状の部分）を備えたものであるから、この先端電極片により第２電極部との電気的接合面積が増大すると共に、この部分（先端電極片）でも溶融ダイボンディング剤による表面張力で、前記セルフアライメントによる半導体チップの姿勢修正の効果を一層達成させることができる。
【００３０】
【００３１】
【００３２】
請求項５に記載の発明は、請求項１乃至４のいずれかに記載の半導体チップを使用した半導体装置において、前記半導体チップは、発光素子であり、少なくとも前記半導体チップを、光透過性の合成樹脂製のモールド部にてパッケージしたものである。
【００３３】
従って、回路基板に対する発光素子の配置姿勢を整えることができて、発光素子からの光の発射方向（光の指向性）のバラツキが無くなると共に、この半導体チップをパッケージするモールド部を、従来の場合よりも小さく、ひいては、半導体装置を小型・軽量化できるのである。
【００３４】
ダイボンディング剤を前記第１リード部、第２リード部及び第３リード部に塗布した後、加熱すると、表面張力により塗布量の多い方向に流れる。その流れ方向が半導体チップの外周より外側である場合、当該ダイボンディング剤による電極部とリード部との電気的接触が不良となる。しかし、請求項３に記載の発明によれば、レジスト膜を前記第１リード部、第２リード部及び第３リード部のうち半導体チップの外周寄り部位に形成すると、このレジスト膜により、リード部の長手方向に沿って半導体チップの外周より外側に流れるダイボンディング剤の流れをせき止めることになり、前記電気的接触不良の発生を確実に防止できる。同様に、請求項４に記載の発明によれば、レジスト膜を前記第１リード部、第２リード部のうち半導体チップの外周寄り部位に形成するので、請求項３に記載の発明と同じ作用効果を奏する。
【００３５】
また、レジスト剤を光反射率の高い白色等の色にしておけば、発光素子から回路基板の表面方向に発射された光が前記レジスト剤にて反射され、効率の良いチップ型発光ダイオードを提供することができるという効果を奏する。
【００３６】
【発明の実施の形態】
以下、本発明の実施の形態を、半導体装置の一例としてのチップ型ＬＥＤに適用した場合の図面について説明する。図１〜図６は、第１の実施の形態を示す。チップ型ＬＥＤは、絶縁基板からなる平面視四角形状（正方形及び長方形を含む以下同じ）の回路基板１０の表面に形成された第１外部接続用電極１３と第２外部接続用電極１４とに、半田ペースト等の加熱溶融性のダイボンディング剤を塗布した後、これらに上下反転させた半導体チップの第１電極部２及び第２電極部３をそれぞれ対応させて合わせるように載せて加熱した後、前記ダイボンディング剤の凝固にて位置固定されて、電気的に接続させ、次いで、発光ダイオードチップ１全体を覆うように、回路基板１０の表面側に透光性の合成樹脂製のモールド部１９を設けたものである。
【００３７】
図１（ａ）及び図１（ｂ）に示す半導体チップの１例としての発光ダイオードチップ（発光素子）１の構成は従来例（前述）と略同じである。即ち、透明なサファイアを用いた平面視四角形状（正方形及び長方形を含む以下同じ）の結晶基板１ａから上へ順にＧａＮバッファ層１ｂ、ｎ型ＧａＮ層１ｃ、ＩｎＧａＮ活性層１ｄ、ｐ型ＡｌＧａＮ層１ｅ、及びｐ型ＧａＮ層１ｆであってダブルヘテロ構造をなす。
【００３８】
前記ｎ型ＧａＮ層１ｃの１つの角部の上面はエッチングにより段差状に除去され、この除去された部分にＴｉ及びＡｕの積層膜とその上にＮｉとＡｕの積層膜とを重ねたｎ側電極である第１電極部２が蒸着法によって形成されている。また、前記エッチングによる除去部分を除いた部分、即ち、前記第１電極部２が位置する角部に対して対角線上に位置する他の角部を含み且つ当該他の角部を挟む結晶基板１ａの２側辺に沿って延びるように形成された最上層のｐ型ＧａＮ層１ｆの上面には、ＮｉとＡｕの積層膜からなるｐ型電極である第２電極部３が前記と同様に蒸着法によって形成されている。従って、第１電極部２は前記１つの角部に小さい領域で例えば平面視略５角形状に形成される一方、第２電極部３は、前記第１電極部２と平面視で略Ｌ状の隙間４を隔てて配置される大きい面積（領域）の略Ｌ状に形成されている。
【００３９】
他方、チップ型の回路基板１０は、図２及び図３に示すように、ガラスエポキシ等の電気絶縁性の平面視略四角形状の基板からなり、その回路基板１０には、相対峙する一対の側辺に、金属膜による一対の端子電極１１、１２が形成されている。なお、前記両端子電極１１、１２は、回路基板１０の上面から端面及び下面にわたるように延びている。
【００４０】
回路基板１０の表面（上面）には、前記端子電極１１に電気的に接続される第１外部接続用電極１３と、端子電極１２に電気的に接続される第２外部接続用電極１４とが同じく金属膜によりパターン形成されている。
【００４１】
そして、図２及び図３に示されているように、前記第１外部接続用電極１３は、基端が前記端子電極１１に連設された１本の第１リード部１５を有し、該第１リード部１５は回路基板１０の長手方向に伸びる側縁１０ａ，１０ｂと平行状に形成されている。第１リード部１５の先端部は前記発光ダイオードチップ１における第１電極部２と平面視で重なるように配置される。
【００４２】
第２外部接続用電極１４は、前記他方の端子電極１２に基端が各々連設された複数本の第２リード部１６ａ，１６ｂと、平面視Ｌ字状の第３リード部１７とを備える（有する）。第２リード部１６ａ，１６ｂ及び第３リード部１７も、回路基板１０の長手方向に伸びる側縁１０ａ，１０ｂと平行状に形成されており、且つ第１リード部１５に対して少なくとも１本の第２リード部（実施例では、第２リード部１６ｂ）及び第３リード部１７が、それぞれ直線状に並ばないように、適宜寸法Ｈ１、Ｈ２だけ偏倚されている（図３参照）。そして、前記第２リード部１６ａ，１６ｂ及び第３リード部１７の各先端部は前記発光ダイオードチップ１における第２電極部３と平面視で重なるように配置されている。
【００４３】
また、前記第１リード部１５、第２リード部１６ａ，１６ｂ及び第３リード部１７の幅寸法Ｈ３は、発光ダイオードチップ１の結晶基板１ａの１側辺の長さの略0.3 〜0.1 倍程度の細幅であり、端子電極１１及び端子電極１２表面側と一体的にパターン形成されたものである。
【００４４】
そして、前記発光ダイオードチップ１における第１電極部２及び第２電極部３の各上面を下向きに反転させ、この第１電極部２及び第２電極部３を、チップ型の回路基板１０の表面に形成された第１外部接続用電極１３における第１リード部１５と第２外部接続用電極１４における第２リード部１６ａ，１６ｂ及び第３リード部１７に対して、半田ペースト等の加熱溶融性のダイボンディング剤２０により接続固定するように構成されている。
【００４５】
その場合、第１実施形態では、第１リード部１５、第２リード部１６ａ，１６ｂ及び第３リード部１７の各先端部近傍の表面に、図６（ａ）でハッチングの位置で示すように、前記半田ペースト等の加熱溶融性のダイボンディング剤２０を塗着する。次いで、このダイボンディング剤２０の上に、発光ダイオードチップ１を第１電極部２及び第２電極部３が下向きになるように反転させて載せ、その状態で半田等の溶融点以上の温度に加熱した後、冷却してダイボンディング剤２０を凝固させる。
【００４６】
前記第１リード部１５の上面の先端部上に前記第１電極部２が位置し、且つ第２リード部１６ａ，１６ｂ及び第３リード部１７の各上面の先端部が第２電極部３上に重なるように発光ダイオードチップ１を配置する。このときの発光ダイオードチップ１（結晶基板１ａ）を平面視で見たときの４側辺を図２に示すごとく、第１側辺１ａ１、第２側辺１ａ２、第３側辺１ａ３、第４側辺１ａ４とするとき、図６（ａ）に示すように、平面視において、前記第１リード部１５は、平面視四角形の発光ダイオードチップ１（結晶基板１ａ）の第１側辺１ａ１と交差するように伸びる。また、第２リード部１６ａ，１６ｂは、前記発光ダイオードチップ１（結晶基板１ａ）の第３側辺１ａ３と交差するように伸びる。他方、第３リード部１７の基端側は、結晶基板１ａの第４側辺１ａ４と平行状で且つ当該第４側辺１ａ４より外に位置し、第３リード部１７の先端部１７ａ（Ｌ字状に屈曲した部分）が前記第４側辺１ａ４と交差するように伸びている。
【００４７】
そして、上述のように、発光ダイオードチップ１を回路基板の上面に載せるときに、図６（ａ）に二点鎖線で示すように、回路基板１０の一対の側縁１０ａ，１０ｂに対して、発光ダイオードチップ１における第１側辺１ａ１及び第４側辺１ａ４が非平行状に傾いた状態、或いは、発光ダイオードチップ１が前記回路基板１０の表面の中心からずれた位置に載せられている場合に、加熱溶融した半田（ダイボンディング剤）２０における表面張力が、各リード部１５、１６ａ，１６ｂ，１７ａと発光ダイオードチップ１の各側辺１ａ１，１ａ３，１ａ４との交差部に同時に作用するから、この表面張力によるセルフアライメント現象にて、平面視四角形の発光ダイオードチップ１は、前記第１リード部１５の伸びる方向と発光ダイオードチップ１の第１側辺１ａ１の交差角度が平面視で略９０度になり、同様に、第２リード部１６ａ，１６ｂの伸びる方向と第３側辺１ａ３との交差角度が平面視で略９０度となり、さらに、第３リード部１７の先端部１７ａの伸びる方向と第４側辺１ａ４との交差角度が平面視で略９０度となるように、姿勢の向きに自動的に修正される（図６（ｂ）参照）。実施形態では、前記第１リード部１５及び第２リード部１６ａ，１６ｂの伸びる方向が回路基板１０の一対の側縁１０ａ（１０ｂ）と平行状に形成されているから、四角形の発光ダイオードチップ１の第１側辺１ａ１と回路基板１０の側縁１０ａとが平行状になるように姿勢修正されるのである。
【００４８】
そして、前記発光ダイオードチップ１は、前記のように修正された姿勢のままで、溶融半田の凝固にて固定される。前記図２〜図６において、第３リード部１７を省略した実施の形態であっても良い。
【００４９】
なお、図６（ａ）の実施形態では、第１リード部１５の先端部（第１電極部２との接合部の位置）及び第１リード部１５の伸びる線が、発光ダイオードチップ１（結晶基板１ａ）の平面視の面積の中心から大きく離れている一方、第２リード部１６ａ，１６ｂの伸びる線及び第３リード部１７の先端部１７ａの伸びる線は発光ダイオードチップ１の平面視の面積の中心に近い。したがって、溶融したダイボンディング剤２０による表面張力が作用するモーメント力（半導体チップをその中心点回りに回動させる力）は、第１リード部１５側で大きくなるので、前記第１リード部１５及び第２リード部の伸びる方向と交差する結晶基板の２つの相対向する側辺（第１側辺１ａ１と第３側辺１ａ３と）が、前記両リード部の伸びる方向に対して直交しない非平行の向き姿勢（傾き姿勢）で載せられた場合にも、前記第１リード部１５及び第２リード部１６ａ，１６ｂの伸びる方向と、それに交差する結晶基板１ａの２つの相対向する側辺（第１側辺１ａ１と第３側辺１ａ３と）との交差角度が略９０度になるように自動的に姿勢変更されるとともに、当該発光ダイオードチップ１が回路基板１０の表面積における中心に正確に位置するように自動的に修正される作用が強くなると考えられる。
【００５０】
図７（ａ）及び図７（ｂ）で示す第２実施形態では、前記第１リード部１５、第２リード部１６ａ，１６ｂ及び第３リード部１７の表面（上面）と回路基板１０の表面のうち、発光ダイオードチップ１の外周寄り部位、換言すると、各リード部の基端側（端子電極１１、１２に近い側）にレジスト膜２１を塗着して覆った後、第１リード部１５、第２リード部１６ａ，１６ｂ及び第３リード部１７の各先端部近傍の表面に、図７（ａ）でハッチングの位置で示すように、前記半田等の加熱溶融性のダイボンディング剤２０を塗着する。
【００５１】
前記各リード部１５、１６ａ，１６ｂ、１７の上面に塗着された半田（ダイボンディング剤）２０が溶融したとき、例えば、前記各リード部１５、１６ａ，１６ｂ、１７の基端側に塗着量が多くてその方向に溶融半田（ダイボンディング剤）２０が引かれて、第１電極部２及び第２電極部３から、前記溶融半田が外れた位置まで移動してしまうと、各リード部と電極部と電気的接合不良が発生する。しかし、上述のような位置にレジスト膜２１を形成しておけば、当該レジスト膜２１に邪魔されて、各リード部の伸びる方向に沿っての溶融半田の移動が阻止されるから、前記セルフアライメントによる効果による姿勢修正の作用が向上すると共に、電気的接合不良も防止できる。この溶融ダイボンディング剤２０の移動を阻止するためには、各リード部だけにレジスト膜２１を塗着するのみで良い。さらに、レジスト膜２１を白色等、光反射率の高い色のものを使用した場合、発光ダイオードチップ１から発射された光が、回路基板１０の表面側であるレジスト膜２１にて反射される効率が高くなり、発光ダイオードチップの光効率が向上するという効果も奏する。
【００５２】
図８（ａ）、図８（ｂ）に示す第３実施形態では、第１外部接続用電極１３としての第１リード部１５は前記第１、第２実施形態と同じであるが、第２外部接続用電極１４としての第２リード部２２は１本であり、且つ第１リード部１５と第２リード部２２とは適宜寸法Ｈ４だけ偏倚している。さらに、第２リード部２２の先端部は、平面視でＬ字状等で少なくとも第２リード部２２の伸びる方向と交差する方向に伸びるように先端電極片２３が一体的に形成されているものである。なお、この先端電極片２３は、後述する第５実施形態と同様に第１先端電極片２３ａと、該第１先端電極片２３ａと平面視で略直交する方向に延びる第２先端電極片２３ｂとが一体的にパターン形成されたものである。
【００５３】
このように構成することにより、第１リード部１５の先端部と、第２リード部２２とその先端電極片２３近傍の表面に、図８（ａ）でハッチングの位置で示すように、前記半田ペースト等の加熱溶融性のダイボンディング剤２０を塗着する。次いで、このダイボンディング剤２０の上に、発光ダイオードチップ１を第１電極部２及び第２電極部３が下向きになるように反転させて載せ、その状態で半田等の溶融点以上の温度に加熱した後、冷却してダイボンディング剤２０を凝固させる。
【００５４】
その場合に、図８（ａ）に二点鎖線で示すように、回路基板１０の一対の側縁１０ａ，１０ｂに対して、発光ダイオードチップ１における第１側辺１ａ１及び第４側辺１ａ４が非平行状に傾いた状態、或いは、発光ダイオードチップ１が前記回路基板１０の表面の中心からずれた位置に載せられている場合であっても、加熱溶融した半田（ダイボンディング剤）２０における表面張力が、各リード部１５、２２と発光ダイオードチップ１の各側辺１ａ１，１ａ３との交差部に同時に作用するから、この表面張力によるセルフアライメント現象にて、平面視四角形の発光ダイオードチップ１は、前記第１リード部１５の伸びる方向と発光ダイオードチップ１の第１側辺１ａ１の交差角度が平面視で略９０度になり、同様に、第２リード部２２の伸びる方向と第３側辺１ａ３との交差角度が平面視で略９０度となるように、姿勢の向きに自動的に修正される（図８（ｂ）参照）。また、第２リード部２２における先端電極片２３の存在により、第２電極部３との電気的接合が良好となる。
【００５５】
図９（ａ）及び図９（ｂ）に示す第４実施形態は、前記第３実施形態の形態のリード部１５、２２と回路基板１０の表面とに対して発光ダイオードチップ１の外周寄り部位にレジスト膜２１を塗着形成した場合であって、第３実施形態による作用・効果に加えて、第２実施形態（図７（ａ）及び図７（ｂ）参照）と同様の作用・効果を奏することができる。
【００５６】
図１０（ａ）及び図１０（ｂ）に示す第５実施形態は、前記第３実施形態の形態の第１リード部１５に対して第２リード部２２は略同一直線上に配置されている。そして、この第２リード部２２の先端部には、当該第２リード部２２が延びる方向と略直交する方向に延びる第１先端電極片２３ａと、該第１先端電極片２３ａと平面視で略直交する方向に延びる第２先端電極片２３ｂとが一体的にパターン形成されており、且つ第２先端電極片２３ｂは、前記第１リード部１５と適宜寸法Ｈ５だけ偏倚している。また、前記第１先端電極片２３ａ及び第２先端電極片２３ｂは 発光ダイオードチップ１（結晶基板１ａ）の第２電極部３に接続する（重なる）位置に形成される。
【００５７】
このように構成することにより、第１リード部１５の先端部と、第２リード部２２とその第１先端電極片２３ａ及び第２先端電極片２３ｂの表面に、図１０（ａ）でハッチングの位置で示すように、前記半田ペースト等の加熱溶融性のダイボンディング剤２０を塗着する。次いで、このダイボンディング剤２０の上に、発光ダイオードチップ１を第１電極部２及び第２電極部３が下向きになるように反転させて載せ、その状態で半田等の溶融点以上の温度に加熱した後、冷却してダイボンディング剤２０を凝固させる。
【００５８】
その場合に、図１０（ａ）に二点鎖線で示すように、回路基板１０の一対の側縁１０ａ，１０ｂに対して、発光ダイオードチップ１における第１側辺１ａ１及び第４側辺１ａ４が非平行状に傾いた状態、或いは、発光ダイオードチップ１が前記回路基板１０の表面の中心からずれた位置に載せられている場合であっても、加熱溶融した半田（ダイボンディング剤）２０における表面張力が、各リード部１５、２２と発光ダイオードチップ１の各側辺１ａ１，１ａ３との交差部に同時に作用すると共に第１先端電極片２３ａ及び第２先端電極片２３ｂの表面と第２電極部の表面との隙間にも同時に作用するから、これらの表面張力によるセルフアライメント現象にて、平面視四角形の発光ダイオードチップ１は、前記第１リード部１５の伸びる方向と発光ダイオードチップ１の第１側辺１ａ１の交差角度が平面視で略９０度になり、同様に、第２リード部２２の伸びる方向と第３側辺１ａ３との交差角度が平面視で略９０度となるように、姿勢の向きに自動的に修正される（図８（ｂ）参照）。また、第２リード部２２における第１先端電極片２３ａ及び第２先端電極片２３ｂの存在により、第２電極部３との電気的接合が良好となる。
【００５９】
図１１（ａ）及び図１１（ｂ）に示す第６実施形態は、前記第５実施形態の形態のリード部１５、２２と回路基板１０の表面とに対して発光ダイオードチップ１の外周寄り部位にレジスト膜２１を塗着形成した場合であって、第５実施形態による作用・効果に加えて、第２実施形態（図７（ａ）及び図７（ｂ）参照）と同様の作用・効果を奏することができる。
【００６０】
図１２に示す参考例では、発光ダイオードチップ１における平面視略四角形状の結晶基板１ａの片面に形成された第１電極部２は、当該結晶基板の一つ側辺の略中央部に形成された１つの小さい領域のものであり、第２電極部３は、前記第１電極部２と対峙し、且つ結晶基板１ａの他の３側辺に沿って伸びるように形成された大きい領域のものであって、図１２において左右対称形状となる。回路基板１０の表面には、前記第１電極部２及び第２電極部３とにそれぞれ半田ペースト等の加熱溶融性のダイボンディング剤２０により接合される第１外部接続用電極１２と第２外部接続用電極１３とが次に述べるようにパターン形成され、回路基板１０の両端の端子電極１１、１２にそれぞれ一体的連設されている。そして、前記第１外部接続用電極１１には、前記結晶基板１ａにおける１側辺と交差するように伸びる第１リード部２４を一体的に設け、前記第２外部接続用電極１２には、前記第１リード部２４が伸びる方向と反対向きに延び、且つ前記第１リード部２４が交差する１側辺と略平行な結晶基板１ａの１側辺と交差するように伸びる一本の第２リード部２５を設け、この第２リード部２５の先端には、前記第２電極部３に接合できる先端電極片２５ａが一体的に形成されているものである。
【００６１】
本参考例では、発光ダイオードチップ１における第１電極部２及び第２電極部３が左右対称形状であると共に、第１リード部２４と第２リード部２５が同一直線上に延びているから、加熱溶融した半田における表面張力が第１リード部２４と第２リード部２５との伸びる方向とそれらに交差する発光ダイオードチップ１（結晶基板１ａ）の相対峙する２つの側辺に沿う方向とに同時且つ略同じ強さで（略均等に）作用するので、発光ダイオードチップ１における各側面が回路基板１０における左右側縁１０ａ，１０ｂに対して非平行の向き姿勢で載せられているか、或いは、発光ダイオードチップ１が前記回路基板１０の表面の中心からずれた位置に載せられている場合にも、前記表面張力によるセルフアライメント作用にて、前記四角形の発光ダイオードチップ１は、その各側面が四角形の回路基板１０における各側縁と平行又は略平行になる姿勢の向きに自動的に修正されるとともに、当該発光ダイオードチップ１が回路基板１０の表面積の中心に正確に位置するように自動的に修正されることになる。
【００６２】
そして、前記発光ダイオードチップ１は、前記のように修正された姿勢のままで、溶融半田の凝固にて固定される。
【００６３】
前記各実施形態及び参考例において、本発明者達の実験によると、加熱溶融した半田における表面張力のセルフアライメントによる前記した自動的な修正は、各リード部の幅寸法を、前記発光ダイオードチップ１における四角形の各辺の長さ寸法の0.1 〜0.3 倍程度にしたとき、確実に達成できるのであり、導電性ペースト等の半田ペースト以外の熱溶融性のダイボンディング剤についても同様であった。
【００６４】
つまり、前記各実施形態及び参考例のように構成することにより、回路基板１０に対する発光ダイオードチップ１のダイボンディングに際して、ダイボンディング剤のセルフアライメントにより、回路基板１０における各リード部の伸びる方向と発光ダイオードチップ１の一対の側面とが略平行になるように、姿勢修正できるからこの発光ダイオードチップ１をパッケージするモールド部１９及び回路基板１０における幅寸法を、従来の場合よりも小さくでき、ひいては、チップ型ＬＥＤを小型・軽量化できるとともに、発光ダイオードチップ１からの発射される光の指向性のバラ付きを小さくできる。
【００６５】
前記実施の形態は、発光ダイオードチップを使用したチップ型ＬＥＤに適用した場合であったが、本発明は、このチップ型ＬＥＤに限らず、ダイオード又はトランジスター等の他の半導体装置に適用できることはいうまでもない。
【図面の簡単な説明】
【図１】 （ａ）は本発明に適用にする第１実施形態の発光ダイオードチップの上面図、（ｂ）は図１（ａ）のIb−Ib線矢視断面図である。
【図２】 第１実施形態のチップ型ＬＥＤを示す斜視図である。
【図３】 第１実施形態のチップ型ＬＥＤを示す平面図である。
【図４】 図２及び図３のIV−IV線矢視断面図である。
【図５】 図２及び図３のＶ−Ｖ線矢視断面図である。
【図６】 （ａ）は第１実施形態において回路基板に発光ダイオードチップを載せた状態を示す平面図、（ｂ）はダイボンディング剤が凝固して発光ダイオードチップの姿勢が保持された状態を示す平面図である。
【図７】 （ａ）は第２実施形態におけるレジスト膜の配置を示す平面図、（ｂ）はダイボンディング剤が凝固して発光ダイオードチップの姿勢が保持された状態を示す平面図である。
【図８】 （ａ）は第３実施形態において回路基板に発光ダイオードチップを載せた状態を示す平面図、（ｂ）はダイボンディング剤が凝固して発光ダイオードチップの姿勢が保持された状態を示す平面図である。
【図９】 （ａ）は第４実施形態におけるレジスト膜の配置を示す平面図、（ｂ）はダイボンディング剤が凝固して発光ダイオードチップの姿勢が保持された状態を示す平面図である。
【図１０】 （ａ）は第５実施形態において回路基板に発光ダイオードチップを載せた状態を示す平面図、（ｂ）はダイボンディング剤が凝固して発光ダイオードチップの姿勢が保持された状態を示す平面図である。
【図１１】 （ａ）は第６実施形態におけるレジスト膜の配置を示す平面図、（ｂ）はダイボンディング剤が凝固して発光ダイオードチップの姿勢が保持された状態を示す平面図である。
【図１２】 参考例におけるダイボンディング剤が凝固して発光ダイオードチップの姿勢が保持された状態を示す平面図である。
【符号の説明】
１ 半導体チップ（発光ダイオードチップ）
２ 第１電極部
３ 第２電極部
１０ 回路基板
１０ａ，１０ｂ 側縁
１１、１２ 端子電極
１３ 第１外部接続用電極
１４ 第２外部接続用電極
１５、２４ 第１リード部
１６ａ，１６ｂ，２２，２５ 第２リード部
１７ 第３リード部
１７ａ 先端部
１９ モールド部
２０ 半田ペースト（ダイボンディング剤）
２３、２３ａ、２３ｂ、２５ａ 先端電極片

Claims (5)

  1. 平面視略四角形状の結晶基板の片面に、当該結晶基板の一つの角部に形成された１つの小さい領域の第１電極部と、該第１電極部と対峙し、且つ前記１つの角部に対して対角線上に位置する他の角部を含み、当該他の角部を挟む結晶基板の２側辺に沿って伸びるように形成された大きい領域の第２電極部とを備えた半導体チップと、
    前記第１電極部及び第２電極部とにそれぞれ半田ペースト等の加熱溶融性のダイボンディング剤により接合される一対の外部接続用電極が表面に形成された回路基板とからなり、
    前記外部接続用電極は、前記第１電極部にのみ電気的に接合される第１外部接続用電極と、前記第２電極部にのみ電気的に接合される第２外部接続用電極とにより構成され、
    前記第１外部接続用電極は、前記結晶基板における１側辺と直交するように伸びる１本の第１リード部からなり、
    前記第２外部接続用電極は、前記第１リード部が伸びる方向と反対向きに延び、且つ前記第１リード部が直交する１側辺と略平行な結晶基板の１側辺と直交するように伸びる複数本の第２リード部と、前記結晶基板における前記第２リード部が直交する側辺と直交する側辺に対して略平行状に延び、且つ先端部のみが当該側辺と直交して第２電極部に接触するようにした第３リード部とからなり、
    少なくとも１本の第２リード部及び第３リード部は、前記第１リード部に対して適宜寸法だけ偏倚して配置されていることを特徴とする半導体チップを使用した半導体装置。
  2. 平面視略四角形状の結晶基板の片面に、当該結晶基板の一つの角部に形成された１つの小さい領域の第１電極部と、該第１電極部と対峙し、且つ前記１つの角部に対して対角線上に位置する他の角部を含み、当該他の角部を挟む結晶基板の２側辺に沿って伸びるように形成された大きい領域の第２電極部とを備えた半導体チップと、
    前記第１電極部及び第２電極部とにそれぞれ半田ペースト等の加熱溶融性のダイボンディング剤により接合される一対の外部接続用電極が表面に形成された回路基板とからなり、
    前記外部接続用電極は、前記第１電極部にのみ電気的に接合される第１外部接続用電極と、前記第２電極部にのみ電気的に接合される第２外部接続用電極とにより構成され、
    前記第１外部接続用電極は、前記結晶基板における１側辺と直交するように伸びる１本の第１リード部からなり、
    前記第２外部接続用電極は、前記第１リード部が伸びる方向と反対向きに延び、且つ前記第１リード部が直交する１側辺と略平行な結晶基板の１側辺と直交するように伸びる一本の第２リード部からなり、
    前記第２リード部の先端部は、前記第１リード部が延びる方向と直交する第１先端電極片と、該第１先端電極片に対して平面視で直交する方向に延びる第２先端電極片とが、前記第２電極部にのみ接合するように一体的に設けられ、
    前記第２先端電極片は前記第１リード部と適宜寸法だけ偏倚して配置されていることを特徴とする半導体チップを使用した半導体装置。
  3. レジスト膜を前記第１リード部、第２リード部及び第３リード部のうち半導体チップの外周寄り部位に形成したことを特徴とする請求項１に記載の半導体チップを使用した半導体装置。
  4. レジスト膜を前記第１リード部、第２リード部のうち半導体チップの外周寄り部位に形成したことを特徴とする請求項２に記載の半導体チップを使用した半導体装置。
  5. 前記半導体チップは、発光素子であり、少なくとも前記半導体チップを、光透過性の合成樹脂製のモールド部にてパッケージしたことを特徴とする請求項１乃至４のいずれかに記載の半導体チップを使用した半導体装置。
JP2002146657A 2002-05-21 2002-05-21 半導体チップを使用した半導体装置 Expired - Fee Related JP3877642B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2002146657A JP3877642B2 (ja) 2002-05-21 2002-05-21 半導体チップを使用した半導体装置
US10/521,301 US7002185B2 (en) 2002-05-21 2003-04-16 Semiconductor device using semiconductor chip
EP03719117A EP1528602B1 (en) 2002-05-21 2003-04-16 Semiconductor device using semiconductor chip
PCT/JP2003/004821 WO2003098709A1 (fr) 2002-05-21 2003-04-16 Dispositif semi-conducteur comprenant une puce semi-conductrice
KR1020047000385A KR100966537B1 (ko) 2002-05-21 2003-04-16 반도체 칩을 사용한 반도체 장치
CNB038008343A CN100362670C (zh) 2002-05-21 2003-04-16 使用半导体芯片的半导体装置
DE60320799T DE60320799D1 (de) 2002-05-21 2003-04-16 Halbleitervorrichtung mit halbleiterchip
TW092109580A TWI261935B (en) 2002-05-21 2003-04-24 Semiconductor device using semiconductor chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002146657A JP3877642B2 (ja) 2002-05-21 2002-05-21 半導体チップを使用した半導体装置

Publications (2)

Publication Number Publication Date
JP2003338640A JP2003338640A (ja) 2003-11-28
JP3877642B2 true JP3877642B2 (ja) 2007-02-07

Family

ID=29545144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002146657A Expired - Fee Related JP3877642B2 (ja) 2002-05-21 2002-05-21 半導体チップを使用した半導体装置

Country Status (8)

Country Link
US (1) US7002185B2 (ja)
EP (1) EP1528602B1 (ja)
JP (1) JP3877642B2 (ja)
KR (1) KR100966537B1 (ja)
CN (1) CN100362670C (ja)
DE (1) DE60320799D1 (ja)
TW (1) TWI261935B (ja)
WO (1) WO2003098709A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005057672A2 (en) * 2003-12-09 2005-06-23 Gelcore, Llc Surface mount light emitting chip package
US20060081859A1 (en) * 2004-10-15 2006-04-20 Shyi-Ming Pan Light emitting semiconductor bonding structure and method of manufacturing the same
JP5225273B2 (ja) 2006-07-14 2013-07-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 光学要素と位置合わせされた電子−光学部品の取り付け
JP2008251936A (ja) * 2007-03-30 2008-10-16 Rohm Co Ltd 半導体発光装置
EP2001058A1 (en) * 2007-06-08 2008-12-10 Augux Co., Ltd. Solder-type light-emitting diode chip assembly and method of bonding a solder-type light-emitting diode chip
US8058664B2 (en) * 2008-09-26 2011-11-15 Bridgelux, Inc. Transparent solder mask LED assembly
US9252336B2 (en) 2008-09-26 2016-02-02 Bridgelux, Inc. Multi-cup LED assembly
US8049236B2 (en) * 2008-09-26 2011-11-01 Bridgelux, Inc. Non-global solder mask LED assembly
JP5091916B2 (ja) * 2009-06-10 2012-12-05 新光電気工業株式会社 配線基板及び半導体装置
JP5585013B2 (ja) * 2009-07-14 2014-09-10 日亜化学工業株式会社 発光装置
KR100999784B1 (ko) * 2010-02-23 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
EP2551924A1 (en) * 2010-03-24 2013-01-30 Sumitomo Bakelite Company Limited Method of manufacture for light-emitting element and light-emitting element manufactured thereby
JP5429094B2 (ja) * 2010-07-29 2014-02-26 日亜化学工業株式会社 半導体発光素子用実装基板とその実装基板を用いた半導体発光装置
JP2012069764A (ja) 2010-09-24 2012-04-05 On Semiconductor Trading Ltd 回路装置およびその製造方法
JP5954013B2 (ja) 2012-07-18 2016-07-20 日亜化学工業株式会社 半導体素子実装部材及び半導体装置
US9548261B2 (en) * 2013-03-05 2017-01-17 Nichia Corporation Lead frame and semiconductor device
JP6258597B2 (ja) * 2013-04-12 2018-01-10 シチズン電子株式会社 Ｌｅｄ装置の製造方法
DE102013219087A1 (de) 2013-09-23 2015-03-26 Osram Opto Semiconductors Gmbh Verfahren und Vorrichtung zum Bearbeiten eines optoelektronischen Bauteils
USD737784S1 (en) * 2014-07-30 2015-09-01 Kingbright Electronics Co., Ltd. LED component
JP6410083B2 (ja) * 2014-07-31 2018-10-24 シーシーエス株式会社 Ｌｅｄ実装用基板、ｌｅｄ
USD758977S1 (en) * 2015-06-05 2016-06-14 Kingbright Electronics Co. Ltd. LED component
KR20170009750A (ko) 2015-07-15 2017-01-25 서울바이오시스 주식회사 발광 다이오드 패키지 제조 방법
WO2017010818A1 (ko) * 2015-07-15 2017-01-19 서울바이오시스 주식회사 발광 다이오드 패키지 제조 방법
KR20170093736A (ko) * 2016-02-05 2017-08-16 엘지이노텍 주식회사 발광소자 패키지
USD774475S1 (en) * 2016-02-19 2016-12-20 Kingbright Electronics Co. Ltd. LED component
CN106711135A (zh) * 2017-01-09 2017-05-24 丽智电子(昆山)有限公司 一种模组化的光电二极管封装器件
JP6680258B2 (ja) * 2017-04-21 2020-04-15 日亜化学工業株式会社 光源装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3869787A (en) * 1973-01-02 1975-03-11 Honeywell Inf Systems Method for precisely aligning circuit devices coarsely positioned on a substrate
US4032058A (en) * 1973-06-29 1977-06-28 Ibm Corporation Beam-lead integrated circuit structure and method for making the same including automatic registration of beam-leads with corresponding dielectric substrate leads
JP3127195B2 (ja) * 1994-12-06 2001-01-22 シャープ株式会社 発光デバイスおよびその製造方法
US6054716A (en) * 1997-01-10 2000-04-25 Rohm Co., Ltd. Semiconductor light emitting device having a protecting device
DE19861398B4 (de) * 1997-10-03 2010-12-09 Rohm Co. Ltd., Kyoto Licht abstrahlende Halbleitervorrichtung
JPH11121797A (ja) * 1997-10-16 1999-04-30 Matsushita Electron Corp チップ型半導体発光装置
JPH11168235A (ja) 1997-12-05 1999-06-22 Toyoda Gosei Co Ltd 発光ダイオード
JP3625377B2 (ja) * 1998-05-25 2005-03-02 ローム株式会社 半導体発光素子
JP4296644B2 (ja) * 1999-01-29 2009-07-15 豊田合成株式会社 発光ダイオード
JP4625997B2 (ja) 1999-07-22 2011-02-02 日亜化学工業株式会社 発光ダイオード
JP4366810B2 (ja) * 2000-02-08 2009-11-18 日亜化学工業株式会社 発光ダイオードの形成方法
JP2001298216A (ja) 2000-04-12 2001-10-26 Matsushita Electric Ind Co Ltd 表面実装型の半導体発光装置
JP2001358367A (ja) * 2000-06-13 2001-12-26 Rohm Co Ltd チップ型発光素子
JP2002094123A (ja) * 2000-09-14 2002-03-29 Citizen Electronics Co Ltd 表面実装型発光ダイオード及びその製造方法
TW579608B (en) * 2000-11-24 2004-03-11 High Link Technology Corp Method and structure of forming electrode for light emitting device
JP3972670B2 (ja) * 2002-02-06 2007-09-05 豊田合成株式会社 発光装置

Also Published As

Publication number Publication date
WO2003098709A8 (fr) 2005-03-10
CN100362670C (zh) 2008-01-16
EP1528602B1 (en) 2008-05-07
US7002185B2 (en) 2006-02-21
JP2003338640A (ja) 2003-11-28
TW200308105A (en) 2003-12-16
EP1528602A1 (en) 2005-05-04
CN1545739A (zh) 2004-11-10
US20050242424A1 (en) 2005-11-03
KR20050007282A (ko) 2005-01-17
TWI261935B (en) 2006-09-11
EP1528602A4 (en) 2006-08-30
WO2003098709A1 (fr) 2003-11-27
DE60320799D1 (de) 2008-06-19
KR100966537B1 (ko) 2010-06-29

Similar Documents

Publication Publication Date Title
JP3877642B2 (ja) 半導体チップを使用した半導体装置
JP3924481B2 (ja) 半導体チップを使用した半導体装置
US10305005B2 (en) Semiconductor light-emitting device
US7242033B2 (en) Semiconductor device using LED chip
US7276740B2 (en) Submount for light emitting device
US8022419B2 (en) Flip-chip type semiconductor light-emitting device, method for manufacturing flip-chip type semiconductor light-emitting device, printed circuit board for flip-chip type semiconductor light-emitting device, mounting structure for flip-chip type semiconductor light-emitting device, and light-emitting diode lamp
US20160254428A1 (en) Light emitting device and fabricating method thereof
JP2002324919A (ja) 発光ダイオードおよびその製造方法
JP3913138B2 (ja) 半導体チップを使用した半導体装置
US10923645B2 (en) Light source device having package including first electrode and second electrode and substrate including wiring members facing first electrode and second electrode
JP5995579B2 (ja) 半導体発光装置及びその製造方法
KR102471801B1 (ko) 반도체 발광소자
TWI811133B (zh) 顯示面板
TW202416815A (zh) 顯示面板
JP2002374008A (ja) 熱電モジュール
TW202322317A (zh) 多晶片封裝結構

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060523

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061031

R150 Certificate of patent or registration of utility model

Ref document number: 3877642

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091110

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131110

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees