JP6258597B2 - Ｌｅｄ装置の製造方法 - Google Patents

Ｌｅｄ装置の製造方法 Download PDF

Info

Publication number
JP6258597B2
JP6258597B2 JP2013083654A JP2013083654A JP6258597B2 JP 6258597 B2 JP6258597 B2 JP 6258597B2 JP 2013083654 A JP2013083654 A JP 2013083654A JP 2013083654 A JP2013083654 A JP 2013083654A JP 6258597 B2 JP6258597 B2 JP 6258597B2
Authority
JP
Japan
Prior art keywords
substrate
electrode
light emitting
molten material
led device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013083654A
Other languages
English (en)
Other versions
JP2014207307A (ja
Inventor
和 小山田
和 小山田
健二 今津
健二 今津
周作 望月
周作 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Electronics Co Ltd
Citizen Watch Co Ltd
Original Assignee
Citizen Electronics Co Ltd
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Electronics Co Ltd, Citizen Watch Co Ltd filed Critical Citizen Electronics Co Ltd
Priority to JP2013083654A priority Critical patent/JP6258597B2/ja
Publication of JP2014207307A publication Critical patent/JP2014207307A/ja
Application granted granted Critical
Publication of JP6258597B2 publication Critical patent/JP6258597B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)

Description

本発明は、溶融材の加熱によって形成される導通接合部を介して発光素子をサブマウント基板上に実装したＬＥＤ装置の製造方法に関するものである。
従来、ＬＥＤなどの電子素子を基板に実装する際、素子側の電極と基板側の電極との間にペースト状の溶融材を介在させることによって導通接合している。前記溶融材は、所定の温度によって溶融する金属粒子の結合体によって形成され、リフロー等の加熱処理によって溶融させた後、固化することによってブロック状の導通接合部が形成され、この導通接合部によって電気的接続を図っている（特許文献１）。
前記溶融材は、含有する金属粒子の種類や分量によって、所定の融点を有するように形成されている。電子部品のリフロー用として用いるものであれば、一般的に２２０℃〜２６０℃の融点を有する錫（Ｓｎ），銀（Ａｇ）からなる金属粒子が主として用いられる。このような溶融材による接合は、特許文献１の第６図に示されているように、土台となる基板側の電極を素子側の電極に対して表面を広く設定し、この基板側の電極に溶融材をより多く盛るようにすることで素子側の電極との接合の安定化を図っている。
特許第４５５３９８２号公報 第６図
ところで、発光素子は、マザーボード等の回路基板に実装する際、専用のサブマウント基板に実装した後、このサブマウント基板を介して行われる場合がある。サブマウント基板のような発光素子と一体化される小型の基板にあっては、サブマウント基板側に形成される基板電極が発光素子の素子電極と同様に小さく、また、配置間隔も密になっている。このため、溶融材の塗布量が多すぎると隣接する電極間でのショートが起こり易く、逆に塗布量が少なすぎると、接合強度が十分に確保できないといった問題があった。
また、前記発光素子とサブマウント基板とが一体となったＬＥＤ装置を回路基板に実装する際には、再びリフロー加熱処理が施されることになる。このため、ＬＥＤ装置を形成する際に使用される溶着材は、回路基板へ実装する際における再度のリフロー加熱処理によって全溶融しないことが必要である。このような溶融材は、最初のリフロー加熱処理条件で発光素子とサブマウント基板とを導通接合できる低融点の金属粒子と、この導通接合後は、後の回路基板への実装時におけるリフロー加熱処理条件では溶融しない高融点の金属粒子とが含まれている。
前記溶融材は、融点の異なる金属粒子を多く含むため、リフロー加熱処理を繰り返すことによって、接合の表面が粗くなり、接合強度が低下するといった問題があった。特に、発光素子をサブマウント基板上に一体形成されてなるＬＥＤ装置にあっては、前述したように、素子側の電極と基板側の電極との接合面が狭くなっているので、リフロー加熱処理を繰り返すうちに、発光素子が傾いたり、導通不良等を引き起こしたりするなどのおそれがあった。
そこで、本発明の目的は、回路基板への実装のための再度のリフロー加熱処理を施した場合であっても、発光素子とサブマウント基板との接合強度及び電気的接続性の低下を抑えることが可能な導通接合部を備えたＬＥＤ装置の製造方法を提供することである。
本発明ＬＥＤ装置の製造方法は、集合サブマウント基板の上面に有する複数の基板電極と、集合サブマウント基板の上面に載置される複数の発光素子の下面に有する素子電極との間に溶融材を介在させた後、前記集合サブマウント基板上に載置された複数の発光素子を熱可塑性の樹脂シートで被覆し、樹脂シートと集合サブマウント基板との間を減圧した後、前記基板電極と素子電極との間に介在させた溶融材を加熱溶融することで、基板電極の上面から側面までを前記溶融材で覆うようにして素子電極との電気的接続を図ることを特徴とする。
本発明に係るＬＥＤ装置の製造方法によれば、集合サブマウント基板の上面に有する複数の基板電極と、各発光素子の下面に有する素子電極との間に溶融材を介在させた後、前記集合サブマウント基板上に載置された複数の発光素子を熱可塑性の樹脂シートで被覆するので、複数の発光素子を集合サブマウント基板上に位置ずれすることなく固定させることができる。また、前記樹脂シートと集合サブマウント基板との間を減圧した後、前記基板電極と素子電極との間に介在させた溶融材を加熱溶融するため、発光素子とサブマウント基板との導電率も向上させることができる。
本発明に係るＬＥＤ装置の断面図である。 溶融材の成分構成を示す概念図である。 上記ＬＥＤ装置の導電接合部における拡大断面図である。 サブマウント基板の上面にレジスト材を形成した後、導通接合部を介して発光素子を実装させたＬＥＤ装置の断面図である。 上記ＬＥＤ装置の製造工程図である。
図１は本発明のＬＥＤ装置１１の断面構造を示したものである。このＬＥＤ装置１１は、下面に素子電極１４を有する発光素子１２と、上面に基板電極１５を有するサブマウント基板１３とを導通接合部２０を介して電気的に接合させたものである。前記導通接合部２０は、図２に示すように、融点の異なる種類の金属粒子１６ａ，１６ｂを含んだ溶融材１６をリフロー加熱処理によってブロック状に固化することによって形成されている。なお、前記サブマウント基板１３上には、発光素子１２を覆うように透明な封止樹脂が形成されるが、この封止樹脂については図示を省略する。
前記構造によるＬＥＤ装置１１は、発光素子１２とサブマウント基板１３とが導通接合部２０を介して一体となった状態で、下面に設けられる外部電極１９を回路基板１７に形成されている所定の電極パターン２３上に載置し、再びリフロー加熱処理を施すことによって電気的に接続される。
前記発光素子１２は、白色発光の一般照明用であれば、窒化ガリウム系化合物半導体からなる青色発光素子（青色ＬＥＤ）が用いられる。この青色ＬＥＤは、サファイアガラスからなるサブストレートと、このサブストレートの下にｎ型半導体、ｐ型半導体を拡散成長させた拡散層とからなっている。前記ｎ型半導体及びｐ型半導体はそれぞれｎ型電極及びｐ型電極からなる一対の素子電極１４を備えている。この一対の素子電極１４は、一方がアノードで、他方がカソードとなる。
前記サブマウント基板１２は、一般的なエポキシ樹脂やＢＴレジン等の絶縁材料で四角形状に形成され、上面に前記一対の素子電極１４に対応する一対の基板電極１５が形成されている。前記一対の基板電極１５は、溶融材１６を介して接合する際に、隣接する電極間同士のショート等を防止するため、対応する素子電極１４よりも小さく形成されている。
前記溶融材１６は、図２に示したように、Ｓｎ（錫）及びＡｇ（銀）を主成分とする低融点の第１の金属粒子１６ａと、Ｃｕ（銅）を主成分とする高融点の第２の金属粒子１６ｂとによって構成されている。本発明では、第１の金属粒子１６ａが２１０℃〜２５０℃の範囲の第１の融点を有し、第２の金属粒子１６ｂが４８０℃〜５３０℃の範囲の第２の融点を有するように設定されている。前記第１の金属粒子１６ａが溶融して第２の金属粒子１６ｂに結合すると、融点が上昇するため、再度第１の融点においては溶融しない性質を有している。
図３に示すように、発光素子１２とサブマウント基板１３とを電気的に接合させるための最初のリフロー加熱処理においては、第１の金属粒子１６ａが溶融する。この溶融によって、素子電極１４と基板電極１５とが接合される。このとき、前記導通接合部２０の内部には、溶融しないで固体のままの第２の金属粒子１６ｂが分散された状態となっている。
このように、最初のリフロー加熱処理によって固化された導通接合部２０は、内部に導電性の高いＣｕからなる第２の金属粒子１６ｂが固体のまま残っているので、導電性が良好な状態で導通接合部２０全体を一定のブロック形状に保持されている。一方、溶融しないで固体の状態となっている第２の金属粒子１６ｂが多く混在しているため、接合に関与している第１の金属粒子１６ａの割合が低く、導通接合部２０の表面が粗くなる。このため、接合の強度が単一の融点を有した溶融材を用いたものに比べて若干低下することになる。
この接合の強度の問題を改善するため、本発明では、図３に示したように、導通接合部２０の形成範囲を少なくとも基板電極１５の上面１５ａから側面１５ｂまでをカバーするようにした。これによって、素子電極１４と基板電極１５との接合面積が増えるので、接合の強度の向上効果が得られると共に、導電率の向上効果も得ることができる。このように、前記導通接合部２０が基板電極１５の側面１５ｂまでをカバーすることは、本実施形態のように、サブマウント基板１３側に設けられる基板電極１５が、発光素子１２側に設けられる素子電極１４より小さい場合にあっては、接合強度を向上させる上で最も有効な手段となる。
前記導通接合部２０を形成するには、サブマウント基板１３上における溶融材１６の広がりを一定範囲に規制する必要がある。このため、図４に示したように、基板電極１５の側面１５ｂが露出する範囲だけを残して、サブマウント基板１３の上面全体にレジスト材で被覆したレジスト層１８を形成する。これによって、溶融材１６を各基板電極１５の上面１５ａ及び側面１５ｂに限定した範囲に溶融させることができ、隣接する他の基板電極とのショートを防止することができる。
上記構成からなるＬＥＤ装置１１は、図１に示したように、回路基板１７上に実装する際、この回路基板１７上に形成されている電極パターン２３と、ＬＥＤ装置１１側のサブマウント基板１３の下面に形成されている外部電極１９とを位置決めし、回路基板１７への実装用の溶融材を介してＬＥＤ装置１１を載置する。そして、このＬＥＤ装置１１を載置した回路基板１７ごと再びリフロー加熱処理することによって、前記溶融材が溶融してＬＥＤ装置１１と回路基板１７との導通接合が図られることになる。一方、ＬＥＤ装置１１における導通接合部２０は、前述したように、溶融材１６に含まれている第１の金属粒子１６ａが溶融して第２の金属粒子１６ｂに結合されているため、融点が上昇し、回路基板１７との接合におけるリフロー加熱処理によっては再溶融することがない。これによって、ＬＥＤ装置１１の内部に影響を及ぼすことなく、ＬＥＤ装置１１を回路基板１７上に実装することができる。
次に、上記ＬＥＤ装置１１を製造するための製造方法を図５に基づいて説明する。ここでは、集合サブマウント基板２１を用いて、発光素子１２を一括して複数実装した後、個々のＬＥＤ装置１１にダイシングする方法について示す。
最初に所定サイズの集合サブマウント基板２１を形成し、この集合サブマウント基板２１の上面に個々の発光素子１２に対応した基板電極１５を複数所定間隔にエッチング等によって形成する（工程ａ）。前記基板電極１５が形成された後、この基板電極１５を露出するようにして、集合サブマウント基板２１の上面にレジスト層１８を形成する。そして、前記基板電極１５上にボール状に形成した溶融材１６を載置し、この溶融材１６の上に発光素子１２の素子電極１４を載置する（工程ｂ）。
前記発光素子１２を集合サブマウント基板２１上に複数載置した後、この複数の発光素子１２を覆うようにしてポリイミド等による熱可塑性の透明な樹脂シート２２を集合サブマウント基板２１の上面全体に被せる（工程ｃ）。そして、樹脂シート２２と集合サブマウント基板２１との間を減圧して、樹脂シート２２を発光素子１２に沿って密着させた後、集合サブマウント基板２１全体を所定の温度でリフロー加熱処理して、溶融材１６を溶融させる（工程ｄ）。これによって、各基板電極１５の上面１５ａから側面１５ｂまでを覆うようにして素子電極１４と繋がるブロック状の導通接合部２０が形成される。
前記リフロー加熱処理が完了した後、各発光素子１２の外周に設けられるダイシングラインに沿って集合サブマウント基板２１をダイシングする（工程ｅ）。これによって、ＬＥＤ装置１１を一括して量産することができる。
上記一連の工程によって形成されたＬＥＤ装置１１は、樹脂シート２２によって真空ラミネートされた状態で製品として出荷することができ、使用する際もそのまま回路基板１７上に載置し、リフロー等の熱処理を施すことができる。
本発明のＬＥＤ装置１１は、製造段階における最初のリフロー加熱処理によって発光素子１２がサブマウント基板１３に溶融材１６を介して接合され、この最初のリフロー加熱処理における温度では再溶融しないで導通接合部２０が保持される。このため、前記ＬＥＤ装置１１を所定の回路基板１７上に部品として実装する際の再度のリフロー加熱処理によってＬＥＤ装置１１内の導通接合部２０が再溶融することなく、ＬＥＤ装置１１を回路基板１７に確実に実装させることが可能となる。
なお、本実施形態では、発光素子とサブマウント基板とからなるＬＥＤ装置の接合構造について説明したが、この電極間の溶融材による接合構造は、発光素子に限らず、面実装用の全ての半導体素子や電子部品にも適用可能である。
１１ ＬＥＤ装置
１２ 発光素子
１３ サブマウント基板
１４ 素子電極
１５ 基板電極
１５ａ 上面
１５ｂ 側面
１６ 溶融材
１６ａ 第１の金属粒子
１６ｂ 第２の金属粒子
１７ 回路基板
１８ レジスト層
１９ 外部電極
２０ 導通接合部
２１ 集合サブマウント基板
２２ 樹脂シート
２３ 電極パターン

Claims (3)

  1. 集合サブマウント基板の上面に有する複数の基板電極と、集合サブマウント基板の上面に載置される複数の発光素子の下面に有する素子電極との間に溶融材を介在させた後、
    前記集合サブマウント基板上に載置された複数の発光素子を熱可塑性の樹脂シートで被覆し、
    樹脂シートと集合サブマウント基板との間を減圧した後、前記基板電極と素子電極との間に介在させた溶融材を加熱溶融することで、基板電極の上面から側面までを前記溶融材で覆うようにして素子電極との電気的接続を図ることを特徴とするＬＥＤ装置の製造方法。
  2. 前記溶融材は、前記素子電極を基板電極に接合させる際の最初の加熱によって溶融する第１の金属粒子と、前記最初の加熱時の温度では溶融しない第２の金属粒子とを含有している請求項１に記載のＬＥＤ装置の製造方法。
  3. 前記各基板電極は、素子電極よりも小さく形成される請求項１又は２に記載のＬＥＤ装置の製造方法。
JP2013083654A 2013-04-12 2013-04-12 Ｌｅｄ装置の製造方法 Active JP6258597B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013083654A JP6258597B2 (ja) 2013-04-12 2013-04-12 Ｌｅｄ装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013083654A JP6258597B2 (ja) 2013-04-12 2013-04-12 Ｌｅｄ装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014207307A JP2014207307A (ja) 2014-10-30
JP6258597B2 true JP6258597B2 (ja) 2018-01-10

Family

ID=52120658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013083654A Active JP6258597B2 (ja) 2013-04-12 2013-04-12 Ｌｅｄ装置の製造方法

Country Status (1)

Country Link
JP (1) JP6258597B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3877642B2 (ja) * 2002-05-21 2007-02-07 ローム株式会社 半導体チップを使用した半導体装置
JP2005038892A (ja) * 2003-07-15 2005-02-10 Matsushita Electric Ind Co Ltd 半導体発光装置およびその製造方法
US20060208364A1 (en) * 2005-03-19 2006-09-21 Chien-Jen Wang LED device with flip chip structure
JP4667103B2 (ja) * 2005-04-01 2011-04-06 旭化成イーマテリアルズ株式会社 導電性フィラー、及び低温はんだ材料

Also Published As

Publication number Publication date
JP2014207307A (ja) 2014-10-30

Similar Documents

Publication Publication Date Title
US8319246B2 (en) Semiconductor device and method for manufacturing same
TWI430483B (zh) 發光裝置封裝元件及其製造方法
US8350276B2 (en) Alternating current light emitting device
KR101496074B1 (ko) 발광 어셈블리 및 발광 어셈블리의 제조 방법
US9755121B2 (en) Method of detaching sealing member of light emitting device
JP6131555B2 (ja) 発光装置の封止部材の取り外し方法および封止部材を取り外すことが可能な発光装置
JP2009130195A (ja) 半導体発光装置
JP2017123360A (ja) 半導体モジュール
TWI697058B (zh) 具堅實導電及導熱性銅質線路之電路元件封裝方法及其封裝體
TWI646706B (zh) 發光二極體晶片封裝體
TWI680518B (zh) 具有用於安裝半導體晶粒減少夾子移動之導體夾子的導線架
KR101673649B1 (ko) 반도체 디바이스 및 그 제조 방법
TW201639197A (zh) 發光裝置及其製造方法
JP6258597B2 (ja) Ｌｅｄ装置の製造方法
JP6437012B2 (ja) 表面実装型パッケージおよびその製造方法
JP6379799B2 (ja) 半導体装置
JP2006278441A (ja) 半導体装置およびその製造方法
JP5269468B2 (ja) 半導体発光装置
JP2004266016A (ja) 半導体装置、半導体装置の製造方法、及び半導体基板
JP2009105327A (ja) 放熱板付き半導体装置、及びその製造方法
JP2019047059A (ja) 発光装置
JP2006253360A (ja) 半導体装置の製造方法及び半導体装置
KR101261926B1 (ko) 볼 그리드 어레이 반도체패키지의 솔더링 방법
KR101905244B1 (ko) 반도체 디바이스 및 그 제조 방법
JP6504019B2 (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170914

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171207

R150 Certificate of patent or registration of utility model

Ref document number: 6258597

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250