KR101496074B1 - 발광 어셈블리 및 발광 어셈블리의 제조 방법 - Google Patents

발광 어셈블리 및 발광 어셈블리의 제조 방법 Download PDF

Info

Publication number
KR101496074B1
KR101496074B1 KR1020137023781A KR20137023781A KR101496074B1 KR 101496074 B1 KR101496074 B1 KR 101496074B1 KR 1020137023781 A KR1020137023781 A KR 1020137023781A KR 20137023781 A KR20137023781 A KR 20137023781A KR 101496074 B1 KR101496074 B1 KR 101496074B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
bonding
metal
wafer
Prior art date
Application number
KR1020137023781A
Other languages
English (en)
Other versions
KR20130133842A (ko
Inventor
치-웨이 츄앙
챠오-쿤 린
롱 양
노리히토 하마구치
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20130133842A publication Critical patent/KR20130133842A/ko
Application granted granted Critical
Publication of KR101496074B1 publication Critical patent/KR101496074B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

수직 GaN-계 LED는 실리콘 웨이퍼 위에 에피택셜 LED 구조체를 성장시킴으로써 만들어진다. 은 층이 추가되고 450℃ 초과의 온도를 견딜 수 있을 정도로 어닐링된다. 장벽 층(예를 들어, Ni/Ti)은 결합 금속이 은 내로 확산하는 것을 방지하기 위해 450℃ 초과에서 5분 동안 유효하게 제공된다. 그 다음, 최종 장치 웨이퍼 구조체는 380℃ 초과에서 용융되는 고온 결합 금속(예를 들어, AlGe)을 사용하여 캐리어 웨이퍼 구조체에 웨이퍼 결합된다. 웨이퍼 결합 후, 실리콘은 제거되고 금 무함유 전극(예를 들어, Al)이 추가되고, 구조체는 싱귤레이트된다. 전극 금속과 호환할 수 있는 고온 솔더(예를 들면, ZnAl)가 다이 부착을 위해 사용된다. 다이 부착은 결합 금속을 용융시키거나 그렇지 않으면 장치를 손상시키지 않고도 380℃ 초과에서 10초 동안 발생한다. 전체 LED가 금을 포함하지 않으며, 결과적으로 높은 볼륨의 금 무함유 반도체 제조 시설에서 제조가능하다.

Description

발광 어셈블리 및 발광 어셈블리의 제조 방법{LIGHT EMITTING ASSEMBLY AND METHOD OF MANUFACTURING LIGHT EMITTING ASSEMBLY}
본 발명은 일반적으로 실리콘 기판 위에 제조된 GaN-계 청색 LED 및 관련 방법과 구조체에 관한 것이다.
발광 다이오드(LED)는 전기 에너지를 광으로 변환하는 고체 상태 장치이다. 광은 전압이 도핑된 층 양단에 인가될 때 상반되게 도핑된 층 사이에 샌드위치된 반도체 물질의 활성층으로부터 방출된다. 청색 LED 장치로서 여기에 언급된, LED 장치의 한 종류는 질화 갈륨(GaN) 층을 포함한다.
도 1-3(선행 기술)은 그러한 종래 기술의 청색 LED 장치를 만드는 데 사용되는 종래의 프로세스를 도시한다. 버퍼 층(50)은 실리콘 기판(52) 위에 성장되고, 템플릿 층(51)은 버퍼 층 위에 성장된다. n-형 층(54), 활성층(55) 및 p-형 층(56)을 포함하는 LED 에피택셜 구조체(53)는 템플릿 층 위에 성장된다. 은 미러 층(57)은 에피택셜 LED 구조체 위에 형성된다. 은 캡슐화 층(58)은 은 층(57) 위에 형성된다. 장벽 층(59)은 캡슐화 층(58) 위에 형성된다. 그 다음, 최종 장치 웨이퍼 구조체(60)는 웨이퍼 결합 구조체(66)를 형성하기 위해 도 1에 도시된 바와 같이, 캐리어 웨이퍼 구조체(61)에 웨이퍼 결합된다.
캐리어 웨이퍼 구조체(61)는 도시된 바와 같이, 도전성 캐리어(63), 금의 하위층(64), 및 금/주석의 하위층(65)을 포함한다. 웨이퍼 결합하기 전에, 장치 웨이퍼 구조체(60)의 상단에 금의 하위층(62)도 있다. 금 하위층 및 금/주석 하위층은 함께 웨이퍼 결합 층이라고 한다.
웨이퍼 결합은 2개의 웨이퍼 구조체(60 및 61)를 함께 압착하고 금/주석 하위층(65)이 용융되도록 온도를 높이는 단계를 포함한다. 냉각 후, 금/주석 하위층이 다시 고체화(resolidifies)될 때, 2개의 웨이퍼 구조체는 함께 결합되어 웨이퍼 결합 구조체(66)를 형성한다. 웨이퍼 결합 프로세스 중에, 소정의 금 또는 주석이 은 하위층(57) 내로 확산되면, 은의 반사율이 감소될 수 있고 및/또는 은-투-p-층(silver-to-p-layer) 계면에서의 접촉 저항이 증가될 수 있다. 장벽 층(59)은 그러한 원하지 않는 확산을 방지하기 위해 제공된다. 도 1은 도 1-3의 종래 예에서의 장벽 층(59)의 다층 구조체를 도시한다. 장벽 층(59)은 다수의 주기를 포함한다. 각각의 주기는 백금 하위층과 티타늄-텅스텐 하위층을 포함한다.
실리콘은 활성층에 의해 방출된 청색 광에 불투명하다. 따라서, 실리콘 기판(52) 및 버퍼 층(50)은 웨이퍼 결합 구조체(66)로부터 제거되어, 도 2에 도시된 결합 웨이퍼 구조체를 형성한다. 구조체(66)의 상부 표면은 다음에 거칠게 처리되고, n-형 금속 전극(67)은 구조체의 상단에 추가되고, p-형 금속 전극(68)은 구조체의 하단에 추가된다. 전극을 갖는 웨이퍼 결합 구조체는 다음에 각각의 LED 장치를 형성하기 위해 싱귤레이트된다.
도 3(종래 기술)은 백색 LED 어셈블리(74)의 일부로서 이러한 LED 장치 중 하나를 도시한다. LED 장치는 금속 코어 인쇄 회로 기판(PCB)(70)의 금속(69)의 제1 부분 또는 보통 "다이 부착"으로 불리는 것에서의 다른 패키지에 부착된다. LED 장치는 다이 부착 프로세스 중에 너무 고온으로 가열될 수 없고 또는 금/주석 웨이퍼 결합 물질은 용융되고 LED 장치는 부서진다. 따라서, 150℃를 초과하지 않는 온도 환경에서 도포 및 경화되는 은 에폭시(71)가 일반적으로 사용된다. 도 3에 도시된 바와 같이, n-전극(67)은 일반적으로 와이어 결합(72)을 통해 금속 코어 PCB(70)의 금속(73)의 제2 부분에 연결된다.
수직 GaN-계 LED는 기판 위에 에피택셜 LED 구조체를 성장시킴으로써 만들어진다. 한 예에서, 기판은 도전성 실리콘 웨이퍼이다. 에피택셜 LED 구조체는 n-형 층, p-형 층, 및 n-형 층과 p-형 층 사이에 배치된 활성층을 포함한다. GaN-계 LED는 청색 LED이며, 활성층은 일정량의 인듐을 포함한다. 은 층은 p-형 층에 형성되어, 에피택셜 LED 구조체에 오믹 접촉을 형성한다. 은 층은 은-투-p-GaN 계면이 450℃ 이상의 온도를 견딜 수 있도록 어닐링된다. 캡슐화 층이 추가되고, 고온 장벽 층이 캡슐화 층 위에 제공된다. 고온 장벽 층은 은 층 내로 결합 금속이 확산하는 것을 방지하기 위해 450℃에서 5 분 동안 유효하다. 하나의 예에서, 장벽 층은 캡슐화 층 위에 1000 nm 두께의 니켈 하위층을 포함하고 니켈 하위층 위에는 200 ㎚ 두께의 티타늄 하위층을 포함한다. 또 다른 예에서, 장벽 층은 캡슐화 층 위에 1000 nm 두께의 니켈 하위층을 포함하고, 니켈 하위층 위에 200 ㎚ 두께의 티타늄 질화물 하위층을 포함하며, 티타늄-질화물 하위층 위에는 200 ㎚ 두께의 티타늄 하위층을 포함한다. 또 다른 예에서, 장벽 층은 캡슐화 층 위에 1000 nm 두께의 니켈 하위층을 포함하고, 니켈 하위층 위에는 200 ㎚ 두께의 실리콘-질화물 하위층을 포함하며, 실리콘-질화물 하위층 위에는 200 ㎚ 두께의 티타늄 하위층을 포함한다.
그 다음, 최종 장치 웨이퍼 구조체는 380℃ 이상에서 용융되는 고온 결합 금속을 사용하여 캐리어 웨이퍼 구조체에 웨이퍼 결합된다. 하나의 예에서, 결합 금속은 알루미늄-게르마늄(Te=420℃)이고 웨이퍼 결합은 5분 동안 440℃에서 발생한다. 결합 금속 층은 420℃의 AlGe 계면 용융 온도를 갖는다. 약 1000 nm 두께의 알루미늄의 층은 장치 웨이퍼 구조체 위에 제공되고, 게르마늄의 50 nm 두께의 캡은 알루미늄 위에 제공된다. 게르마늄 1000 nm 두께의 층은 캐리어 장치 웨이퍼 구조체 위에 제공된다. 웨이퍼 결합 동안, 캐리어 웨이퍼 구조체 위의 결합 금속 및 장치 웨이퍼 구조체 위의 결합 금속은 함께 용융 및 융합되어 웨이퍼 결합 구조체를 형성한다. 오랜 주기(1분 이상) 동안 380℃ 이상의 고온의 웨이퍼 결합 온도임에도 불구하고, 은 층의 반사율과 오믹 접촉 특성은 저하되지 않는다.
또 다른 예에서, 결합 금속은 알루미늄 실리콘(Te=580℃)을 포함한다. 또 다른 예에서, 결합 금속 온도가 380℃ 미만이고 LED 장치가 금 무함유가 아닌 경우에, 결합 금속은 금-실리콘(Te=370℃) 또는 금-게르마늄(Te=360℃)일 수 있다.
고온 웨이퍼 결합 후, 원래의 기판은 예를 들어, 연마, 랩핑, 화학 기계적 연마(CMP) 및 반응성 이온 에칭(RIE) 등에 의해 웨이퍼 결합 구조체로부터 제거된다. 그 다음, 최종적인 구조체는 LED 메사 구조체 간의 캡슐화 층에까지 스트리트를 형성하기 위해 에칭된다. 메사 구조체의 노출된 상단은 거칠게 처리된다. 금 무함유 전극이 다음에 추가된다. 하나의 예에서, 금 무함유 전극은 실질적으로 순수한 알루미늄의 전극이다. 그 다음, 최종 웨이퍼 구조체는 각 수직 LED 장치로 싱귤레이트된다. 사용된 특정 전극 금속과 호환되는 고온 솔더(예를 들면, ZnAl)는 다음에 다이 부착에 사용된다. 다이 부착은 결합 금속을 용융시키지 않거나, 은-투-p-GaN 계면의 반사율 또는 오믹 접촉 특성을 손상시키지 않거나, 기타 LED 장치를 손상시키지 않고, 380℃ 이상(예를 들어, 10초 동안 400℃)에서 발생한다. 일부 예에서, 고정 링이 적용되며, 일정량의 형광체가 링 내에 제공되어 경화된다. 최종적인 전반적으로 전체의 LED 어셈블리는 금을 포함하지 않는다. 제조 프로세스의 일부는 따라서 대량의 금 무함유 반도체 제조 시설에서 실행될 수 있다. 상당한 양의 금을 포함하는 기존의 LED 어셈블리에 비해, LED 어셈블리에서 금을 제거하는 것은 제조 비용을 더 줄일 수 있다.
더 자세한 내용과 실시 형태와 기술은 아래의 자세한 설명에서 설명된다. 이 요약은 발명을 정의하는 것은 아니다. 본 발명은 청구 범위에 의해 정의된다.
동일한 숫자가 동일한 부분을 나타내는 첨부 도면은 본 발명의 실시 형태를 도시한다.
도 1(종래 기술)은 종래의 청색 LED 장치의 제조에 실시되는 종래 웨이퍼 결합 단계를 도시한다.
도 2(종래 기술)은 도 1의 웨이퍼 결합 후 결과가 발생하고 실리콘 기판을 제거하는 다음 단계 이후에 발생하는 웨이퍼 결합 구조체를 도시한다.
도 3(종래 기술)은 전극이 추가된 후, 그리고 최종 LED 장치가 금속 코어 PCB에 다이 부착된 후에 도 2의 웨이퍼 결합 구조체를 도시한다.
도 4는 하나의 새로운 특징에 따른 백색 LED 어셈블리의 단면 구성도이다.
도 5는 도 4의 백색 LED 어셈블리의 하향식(top-down) 도면이다.
도 6은 도 4의 백색 LED 어셈블리의 확장된 단순화된 단면 구성도이다.
도 7은 도 4의 LED 어셈블리 내의 LED 장치의 하향식(top-down) 도면이다.
도 8a 및 도 8b는 함께 도 8을 형성한다. 도 8은 도 4의 백색 LED 어셈블리의 제조 방법에서 각 단계에 대한 세부 정보를 설정하는 테이블이다.
도 9-16은 도 4의 LED 어셈블리를 제조하는 금 무함유 고온 결합 금속 프로세스를 명시하는 다이어그램의 집합이다.
도 9는 도 4의 백색 LED 어셈블리를 제조하는 방법에서 고온 웨이퍼 결합 단계의 다이어그램이다.
도 10은 도 9의 고온 웨이퍼 결합 단계에서 사용되는 온도 사이클을 설명하는 그래프이다.
도 11은 도 9의 웨이퍼 결합 단계로부터 발생하는 웨이퍼 결합 구조체를 플립핑(flipping)하는 단계의 다이어그램이다.
도 12는 도 11의 웨이퍼 결합 구조체로부터 실리콘 기판을 제거하는 단계의 다이어그램이다.
도 13은 도 12의 제거 단계로부터 발생하는 웨이퍼 결합 구조체의 표면을 거칠게 처리한 단계의 다이어그램이다.
도 14는 도 13의 거칠게 처리하는 단계로부터 발생하는 구조체에 전극을 추가하는 단계의 다이어그램이다.
도 15는 완성된 LED 장치가 알루미늄 코어 PCB의 금속 표면에 솔더링되는 고온 다이 부착 단계의 다이어그램이다.
도 16은 금속 코어 PCB의 금속 부분에 LED 장치의 p 전극을 와이어 결합하는 단계의 다이어그램이다.
도 17은 하나의 새로운 특징에 따른 방법(200)의 흐름도이다.
참조는 본 발명의 일부 실시 형태, 즉 첨부된 도면에서 도시되는 실시 예에 대해 상세하게 설명된다. 하기 설명과 청구범위에서, 제1 층이 제2 층 "위에" 배치되는 것이라고 하면, 제1 층은 제2 층 위에 직접 배치될 수 있고, 또는 중간 층 또는 층들이 제1 층과 제2 층 사이에 있을 수 있다는 것이 이해되어야 한다. "위에", "아래에", "상부", "하부", "상단", "하단", "상향", "하향", "수직" 및 "측면" 등의 용어는 청색 LED 장치의 다른 부분 사이의 상대적 방향을 설명하기 위해 여기에서 사용되고, 전반적인 청색 LED 장치가 실제로 3 차원 공간에서 소정의 방식으로 배향될 수 있다는 것이 이해되어야 한다.
도 4는 백색 발광 다이오드(LED) 어셈블리(100)의 측 단면도이다. 도 5는 백색 LED 어셈블리(100)의 하향식(top-down) 도면이다. 백색 LED 어셈블리(100)는 금속 코어 인쇄 회로 기판(PCB )(19)에 장착된 4개의 수직 청색 LED 장치(101-104)를 포함한다. 하향식(top-down) 관점에서 보면, 4개의 수직 청색 LED 장치(101-104)는 고정 링(20)에 의해 둘러싸여 있다. 고정 링(20)은 청색 LED 장치(101-104)를 커버하는 일정량의 형광체(21)를 보유한다. 제1 금속 구조체(105)의 일부는 솔더마스크 층(106) 내의 제1 오프닝을 통해 노출된다. 청색 LED 장치(101-104)의 애노드 전극은 이러한 제1 오프닝 내의 제1 금속 구조체(105)에 일정량의 솔더링(18)을 통해 표면 장착된다. 솔더마스크 층(106) 내의 제1 오프닝은 또한 제2 금속 구조체(107)의 일부를 노출한다. 상향으로 대향하는 청색 LED 디바이스(101-104)의 캐소드 전극은 제2 금속 구조체(107)의 노출 부분에 와이어 결합된다. 제1 패드(119)는 솔더마스크 층(106)의 또 다른 오프닝에 의해 형성된다. 제2 패드(120)는 솔더마스크 층(106)의 또 다른 오프닝에 의해 형성된다. 도 6의 단면도에 도시된 바와 같이, 제1 및 제2 금속 구조체(105 및 107)는 유전체층(108) 위에 배치된 금속층의 일부이다. 유전체층(108)은 Al203 같은 무기 필러를 함유하는 에폭시 물질의 35 ㎛ 내지 250 ㎛ 두께의 층이다. 이 유전체층(108)은 제1 및 제2 금속 구조체(105 및 107)를 금속 코어 PCB(19)의 알루미늄 또는 구리 베이스 부분(109)으로부터 격리한다.
도 6은 백색 LED 어셈블리(100)의 단순화된 측 단면도이다. 하나의 수직 청색 LED(104)만이 다이어그램에 도시된다. 도 7은 도 6의 백색 LED 어셈블리(100) 내의 수직 청색 LED 장치(104)의 하향식(top-down) 도면이다. 제1 금속 전극(17)은 격자 모양을 하고 있다. 수직 LED 장치는 때때로 측면 또는 횡-접촉형 LED 장치와 구별하기 위해 수직-접촉형 LED 장치라고 한다.
도 6의 백색 LED 어셈블리(100) 내의 수직 청색 LED 장치(104)는 도 6에 설명되어 있는 일부인, 하기의 여러 층을 포함한다: 제1 금속 전극(17), 저 저항 층(LRL)(4)의 거친 부분, n-형 질화 갈륨 층(5), 스트레인 릴리스 층(6), 활성층(7), p-형 질화 갈륨 층(8), 전류 차단 층(9), 은 층(10), 은 층을 캡슐화하는 캡슐화 층(11), 고온 장벽 층(12), 고온 웨이퍼 결합 금속 층(13), 접착제와 장벽 층(14), 도전성 캐리어(15), 및 제2 금속 전극(16). 참조 번호(110)는 제2 금속 구조체(107)에 청색 LED 장치(104)의 제1 금속 전극(17)을 결합하는 와이어 결합을 식별하기 위한 것이다. 제1 금속 전극(17) 및 거친 부분(3)은 도전성이고 n-형 층(5)의 전기 접촉을 만드는 기능을 한다. 은 층(10)과 그 아래의 모든 층은 도전성이고 p-형 층(8)의 전기적 접촉을 만드는 기능을 한다.
제1의 새로운 관점에 있어서, 전체 백색 LED 어셈블리(100)는 금을 포함하지 않는다. 백색 LED 어셈블리(100) 내에 금을 포함하지 않는 것은 적어도 두 가지 이유에서 바람직하다.
첫째, 백색 LED 장치의 제조 단계의 일부를 수행하기 위해 많은 양의 실리콘 파운드리를 사용할 수 있는 것이 바람직하다. 한 예에서, 에피택셜 LED 구조체(111)는 제1 반도체 제조 시설에서 제1 상용 엔터티에 의해 실리콘 기판 위에 성장된다. 그 다음, 최종 장치 웨이퍼 구조체는 제2 반도체 제조 시설을 운영하는 제2 상용 엔터티에 공급되게 된다. 이러한 제2 제조 시설은 제2 시설에서 처리되는 실리콘 집적 회로의 매우 높은 볼륨으로 인해, 유리하게 저렴한 비용으로 후속 처리의 일부를 수행할 수 있다. 제2 시설에서는, 은 미러 층이 추가될 수 있고, 웨이퍼 결합 금속 층이 추가될 수 있으며, 캐리어 웨이퍼 구조체가 장치 웨이퍼 구조체에 웨이퍼 결합될 수 있고, 실리콘 기판이 제거될 수 있으며, 제1 및 제2 전극이 추가될 수 있고, 최종 웨이퍼 결합 구조체가 각각의 LED 장치로 싱귤레이트될 수 있다. 그 후, 이러한 싱귤레이트된 각각의 LED 장치는 제1 또는 다른 상용 엔터티에 제공될 수 있다. 그 다음, 제1 또는 다른 상용 엔터티는 다이 부착 동작을 수행하고, n-전극(17)을 금속 코어 PCB의 금속 부분(107)에 와이어 결합하고, 완성된 백색 LED 어셈블리(100)를 만들기 위해 고정 링(20)과 형광체(21)를 추가한다.
금은 그러나, 통상의 실리콘 집적 회로에 손상을 입힐 수 있는 심각한 불순물이다. 제2 제조 시설은 그러한 집적 회로 처리를 위한 높은 볼륨의 시설이고, 제2 상용 엔터티는 단순히 반도체 제조 시설 내에 어떠한 금도 존재하는 것을 허용하지 않는다. 전체 백색 LED 어셈블리를 만드는 비용을 줄이기 위해, 규모의 경제가 제2 상용 엔터티의 반도체 제조 시설을 사용함으로써 이점을 취할 수 있도록 청색 LED 장치에서 모든 금을 제거하는 것이 바람직하다.
청색 LED 구조체에서 어떠한 금도 가지고 있지 않는 제2 이유는 금이 고가의 소재라는 점이다. 도 1-3의 종래 기술에서의 금/주석 결합 금속 층(65)은 상당량의 금을 포함한다. 또한, 도 1-3의 종래 기술에서의 p-전극(68)은 200 ㎚의 금으로 피복된 20 nm의 니켈을 포함한다. 덜 비싼 물질로 이러한 금을 대체하여 전반적인 청색 LED 장치의 제조 비용을 절감할 수 있는 것이 바람직하다. 따라서, 도 1-3의 종래 기술의 p-전극(68)에서의 금은 도 6의 새로운 백색 LED 어셈블리(100)에서의 덜 비싼 알루미늄으로 대체된다. 도 1-3의 종래 기술의 LED 어셈블리에서의 다이 부착에 사용되는 은 에폭시(71)는 양호한 열 전도체가 아니다. 따라서, 하부의 금속 코어 PCB(19)에 p-전극(16)을 다이 부착하기 위해 금속 솔더 프로세스를 사용하는 것이 바람직하다. 기판에 LED 장치의 p-전극을 다이 부착하는데 종래에 사용되는 솔더는 알루미늄을 잘 습윤시키지 않으며, 도 6의 새로운 구조체에서의 금속 층(16)은 알루미늄이다. ZnAl 솔더는 그러나, 알루미늄을 잘 습윤시킨다. 제2 새로운 관점에서, ZnAl 솔더링 프로세스는 알루미늄 코어 PCB(19)의 금속 부분(105)에 청색 LED 장치(104)를 다이 부착하는데 사용된다.
ZnAl 솔더링 프로세스는 그러나, ZnAl 솔더를 용융시키기 위해 적어도 10초 동안 적어도 380℃의 온도를 필요로 한다. 도 3의 기존의 청색 LED 장치가 이러한 고온 ZnAl 다이 부착 솔더링 프로세스에 사용된 경우, 금/주석 웨이퍼 결합 층(65)은 용융되고 청색 LED 장치는 다이 부착 중에 부서진다. 제3의 새로운 관점에서, 고온 웨이퍼 결합 프로세스는 도 6의 청색 LED 장치(104)를 만드는 데 사용된다. 하나의 예에서는, 고온 웨이퍼 결합 프로세스는 장치 웨이퍼 구조체 위에 1000 nm 두께의 알루미늄 층을 증착하고 이 알루미늄 층을 게르마늄의 50 nm 두께의 캡핑 층으로 피복하는 단계를 포함한다. 또한, 웨이퍼 결합 프로세스는 캐리어 웨이퍼 구조체 위에 1000 nm 두께의 게르마늄 층을 증착하는 단계를 포함한다. 그 다음, 캐리어 웨이퍼 구조체 및 장치 웨이퍼 구조체는 함께 압착되고 알루미늄과 게르마늄이 용융 및 융합될 때까지 1분 초과(예를 들면, 5분) 동안 440℃의 온도로 가열된다. 이 고온 웨이퍼 결합 프로세스의 사용으로 인해, 웨이퍼 결합 LED 장치는 그 후 10초 초과동안 380℃에서의 다이 부착을 견딜 수 있다.
도 3의 기존의 LED 장치의 장벽 층이 도 6의 백색 LED 어셈블리(100)에 사용된 경우, 고온 AlGe 웨이퍼 결합 단계와 고온 AlZn 다이 부착 단계에서는 금속 웨이퍼 결합 층으로부터 장벽 층을 통해 은 층 내로 알루미늄 및/또는 게르마늄이 확산되게 한다. 알루미늄 및/또는 게르마늄이 이러한 방식으로 장벽 층을 통해 확산된다면, 은의 반사율은 감소되고 및/또는 은-투-p-GaN 계면에서의 오믹 접촉은 저하될 것이다. 제4의 새로운 관점에서, 도 6의 백색 LED 어셈블리(100)는 고온 장벽 층(12)을 사용한다. 이러한 고온 장벽 층(12)은 웨이퍼 결합 프로세스의 5분 주기 동안 고온 AlGe 웨이퍼 결합 프로세스 중에 은 층 내로의 확산을 차단한다. 또한, 채택된 고온 ZnAl 다이 부착 프로세스 중에 장벽 층(12)은 은 층 내로의 확산을 차단한다.
또한, 은 층(10)의 은가 단순히 도 3의 종래의 LED 장치에서와 같이 증착된 경우, AlGe 웨이퍼 결합 프로세스 및 ZnAl 다이 부착의 고온 사이클은 은-투-p-GaN의 계면에서의 오믹 접촉의 저하를 초래하게 된다. 제5의 새로운 관점에서, 은 층(10)의 은가 증착된 다음, 이 은 층은 약 400℃에서 어닐링된다. 이런 방식으로 은 층(10)을 어닐링하는 것은 그 이후 사실상의 저하 없이 450℃ 온도를 유지할 수 있도록 은-투-p-GaN 계면 접촉의 열 안정성을 증가시킨다.
도 8은 백색 LED 어셈블리(100)의 제조 방법의 각 단계에 대한 세부 사항을 명시하는 테이블이다. 테이블의 왼쪽 열에 있는 숫자는 백색 LED 어셈블리(100)의 다양한 층에 대한 참조 번호이다.
도 9-16은 고온 웨이퍼 결합 프로세스를 사용하여 청색 LED를 만들기 위한 금 무함유 프로세스를 명시한다. 다이어그램은 확대도가 아니라, 오히려 개념도이다. 도 9의 단면 다이어그램의 뷰는 도 7의 단면 선 A-A를 따라 취해진다. 실리콘 기판(1)을 시작으로 해서, 다음 층은 다음의 순서로 성장 또는 증착된다: 버퍼 층(2), 템플릿 층(3), LRL(4), n-형 층(5), 스트레인 릴리스 층(6), 활성층(7), p-형 층(8), 전류 차단 층(9), 은 층(10), 캡슐화 층(11), 고온 장벽 층(12) 및 고온 웨이퍼 결합 금속 층(13)의 알루미늄 부분. 이러한 다양한 층들의 조성은 도 8의 테이블에 명시되어 있다. 이러한 구조체는 장치 웨이퍼 구조체(112)라고 한다.
도전성 캐리어(15)를 시작으로, 다음의 층들이 증착된다: 접착 층(14), 및 고온 웨이퍼 결합 금속 층(13)의 게르마늄 부분. 이러한 층들의 조성은 도 8의 테이블에 명시되어 있다. 이러한 구조체는 캐리어 웨이퍼 구조체(113)라고 한다.
도 10은 사용된 열 압축 웨이퍼 결합 프로세스의 온도 사이클을 나타낸 그래프이다. 캐리어 웨이퍼 구조체(113)는 평방 인치 당 약 50 파운드의 압력으로 장치 웨이퍼 구조체(112)에 대해 압착되고 함께 압착된 웨이퍼는 적어도 400℃로 가열된다. 구체적인 예에서, 웨이퍼는 440℃로 가열된다. 웨이퍼는 균일한 용융 온도를 모든 웨이퍼에 걸쳐 보장하기 위해 1분 초과의 주기 동안 이러한 고온 상태를 유지한다. 구체적인 예에서, 고온은 5분 동안 유지된다. 알루미늄과 게르마늄 층은 용융 및 융합되어, 캐리어 웨이퍼 구조체(113)를 장치 웨이퍼 구조체(112)에 웨이퍼 결합한다. 결합 금속 층(13)은 중량당 약 49 %의 알루미늄과 약 51 %의 게르마늄을 함유한다. 이러한 웨이퍼 결합은 도 9의 화살표(114)로 표시된다.
도 11은 제조 방법의 다음 단계를 도시한다. 최종 웨이퍼 결합 구조체(115)는 화살표(116)로 도시된 바와 같이 플립핑된다.
도 12는 제조 방법의 다음 단계를 도시한다. 화살표(117)에 도시된 바와 같이, 실리콘 기판(1), 버퍼 층(2) 및 템플릿 층(3)은 웨이퍼 결합 구조체(115)에서 제거된다. 본 실시 예에서, 이러한 층들은 연마, 랩핑, 화학 기계적 연마(CMP) 및 반응성 이온 에칭(RIE) 기술을 이용하여 제거되어, LRL(4)의 GaN 하위층 중 하나가 구조체의 상단에 존재하고 노출된다. 습식 에칭은 다음에 캡슐화 층(11)에까지 수평 및 수직 스트리트를 에칭하도록 실행되어, LED 메사 구조체의 행과 열의 2차원 배열을 형성한다. 각 LED 메사 구조체는 다른 LED 장치의 에피택셜 LED 구조체를 포함한다.
도 13은 제조 방법의 다음 단계를 도시한다. 각 LED 메사의 상단에서의 노출된 LRL(4)의 상부 표면이 거칠게 처리된다. 이 거친 처리는 통상적으로 LED 장치에서 광의 이탈을 용이하게 하기 위해 관례상 수행되는 거친 처리의 유형이다.
도 14는 제조 방법의 다음 단계를 도시한다. 제2 전극(16)은 도시된 바와 같이 도전성 캐리어(15) 위에 형성된다. 도시된 예에서, 제2 전극(16)은 실질적으로 순수한 알루미늄의 220 nm 두께의 층이다. 제2 전극은 금을 포함하지 않는다. 또한, 제1 전극(17)은 도시된 바와 같이 LRL(4)의 거친 상면 위에 형성된다. 도시된 예에서는, 제1 전극(17)은 실질적으로 순수한 알루미늄의 340 nm 두께의 층이다. 제1 전극(17)은 금을 포함하지 않는다.
도 14에 도시된 바와 같이 상기 제1 전극과 제2 전극이 추가된 후, 웨이퍼 결합 구조체는 별도의 청색 LED 장치로 싱귤레이트된다. 싱귤레이션은 설명한 바와 같이 에칭에 의해 형성된 스트리트에까지 웨이퍼 결합 구조체(115)를 소잉(sawing)함으로써 수행된다. 도시된 예에서, 다음에, 최종 청색 LED 장치(104) 중 하나는 도 6의 백색 LED 어셈블리(100) 내에 통합된다.
도 15는 제조 방법에서 이후의 고온 다이 부착 단계를 도시한다. 제1 단계에서, ZnAl 솔더 페이스트가 도포되고 리플로우 가열되어, 알루미늄 코어 PCB(19)의 상면 위에 노출된 금속의 선택 부분에 솔더가 붙어 있게 된다. 도 15 에서의 제1 금속 부분(105) 및 제2 금속 부분(107)은 예를 들어, 알루미늄 또는 은 층이다. 그 결과물은 도 15에 도시된 바와 같이 제1 금속 부분(105)을 사전에 습윤시키는 일정량의 ZnAl 솔더이다. 알루미늄 코어 PCB(19)는 냉각된다.
다음에, 청색 LED 장치(104)는 화살표(118)로 표시된 바와 같이 사전에 습윤된 알루미늄 코어 PCB(19) 위에 배치되고, 결합된 구조체는 여기에서 고온 다이 부착 프로세스라고 하는 것에서 약 10초 동안 약 400℃로 리플로우 오븐에서 가열된다. ZnAl은 약 380℃에서 용융되지만, 여분의 20℃가 마진을 위해 제공된다. 일정량의 ZnAl 솔더(18)가 용융되어, 청색 LED 장치(104)의 하단 위의 제2 전극(16)의 알루미늄에 결합된다.
도 16은 알루미늄 코어 PCB(19) 아래로 솔더링된 청색 LED 장치(104)의 최종 구조체를 도시한다. 다음으로, 제1 전극(17)의 패드는 알루미늄 코어 PCB(19)의 표면 위의 금속의 제2 부분(107)에 와이어 결합(110)에 의해 연결된다.
와이어 결합 후, 실리콘의 고정 링(20)(도 4-6 참조)은 실크 스크리닝에 의해 구조체 위에 형성된다. 대안적으로, 고정 링(20)은 절단되고 올바른 치수로 성형된 다음, 적용된다. 링(20)은 높이가 0.5 mm 내지 3.0 mm이고, 넓이가 0.2 mm 내지 1.5 mm이다. 실리콘 경화 후에는, 일정량의 형광체(21)는 링(20)에 의해 유지되도록, 청색 LED 장치(104) 위에 떨어진다. 형광체(21)는 완성된 백색 LED 어셈블리(100)를 형성하기 위해 경화된다.
도 17은 하나의 새로운 관점에 따른 방법(200)의 흐름도이다. 에피택셜 LED 구조체는 기판 위에 성장된다(단계 201). 한 예에서, 기판은 실리콘 웨이퍼이다. 에피택셜 LED 구조체는 n-형 층, p-형 층, 및 n-형 층과 p-형 층 사이에 배치된 활성층을 포함한다. 활성층은 일정량의 인듐을 포함한다. 은 미러 층은 p-형 층 위에 형성되어(단계 202), 높은 반사 표면을 제공하고 또한 에피택셜 LED 구조체에 오믹 접촉을 제공한다. 은 층은 은-투-p-GaN 계면이 후속 웨이퍼 결합 단계 및 후속 다이 부착 단계의 고온을 견딜 수 있도록 어닐링된다. 한 예에서, 은은 400℃ 초과에서 어닐링된다.
캡슐화 층이 추가된 후, 장벽 층은 캡슐화 층 위에 형성된다(단계 203). 장벽 층은 고온(예를 들어, 5분 동안 440℃)에서 결합 금속(예를 들어, 알루미늄 및 게르마늄)의 확산이 장벽 층을 관통해서 은 층에 도달하는 것을 방지할 수 있다. 하나의 예에서, 장벽 층은 니켈의 1000 nm 두께의 하위층, 및 티타늄의 200 ㎚ 두께의 하위층을 포함한다. 에피택셜 LED 구조체, 은 층, 캡슐화 층 및 장벽 층을 갖는 실리콘 웨이퍼는 장치 웨이퍼 구조체라고 한다.
장치 웨이퍼 구조체는 다음에 고온 결합 금속을 사용하여 캐리어 장치 웨이퍼에 웨이퍼 결합된다(단계 204). 고온 결합 금속은 후속 다이 부착 프로세스의 온도보다 높은 온도에서 용융된다. 웨이퍼 결합 단계의 결과물은 웨이퍼 결합 구조체이다. 원래의 기판은 제거되고, 스트리트는 LED 메사를 형성하도록 에칭되며, LED 메사의 상단은 거칠게 처리되고, 제1 및 제2 금 무함유 전극이 추가되고, 웨이퍼 결합 구조체가 싱귤레이트되어(단계 205 ), LED 장치를 형성한다.
LED 장치는 그 다음에 패키지 또는 PCB의 금속 표면에 LED 장치의 제2 금 무함유 전극을 고정하기 위해 솔더링 단계에서 다이 부착된다(단계 206). 사용된 솔더는 사용된 특정 전극 금속과 호환되는 솔더이다. 하나의 예에서, 전극 금속은 알루미늄이며, 솔더는 ZnAl이며, 다이 부착 솔더링 프로세스는 10초 동안 380℃보다 높은 온도(예를 들어, 400℃)에서 발생한다. 다이 부착 프로세스의 고온은 웨이퍼 결합 금속 층을 용융시킬 정도로 충분히 높지 않다.
다이 부착 후, LED 장치의 제1 금 무함유 전극은 패키지 또는 PCB에 와이어 결합된다. 그 결과물은 백색 LED 어셈블리이다. 한 예에서, 전체 백색 LED 어셈블리는 금을 포함하지 않는다. 한 예에 있어서, 단계 201는 제1 상용 엔터티에 의해 운영되는 제1 반도체 제조 시설에서 발생하고, 단계 202-205는 제2 상용 엔터티에 의해 운영되는 제2 반도체 제조 시설에서 발생한다. 단계 206는 예를 들어, 제1 반도체 제조 시설에서, 또는 다른 시설에서 제1 상용 엔터티에 의해 수행될 수 있다.
어떤 특정 실시 예가 교육 목적으로 상기에 설명되어 있지만, 이 특허 문서의 지침은 일반적으로 적용되며, 위에서 설명한 특정 실시 예에 한정되지 않는다. 공개된 고온 웨이퍼 결합 프로세스는 수직 LED 장치 제조에 사용되는데 제한되는 것이 아니라, 오히려 횡-접촉형 LED 장치 제조에도 사용할 수 있다. 솔더의 층을 위한 다이 부착의 솔더가 LED 장치의 전체 하단면을 코팅하는 예가 도시되었지만, 다른 예에서, 솔더는 알루미늄 코어 PCB(19)의 금속(105) 위에 알루미늄 랜딩 패드의 대응하는 배열에 부착되는 결합 볼의 배열의 형태로 제공된다. 캐리어 웨이퍼 구조체의 캐리어는 일부 예에서 비 도전성 캐리어일 수 있다. 에피택셜 LED 구조체가 실리콘 기판 위에 성장되는 예가 상기에서 명시되어 있지만, 다른 실시 형태에서의 에피택셜 LED 구조체는 다른 유형의 기판(예를 들어, 사파이어 기판) 위에 성장된다. 활성층 내에 인듐을 포함하는 LED를 포함하는 예가 상기에 명시되어 있지만, 상기 기재된 고온 웨이퍼 결합 및 솔더링은 또한 다른 유형의 LED와 다른 웨이퍼 결합 제품의 제조시에 사용가능하다. 따라서, 기술된 실시 형태의 다양한 수정, 적응, 및 다양한 특징의 조합은 청구 범위에 기재된 본 발명의 범위로부터 벗어나지 않고 실행될 수 있다.

Claims (36)

  1. 발광 장치를 포함하는 발광 어셈블리로서,
    n-형 층, p-형 층, 및 상기 n-형 층과 상기 p-형 층 사이에 배치된 활성층을 포함하는 에피택셜 발광 구조체;- 상기 활성층은 일정량의 인듐을 포함하고, 상기 에피택셜 발광 구조체는 상부 표면 및 하부 표면을 갖고, 상기 에피택셜 발광 구조체의 상부 표면은 거칠게 처리됨-
    상기 에피택셜 발광 구조체의 하부 표면의 일측에 배치된 캐리어;
    상기 에피택셜 발광 구조체와 상기 캐리어 사이에 배치된 금속 결합 층 - 상기 금속 결합 층은 상기 에피택셜 발광 구조체와 상기 캐리어를 함께 결합함-;
    은 층을 포함하고 상기 금속 결합 층과 상기 에피택셜 발광 구조체 사이에 배치된 반사층;
    상기 반사층과 상기 금속 결합 층 사이에 배치된 제1 장벽 층; 및
    상기 금속 결합 층과 상기 캐리어 사이에 배치된 제2 장벽 층을 포함하고,
    상기 에피택셜 발광 구조체, 상기 캐리어 및 상기 금속 결합 층은 상기 발광 장치의 일부이고,
    상기 발광 장치는 제1 전극 층 및 제2 전극 층을 더 포함하고, 상기 제1 전극 층은 상기 n-형 층과 접촉하고, 상기 제2 전극 층은 상기 p-형 층과 접촉하고,
    상기 금속 결합 층, 상기 제1 전극 층 및 상기 제2 전극 층은 금을 포함하지 않는, 발광 어셈블리.
  2. n-형 층, p-형 층, 및 상기 n-형 층과 상기 p-형 층 사이에 배치된 활성 층을 포함하는 에피택셜 발광 구조체; - 상기 활성 층은 일정량의 인듐을 포함함-
    캐리어; 및
    상기 에피택셜 발광 구조체와 상기 캐리어 사이에 배치된 금속 결합 층을 포함하고,
    상기 금속 결합 층은 상기 에피택셜 발광 구조체와 상기 캐리어를 함께 결합하고,
    상기 금속 결합 층은 알루미늄과 게르마늄을 포함하는, 발광 어셈블리.
  3. 제1항에 있어서, 상기 금속 결합 층은 알루미늄과 실리콘을 포함하는, 발광 어셈블리.
  4. 제1항에 있어서,
    금속 표면을 갖는 구조체; 및
    상기 구조체에 상기 발광 장치를 결합하는 일정량의 솔더
    를 더 포함하고,
    상기 솔더가 상기 금속 결합 층의 용융 온도보다 낮은 용융 온도를 갖는, 발광 어셈블리.
  5. 제4항에 있어서, 상기 솔더가 아연과 알루미늄을 포함하는, 발광 어셈블리.
  6. 제4항에 있어서, 상기 금속 표면을 갖는 구조체가 인쇄 회로 기판(PCB)인, 발광 어셈블리.
  7. 제4항에 있어서, 상기 캐리어는 상기 솔더와 직접 접촉하는 알루미늄 전극을 포함하는, 발광 어셈블리.
  8. 제1항에 있어서, 상기 제1 장벽 층은, 상기 발광 장치가 5분 동안 450℃의 온도에 노출될 때 상기 금속 결합 층으로부터 결합 금속이 상기 제1 장벽 층을 통해 확산하는 것을 방지하는, 발광 어셈블리.
  9. 제1항에 있어서, 상기 제1 장벽 층이 일정량의 니켈을 포함하는, 발광 어셈블리.
  10. 삭제
  11. 제1항에 있어서, 상기 발광 장치가 금을 포함하지 않는, 발광 어셈블리.
  12. 제1항에 있어서, 상기 제2 전극 층이 일정량의 알루미늄이고, 일정량의 솔더가 상기 제2 전극 층을 금속 표면에 부착하고, 상기 솔더가 상기 금속 결합 층의 용융 온도보다 낮은 용융 온도를 갖는, 발광 어셈블리.
  13. 제1항에 있어서, 상기 캐리어가 일정량의 실리콘인, 발광 어셈블리.
  14. 발광 장치를 포함하는 발광 어셈블리의 제조 방법으로서,
    (a) 캐리어 웨이퍼 구조체와 장치 웨이퍼 구조체 사이에 배치된 결합 금속을 용융시킴으로써 상기 장치 웨이퍼 구조체에 상기 캐리어 웨이퍼 구조체를 웨이퍼 결합하는 단계; - 상기 장치 웨이퍼 구조체는 실리콘 기판 및 상기 실리콘 기판 상에 형성된 에피택셜 발광 구조체를 포함하고, 상기 에피택셜 발광 구조체는 n-형 층, p-형 층, 및 상기 n-형 층과 상기 p-형 층 사이에 배치된 활성층을 포함하고, 상기 활성층은 일정량의 인듐을 포함하고, 상기 캐리어 웨이퍼 구조체는 캐리어를 포함하고, (a)의 웨이퍼 결합이 웨이퍼 결합 구조체를 생성하고,
    (b) (a) 이후에, 상기 웨이퍼 결합 구조체로부터 상기 실리콘 기판을 제거하는 단계;
    (c) (b) 이후에, 제1 전극 층과 제2 전극 층을 형성하는 단계;- 상기 제1 전극 층은 상기 n-형 층과 접촉하고, 상기 제2 전극 층은 상기 p-형 층과 접촉함- 및
    (d) 상기 웨이퍼 결합 구조체를 싱귤레이팅함으로써 상기 발광 장치를 형성하는 단계를 포함하고,
    상기 결합 금속, 상기 제1 전극 층 및 상기 제2 전극 층은 금을 포함하지 않는, 발광 어셈블리의 제조 방법.
  15. 제14항에 있어서, 상기 캐리어가 실리콘 웨이퍼인, 발광 어셈블리의 제조 방법.
  16. 발광 장치를 포함하는 발광 어셈블리의 제조 방법으로서,
    (a) 캐리어 웨이퍼 구조체와 장치 웨이퍼 구조체 사이에 배치된 결합 금속을 용융시킴으로써 상기 장치 웨이퍼 구조체에 상기 캐리어 웨이퍼 구조체를 웨이퍼 결합하는 단계를 포함하고,
    상기 장치 웨이퍼 구조체는 에피택셜 발광 구조체를 포함하고, 상기 에피택셜 발광 구조체는 n-형 층, p-형 층, 및 상기 n-형 층과 상기 p-형 층 사이에 배치된 활성층을 포함하고, 상기 활성층은 일정량의 인듐을 포함하고, 상기 캐리어 웨이퍼 구조체는 캐리어를 포함하고, 상기 결합 금속이 알루미늄과 게르마늄을 포함하는, 발광 어셈블리의 제조 방법.
  17. 제14항에 있어서, 상기 결합 금속이 알루미늄 하위층과 게르마늄 하위층을 포함하되, 상기 (a)의 웨이퍼 결합 시의 상기 알루미늄 하위층이 상기 장치 웨이퍼 구조체의 부분이고, 상기 (a)의 웨이퍼 결합 시의 상기 게르마늄 하위층이 상기 캐리어 웨이퍼 구조체의 부분이며, 상기 알루미늄 하위층과 상기 게르마늄 하위층이 상기 (a)의 웨이퍼 결합 중에 함께 융합되는, 발광 어셈블리의 제조 방법.
  18. 제14항에 있어서, 상기 결합 금속이 알루미늄과 실리콘을 포함하는, 발광 어셈블리의 제조 방법.
  19. 제14항에 있어서,
    (e) 상기 (a) 이전에, 상기 장치 웨이퍼 구조체의 상기 에피택셜 발광 구조체 위에 은 층을 제공하는 단계; 및
    (f) 상기 (e) 이후와 상기 (a) 이전에, 상기 은 층 위에 장벽 층을 제공하는 단계- 상기 장벽 층은 일정량의 니켈을 포함함-
    를 더 포함하는, 발광 어셈블리의 제조 방법.
  20. 제14항에 있어서,
    (e) 상기 (a) 이전에, 상기 장치 웨이퍼 구조체의 상기 에피택셜 발광 구조체 위에 은 층을 제공하는 단계; 및
    (f) 상기 (e) 이후와 상기 (a) 이전에, 적어도 400℃의 온도에서 상기 에피택셜 발광 구조체 위에 상기 은 층을 어닐링하는 단계
    를 더 포함하는, 발광 어셈블리의 제조 방법.
  21. 제16항에 있어서, 상기 장치 웨이퍼 구조체는 실리콘 기판을 포함하고, 상기 (a)의 웨이퍼 결합이 웨이퍼 결합 구조체를 생성하고, 상기 방법이,
    (b) 상기 (a) 이후에, 상기 웨이퍼 결합 구조체로부터 상기 실리콘 기판을 제거하는 단계;
    (c) 상기 (b) 이후에, 상기 n-형 층과 접촉되어 있는 제1 전극 층 및 상기 p-형 층과 접촉되어 있는 제2 전극 층을 형성하는 단계; 및
    (d) 상기 웨이퍼 결합 구조체를 싱귤레이팅하여, 상기 발광 장치를 형성하는 단계
    를 더 포함하는, 발광 어셈블리의 제조 방법.
  22. 제14항에 있어서, 상기 발광 장치가 금을 포함하지 않는, 발광 어셈블리의 제조 방법.
  23. 제14항에 있어서, 상기 결합 금속이 용융 온도를 갖고 있고,
    상기 방법이,
    (e) 상기 발광 장치와 금속 표면 사이에 일정량의 솔더를 용융시킴으로써 상기 발광 장치를 상기 금속 표면에 솔더링하는 단계를 더 포함하고,
    상기 솔더가 상기 결합 금속의 상기 용융 온도보다 낮은 용융 온도를 갖는, 발광 어셈블리의 제조 방법.
  24. 제23항에 있어서, 상기 (e)의 솔더링하는 단계가 상기 발광 어셈블리를 생성하고, 상기 발광 어셈블리가 금을 포함하지 않는, 발광 어셈블리의 제조 방법.
  25. 제14항에 있어서, 일정량의 솔더를 용융시킴으로써 금속 표면에 에피택셜 발광 구조제를 부착하는 단계를 더 포함하고,
    상기 결합 금속이 적어도 380℃의 용융 온도를 갖고, 상기 솔더의 용융 온도가 상기 결합 금속의 상기 용융 온도보다 낮은, 발광 어셈블리의 제조 방법.
  26. 제25항에 있어서, 상기 솔더가 아연과 알루미늄을 포함하는, 발광 어셈블리의 제조 방법.
  27. 제1항에 있어서, 상기 금속 결합 층이 적어도 380℃의 용융 온도를 갖는, 발광 어셈블리.
  28. 제14항에 있어서, 상기 (a)의 웨이퍼 결합이 적어도 380℃의 온도에서 행해지는, 발광 어셈블리의 제조 방법.
  29. 제1항에 있어서, 상기 제1 장벽 층은 니켈 층 및 티타늄 층을 포함하고, 상기 티타늄 층은 상기 반사 층과 상기 금속 결합 층 사이에 배치되고, 상기 니켈 층은 상기 티타늄 층과 상기 반사 층 사이에 배치되는, 발광 어셈블리.
  30. 제29항에 있어서, 상기 제1 장벽 층은 상기 니켈 층과 상기 티타늄 층 사이의 티타늄 질화물 층을 포함하는, 발광 어셈블리.
  31. 제29항에 있어서, 상기 제1 장벽 층은 상기 니켈 층과 상기 티타늄 층 사이의 실리콘 질화물 층을 포함하는, 발광 어셈블리.
  32. 제1항에 있어서, 상기 제1 장벽 층은 티타늄 질화물 층을 포함하는, 발광 어셈블리.
  33. 제1항에 있어서, 상기 제1 장벽 층은 실리콘 질화물 층을 포함하는, 발광 어셈블리.
  34. 제1항에 있어서, 상기 제2 장벽 층은 티타늄 층을 포함하는, 발광 어셈블리.
  35. 제1항에 있어서, 상기 반사 층을 캡슐화한 캡슐화 층을 더 포함하는, 발광 어셈블리.
  36. 제35항에 있어서, 상기 캡슐화 층은 백금 층인, 발광 어셈블리.
KR1020137023781A 2011-08-02 2012-06-08 발광 어셈블리 및 발광 어셈블리의 제조 방법 KR101496074B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/196,839 US9142743B2 (en) 2011-08-02 2011-08-02 High temperature gold-free wafer bonding for light emitting diodes
US13/196,839 2011-08-02
PCT/US2012/041656 WO2013019314A1 (en) 2011-08-02 2012-06-08 High temperature gold-free wafer bonding for light emitting diodes

Publications (2)

Publication Number Publication Date
KR20130133842A KR20130133842A (ko) 2013-12-09
KR101496074B1 true KR101496074B1 (ko) 2015-02-25

Family

ID=47626419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137023781A KR101496074B1 (ko) 2011-08-02 2012-06-08 발광 어셈블리 및 발광 어셈블리의 제조 방법

Country Status (6)

Country Link
US (1) US9142743B2 (ko)
JP (1) JP2014519719A (ko)
KR (1) KR101496074B1 (ko)
CN (1) CN103563100B (ko)
TW (1) TWI499087B (ko)
WO (1) WO2013019314A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101772588B1 (ko) 2011-08-22 2017-09-13 한국전자통신연구원 클리어 컴파운드 에폭시로 몰딩한 ｍｉｔ 소자 및 그것을 포함하는 화재 감지 장치
US8624482B2 (en) * 2011-09-01 2014-01-07 Toshiba Techno Center Inc. Distributed bragg reflector for reflecting light of multiple wavelengths from an LED
US9847372B2 (en) * 2011-12-01 2017-12-19 Micron Technology, Inc. Solid state transducer devices with separately controlled regions, and associated systems and methods
JP5776535B2 (ja) * 2011-12-16 2015-09-09 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
JP5686128B2 (ja) * 2012-11-29 2015-03-18 トヨタ自動車株式会社 半導体装置
TWI604632B (zh) * 2013-04-25 2017-11-01 晶元光電股份有限公司 發光二極體裝置
DE102013221788B4 (de) 2013-10-28 2021-05-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Kontaktelements und eines optoelektronischen Bauelements
CN104393140B (zh) * 2014-11-06 2018-03-23 中国科学院半导体研究所 一种高反射率的垂直结构发光二级管芯片及其制备方法
DE102015108056A1 (de) * 2015-05-21 2016-11-24 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil, optoelektronische Anordnung und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
KR101616230B1 (ko) * 2015-09-30 2016-04-27 고려대학교 산학협력단 전극 구조체 및 이를 포함하는 발광 소자
JP6824501B2 (ja) * 2017-02-08 2021-02-03 ウシオ電機株式会社 半導体発光素子
JP2018170362A (ja) * 2017-03-29 2018-11-01 株式会社東芝 半導体モジュール
US10643964B2 (en) * 2018-07-02 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Structures for bonding a group III-V device to a substrate by stacked conductive bumps
CN111987192B (zh) * 2019-05-22 2022-02-18 山东浪潮华光光电子股份有限公司 一种四元led发光二极管芯片的封装方法
US11830842B2 (en) 2020-10-22 2023-11-28 NXP USA., Inc. Hybrid device assemblies and method of fabrication

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050212006A1 (en) * 2004-03-27 2005-09-29 Samsung Electronics Co., Ltd. GaN-based III - V group compound semiconductor light emitting device and method of fabricating the same
US20080135859A1 (en) * 2006-12-08 2008-06-12 Samsung Electro-Mechanics Co., Ltd Vertical structure led device and method of manufacturing the same
US7952112B2 (en) * 2005-04-29 2011-05-31 Philips Lumileds Lighting Company Llc RGB thermal isolation substrate
JP2011146575A (ja) * 2010-01-15 2011-07-28 Nec Corp 偏光制御発光素子とその製造方法

Family Cites Families (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3100644B2 (ja) 1991-02-22 2000-10-16 株式会社東芝 半導体発光素子及びその製造方法
US5262347A (en) 1991-08-14 1993-11-16 Bell Communications Research, Inc. Palladium welding of a semiconductor body
US5306662A (en) 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
JP2917742B2 (ja) 1992-07-07 1999-07-12 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子とその製造方法
EP0579897B1 (en) 1992-07-23 2003-10-15 Toyoda Gosei Co., Ltd. Light-emitting device of gallium nitride compound semiconductor
JP2681733B2 (ja) 1992-10-29 1997-11-26 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
JP2626431B2 (ja) 1992-10-29 1997-07-02 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
US5578839A (en) 1992-11-20 1996-11-26 Nichia Chemical Industries, Ltd. Light-emitting gallium nitride-based compound semiconductor device
JP2827794B2 (ja) 1993-02-05 1998-11-25 日亜化学工業株式会社 ｐ型窒化ガリウムの成長方法
JP2778405B2 (ja) 1993-03-12 1998-07-23 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US5432808A (en) 1993-03-15 1995-07-11 Kabushiki Kaisha Toshiba Compound semicondutor light-emitting device
US5376580A (en) 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
JP2803741B2 (ja) 1993-03-19 1998-09-24 日亜化学工業株式会社 窒化ガリウム系化合物半導体の電極形成方法
DE69433926T2 (de) 1993-04-28 2005-07-21 Nichia Corp., Anan Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung
JP2785254B2 (ja) 1993-06-28 1998-08-13 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US6005258A (en) 1994-03-22 1999-12-21 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III Nitrogen compound having emission layer doped with donor and acceptor impurities
JP2956489B2 (ja) 1994-06-24 1999-10-04 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
JP2666237B2 (ja) 1994-09-20 1997-10-22 豊田合成株式会社 ３族窒化物半導体発光素子
JP3548442B2 (ja) 1994-09-22 2004-07-28 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
JP3646649B2 (ja) 1994-09-22 2005-05-11 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US5777350A (en) 1994-12-02 1998-07-07 Nichia Chemical Industries, Ltd. Nitride semiconductor light-emitting device
JP2735057B2 (ja) 1994-12-22 1998-04-02 日亜化学工業株式会社 窒化物半導体発光素子
EP0730044B1 (en) 1995-03-01 2001-06-20 Sumitomo Electric Industries, Limited Boron-aluminum nitride coating and method of producing same
JP2890396B2 (ja) 1995-03-27 1999-05-10 日亜化学工業株式会社 窒化物半導体発光素子
JP3250438B2 (ja) 1995-03-29 2002-01-28 日亜化学工業株式会社 窒化物半導体発光素子
JP3890930B2 (ja) 1995-03-29 2007-03-07 日亜化学工業株式会社 窒化物半導体発光素子
JP3511970B2 (ja) 1995-06-15 2004-03-29 日亜化学工業株式会社 窒化物半導体発光素子
DE69636088T2 (de) 1995-11-06 2006-11-23 Nichia Corp., Anan Halbleitervorrichtung aus einer Nitridverbindung
US6114188A (en) 1996-04-12 2000-09-05 Northeastern University Method of fabricating an integrated complex-transition metal oxide device
JP3209096B2 (ja) 1996-05-21 2001-09-17 豊田合成株式会社 ３族窒化物化合物半導体発光素子
JP3304787B2 (ja) 1996-09-08 2002-07-22 豊田合成株式会社 半導体発光素子及びその製造方法
JP3780887B2 (ja) 1996-09-08 2006-05-31 豊田合成株式会社 半導体発光素子及びその製造方法
JP3344257B2 (ja) 1997-01-17 2002-11-11 豊田合成株式会社 窒化ガリウム系化合物半導体及び素子の製造方法
JP3374737B2 (ja) 1997-01-09 2003-02-10 日亜化学工業株式会社 窒化物半導体素子
JP3223832B2 (ja) 1997-02-24 2001-10-29 日亜化学工業株式会社 窒化物半導体素子及び半導体レーザダイオード
JP3506874B2 (ja) 1997-03-24 2004-03-15 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
JP3795624B2 (ja) 1997-03-31 2006-07-12 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
JP3654738B2 (ja) 1997-04-07 2005-06-02 豊田合成株式会社 ３族窒化物半導体発光素子
JPH114020A (ja) 1997-04-15 1999-01-06 Toshiba Corp 半導体発光素子及びその製造方法、並びに半導体発光装置
JPH10335383A (ja) 1997-05-28 1998-12-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP3314666B2 (ja) 1997-06-09 2002-08-12 日亜化学工業株式会社 窒化物半導体素子
JPH118414A (ja) * 1997-06-18 1999-01-12 Sony Corp 半導体装置および半導体発光装置
JP3505357B2 (ja) 1997-07-16 2004-03-08 株式会社東芝 窒化ガリウム系半導体素子およびその製造方法
JP3822318B2 (ja) 1997-07-17 2006-09-20 株式会社東芝 半導体発光素子及びその製造方法
EP0926744B8 (en) 1997-12-15 2008-05-21 Philips Lumileds Lighting Company, LLC. Light emitting device
JP4118371B2 (ja) 1997-12-15 2008-07-16 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 電極に銀を有する窒化物半導体発光装置およびその製造方法ならびに半導体光電子装置
JP4118370B2 (ja) 1997-12-15 2008-07-16 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 反射ｐ電極を有する窒化物半導体発光装置およびその製造方法ならびに半導体光電子装置
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
JP3622562B2 (ja) 1998-03-12 2005-02-23 日亜化学工業株式会社 窒化物半導体発光ダイオード
US7193246B1 (en) 1998-03-12 2007-03-20 Nichia Corporation Nitride semiconductor device
JP4629178B2 (ja) 1998-10-06 2011-02-09 日亜化学工業株式会社 窒化物半導体素子
JP3063756B1 (ja) 1998-10-06 2000-07-12 日亜化学工業株式会社 窒化物半導体素子
JP3063757B1 (ja) 1998-11-17 2000-07-12 日亜化学工業株式会社 窒化物半導体素子
JP3424629B2 (ja) 1998-12-08 2003-07-07 日亜化学工業株式会社 窒化物半導体素子
JP3427265B2 (ja) 1998-12-08 2003-07-14 日亜化学工業株式会社 窒化物半導体素子
US20010042866A1 (en) 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
JP3551101B2 (ja) 1999-03-29 2004-08-04 日亜化学工業株式会社 窒化物半導体素子
US6838705B1 (en) 1999-03-29 2005-01-04 Nichia Corporation Nitride semiconductor device
US6258699B1 (en) 1999-05-10 2001-07-10 Visual Photonics Epitaxy Co., Ltd. Light emitting diode with a permanent subtrate of transparent glass or quartz and the method for manufacturing the same
JP3748011B2 (ja) 1999-06-11 2006-02-22 東芝セラミックス株式会社 ＧａＮ半導体結晶成長用Ｓｉウエーハ、それを用いたＧａＮ発光素子用ウエーハ及びそれらの製造方法
US6287882B1 (en) 1999-10-04 2001-09-11 Visual Photonics Epitaxy Co., Ltd. Light emitting diode with a metal-coated reflective permanent substrate and the method for manufacturing the same
DE19955747A1 (de) 1999-11-19 2001-05-23 Osram Opto Semiconductors Gmbh Optische Halbleitervorrichtung mit Mehrfach-Quantentopf-Struktur
JP2001146575A (ja) * 1999-11-19 2001-05-29 Kansai Paint Co Ltd 耐チッピング性塗料組成物
WO2001041225A2 (en) 1999-12-03 2001-06-07 Cree Lighting Company Enhanced light extraction in leds through the use of internal and external optical elements
US6335263B1 (en) 2000-03-22 2002-01-01 The Regents Of The University Of California Method of forming a low temperature metal bond for use in the transfer of bulk and thin film materials
TWI292227B (en) 2000-05-26 2008-01-01 Osram Opto Semiconductors Gmbh Light-emitting-dioed-chip with a light-emitting-epitaxy-layer-series based on gan
US6586762B2 (en) 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
TW456058B (en) 2000-08-10 2001-09-21 United Epitaxy Co Ltd Light emitting diode and the manufacturing method thereof
JP3786114B2 (ja) 2000-11-21 2006-06-14 日亜化学工業株式会社 窒化物半導体素子
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6906352B2 (en) 2001-01-16 2005-06-14 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
US6630689B2 (en) 2001-05-09 2003-10-07 Lumileds Lighting, U.S. Llc Semiconductor LED flip-chip with high reflectivity dielectric coating on the mesa
US6958497B2 (en) 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
US6488767B1 (en) 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
KR100558890B1 (ko) 2001-07-12 2006-03-14 니치아 카가쿠 고교 가부시키가이샤 반도체 소자
WO2003065464A1 (fr) 2002-01-28 2003-08-07 Nichia Corporation Dispositif a semi-conducteur a base de nitrure comprenant un substrat de support, et son procede de realisation
JP4063548B2 (ja) 2002-02-08 2008-03-19 日本碍子株式会社 半導体発光素子
TWI283031B (en) 2002-03-25 2007-06-21 Epistar Corp Method for integrating compound semiconductor with substrate of high thermal conductivity
KR101030068B1 (ko) 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
DE10245628A1 (de) 2002-09-30 2004-04-15 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung
US20040104395A1 (en) 2002-11-28 2004-06-03 Shin-Etsu Handotai Co., Ltd. Light-emitting device, method of fabricating the same, and OHMIC electrode structure for semiconductor device
JP2005079298A (ja) 2003-08-29 2005-03-24 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
JP2005026291A (ja) 2003-06-30 2005-01-27 Sharp Corp 窒化物系半導体発光装置およびその製造方法
JP2005072148A (ja) * 2003-08-21 2005-03-17 Mitsubishi Cable Ind Ltd 窒化物系半導体装置
KR100571816B1 (ko) 2003-09-08 2006-04-17 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
JP2005159299A (ja) 2003-10-30 2005-06-16 Sharp Corp 半導体発光素子
JP4026590B2 (ja) 2003-12-19 2007-12-26 株式会社日立製作所 半導体装置
US7026653B2 (en) 2004-01-27 2006-04-11 Lumileds Lighting, U.S., Llc Semiconductor light emitting devices including current spreading layers
US7115908B2 (en) 2004-01-30 2006-10-03 Philips Lumileds Lighting Company, Llc III-nitride light emitting device with reduced polarization fields
US7345297B2 (en) 2004-02-09 2008-03-18 Nichia Corporation Nitride semiconductor device
DE102005016592A1 (de) 2004-04-14 2005-11-24 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
US7791061B2 (en) 2004-05-18 2010-09-07 Cree, Inc. External extraction light emitting diode based upon crystallographic faceted surfaces
US20060002442A1 (en) 2004-06-30 2006-01-05 Kevin Haberern Light emitting devices having current blocking structures and methods of fabricating light emitting devices having current blocking structures
US7795623B2 (en) 2004-06-30 2010-09-14 Cree, Inc. Light emitting devices having current reducing structures and methods of forming light emitting devices having current reducing structures
US7737459B2 (en) 2004-09-22 2010-06-15 Cree, Inc. High output group III nitride light emitting diodes
US7335920B2 (en) 2005-01-24 2008-02-26 Cree, Inc. LED with current confinement structure and surface roughening
US7446345B2 (en) 2005-04-29 2008-11-04 Cree, Inc. Light emitting devices with active layers that extend into opened pits
KR100616686B1 (ko) 2005-06-10 2006-08-28 삼성전기주식회사 질화물계 반도체 장치의 제조 방법
US7547925B2 (en) 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices
JP2007273946A (ja) 2006-03-10 2007-10-18 Covalent Materials Corp 窒化物半導体単結晶膜
US7910945B2 (en) 2006-06-30 2011-03-22 Cree, Inc. Nickel tin bonding system with barrier layer for semiconductor wafers and devices
US7754514B2 (en) 2006-08-22 2010-07-13 Toyoda Gosei Co., Ltd. Method of making a light emitting element
US7557378B2 (en) 2006-11-08 2009-07-07 Raytheon Company Boron aluminum nitride diamond heterostructure
US7813400B2 (en) 2006-11-15 2010-10-12 Cree, Inc. Group-III nitride based laser diode and method for fabricating same
US7547908B2 (en) 2006-12-22 2009-06-16 Philips Lumilieds Lighting Co, Llc III-nitride light emitting devices grown on templates to reduce strain
US8021904B2 (en) 2007-02-01 2011-09-20 Cree, Inc. Ohmic contacts to nitrogen polarity GaN
KR20090124906A (ko) 2007-03-12 2009-12-03 니치아 카가쿠 고교 가부시키가이샤 고출력 발광 장치 및 그것에 이용하는 패키지
JP3135041U (ja) 2007-06-21 2007-08-30 株式会社ヤザワコーポレーション センサー付電気スタンド
US7791101B2 (en) 2008-03-28 2010-09-07 Cree, Inc. Indium gallium nitride-based ohmic contact layers for gallium nitride-based devices
US7859000B2 (en) * 2008-04-10 2010-12-28 Cree, Inc. LEDs using single crystalline phosphor and methods of fabricating same
JP5442277B2 (ja) 2008-09-22 2014-03-12 アルプス電気株式会社 Ｍｅｍｓセンサ及びその製造方法
JP5504618B2 (ja) * 2008-12-03 2014-05-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子及びその製造方法
JP4924663B2 (ja) 2008-12-25 2012-04-25 株式会社デンソー 半導体装置およびその製造方法
JP2010186829A (ja) 2009-02-10 2010-08-26 Toshiba Corp 発光素子の製造方法
JP2012532459A (ja) * 2009-07-02 2012-12-13 フリップチップ インターナショナル エルエルシー 垂直ピラー相互接続方法及び構造体
KR20110062128A (ko) 2009-12-02 2011-06-10 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR101047655B1 (ko) * 2010-03-10 2011-07-07 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050212006A1 (en) * 2004-03-27 2005-09-29 Samsung Electronics Co., Ltd. GaN-based III - V group compound semiconductor light emitting device and method of fabricating the same
US7952112B2 (en) * 2005-04-29 2011-05-31 Philips Lumileds Lighting Company Llc RGB thermal isolation substrate
US20080135859A1 (en) * 2006-12-08 2008-06-12 Samsung Electro-Mechanics Co., Ltd Vertical structure led device and method of manufacturing the same
JP2011146575A (ja) * 2010-01-15 2011-07-28 Nec Corp 偏光制御発光素子とその製造方法

Also Published As

Publication number Publication date
TWI499087B (zh) 2015-09-01
US20130032845A1 (en) 2013-02-07
WO2013019314A1 (en) 2013-02-07
CN103563100B (zh) 2016-02-24
TW201316555A (zh) 2013-04-16
CN103563100A (zh) 2014-02-05
US9142743B2 (en) 2015-09-22
JP2014519719A (ja) 2014-08-14
KR20130133842A (ko) 2013-12-09

Similar Documents

Publication Publication Date Title
KR101496074B1 (ko) 발광 어셈블리 및 발광 어셈블리의 제조 방법
JP5752855B2 (ja) 発光装置の製造方法
JP5799165B2 (ja) 発光装置およびその製造方法
EP2325906B1 (en) Semiconductor light-emitting device and method for manufacturing same
US8110421B2 (en) Light emitting device and method for manufacturing same
KR101542678B1 (ko) 실리콘 기판상에 성장시킨 저 결함 n-형 층을 갖는 LED
US9362474B2 (en) Vertical LED chip package on TSV carrier
JP5802835B2 (ja) 発光装置の製造方法
JP5856293B2 (ja) 発光装置およびその製造方法
US9461216B2 (en) Light emitting device
US8936957B2 (en) Light emitting device with planar current block structure
CN110998873B (zh) 具有透明电流扩展层的半导体芯片
JPH07297451A (ja) 半導体装置
TW201314959A (zh) 使用載體晶圓之發光二極體晶圓層次處理

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee