JP2005038892A - 半導体発光装置およびその製造方法 - Google Patents

半導体発光装置およびその製造方法 Download PDF

Info

Publication number
JP2005038892A
JP2005038892A JP2003197157A JP2003197157A JP2005038892A JP 2005038892 A JP2005038892 A JP 2005038892A JP 2003197157 A JP2003197157 A JP 2003197157A JP 2003197157 A JP2003197157 A JP 2003197157A JP 2005038892 A JP2005038892 A JP 2005038892A
Authority
JP
Japan
Prior art keywords
light emitting
electrode
emitting device
support
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003197157A
Other languages
English (en)
Inventor
Hidemi Takeishi
英見 武石
Hidenori Kamei
英徳 亀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003197157A priority Critical patent/JP2005038892A/ja
Publication of JP2005038892A publication Critical patent/JP2005038892A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】発光素子と支持体をフリップチップ接続する際に、発光素子の両電極及びｎ型化合物半導体層とｐ型化合物半導体層の短絡を防止するのに優れた半導体発光装置を提供する。
【解決手段】基板２１上に形成された化合物半導体層の同一面側にｎ型電極３とｐ型電極５を設けた発光素子１と、ｐ型電極５に接続された正電極１１とｎ型電極３に接続された負電極９と少なくとも正電極１１と負電極９の境界部分にへこみを有する支持体７とを備える。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、発光素子がフリップチップ接合されてなる半導体発光装置に関する。
【０００２】
【従来の技術】
現在、化合物半導体は、高輝度青色及び緑色発光ＬＥＤ、紫外ＬＤ等の発光素子として注目されている。
【０００３】
近年、発光素子の放熱特性等を向上させる目的で、サファイア基板上の化合物半導体の発光素子を、正電極と負電極を有する支持体上にフリップチップで接着する構造が用いられているが、発光素子のｐ型電極と支持体の正電極を接続させるための導電性材料と、発光素子のｎ型電極と支持体の負電極を接続させるための導電性材料が短絡するという課題がある。
【０００４】
従来の半導体発光装置は、支持体の正電極と負電極の境界部分に絶縁性のスペーサ樹脂を設けることにより、導電性材料同士の接触による電極の短絡を防止する方法が提案されている（例えば、特許文献１参照）。
【０００５】
図７は、従来の半導体発光装置の断面図である。
【０００６】
図７において、発光素子１を接着する支持体７には、静電気保護素子としてツェナーダイオードが使用されている。
【０００７】
基板２１の上にｎ型化合物半導体層２３、発光層２５、ｐ型化合物半導体層２７を順次積層した発光素子１において、その主光取出し面と反対側の面にｎ型電極３及びｐ型電極５が対角線方向に配列されている。
【０００８】
また、支持体７の上に正電極１１と負電極９及び両電極の境界部分に絶縁性のスペーサ樹脂１３が形成されており、正電極１１及び負電極９の表面に導電性材料１５がそれぞれ塗布される。
【０００９】
上記の発光素子１は、ｎ型電極３とｐ型電極５が各々導電性材料１５によって、正電極１１及び負電極９を有する支持体７に接着される。
【００１０】
ここで、導電性材料１５Ｎ及び１５Ｐは、発光素子１と支持体７で加熱加圧されるため、押し広げられて、接近する。しかし、スペーサ樹脂１３が正電極１１と負電極９の境界部分に形成されているため、導電性材料１５Ｎ及び１５Ｐの接触を妨げられることが示されている。
【００１１】
【特許文献１】
特開２００２−５７３７４号公報（第３−４頁、第４図）
【００１２】
【発明が解決しようとする課題】
しかしながら、電極間の短絡防止のために設けられたスペーサ樹脂１３によって堰き止められた導電性材料１５は、発光素子１の縁部付近まで押しやられる。
【００１３】
この時、発光素子１と支持体７を接着する加圧力が所定より大きい場合、もしくは導電性材料１５の量が所定より多い場合には、導電性材料１５が発光層２５側面を這い上がり、発光素子１に形成されたｎ型化合物半導体層２３とｐ型化合物半導体層２７の短絡が発生しやすい。
【００１４】
本発明は、上記従来の課題を根本的に解決するもので、発光素子と支持体をフリップチップ接続する際に両電極及びｎ型化合物半導体層とｐ型化合物半導体層の短絡を防止するのに優れた半導体発光装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記従来の課題を解決するために、本発明の半導体発光装置は、基板上に形成された化合物半導体層の同一面側にｎ型電極とｐ型電極を設けた発光素子と、ｐ型電極に接続された正電極とｎ型電極に接続された負電極と少なくとも正電極と負電極の境界部分にへこみを有する支持体とを備える。
【００１６】
本構成において、発光素子と支持体を導電性材料で接着する場合、発光素子と支持体を加熱加圧することにより押しやられた導電性材料は、正電極と負電極の境界部分に形成されたへこみに流れ込むため、導電性材料同士の接触による両電極の短絡を防止することができる。
【００１７】
また、周辺部に押しやられた導電性材料が発光層側面を這い上がり、ｎ型半導体層とｐ型半導体層が短絡するのを、支持体上の正電極の周辺にへこみを形成することにより、防ぐことができる。
【００１８】
【発明の実施の形態】
（実施の形態１）
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００１９】
図２は、本発明の実施の形態１にかかる発光素子の断面図であり、図３は、本発明の実施の形態１にかかる支持体上の絶縁膜、電極及びへこみの形成工程を示したものである。
【００２０】
また、図４は、本発明の実施の形態１にかかる支持体の平面図である。
【００２１】
図２、３及び４において、同じ構成要素については同じ符号を用いる。
【００２２】
まず、本発明の発光素子をその具体的な製造方法に基づいて、説明する。
【００２３】
図２に示すように、厚さ４００μｍ、径２インチφのＧａＮよりなる基板２１をＭＯＣＶＤ（有機金属気相成長）装置内に挿入し、前記ＧａＮの基板２１上にＳｉドープＧａＮクラッド層及び、アンドープＡｌＧａＮ層を順次に積層したｎ型化合物半導体層２３（以下、「ｎ層２３」と略称する。）、ＩｎＧａＮの発光層２５、ＭｇドープＡｌＧａＮ層とＭｇドープＡｌＧａＮコンタクト層を順次に積層したｐ型化合物半導体層２７（以下、「ｐ層２７」と略称する。）を順次に積層した。
【００２４】
このようにして形成した化合物半導体の全面に、ＳｉＯ２を成膜し、ウェットエッチでマスクパターンを形成した後、塩素系ガスを用いたＲＩＥにより、少なくともｐ層２７と発光層２５の一部を除去し、ＳｉドープＧａＮクラッド層の表面を露出させた。その後、レジストパターニング、蒸着、リフトオフ等により、Ｎｉ及びＡｕのｎ型電極３を前記ＳｉドープＧａＮクラッド層上に形成し、また、白金及び金のｐ型電極５をＭｇドープＡｌＧａＮコンタクト層上に形成して、発光素子とした。
【００２５】
上記の構成では、基板２１の表面からのｐ型電極５の高さと、基板２１の表面からのｎ型電極３の高さに段差（以下、「発光素子の段差」と略称する。）が生じる。上記の高さには、各電極の厚みが含まれているものとする。
【００２６】
また、ｎ型電極３とｐ型電極５を除いた領域に短絡防止のために絶縁膜を設けても良い。
【００２７】
このようにして得られた発光素子が多数形成されたウェーハの裏面（発光層２５が形成された面と反対側の面を言う。）を研磨して１００μｍにまで薄くし、スクライバーまたはダイサーを用いて、３５０μｍ□のチップに分離した。
【００２８】
次に、支持体の上に絶縁膜、電極及びへこみを形成する工程を説明する。
【００２９】
図３に示すように、まず、Ｓｉの導電性材料を用いた支持体７全面にプラズマＣＶＤにて絶縁膜１７としてＳｉＯ２を形成（工程（１））し、正電極１１及び負電極９を形成する領域以外にレジスト１９をパターニング（工程（２））する。
【００３０】
次に、正電極１１及び負電極９用のＡｕを全面に蒸着（工程（３））し、その後、リフトオフによりレジスト１９及び余分なＡｕを除去（工程（４））することにより、正電極１１及び負電極９を形成する。
【００３１】
へこみ２９Ｐを形成する領域以外にレジスト２０をパターニング（工程（５））し、このレジスト２０をマスクとして、上記の領域以外の絶縁膜１７と支持体７の一部をエッチング（工程（６））する。
【００３２】
最後に、レジスト２０をリフトオフにより除去（工程（７））することにより、支持体７上に絶縁膜１７、正電極１１、負電極９及びへこみ２９Ｐが形成された支持体７が得られる。
【００３３】
上記の工程（（５）〜（７））では、レジスト２０をマスクとして、支持体７をエッチングすることによりへこみ２９Ｐを形成しているが、この代替方法としてブラッシングがある。この場合には、レジストではなく、支持体７より硬い材料をマスクとして使用し、支持体７上に砥粒を噴出して、ブラッシングすることにより、同様なへこみを形成できる。
【００３４】
図４において、正電極１１と負電極９の境界部分の正電極１１側にへこみ２９Ｐが形成され、正電極引き出し部１１Ｃへの配線部分を除いた正電極１１の周辺部にへこみ３１及び３３が形成されている。また、上記へこみ２９Ｐ、３１、３３は、ｐ型電極５と正電極１１の外周部が面一になるように配置されている。
【００３５】
なお、正電極引き出し部１１Ｃの配置、へこみ２９Ｐ、３１、３３と発光素子１との相対位置は、適宜設計事項であり、本発明の実施の形態で記載したものに限られるものではない。
【００３６】
したがって、正電極１１がｐ型電極５より小さくなる場合でもよいし、大きくなる場合でもよい。ただし、大きくなる場合には、正電極１１と負電極９の干渉に留意する必要が生じる。
【００３７】
図１は、本発明の実施の形態１にかかる半導体発光装置の断面図（図４のＡ−Ａ位置）である。図１において、図２ないし図４と同じ構成要素については同じ符号を用い、説明を省略する。
【００３８】
図１において、上記方法により形成された支持体７の正電極１１と負電極９の上にぺ一スト状半田を用いて、スタンピングにより半田を載せる。その後、ｐ型電極５を正電極１１に、ｎ型電極３を負電極９に接続するために、支持体７上に発光素子１を載せ、加熱加圧することにより両者を接着する。
【００３９】
なお、発光素子１及び支持体７のフリップチップ接続は、導電性材料１５に限らず、バンプ、半田ボールを用いたものでも良い。濡れ性が良いため、広がりやすい導電性材料もしくは、半田ボールヘの適用が効果的である。
【００４０】
かかる構成によれば、上述した発光素子の段差があるため、発光素子１と支持体７を加熱加圧した時に、導電性材料１５Ｐが導電性材料１５Ｎより強く、押し広げられる。この接着に余分な導電性材料１５Ｐは、支持体７に形成されたへこみ２９Ｐ、３１、３３に流れ込む。
【００４１】
正電極１１と負電極９の境界部分に形成されたへこみ２９Ｐに導電性材料１５Ｐが流れ込むことにより、導電性材料１５Ｐと１５Ｎの接触による両電極の短絡を防ぐことができる。
【００４２】
また、正電極１１の周囲に形成されたへこみ３１、３３に導電性材料１５Ｐが流れ込むことにより、発光層２５の側面への導電性材料１５Ｐの這い上がりを防ぎ、発光素子１の側面に露出したｎ層２３とｐ層２７の導電性材料１５Ｐによる短絡を防止することができる。
【００４３】
なお、上記へこみ２９Ｐ、３１及び３３の容積が、正電極１１とｐ型電極５を接続させる導電性材料１５Ｐの容積より大きくなるように、幅及び深さが選定され、形成されることがより好ましい。
【００４４】
容積を大きくすることにより、接着に要した加圧力が所定より大きい場合にも、上記へこみが流れ込む導電性材料１５Ｐを確実に収容することができるため、短絡を防ぐことができる。
【００４５】
また、従来例に開示された正電極１１と負電極９の境界領域の完全閉鎖ではなく、へこみ２９Ｐに導電性材料１５Ｐを導くことを目的として、上記境界部分の負電極９側にＳｉＯ２などの絶縁性の壁部を設けてもよい。
【００４６】
（実施の形態２）
図５は、本発明の実施の形態２にかかる支持体の平面図であり、図６は、本発明の実施の形態２にかかる半導体発光装置の断面図である。
【００４７】
図６において、本発明の実施の形態２にかかる発光素子１は、本発明の実施の形態１にかかる発光素子と同一のものを使用する。
【００４８】
図５において、まず支持体７にサファイヤなどの絶縁材料を用い、実施の形態１にかかる支持体上の電極形成工程（図３の工程（２）〜工程（４））により、電極を形成する。
【００４９】
次に、スクライビングにより、へこみ３７を形成した。
【００５０】
へこみ３７は、スクライビングにより形成されるため、正電極１１と負電極９の境界部分以外、つまり正電極１１自体及び負電極９自体を分断するように形成される。しかし、発光素子１と支持体７を接着させる導電性材料１５が分断された各電極を電気的に接続する。
【００５１】
発光素子１と支持体７の接着は、本発明の実施の形態１にかかる半導体発光装置と同様な方法で実施した。
【００５２】
かかる構成によれば、絶縁材料などエッチングまたはブラッシングが困難な材料においても、へこみ３７を形成することができるため、実施の形態１の半導体発光装置と同様な効果を有する。
【００５３】
なお、スクライビングによりへこみを形成する方法を実施の形態１で使用した導電性材料の支持体に適用してもよい。
【００５４】
（実施の形態３）
図８は、本発明の実施の形態３にかかる支持体の平面図であり、図９は、本発明の実施の形態３にかかる半導体発光装置の断面図（図８のＢ−Ｂ位置）である。
【００５５】
図８及び図９において、本発明の実施の形態１と同じ構成要素については同じ符号を用いる。
【００５６】
まず、本発明の実施の形態３にかかる発光素子をその具体的な製造方法に基づいて、説明する。
【００５７】
図９に示すように、厚さ４００μｍ、径２インチφのＳｉＣよりなる基板２１をＭＯＣＶＤ（有機金属気相成長）装置内に押入し、前記基板２１の一方の面上にｎ層２３、発光層２５、ｐ層２７を順次、積層した。
【００５８】
ｐ層２７上のｐ型電極５を形成する領域以外にレジストをパターニングし、白金及びＡｕを全面に蒸着した後、リフトオフによりレジスト及び余分な白金、Ａｕを除去して、ｐ型電極５を形成した。
【００５９】
次に、ＭＯＣＶＤ装置内から一旦、ウェーハを取り出し、化合物半導体層を形成した面と反対側の面（以下、「他方の面」と略称する。）を加工対象として、再度、装置内にセットする。
【００６０】
基板２１の他方の面において、ｎ型電極３を形成する領域以外にレジストをパターニングし、Ｎｉ及びＡｕを全面に蒸着した後、リフトオフによりレジスト及び余分なＮｉ、Ａｕを除去してｎ型電極３を形成し、発光素子１とした。
【００６１】
このようにして得られた発光素子１が多数形成された基板の他方の面側よりダイシング及びスクライビングを行い、図９に示すような断面形状のチップに分離した。
【００６２】
図８において、Ｓｉの導電性材料を用いた支持体７の上の正電極及びへこみ３５は、絶縁膜の形成を除き、本発明の実施の形態１にかかる支持体と同様の工程で形成された。
【００６３】
へこみ３５は、正電極引き出し部１１Ｃへの配線部分を除いた正電極１１の周囲に、ｐ型電極５と正電極１１の外周部が面一になるように配置されている。
【００６４】
なお、正電極引き出し部１１Ｃ及びへこみ３５と発光素子１との相対位置は、適宜設計事項であり、本発明の実施の形態で記載したものに限られるものではない。したがって、正電極１１がｐ型電極５より小さくなる場合でもよいし、大きくなる場合でもよい。
【００６５】
また、スクライビング又はブラッシングにより、へこみを形成した支持体７を使用してもよい。この場合、へこみの位置は若干異なるが、説明は省略する。
【００６６】
なお、支持体７の裏面（正電極を形成した面と反対側の面）にまで正電極引き出し部を延長してもよい。
【００６７】
図９において、支持体７の正電極１１の上にぺースト状半田を用いて、スタンピングにより半田を載せ、ｐ型電極５を正電極１１に接続するために、支持体７上に発光素子１を載せ、加熱加圧することにより両者を接着する。
【００６８】
次に、ワイヤーボンディング法によりｎ型電極３とリードフレームのｎ側５５をワイヤー４１で、正電極引き出し部１１Ｃとリードフレームのｐ側５３をワイヤー４３で各々、接続させる。上記方法により発光素子１と支持体７が接着され、電気接続がなされる。
【００６９】
なお、正電極１１及びｐ型電極５の接着は、導電性材料１５に限らず、バンプ、半田ボールを用いたものでも良い。濡れ性が良いため、広がりやすい導電性材料もしくは、半田ボールヘの適用が効果的である。
【００７０】
かかる構成によれば、発光素子１と支持体７を加熱加圧した時に押し広げられた接着に余分な導電性材料１５は、支持体７に形成されたへこみ３５に流れ込む。
【００７１】
上記へこみ３５が、発光素子１の側面への導電性材料１５の這い上がりを防ぎ、発光素子１の側面に露出したｎ層２３とｐ層２７の導電性材料１５による短絡を防止することができる。
【００７２】
上記支持体７には、導電性材料を使用したが、Ａｌ、Ｃｕなどの熱伝導性の金属を用いると、放熱性の面でさらに効果がある。この実施の形態の半導体発光装置の断面図を図１０に示す。
【００７３】
この場合、金属製の支持体に直接、発光素子１のｐ型電極５を接着できるため、正電極１１及び正電極引き出し部１１Ｃは形成しなくてもよく、ｐ型電極５を接着する領域の周辺にへこみ３５を形成すればよい。本発明では、このｐ型電極５を接着する領域についても正電極１１とする。
【００７４】
また、支持体７は、絶縁性材料で形成してもよいが、放熱効率の点では、導電性材料もしくは熱伝導性の高い金属を用いるのがより好ましい。
【００７５】
また、へこみ３５は、本発明の実施の形態１と同様に、その容積が使用される導電性材料１５の容積より大きくなるように幅及び深さが選定され、形成されることがより好ましい。
【００７６】
（実施の形態４）
図１１は、本発明の実施の形態４にかかる発光素子の化合物半導体層側から見た平面図であり、図１２は、その発光素子の製造工程を示したものである。
【００７７】
図１１及び図１２において、本発明の実施の形態１と同じ構成要素については同じ符号を用い、説明を省略する。
【００７８】
図１１において、ｐ型電極５の周囲、つまり、支持体の正電極周辺に形成したへこみに対向する部分に絶縁性の壁部５１が形成されている。
【００７９】
まず、本発明の実施の形態４にかかる発光素子の製造方法について説明する。図１２において、工程（１）から工程（５）までは、本発明の実施の形態１と同様の工程であるので、説明を省略する。
【００８０】
ｐ型層２７上にｐ型電極５を形成するために、まず、ｐ型電極５を形成する領域以外の領域にレジスト９１をパターニング（工程（６））し、ウェットエッチングによりｐ型電極５を形成する領域のＳｉＯ２を除去（工程（７））すると、絶縁性の壁部５１がＳｉＯ２で形成される。
【００８１】
次に、ｐ型電極用にＡｕを全面に蒸着（工程（８））し、リフトオフによりレジスト及び余分なＡｕを除去して、ｐ型電極５を形成（工程（９））する。
【００８２】
ｎ型電極３を形成する領域以外の領域にレジスト９３をパターニング（工程（１０））し、ｎ型電極用にＡｕを全面に蒸着（工程（１１））し、リフトオフによりレジスト及び余分なＡｕを除去して、ｎ型電極３を形成（工程（１２））して、発光素子１とした。
【００８３】
また、本実施の形態ではｐ型電極５の側面だけに絶縁膜５１を形成したが、より広い領域、ｎ型電極３とｐ型電極５を除いた領域に絶縁膜５１を設けても良い。
【００８４】
この場合、工程数は若干増えるが、説明は省略する。
【００８５】
図１３は、本発明の実施の形態４にかかる支持体上の絶縁膜、電極、及びへこみを形成する工程を示したものである。
【００８６】
図１４は、本発明の実施の形態４にかかる半導体発光装置の断面図である。
【００８７】
図１３及び図１４において、本発明の実施の形態１と同じ構成要素については同じ符号を用い、説明を省略する。
【００８８】
図１３において、まず、Ｓｉの導電性材料を用いた支持体７全面にプラズマＣＶＤにて絶縁膜１７としてＳｉＯ２を形成（工程（１））し、負電極９を形成する領域にレジスト７１をパターニング（工程（２））する。
【００８９】
次に、レジスト７１をマスクとして、余分な絶縁膜１７を除去（工程（３））し、リフトオフによりレジスト７１も除去（工程（４））した後、正電極１１及び負電極９を形成する領域以外の領域にレジスト７３をパターニング（工程（５））する。
【００９０】
両電極用としてＡｕを全面に蒸着（工程（６））し、リフトオフによりレジスト７３及び余分なＡｕを除去（工程（７））すると、支持体７上に正電極１１、負電極９及び支持体７と負電極９の間に絶縁膜１７が形成される。
【００９１】
この時、支持体７表面からの正電極１１の高さと、支持体７表面からの負電極９の高さとの段差（以下、「支持体の段差」と略称する。）が、発光素子の段差とほぼ同一となるように絶縁膜１７の厚さを調整する。
【００９２】
なお、上記の高さには、各電極の厚みが含まれているものとする。
【００９３】
工程（７）の後、へこみ２９Ｐを形成する領域以外の領域にレジスト７５をパターニング（工程（８））し、エッチングによりへこみ２９Ｐを形成（工程（９））した後、リフトオフによりレジスト７５を除去（工程（１０））して、支持体７を加工した。
【００９４】
なお、スクライビング又はブラッシングにより、へこみを形成した支持体７を使用してもよい。この場合、へこみの位置は若干異なるが、実施の形態２にかかる支持体と同様な配置となるため、説明は省略する。
【００９５】
上記方法で加工した支持体７では、発光素子の段差と支持体の段差をほぼ同一にすることにより、正電極１１とｐ型電極５を接続する導電性材料１５Ｐの厚さと、負電極９とｎ型電極３を接続する導電性材料１５Ｎの厚さを同一にすることができる。
【００９６】
したがって、接着の際に導電性材料１５で発光素子の段差を調整する必要がなくなるため、接着に余分な導電性材料１５が不要となり、導電性材料１５Ｎ及び１５Ｐの短絡の発生を防ぐことができる。
【００９７】
図１４において、上記の構成によれば、発光素子１と支持体７を加熱加圧した時に押し広げられた、接着に余分な半田１５Ｐは、発光素子１のｐ型電極５の周辺に形成された絶縁性の壁部５１により、ｐ型電極５以外の発光素子１の表面上に広がるのを妨げ、前記の絶縁性の壁部５１に対向する部分に形成されたへこみ２９Ｐ、３３に半田１５Ｐを誘導する。
【００９８】
したがって、半田１５Ｐと１５Ｎの短絡及び発光素子１のｎ層２３とｐ層２７の半田１５Ｐによる短絡をより確実に防止することができる。
【００９９】
発光層２５で発熱が起こるため、正電極１１は、負電極９に比べ、発熱が大きい。これに対し、支持体７において、発熱が大きい正電極１１側に極力、絶縁膜１７を設けないことにより、正電極１１に伝達された熱が支持体７全面に急速に伝達され、発光素子の放熱効果も向上できる。
【０１００】
また、正電極１１と支持体７との間に絶縁膜１７がある場合でも、発光素子の段差と支持体の段差を同一とすることにより、正電極１１とｐ型電極５を接続する導電性材料１５Ｐの厚さと負電極９とｎ型電極３を接続する導電性材料１５Ｎの厚さを同一にすることができ、両者の接触による短絡をより確実に防ぐことができる。
【０１０１】
スタンピング以外の導電性材料１５の形成方法として、固形半田の薄片を載せる方法、ぺ一スト状半田をスクリーン印刷により形成する方法、固形半田を蒸着して薄膜とする方法（以下、「蒸着方法」と略称する。）を用いることができる。
【０１０２】
なお、導電性材料１５は、発光素子１の電極上または支持体７の電極上のいずれに形成してもよいが、ｐ型電極５及びｎ型電極３の領域内に入る大きさで形成される。
【０１０３】
特に、蒸着方法は、電極に対するパターニング精度及び厚み精度が高いため、導電性材料１５Ｐ及び１５Ｎの短絡を心配することなく、接着に必要な厚みの半田を大面積で塗布することができる。
【０１０４】
したがって、他の方法に比べ、支持体７への放熱効果をより高めることができる。
【０１０５】
また、導電性材料１５に半田を用いることにより、濡れ性が良いため、支持体７の電極に対し、発光素子１のｐ型電極５及びｎ型電極３のほぼ全面を均一に接着することができる。
【０１０６】
半田は、Ｐｂ−Ｓｎ、Ｉｎ−Ｓｎ、Ｓｎ−Ｐｄ、Ｓｎ−Ｚｎ、Ｓｎ−Ｃｕ、Ｐｂ−Ａｇ−Ｓｎ、Ｉｎ−Ａｇ−Ｐｂ、Ａｇ−Ｐｄ、Ａｕ−Ｇｅ、Ａｕ−Ｓｉ、Ａｕ−Ｓｎ等を用いることができ、少なくともＡｕ、Ａｇ、Ｓｉ、Ｓｎ、Ｐｂ、Ｉｎのいずれかの材料を含むことが望ましい。
【０１０７】
【発明の効果】
以上のように、本発明の半導体発光装置によれば、支持体上の電極の周辺にへこみを形成することにより、発光素子と支持体を接着する際に導電性材料同士の接触によるｎ型電極とｐ型電極の短絡及び発光素子側面に露出したｐ層とｎ層の短絡を防止することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る半導体発光装置の断面図
【図２】本発明の実施の形態１に係る発光素子の断面図
【図３】本発明の実施の形態１に係る支持体上の絶縁膜、電極及びへこみを形成する工程図
【図４】本発明の実施の形態１に係る支持体の平面図
【図５】本発明の実施の形態２に係る支持体の平面図
【図６】本発明の実施の形態２に係る半導体発光装置の断面図
【図７】従来の半導体発光装置の断面図
【図８】本発明の実施の形態３に係る支持体の平面図
【図９】本発明の実施の形態３に係る半導体発光装置の断面図
【図１０】本発明の実施の形態３に係る半導体発光装置の断面図（導電性の支持体）
【図１１】本発明の実施の形態４に係る発光素子の平面図
【図１２】本発明の実施の形態４に係る発光素子の製造工程図
【図１３】本発明の実施の形態４に係る支持体上の絶縁膜、電極及びへこみを形成する工程図
【図１４】本発明の実施の形態４に係る半導体発光装置の断面図
【符号の説明】
１ 発光素子
３ ｎ型電極
５ ｐ型電極
７ 支持体
９ 負電極
９Ｃ 負電極引き出し部
１１ 正電極
１１Ｃ 正電極引き出し部
１３ スペーサ樹脂
１５ 導電性材料
１５Ｐ ｐ型電極側に搭載された導電性材料
１５Ｎ ｎ型電極側に搭載された導電性材料
１７ 絶縁膜
１９、２０、７１、７３、７５、９１、９３ レジスト
２１ 基板
２３ ｎ層
２５ 発光層
２７ ｐ層
２９Ｐ、２９Ｎ、３１、３３、３５、３７ へこみ
４１、４３ ワイヤー
５１ 絶縁性の壁部
５３ リードフレームのｐ側
５５ リードフレームのｎ側

Claims (17)

  1. 基板上に形成された化合物半導体層の同一面側にｎ型電極とｐ型電極が設けられた発光素子と、前記ｐ型電極に接続された正電極と前記ｎ型電極に接続された負電極と少なくとも前記正電極と前記負電極の境界部分に形成されたへこみを有する支持体とを備えた半導体発光装置。
  2. 前記支持体は前記正電極の周辺に形成されたへこみをさらに有することを特徴とする請求項１に記載の半導体発光装置。
  3. 前記発光素子は基板上にｎ層と発光層とｐ層とが順次積層され、前記ｐ層の上に形成されたｐ型電極と、少なくとも前記ｐ層と前記発光層の一部を除去して前記ｎ層を露出させた領域に形成されたｎ型電極とを有することを特徴とする請求項１または２のいずれかに記載の半導体発光装置。
  4. 前記半導体発光装置は少なくとも前記支持体と前記負電極との間にさらに絶縁膜を有し、前記絶縁膜は前記支持体表面からの前記正電極の高さと前記支持体表面からの前記負電極の高さとの段差が前記基板表面からの前記ｐ型電極の高さと前記基板表面からの前記ｎ型電極の高さとの段差とほぼ同一となるように形成されていることを特徴とする請求項１ないし３のいずれかに記載の半導体発光装置。
  5. 前記絶縁膜は前記負電極と前記支持体の間にのみ形成されていることを特徴とする請求項４に記載の半導体発光装置。
  6. 基板の一方の面上にｎ層と発光層とｐ層とが順次積層され、前記ｐ層の上に形成されたｐ型電極と、前記基板の他方の面上に形成されたｎ型電極とを有する発光素子と、少なくとも前記ｐ型電極に接続された正電極と前記正電極の周囲に形成されたへこみを有する支持体とを備えた半導体発光装置。
  7. 導電性材料で前記発光素子と前記支持体の電極を接続させることを特徴とする請求項１ないし６のいずれかに記載の半導体発光装置。
  8. 前記へこみの容積は前記導電性材料の容積より大きいことを特徴とする請求項７に記載の半導体発光装置。
  9. 前記発光素子側と前記支持体側のいずれか一方の電極上に蒸着された薄膜で前記発光素子と前記支持体の電極を接続させることを特徴とする請求項４または５のいずれかに記載の半導体発光装置。
  10. 前記導電性材料が半田であることを特徴とする請求項７ないし９のいずれかに記載の半導体発光装置。
  11. 前記半田がＡｕ、Ａｇ、Ｓｉ、Ｓｎ、Ｐｂ、Ｉｎのいずれかを含むことを特徴とする請求項１０に記載の半導体発光装置。
  12. 前記発光素子の前記へこみに対向する部分に絶縁性の壁部を設けることを特徴とする請求項１ないし１１のいずれかに記載の半導体発光装置。
  13. 前記発光素子の壁部はエッチングにより形成されることを特徴とする請求項１２に記載の半導体発光装置。
  14. 基板上に形成された化合物半導体層の同一面側にｎ型電極とｐ型電極が設けられた発光素子と、正電極と負電極を有する支持体とを備えた半導体発光装置の製造方法において、少なくとも前記正電極と前記負電極の境界部分にへこみをエッチングとスクライビングとブラッシングの内のいずれかにより形成する工程と、前記ｐ型電極を前記正電極に、前記ｎ型電極を前記負電極にそれぞれ接続させる工程とを有する半導体発光装置の製造方法。
  15. 前記発光素子は基板上にｎ層と発光層とｐ層とが順次積層され、前記ｐ層の上に形成されたｐ型電極と、少なくとも前記ｐ層と前記発光層の一部を除去して前記ｎ層を露出させた領域に形成されたｎ型電極とを有することを特徴とする請求項１４に記載の半導体発光装置の製造方法。
  16. 基板の一方の面上に形成された化合物半導体層の同一面側に形成されたｐ型電極と前記基板の他方の面上に形成されたｎ型電極とを有する発光素子と、少なくとも正電極を有する支持体とを備えた半導体発光装置の製造方法において、前記正電極の周囲にへこみをエッチングとスクライビングとブラッシングの内のいずれかにより形成する工程と、前記ｐ型電極を前記正電極に、前記ｎ型電極を前記負電極にそれぞれ接続させる工程とを有する半導体発光装置の製造方法。
  17. 前記半導体発光装置の製造方法は前記支持体側の電極上に導電性材料を載せる工程をさらに有し、前記導電性材料で前記発光素子と前記支持体の電極を接続させることを特徴とする請求項１４ないし１６のいずれかに記載の半導体発光装置の製造方法。
JP2003197157A 2003-07-15 2003-07-15 半導体発光装置およびその製造方法 Pending JP2005038892A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003197157A JP2005038892A (ja) 2003-07-15 2003-07-15 半導体発光装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003197157A JP2005038892A (ja) 2003-07-15 2003-07-15 半導体発光装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005038892A true JP2005038892A (ja) 2005-02-10

Family

ID=34207395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003197157A Pending JP2005038892A (ja) 2003-07-15 2003-07-15 半導体発光装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2005038892A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006313897A (ja) * 2005-05-07 2006-11-16 Samsung Electronics Co Ltd 発光素子パッケージ用サブマウント
JP2006332381A (ja) * 2005-05-26 2006-12-07 Matsushita Electric Works Ltd 発光装置
US8614109B2 (en) 2008-11-13 2013-12-24 Nichia Corporation Semiconductor light-emitting apparatus and method of fabricating the same
JP2014103177A (ja) * 2012-11-16 2014-06-05 Toshiba Lighting & Technology Corp 発光モジュール
KR101413599B1 (ko) * 2013-01-31 2014-07-08 주식회사 루멘스 발광장치 및 이를 포함하는 백라이트 유닛
JP2014207307A (ja) * 2013-04-12 2014-10-30 シチズン電子株式会社 Ｌｅｄ装置及びその製造方法
WO2014196175A1 (ja) * 2013-06-07 2014-12-11 パナソニックＩｐマネジメント株式会社 配線基板およびｌｅｄモジュール
CN104659196A (zh) * 2013-11-20 2015-05-27 展晶科技(深圳)有限公司 发光二极管
JP2016039324A (ja) * 2014-08-08 2016-03-22 日亜化学工業株式会社 発光装置及び発光装置の製造方法
JP2017162994A (ja) * 2016-03-09 2017-09-14 パナソニックＩｐマネジメント株式会社 発熱部品の実装構造体及びその製造方法
JP2018113293A (ja) * 2017-01-10 2018-07-19 セイコーエプソン株式会社 発光装置、生体情報測定装置および発光装置の製造方法
WO2019069744A1 (ja) * 2017-10-06 2019-04-11 パナソニックＩｐマネジメント株式会社 画像表示装置、画像表示装置の製造方法、および部品実装基板
WO2021010034A1 (ja) * 2019-07-12 2021-01-21 株式会社ジャパンディスプレイ Ｌｅｄモジュール及びｌｅｄモジュールを含む表示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883955A (ja) * 1994-09-12 1996-03-26 Hitachi Ltd 光アセンブリ
JPH09223846A (ja) * 1996-02-16 1997-08-26 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
JP2002026465A (ja) * 2000-07-12 2002-01-25 Denso Corp 半導体レーザおよびその製造方法
JP2003046142A (ja) * 2001-08-01 2003-02-14 Sanyo Electric Co Ltd 発光装置及びそれに用いる支持台
JP2003092431A (ja) * 2001-07-11 2003-03-28 Nichia Chem Ind Ltd フェースダウンで支持体に固定する方法
JP2003174201A (ja) * 2001-12-04 2003-06-20 Rohm Co Ltd Ｌｅｄチップの実装方法、およびｌｅｄチップの実装構造

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883955A (ja) * 1994-09-12 1996-03-26 Hitachi Ltd 光アセンブリ
JPH09223846A (ja) * 1996-02-16 1997-08-26 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
JP2002026465A (ja) * 2000-07-12 2002-01-25 Denso Corp 半導体レーザおよびその製造方法
JP2003092431A (ja) * 2001-07-11 2003-03-28 Nichia Chem Ind Ltd フェースダウンで支持体に固定する方法
JP2003046142A (ja) * 2001-08-01 2003-02-14 Sanyo Electric Co Ltd 発光装置及びそれに用いる支持台
JP2003174201A (ja) * 2001-12-04 2003-06-20 Rohm Co Ltd Ｌｅｄチップの実装方法、およびｌｅｄチップの実装構造

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006313897A (ja) * 2005-05-07 2006-11-16 Samsung Electronics Co Ltd 発光素子パッケージ用サブマウント
JP2006332381A (ja) * 2005-05-26 2006-12-07 Matsushita Electric Works Ltd 発光装置
US8614109B2 (en) 2008-11-13 2013-12-24 Nichia Corporation Semiconductor light-emitting apparatus and method of fabricating the same
US8735934B2 (en) 2008-11-13 2014-05-27 Nichia Corporation Semiconductor light-emitting apparatus and method of fabricating the same
JP2014103177A (ja) * 2012-11-16 2014-06-05 Toshiba Lighting & Technology Corp 発光モジュール
KR101413599B1 (ko) * 2013-01-31 2014-07-08 주식회사 루멘스 발광장치 및 이를 포함하는 백라이트 유닛
JP2014207307A (ja) * 2013-04-12 2014-10-30 シチズン電子株式会社 Ｌｅｄ装置及びその製造方法
JPWO2014196175A1 (ja) * 2013-06-07 2017-02-23 パナソニックＩｐマネジメント株式会社 配線基板およびｌｅｄモジュール
WO2014196175A1 (ja) * 2013-06-07 2014-12-11 パナソニックＩｐマネジメント株式会社 配線基板およびｌｅｄモジュール
CN104659196A (zh) * 2013-11-20 2015-05-27 展晶科技(深圳)有限公司 发光二极管
JP2016039324A (ja) * 2014-08-08 2016-03-22 日亜化学工業株式会社 発光装置及び発光装置の製造方法
JP2017162994A (ja) * 2016-03-09 2017-09-14 パナソニックＩｐマネジメント株式会社 発熱部品の実装構造体及びその製造方法
JP2018113293A (ja) * 2017-01-10 2018-07-19 セイコーエプソン株式会社 発光装置、生体情報測定装置および発光装置の製造方法
US11033193B2 (en) 2017-01-10 2021-06-15 Seiko Epson Corporation Light emitting device, biological information measuring apparatus, and method of manufacturing light emitting device
WO2019069744A1 (ja) * 2017-10-06 2019-04-11 パナソニックＩｐマネジメント株式会社 画像表示装置、画像表示装置の製造方法、および部品実装基板
JPWO2019069744A1 (ja) * 2017-10-06 2020-09-17 パナソニックＩｐマネジメント株式会社 画像表示装置、画像表示装置の製造方法、および部品実装基板
JP7178665B2 (ja) 2017-10-06 2022-11-28 パナソニックＩｐマネジメント株式会社 画像表示装置、および部品実装基板
WO2021010034A1 (ja) * 2019-07-12 2021-01-21 株式会社ジャパンディスプレイ Ｌｅｄモジュール及びｌｅｄモジュールを含む表示装置
JP2021015901A (ja) * 2019-07-12 2021-02-12 株式会社ジャパンディスプレイ Ｌｅｄモジュール及びｌｅｄモジュールを含む表示装置
JP7407531B2 (ja) 2019-07-12 2024-01-04 株式会社ジャパンディスプレイ Ｌｅｄモジュール及びｌｅｄモジュールを含む表示装置

Similar Documents

Publication Publication Date Title
US10062810B2 (en) Light-emitting diode module having light-emitting diode joined through solder paste and light-emitting diode
JP7134198B2 (ja) 発光デバイスを支持基板に取り付ける方法
JP5676396B2 (ja) 高光抽出ｌｅｄ用の基板除去方法
JP3893874B2 (ja) 窒化物半導体発光素子の製造方法
JP4045767B2 (ja) 半導体発光装置
TWI637537B (zh) 發光裝置及其製造方法
TWI300277B (en) Method for manufacturing gallium nitride light emitting diode devices
US20100207123A1 (en) Light emitting device
CN108140703B (zh) 氮化物半导体紫外线发光装置及其制造方法
KR100986440B1 (ko) 발광소자 및 그 제조방법
JP5356292B2 (ja) 半導体発光素子及び半導体発光装置
JP4411695B2 (ja) 窒化物半導体発光素子
JP2005038892A (ja) 半導体発光装置およびその製造方法
US10003039B2 (en) Light emitting device and method of fabricating the same
CN108183155B (zh) 半导体发光器件
JP2009059969A (ja) 半導体発光素子、発光装置、照明装置、表示装置及び半導体発光素子の製造方法
CN106252490A (zh) 半导体发光装置
TW200935626A (en) Light emitting diode and method for manufactring the same
JP2007220902A (ja) 発光装置およびその製造方法
US20100248407A1 (en) Method for producing group III nitride-based compound semiconductor device
JP2005051233A (ja) 半導体発光装置およびその製造方法
JP2007158132A5 (ja)
JP2004006468A (ja) 半導体発光装置
JP2019046949A (ja) 発光素子の製造方法
JPS6222556B2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060531

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090612

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100323