JP4366810B2 - 発光ダイオードの形成方法 - Google Patents
発光ダイオードの形成方法 Download PDFInfo
- Publication number
- JP4366810B2 JP4366810B2 JP2000035644A JP2000035644A JP4366810B2 JP 4366810 B2 JP4366810 B2 JP 4366810B2 JP 2000035644 A JP2000035644 A JP 2000035644A JP 2000035644 A JP2000035644 A JP 2000035644A JP 4366810 B2 JP4366810 B2 JP 4366810B2
- Authority
- JP
- Japan
- Prior art keywords
- led chip
- emitting diode
- light emitting
- package
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一対のリード電極を有するパッケージ上にＬＥＤチップが配置された発光ダイオードの形成方法に係わり、特に、前記各リード電極の一部分に突起部を形成する工程を有する発光ダイオードの形成方法に関するものである。
【０００２】
【従来の技術】
発光ダイオードは、小型で効率が良く、鮮やかな色の発光をする。また低消費電力であるほか、半導体素子であるために球切れなどの心配がない。初期駆動特性が優れ、振動やＯＮ／ＯＦＦ点灯の繰り返しに強いという特徴を有する。このような理由から、発光ダイオードは近年特に、様々な分野で種々の光源として利用されている。なかでも、ＬＥＤチップが半導体成膜用基板上に形成された活性層面側の面と、ＬＥＤチップを配置させるパッケージとが対向するように取り付けられた構造（フリップチップ型）の発光ダイオードは、ＬＥＤチップの半導体成膜用基板上に形成された活性層面側と反対の面が発光ダイオード上面を向いているためにチップ内での熱が発光ダイオード上方へと放熱される効果が高く、ゆえに高電力消費が可能なため、特に多く用いられている。またＬＥＤチップの電極とパッケージのリード電極とを直接接続するためチップを電気接続する際に金線などを用いてワイヤーボンディングする必要がないという理由、さらにそのワイヤが無い分ＬＥＤチップとパッケージを合わせただけの厚みの発光ダイオードとでき薄型化が図れるという理由などから、量産されやすくまた広い分野で頻繁に利用されている。
【０００３】
近年、上記のように高密度実装が可能なＬＥＤ発光装置として、ＬＥＤチップとほぼ同等のサイズを有するパッケージ、いわゆるＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）が注目されている。その一例を図５に示す。このＣＳＰとしては従来、次に詳述するようにフリップチップ接続方式（フェースダウンボンディング法）を用いて形成される方法がある。
【０００４】
まず、ウエハ状態のチップの金属パッドにメッキまたは金ボール等（５６）を付着させて突起部分（バンプ）を形成した後、ダイシングにより各チップとして切り離す。またこのチップ５１が配置されるパッケージ５３上にも、金属パッドと対応する位置に半田バンプ５７を形成させる。
【０００５】
次に上記パッケージを、フリップチップボンダの台上に空気吸引することにより固定させ、同時に上記チップの方も、半導体成膜用基板上に形成された活性層面側と反対の面（チップの裏面）をフリップチップボンダのホルダで空気吸引して保持する。そしてホルダ側を台上にゆっくりと接近させてチップ側のバンプ５６とパッケージ側のバンプ５７を対向させ、位置を合わせて密着・加圧し、両バンプの溶解温度に設定したリフロー炉内に通して、実際に両バンプを接合させる。その後冷却させ、チップとパッケージとの間に出来た隙間、すなわち両バンプを合わせた高さだけの空間に、毛細管現象を用いて樹脂５８を充填する。このようにしてチップとほぼ同等サイズのＣＳＰが形成される。さらにその後、ＬＥＤチップを外部から保護する目的、チップからの光を外部へと均等に取り出す等の目的で、透光性樹脂５５を用いてＬＥＤチップ全体を封止する場合もある。
【０００６】
【発明が解決しようとする課題】
しかしながら上述のような形成方法でできた発光ダイオードは、チップとパッケージとの間に出来る隙間を樹脂で充填することで両者のバンプの接合部に加わる応力を緩和できるものの、その樹脂を、毛細管現象等を利用して該隙間に注入するため非常に多大な時間を要することとなり、量産性の向上を妨げていた。それに前記隙間に樹脂を充填した後さらに透光性樹脂を用いてＬＥＤチップ全体を封止する場合、樹脂注入という作業工程が二段階におよび、量産過程においては効率的ではなかった。
【０００７】
特にＬＥＤチップ側のバンプに金メッキを用いた場合、パッケージ側の半田バンプとの接合部分は強度が低下しやすく、また濡れの状態も悪くなるため接合が不安定となるので、少なくともその接合部分に樹脂を注入して接合部分を保護し、安定させる必要性があった。
【０００８】
また、バンプには１５〜３０μｍ厚さがありその形成には電気メッキが用いられるのが一般的であるが、このようにバンプ形成には薄膜被着、フォトリソグラフィ、エッチング、メッキ工程という特殊なプロセスが必要で、そのために歩留まり低下やバンプ形成コストの上昇は避けられなかった。その上チップとパッケージの電極両方にバンプ形成を行うと大変な時間を要することとなり、効率的な大量生産が不可能であった。
【０００９】
さらに、チップとパッケージの電極両方にバンプ形成すると、バンプ形成工程にそれだけ時間を要するだけでなく、チップとパッケージの間に出来る隙間が大きくなり、発光ダイオードとしての薄型化を図るというフリップチップ型発光ダイオードの本来の目的を十分には果たせなくなっていた。
【００１０】
そこでこの発明は、上述のようなバンプ形成方法を用いずに、ＬＥＤチップを配置させるパッケージのリード電極上にバンプとしての突起部を容易に形成することができ、また発光ダイオードとしての薄型化も実現でき、さらに量産性を格段に向上させることができる発光ダイオードの形成方法を提供することを目的としている。
【００１１】
【課題を解決するための手段】
上記の目的を達成するために本願発明の発光ダイオードの製造方法は、正負一対のリード電極を有するパッケージと、該一対のリード電極上に配置させるとともに電気的に接続させたフリップチップ型ＬＥＤチップと、とを有する発光ダイオードの形成方法であって、上記パッケージの表面に沿って上記正負一対のリード電極を形成した後に、上記リード電極の一部分を押圧することにより、上記リード電極の他の一部分を隆起させて形成される突起部上に、上記ＬＥＤチップの電極を配置させることを特徴とする発光ダイオードの形成方法である。
または、上記の目的を達成するために本願発明の発光ダイオードの製造方法は、正負一対のリード電極を有するパッケージと、該リード電極上に配置され、かつ電気的に接続されたＬＥＤチップと、そのＬＥＤチップを被覆する透光性樹脂とを有する発光ダイオードの形成方法であって、上記パッケージの表面に沿って上記正負一対のリード電極を形成する第一の工程と、上記リード電極の一部分を押圧することにより、上記リード電極の他の一部分を隆起させて各リード電極表面に突起部を形成する第二の工程と、上記突起部の上に上記ＬＥＤチップの電極を配置させる第三の工程と、上記ＬＥＤチップに透光性樹脂を配置する第四の工程と、を有する発光ダイオードの形成方法である。上記リード電極に膜厚が１μｍ以下の金メッキを施した後、そのリード電極の表面に供給した半田により、上記ＬＥＤチップの電極を上記突起部に接合させる工程を有することが好ましい。上記リード電極に半田メッキを施した後、その半田メッキにより上記ＬＥＤチップの電極を上記突起部に接合させる工程を有することが好ましい。
上記突起部は、上記正負一対のリード電極の間に、押圧片を配置させた後、その押圧片により上記正負一対のリード電極を加圧することにより形成されることが好ましい。
上記突起部は、上記正負一対のリード電極の表面に押圧片を降下させて、その押圧片による加圧により凹部を形成した後、その押圧片を上昇させることにより形成されることが好ましい。
さらに、パッケージ表面に形成された一対のリード電極に半田メッキが施され、該リード電極とＬＥＤチップとの接合部は、該半田メッキを溶融・凝固することでＬＥＤチップを固定していることを特徴とする発光ダイオードの形成方法である。また、パッケージ表面に形成された一対のリード電極に、膜厚が１μｍ以下の金メッキが施され、さらに該リード電極表面にクリーム半田またはフラックスを用いて半田ボールを供給し、該リード電極とＬＥＤチップとの接合部は、該半田を溶融・凝固させることでＬＥＤチップを固定していることを特徴とする発光ダイオードの形成方法である。
【００１２】
具体的にこの発明は、ＬＥＤチップを配置させるパッケージに一対のリード電極を形成した後、凸型ポンチ（押圧片）を用いて該リード電極の一部分を押圧することにより他の一部分を隆起させてバンプとしての突起部を形成させる方法である。これにより従来のように特殊なプロセス経てバンプを形成する必要がなくなり、容易にバンプとしての突起部を形成することが可能になり、量産効率を格段に向上させることができる。
【００１３】
またＬＥＤチップは直接パッケージのリード電極に接続され、その接合部はリード電極に施された半田メッキを溶融・凝固することでＬＥＤチップを固定させるか、あるいは膜厚が１μｍ以下の金メッキを施したリード電極表面にさらにクリーム半田またはフラックスを用いて半田ボールを施し、該半田を溶融・凝固させることでＬＥＤチップを固定させるので、従来のように両者のバンプ同士を接続させる場合と違って接合部の面積を広くとることができ、ゆえに接合部の安定感が増し、接合部補強のための樹脂をＬＥＤチップとパッケージとの間にできる隙間に注入させる必要がなくなる。ゆえに、透光性樹脂を用いてＬＥＤチップ全体を封止する場合でも、樹脂注入という作業工程が二段階に及ぶことはなくなった。
【００１４】
さらに、チップ側の電極には突起部を形成せず、パッケージ側の電極のみに突起部を形成してＬＥＤチップの電極と直接接続するので作業工程が効率化されるだけでなく、ＬＥＤチップとパッケージとの隙間が少なくなり、発光ダイオードとしての薄型化を図るというフリップチップ型発光ダイオードの本来の目的を十分に果たすことが出来る。発光ダイオードが様々な分野で種々の光源として利用されている今日においては、薄型化されればその使用用途や範囲をさらに広げることができる。本発明によれば、例えば携帯型プリンターやスキャナー、またバックライト等種々の小型機器に組み込まれる光源として、現在よりも薄型の発光ダイオードを提供でき、またそれらは小型機器自体のさらなる小型化を実現させることできる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の一形態について図１〜４に基づいて説明するが、これのみに限るということはない。
【００１６】
まず発光素子として、主発光ピークが４７０ｎｍのＧａＩｎＮ半導体を用いた。ＬＥＤチップは、洗浄させたサファイア基板上にＴＭＧ（トリメチルガリウム）ガス、ＴＭＩ（トリメチルインジュウム）ガス、窒素ガス及びドーパントガスをキャリアガスと共に流し、ＭＯＣＶＤ法で窒化ガリウム系化合物半導体を成膜させることにより形成させた。ドーパントガスとしてＳｉＨ４とＣｐ２Ｍｇと、を切り替えることによってｎ型導電性を有する窒化ガリウム系半導体とｐ型導電性を有する窒化ガリウム系半導体を形成しｐｎ接合を形成させた。なお、ｐ型半導体は、成膜後４００℃以上でアニールさせてある。エッチングによりｐｎ各半導体表面を露出させた後、スパッタリング法により各電極をそれぞれ形成させた。こうして出来上がった半導体ウエハに対し、スクライブラインを引いた後、外力により分割させ発光素子として２５０μｍ角のＬＥＤチップ１１を形成させた。
【００１７】
次に、金型を用いてその内部に成形樹脂を注入させ成形し、冷却後金型から取り出すことによりパッケージ１３を形成させる。その後一対のリード電極１４を、立体メッキを用いてパッケージ１３の表面に沿うようにして形成し、さらにそのリード電極表面に、半田メッキ装置を用いて半田メッキ２５を施した。こうしてできた一対のリード電極を有するパッケージ２３（図２）に加熱を施し、図２（Ａ）に示すように、形成した両電極の間ａに向かって押圧片（凸形状のポンチ）２６をパッケージの上方より降下させ、リード電極の熱が冷めないうちに両リード電極２４を加圧するようにパッケージの左右方向（矢印方向）へと数回動かす。この作動によりリード電極の加圧された部分は盛り上がり、図１（Ａ）のリード電極１４の一部分である１６のような、ＬＥＤチップの電極とパッケージのリード電極とを直接接続させるための突起部をごく容易に形成させることができる。
【００１８】
このような突起部はあるいは、図２（Ｂ）に示すように、一対のリード電極を有するパッケージ２３に加熱を施した後、２７のような形状の押圧片（凸形状のポンチ）をパッケージ上方からリード電極２４上に真っ直ぐに降下させ（矢印（１））、リード電極に凹部を形成させた後、続いて押圧片２７を真っ直ぐ上方に戻す（矢印（２））。この作動によりリード電極を加圧して図１（Ｂ）１７にみられるような凹部を形成することで、多少ではあるが同時に１６の部分が盛り上がり（５〜８０μｍ盛り上がる）、その部分をＬＥＤチップの電極とパッケージのリード電極とを直接接続させるための突起部とすることができる。
【００１９】
図４には、これらの方法で形成したいくつかのパターンの突起部の形状を、パッケージ上面から見た概略図で示してある（斜線部が突起部を示す）。図１の発光ダイオードのリード電極は、図４（ａ）に対応している。
【００２０】
これら比較的簡単な方法で従来のバンプに代わるような突起部分をパッケージ側電極のみに形成するので、複雑なバンプ形成工程を削除でき、大幅なコストダウンと効率的な量産が可能となる。また突起部分はパッケージ側電極のみに形成するので、従来のようにＬＥＤチップとパッケージの電極両方にバンプ形成する場合と比べると形成工程の時短が可能になり、またチップとパッケージの間に出来る隙間を小さくできるので、発光ダイオードとしての薄型化を図るというフェースダウン構造の本来の目的をより十分に果たすことができる。
【００２１】
次に図３に示すように、上述の方法でリード電極３４の一部分に突起部３６を形成したパッケージ３３を、フリップチップボンダの台上３９に該突起部を有する面が上面になるように配置して空気吸引することにより固定させ、同時に前述の方法で形成させておいたＬＥＤチップ３１の方も、半導体成膜用基板上に形成された活性層面側と反対の面（チップの裏面）をフリップチップボンダのホルダ３８で空気吸引して保持する。そしてホルダ側を台上に接近させてチップ側の電極部３２とパッケージ側のリード電極突起部３６を対向させ、位置を合わせて密着・加圧し、先にパッケージのリード電極表面に施しておいたメッキ層の溶解温度に設定したリフロー炉内に通して、実際に両者をフェースダウン接合させる。その後冷却させると、いったん溶解されたメッキ層が再び凝固し、それによってＬＥＤチップをパッケージのリード電極に直接接着・固定させることができ、しかもその接合部の面積を比較的大きくとることができるので、接合部の安定感が増す。あるいは、前述したリード電極表面に半田メッキを施す工程において、膜厚が１μｍ以下の金メッキをリード電極表面に施し、さらに該リード電極表面にクリーム半田またはフラックスを用いて半田ボールを供給し、該リード電極とＬＥＤチップとの接合部を、該半田を溶融・凝固させることでＬＥＤチップを固定させても、同様の効果が得られる。この半田ボールとは、粒径が、先述したような従来方法に用いられるバンプの厚みよりも小さい微粒子である。
【００２２】
またこのＬＥＤチップとリード電極との接合の際に、わずかではあるがリード電極突起部分１６付近に押し出された余分なメッキ、あるいは半田が、外部からの応力を吸収でき、両者の接合部分を補強する役割を果たす。
【００２３】
続いて透光性エポキシ樹脂１５を封止部材として用い、細管からＬＥＤチップが搭載されたパッケージ上に配置させ、少なくともＬＥＤチップ全体と、ＬＥＤチップとパッケージ側電極との接合部分をすべて保護できるように封止した。ＬＥＤチップからの可視光と蛍光体からの蛍光との混色光を放射する発光ダイオードとする場合には、この封止部材に蛍光体を混合させてもよい。封止部材は、配置後１５０℃５時間にて硬化させ、図１のごとき発光ダイオードを形成させた。またこの封止部材は発光ダイオードの使用用途や環境に合わせて、用いなくてもよい場合もある。
【００２４】
次に、図１に基づいて本発明による方法で形成された発光ダイオードの各構成部について詳述する。
【００２５】
（ＬＥＤチップ１１）
本発明に用いられるＬＥＤチップ１１には、例えば窒化物系化合物半導体などが挙げられる。発光素子であるＬＥＤチップは、ＭＯＣＶＤ法等により基板上にＩｎＧａＮ等の半導体を発光層として形成させる。半導体の構造としては、ＭＩＳ接合、ＰＩＮ接合やｐｎ接合などを有するホモ構造、ヘテロ構造あるいはダブルへテロ構成のものが挙げられる。半導体層の材料やその混晶度によって発光波長を種々選択することができる。また、半導体活性層を量子効果が生ずる薄膜に形成させた単一量子井戸構造や多重量子井戸構造とすることもできる。
【００２６】
窒化ガリウム系化合物半導体を使用した場合、半導体基板にはサファイア、スピネル、ＳｉＣ、Ｓｉ、ＺｎＯ等の材料が用いられる。結晶性の良い窒化ガリウムを形成させるためにはサファイア基板を用いることが好ましい。このサファイア基板上にＧａＮ、ＡｌＮ等のバッファ層を形成しその上にｐｎ接合を有する窒化ガリウム半導体を形成させる。窒化ガリウム系半導体は、不純物をドープしない状態でｎ型導電性を示す。発光効率を向上させるなど所望のｎ型窒化ガリウム半導体を形成させる場合は、ｎ型ドーパントとしてＳｉ、Ｇｅ、Ｓｅ、Ｔｅ、Ｃ等を適宜導入することが好ましい。一方、ｐ型窒化ガリウム半導体を形成させる場合は、ｐ型ドーパンドであるＺｎ、Ｍｇ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ等をドープさせる。
【００２７】
窒化ガリウム系化合物半導体は、ｐ型ドーパントをドープしただけではｐ型化しにくいためｐ型ドーパント導入後に、炉による加熱、低速電子線照射やプラズマ照射等により低抵抗化させることが好ましい。エッチングなどによりｐ型半導体及びｎ型半導体の露出面を形成させた後、半導体層上にスパッタリング法や真空蒸着法などを用いて所望の形状の各電極１２を形成させる。
【００２８】
次に、形成された半導体ウエハ等をダイヤモンド製の刃先を有するブレードが回転するダイシングソーにより直接フルカットするか、又は刃先幅よりも広い幅の溝を切り込んだ後（ハーフカット）、外力によって半導体ウエハを割る。あるいは、先端のダイヤモンド針が往復直線運動するスクライバーにより半導体ウエハに極めて細いスクライブライン（経線）を例えば碁盤目状に引いた後、外力によってウエハを割り半導体ウエハからチップ状にカットする。このようにして窒化ガリウム系化合物半導体であるＬＥＤチップを形成させることができる。
【００２９】
本発明の発光ダイオードにおいて、封止部材の樹脂に蛍光体を混合させることによって白色系を発光させる場合は、蛍光体との補色等を考慮して発光素子の主発光波長は４００ｎｍ以上５３０ｎｍ以下が好ましく、４２０ｎｍ以上４９０ｎｍ以下がより好ましい。ＬＥＤチップと蛍光体との効率をそれぞれより向上させるためには、４５０ｎｍ以上４７５ｎｍ以下がさらに好ましい。
【００３０】
（パッケージ１３）
パッケージ１３は、金型を用いてその内部に成形樹脂を注入させ成形し、冷却後金型から取り出すことにより形成するのであるが、その成形樹脂としては、液晶ポリマーやＰＢＴ樹脂、ポリアミド樹脂、ＡＢＳ樹脂、メラミン樹脂等の絶縁性支持部材を用いることができる。あるいはプリント基板のような、エポキシ樹脂等を用いた積層板を用いてもよい。
【００３１】
（リード電極１４）
リード電極１４としては、パッケージ上に配置されたＬＥＤチップをパッケージ外部と電気的に接続させるものであるため、電気伝導性に優れたものが好ましい。具体的材料としては、ニッケル等のメタライズあるいはリン青銅、銅箔をエッチングしたもの等の電気良導体を挙げることができる。また本発明による発光ダイオードの場合、ＬＥＤチップとの接着部材としてこのような材料の表面に、銀や金（特に膜厚が１μｍ以下の金メッキ）あるいは錫系等の平滑なメッキを施してあるので、電極部材であると共にＬＥＤチップからの光を効率よく外部に放出させるように、その表面を光反射部材として利用することもできる。
【００３２】
（封止部材樹脂１５）
ＬＥＤチップ上に配置する封止部材１５は、発光ダイオードの使用用途に応じてＬＥＤチップ、ＬＥＤチップとパッケージ側リード電極との接合部などを外部から保護するためのものであるが、用途に応じて用いなくてもよい場合もある。封止部材は、各種樹脂や硝子などを用いて形成させることができる。
【００３３】
封止部材の具体的材料としては、主としてエポキシ樹脂、ユリア樹脂、シリコーンなどの耐候性に優れた透明樹脂や硝子などが好適に用いられる。また、封止部材に拡散剤を含有させることによってＬＥＤチップからの指向性を緩和させ視野角を増やすこともできる。拡散剤の具体的材料としては、チタン酸バリウム、酸化チタン、酸化アルミニウム、酸化珪素等が好適に用いられる。
【００３４】
以下、本発明によって形成された図１の発光ダイオードの効果を確認するため、図５のごとき発光ダイオードを形成させ、本発明による発光ダイオードとの比較実験を行った。図５の発光ダイオードは先述した従来方法のように、ウエハ状態のチップの金属パッドにメッキまたは金ボール等を付着させて突起部分（バンプ）を形成した後ダイシングにより各チップとして切り離し、またこのチップが配置されるパッケージ上にも前記金属パッドと対応する位置に半田バンプを形成させた以外は、本発明による発光ダイオードと同様にして形成させた。
【００３５】
図１、図５の発光ダイオードのパッケージのリード電極部分にそれぞれ突起部分（バンプ）を形成させる工程を同時にスタートさせ、両発光ダイオードのパッケージ１０００個のリード電極にそれぞれ突起部分（バンプ）の形成を施した。図１の発光ダイオードのパッケージ１０００個の電極全てに突起部分形成を施すのに要した時間は約５秒であったが、図５の発光ダイオードの方には約３０分を要した。さらに図５の発光ダイオードの場合ＬＥＤチップの電極にもバンプ形成を行ったので、それにも約３０分を要し、合わせると約１時間を要したこととなった。また当然の事ながら、図１の発光ダイオードはパッケージの電極にしか突起部分を形成していないので、図５の発光ダイオードの約７５％の厚みしかなく、発光ダイオードのさらなる薄型化をも実現できた。
【００３６】
【発明の効果】
本発明の、発光ダイオードのパッケージ電極部にＬＥＤチップを直接接続させるための突起部分を、凸形状のポンチ（押圧片）で前記電極部の一部分を押圧することにより形成することで、発光ダイオードの量産効率と生産コストダウンを格段に向上させることができ、また発光ダイオードの薄型化を実現することができる。またＬＥＤチップとパッケージのリード電極との接合部は、リード電極に施された半田メッキを溶融・凝固することでＬＥＤチップを固定させるか、あるいは膜厚が１μｍ以下の金メッキを施したリード電極表面にさらにクリーム半田またはフラックスを用いて半田ボールを施し、該半田を溶融・凝固させることでＬＥＤチップを固定させるので、接合部の面積を広くとることができ、ゆえに接合部の安定感を増すことができる。
【図面の簡単な説明】
【図１】 図１は、本発明により形成された発光ダイオードの模式的断面図である。
【図２】 図２は、本発明である発光ダイオードの形成過程の一部を、拡大して模式的に示した図である。
【図３】 図３は、本発明である発光ダイオードの形成過程の一部を、拡大して模式的に示した図である。
【図４】 図４は、本発明により形成したいくつかのパターンの突起部の形状を、パッケージ上面から見た概略図である（斜線部が突起部を示す）。
【図５】 図５は、本発明による発光ダイオードとの比較のために形成した発光ダイオードの模式的断面図である。
【符号の説明】
１１、３１、５１・・・ＬＥＤチップ、１２、３２、５２・・・ＬＥＤチップの電極部分、１３、２３、３３、４３、５３・・・パッケージ、１４、２４、３４、４４、５４・・・パッケージのリード電極、１５、５５・・・封止部材樹脂、１６、３６、４６・・・リード電極の突起部分、１７・・・リード電極の凹部、２５、３５・・・メッキ層、２６、２７・・・凸型ポンチ（押圧片）、３８・・・フリップチップボンダのホルダ、３９・・・フリップチップボンダの台、５６・・・ＬＥＤチップに付着させたバンプ、５７・・・リード電極を有するパッケージ上に形成させた半田バンプ、５８・・・樹脂。
【発明の属する技術分野】
本発明は、一対のリード電極を有するパッケージ上にＬＥＤチップが配置された発光ダイオードの形成方法に係わり、特に、前記各リード電極の一部分に突起部を形成する工程を有する発光ダイオードの形成方法に関するものである。
【０００２】
【従来の技術】
発光ダイオードは、小型で効率が良く、鮮やかな色の発光をする。また低消費電力であるほか、半導体素子であるために球切れなどの心配がない。初期駆動特性が優れ、振動やＯＮ／ＯＦＦ点灯の繰り返しに強いという特徴を有する。このような理由から、発光ダイオードは近年特に、様々な分野で種々の光源として利用されている。なかでも、ＬＥＤチップが半導体成膜用基板上に形成された活性層面側の面と、ＬＥＤチップを配置させるパッケージとが対向するように取り付けられた構造（フリップチップ型）の発光ダイオードは、ＬＥＤチップの半導体成膜用基板上に形成された活性層面側と反対の面が発光ダイオード上面を向いているためにチップ内での熱が発光ダイオード上方へと放熱される効果が高く、ゆえに高電力消費が可能なため、特に多く用いられている。またＬＥＤチップの電極とパッケージのリード電極とを直接接続するためチップを電気接続する際に金線などを用いてワイヤーボンディングする必要がないという理由、さらにそのワイヤが無い分ＬＥＤチップとパッケージを合わせただけの厚みの発光ダイオードとでき薄型化が図れるという理由などから、量産されやすくまた広い分野で頻繁に利用されている。
【０００３】
近年、上記のように高密度実装が可能なＬＥＤ発光装置として、ＬＥＤチップとほぼ同等のサイズを有するパッケージ、いわゆるＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）が注目されている。その一例を図５に示す。このＣＳＰとしては従来、次に詳述するようにフリップチップ接続方式（フェースダウンボンディング法）を用いて形成される方法がある。
【０００４】
まず、ウエハ状態のチップの金属パッドにメッキまたは金ボール等（５６）を付着させて突起部分（バンプ）を形成した後、ダイシングにより各チップとして切り離す。またこのチップ５１が配置されるパッケージ５３上にも、金属パッドと対応する位置に半田バンプ５７を形成させる。
【０００５】
次に上記パッケージを、フリップチップボンダの台上に空気吸引することにより固定させ、同時に上記チップの方も、半導体成膜用基板上に形成された活性層面側と反対の面（チップの裏面）をフリップチップボンダのホルダで空気吸引して保持する。そしてホルダ側を台上にゆっくりと接近させてチップ側のバンプ５６とパッケージ側のバンプ５７を対向させ、位置を合わせて密着・加圧し、両バンプの溶解温度に設定したリフロー炉内に通して、実際に両バンプを接合させる。その後冷却させ、チップとパッケージとの間に出来た隙間、すなわち両バンプを合わせた高さだけの空間に、毛細管現象を用いて樹脂５８を充填する。このようにしてチップとほぼ同等サイズのＣＳＰが形成される。さらにその後、ＬＥＤチップを外部から保護する目的、チップからの光を外部へと均等に取り出す等の目的で、透光性樹脂５５を用いてＬＥＤチップ全体を封止する場合もある。
【０００６】
【発明が解決しようとする課題】
しかしながら上述のような形成方法でできた発光ダイオードは、チップとパッケージとの間に出来る隙間を樹脂で充填することで両者のバンプの接合部に加わる応力を緩和できるものの、その樹脂を、毛細管現象等を利用して該隙間に注入するため非常に多大な時間を要することとなり、量産性の向上を妨げていた。それに前記隙間に樹脂を充填した後さらに透光性樹脂を用いてＬＥＤチップ全体を封止する場合、樹脂注入という作業工程が二段階におよび、量産過程においては効率的ではなかった。
【０００７】
特にＬＥＤチップ側のバンプに金メッキを用いた場合、パッケージ側の半田バンプとの接合部分は強度が低下しやすく、また濡れの状態も悪くなるため接合が不安定となるので、少なくともその接合部分に樹脂を注入して接合部分を保護し、安定させる必要性があった。
【０００８】
また、バンプには１５〜３０μｍ厚さがありその形成には電気メッキが用いられるのが一般的であるが、このようにバンプ形成には薄膜被着、フォトリソグラフィ、エッチング、メッキ工程という特殊なプロセスが必要で、そのために歩留まり低下やバンプ形成コストの上昇は避けられなかった。その上チップとパッケージの電極両方にバンプ形成を行うと大変な時間を要することとなり、効率的な大量生産が不可能であった。
【０００９】
さらに、チップとパッケージの電極両方にバンプ形成すると、バンプ形成工程にそれだけ時間を要するだけでなく、チップとパッケージの間に出来る隙間が大きくなり、発光ダイオードとしての薄型化を図るというフリップチップ型発光ダイオードの本来の目的を十分には果たせなくなっていた。
【００１０】
そこでこの発明は、上述のようなバンプ形成方法を用いずに、ＬＥＤチップを配置させるパッケージのリード電極上にバンプとしての突起部を容易に形成することができ、また発光ダイオードとしての薄型化も実現でき、さらに量産性を格段に向上させることができる発光ダイオードの形成方法を提供することを目的としている。
【００１１】
【課題を解決するための手段】
上記の目的を達成するために本願発明の発光ダイオードの製造方法は、正負一対のリード電極を有するパッケージと、該一対のリード電極上に配置させるとともに電気的に接続させたフリップチップ型ＬＥＤチップと、とを有する発光ダイオードの形成方法であって、上記パッケージの表面に沿って上記正負一対のリード電極を形成した後に、上記リード電極の一部分を押圧することにより、上記リード電極の他の一部分を隆起させて形成される突起部上に、上記ＬＥＤチップの電極を配置させることを特徴とする発光ダイオードの形成方法である。
または、上記の目的を達成するために本願発明の発光ダイオードの製造方法は、正負一対のリード電極を有するパッケージと、該リード電極上に配置され、かつ電気的に接続されたＬＥＤチップと、そのＬＥＤチップを被覆する透光性樹脂とを有する発光ダイオードの形成方法であって、上記パッケージの表面に沿って上記正負一対のリード電極を形成する第一の工程と、上記リード電極の一部分を押圧することにより、上記リード電極の他の一部分を隆起させて各リード電極表面に突起部を形成する第二の工程と、上記突起部の上に上記ＬＥＤチップの電極を配置させる第三の工程と、上記ＬＥＤチップに透光性樹脂を配置する第四の工程と、を有する発光ダイオードの形成方法である。上記リード電極に膜厚が１μｍ以下の金メッキを施した後、そのリード電極の表面に供給した半田により、上記ＬＥＤチップの電極を上記突起部に接合させる工程を有することが好ましい。上記リード電極に半田メッキを施した後、その半田メッキにより上記ＬＥＤチップの電極を上記突起部に接合させる工程を有することが好ましい。
上記突起部は、上記正負一対のリード電極の間に、押圧片を配置させた後、その押圧片により上記正負一対のリード電極を加圧することにより形成されることが好ましい。
上記突起部は、上記正負一対のリード電極の表面に押圧片を降下させて、その押圧片による加圧により凹部を形成した後、その押圧片を上昇させることにより形成されることが好ましい。
さらに、パッケージ表面に形成された一対のリード電極に半田メッキが施され、該リード電極とＬＥＤチップとの接合部は、該半田メッキを溶融・凝固することでＬＥＤチップを固定していることを特徴とする発光ダイオードの形成方法である。また、パッケージ表面に形成された一対のリード電極に、膜厚が１μｍ以下の金メッキが施され、さらに該リード電極表面にクリーム半田またはフラックスを用いて半田ボールを供給し、該リード電極とＬＥＤチップとの接合部は、該半田を溶融・凝固させることでＬＥＤチップを固定していることを特徴とする発光ダイオードの形成方法である。
【００１２】
具体的にこの発明は、ＬＥＤチップを配置させるパッケージに一対のリード電極を形成した後、凸型ポンチ（押圧片）を用いて該リード電極の一部分を押圧することにより他の一部分を隆起させてバンプとしての突起部を形成させる方法である。これにより従来のように特殊なプロセス経てバンプを形成する必要がなくなり、容易にバンプとしての突起部を形成することが可能になり、量産効率を格段に向上させることができる。
【００１３】
またＬＥＤチップは直接パッケージのリード電極に接続され、その接合部はリード電極に施された半田メッキを溶融・凝固することでＬＥＤチップを固定させるか、あるいは膜厚が１μｍ以下の金メッキを施したリード電極表面にさらにクリーム半田またはフラックスを用いて半田ボールを施し、該半田を溶融・凝固させることでＬＥＤチップを固定させるので、従来のように両者のバンプ同士を接続させる場合と違って接合部の面積を広くとることができ、ゆえに接合部の安定感が増し、接合部補強のための樹脂をＬＥＤチップとパッケージとの間にできる隙間に注入させる必要がなくなる。ゆえに、透光性樹脂を用いてＬＥＤチップ全体を封止する場合でも、樹脂注入という作業工程が二段階に及ぶことはなくなった。
【００１４】
さらに、チップ側の電極には突起部を形成せず、パッケージ側の電極のみに突起部を形成してＬＥＤチップの電極と直接接続するので作業工程が効率化されるだけでなく、ＬＥＤチップとパッケージとの隙間が少なくなり、発光ダイオードとしての薄型化を図るというフリップチップ型発光ダイオードの本来の目的を十分に果たすことが出来る。発光ダイオードが様々な分野で種々の光源として利用されている今日においては、薄型化されればその使用用途や範囲をさらに広げることができる。本発明によれば、例えば携帯型プリンターやスキャナー、またバックライト等種々の小型機器に組み込まれる光源として、現在よりも薄型の発光ダイオードを提供でき、またそれらは小型機器自体のさらなる小型化を実現させることできる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の一形態について図１〜４に基づいて説明するが、これのみに限るということはない。
【００１６】
まず発光素子として、主発光ピークが４７０ｎｍのＧａＩｎＮ半導体を用いた。ＬＥＤチップは、洗浄させたサファイア基板上にＴＭＧ（トリメチルガリウム）ガス、ＴＭＩ（トリメチルインジュウム）ガス、窒素ガス及びドーパントガスをキャリアガスと共に流し、ＭＯＣＶＤ法で窒化ガリウム系化合物半導体を成膜させることにより形成させた。ドーパントガスとしてＳｉＨ４とＣｐ２Ｍｇと、を切り替えることによってｎ型導電性を有する窒化ガリウム系半導体とｐ型導電性を有する窒化ガリウム系半導体を形成しｐｎ接合を形成させた。なお、ｐ型半導体は、成膜後４００℃以上でアニールさせてある。エッチングによりｐｎ各半導体表面を露出させた後、スパッタリング法により各電極をそれぞれ形成させた。こうして出来上がった半導体ウエハに対し、スクライブラインを引いた後、外力により分割させ発光素子として２５０μｍ角のＬＥＤチップ１１を形成させた。
【００１７】
次に、金型を用いてその内部に成形樹脂を注入させ成形し、冷却後金型から取り出すことによりパッケージ１３を形成させる。その後一対のリード電極１４を、立体メッキを用いてパッケージ１３の表面に沿うようにして形成し、さらにそのリード電極表面に、半田メッキ装置を用いて半田メッキ２５を施した。こうしてできた一対のリード電極を有するパッケージ２３（図２）に加熱を施し、図２（Ａ）に示すように、形成した両電極の間ａに向かって押圧片（凸形状のポンチ）２６をパッケージの上方より降下させ、リード電極の熱が冷めないうちに両リード電極２４を加圧するようにパッケージの左右方向（矢印方向）へと数回動かす。この作動によりリード電極の加圧された部分は盛り上がり、図１（Ａ）のリード電極１４の一部分である１６のような、ＬＥＤチップの電極とパッケージのリード電極とを直接接続させるための突起部をごく容易に形成させることができる。
【００１８】
このような突起部はあるいは、図２（Ｂ）に示すように、一対のリード電極を有するパッケージ２３に加熱を施した後、２７のような形状の押圧片（凸形状のポンチ）をパッケージ上方からリード電極２４上に真っ直ぐに降下させ（矢印（１））、リード電極に凹部を形成させた後、続いて押圧片２７を真っ直ぐ上方に戻す（矢印（２））。この作動によりリード電極を加圧して図１（Ｂ）１７にみられるような凹部を形成することで、多少ではあるが同時に１６の部分が盛り上がり（５〜８０μｍ盛り上がる）、その部分をＬＥＤチップの電極とパッケージのリード電極とを直接接続させるための突起部とすることができる。
【００１９】
図４には、これらの方法で形成したいくつかのパターンの突起部の形状を、パッケージ上面から見た概略図で示してある（斜線部が突起部を示す）。図１の発光ダイオードのリード電極は、図４（ａ）に対応している。
【００２０】
これら比較的簡単な方法で従来のバンプに代わるような突起部分をパッケージ側電極のみに形成するので、複雑なバンプ形成工程を削除でき、大幅なコストダウンと効率的な量産が可能となる。また突起部分はパッケージ側電極のみに形成するので、従来のようにＬＥＤチップとパッケージの電極両方にバンプ形成する場合と比べると形成工程の時短が可能になり、またチップとパッケージの間に出来る隙間を小さくできるので、発光ダイオードとしての薄型化を図るというフェースダウン構造の本来の目的をより十分に果たすことができる。
【００２１】
次に図３に示すように、上述の方法でリード電極３４の一部分に突起部３６を形成したパッケージ３３を、フリップチップボンダの台上３９に該突起部を有する面が上面になるように配置して空気吸引することにより固定させ、同時に前述の方法で形成させておいたＬＥＤチップ３１の方も、半導体成膜用基板上に形成された活性層面側と反対の面（チップの裏面）をフリップチップボンダのホルダ３８で空気吸引して保持する。そしてホルダ側を台上に接近させてチップ側の電極部３２とパッケージ側のリード電極突起部３６を対向させ、位置を合わせて密着・加圧し、先にパッケージのリード電極表面に施しておいたメッキ層の溶解温度に設定したリフロー炉内に通して、実際に両者をフェースダウン接合させる。その後冷却させると、いったん溶解されたメッキ層が再び凝固し、それによってＬＥＤチップをパッケージのリード電極に直接接着・固定させることができ、しかもその接合部の面積を比較的大きくとることができるので、接合部の安定感が増す。あるいは、前述したリード電極表面に半田メッキを施す工程において、膜厚が１μｍ以下の金メッキをリード電極表面に施し、さらに該リード電極表面にクリーム半田またはフラックスを用いて半田ボールを供給し、該リード電極とＬＥＤチップとの接合部を、該半田を溶融・凝固させることでＬＥＤチップを固定させても、同様の効果が得られる。この半田ボールとは、粒径が、先述したような従来方法に用いられるバンプの厚みよりも小さい微粒子である。
【００２２】
またこのＬＥＤチップとリード電極との接合の際に、わずかではあるがリード電極突起部分１６付近に押し出された余分なメッキ、あるいは半田が、外部からの応力を吸収でき、両者の接合部分を補強する役割を果たす。
【００２３】
続いて透光性エポキシ樹脂１５を封止部材として用い、細管からＬＥＤチップが搭載されたパッケージ上に配置させ、少なくともＬＥＤチップ全体と、ＬＥＤチップとパッケージ側電極との接合部分をすべて保護できるように封止した。ＬＥＤチップからの可視光と蛍光体からの蛍光との混色光を放射する発光ダイオードとする場合には、この封止部材に蛍光体を混合させてもよい。封止部材は、配置後１５０℃５時間にて硬化させ、図１のごとき発光ダイオードを形成させた。またこの封止部材は発光ダイオードの使用用途や環境に合わせて、用いなくてもよい場合もある。
【００２４】
次に、図１に基づいて本発明による方法で形成された発光ダイオードの各構成部について詳述する。
【００２５】
（ＬＥＤチップ１１）
本発明に用いられるＬＥＤチップ１１には、例えば窒化物系化合物半導体などが挙げられる。発光素子であるＬＥＤチップは、ＭＯＣＶＤ法等により基板上にＩｎＧａＮ等の半導体を発光層として形成させる。半導体の構造としては、ＭＩＳ接合、ＰＩＮ接合やｐｎ接合などを有するホモ構造、ヘテロ構造あるいはダブルへテロ構成のものが挙げられる。半導体層の材料やその混晶度によって発光波長を種々選択することができる。また、半導体活性層を量子効果が生ずる薄膜に形成させた単一量子井戸構造や多重量子井戸構造とすることもできる。
【００２６】
窒化ガリウム系化合物半導体を使用した場合、半導体基板にはサファイア、スピネル、ＳｉＣ、Ｓｉ、ＺｎＯ等の材料が用いられる。結晶性の良い窒化ガリウムを形成させるためにはサファイア基板を用いることが好ましい。このサファイア基板上にＧａＮ、ＡｌＮ等のバッファ層を形成しその上にｐｎ接合を有する窒化ガリウム半導体を形成させる。窒化ガリウム系半導体は、不純物をドープしない状態でｎ型導電性を示す。発光効率を向上させるなど所望のｎ型窒化ガリウム半導体を形成させる場合は、ｎ型ドーパントとしてＳｉ、Ｇｅ、Ｓｅ、Ｔｅ、Ｃ等を適宜導入することが好ましい。一方、ｐ型窒化ガリウム半導体を形成させる場合は、ｐ型ドーパンドであるＺｎ、Ｍｇ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ等をドープさせる。
【００２７】
窒化ガリウム系化合物半導体は、ｐ型ドーパントをドープしただけではｐ型化しにくいためｐ型ドーパント導入後に、炉による加熱、低速電子線照射やプラズマ照射等により低抵抗化させることが好ましい。エッチングなどによりｐ型半導体及びｎ型半導体の露出面を形成させた後、半導体層上にスパッタリング法や真空蒸着法などを用いて所望の形状の各電極１２を形成させる。
【００２８】
次に、形成された半導体ウエハ等をダイヤモンド製の刃先を有するブレードが回転するダイシングソーにより直接フルカットするか、又は刃先幅よりも広い幅の溝を切り込んだ後（ハーフカット）、外力によって半導体ウエハを割る。あるいは、先端のダイヤモンド針が往復直線運動するスクライバーにより半導体ウエハに極めて細いスクライブライン（経線）を例えば碁盤目状に引いた後、外力によってウエハを割り半導体ウエハからチップ状にカットする。このようにして窒化ガリウム系化合物半導体であるＬＥＤチップを形成させることができる。
【００２９】
本発明の発光ダイオードにおいて、封止部材の樹脂に蛍光体を混合させることによって白色系を発光させる場合は、蛍光体との補色等を考慮して発光素子の主発光波長は４００ｎｍ以上５３０ｎｍ以下が好ましく、４２０ｎｍ以上４９０ｎｍ以下がより好ましい。ＬＥＤチップと蛍光体との効率をそれぞれより向上させるためには、４５０ｎｍ以上４７５ｎｍ以下がさらに好ましい。
【００３０】
（パッケージ１３）
パッケージ１３は、金型を用いてその内部に成形樹脂を注入させ成形し、冷却後金型から取り出すことにより形成するのであるが、その成形樹脂としては、液晶ポリマーやＰＢＴ樹脂、ポリアミド樹脂、ＡＢＳ樹脂、メラミン樹脂等の絶縁性支持部材を用いることができる。あるいはプリント基板のような、エポキシ樹脂等を用いた積層板を用いてもよい。
【００３１】
（リード電極１４）
リード電極１４としては、パッケージ上に配置されたＬＥＤチップをパッケージ外部と電気的に接続させるものであるため、電気伝導性に優れたものが好ましい。具体的材料としては、ニッケル等のメタライズあるいはリン青銅、銅箔をエッチングしたもの等の電気良導体を挙げることができる。また本発明による発光ダイオードの場合、ＬＥＤチップとの接着部材としてこのような材料の表面に、銀や金（特に膜厚が１μｍ以下の金メッキ）あるいは錫系等の平滑なメッキを施してあるので、電極部材であると共にＬＥＤチップからの光を効率よく外部に放出させるように、その表面を光反射部材として利用することもできる。
【００３２】
（封止部材樹脂１５）
ＬＥＤチップ上に配置する封止部材１５は、発光ダイオードの使用用途に応じてＬＥＤチップ、ＬＥＤチップとパッケージ側リード電極との接合部などを外部から保護するためのものであるが、用途に応じて用いなくてもよい場合もある。封止部材は、各種樹脂や硝子などを用いて形成させることができる。
【００３３】
封止部材の具体的材料としては、主としてエポキシ樹脂、ユリア樹脂、シリコーンなどの耐候性に優れた透明樹脂や硝子などが好適に用いられる。また、封止部材に拡散剤を含有させることによってＬＥＤチップからの指向性を緩和させ視野角を増やすこともできる。拡散剤の具体的材料としては、チタン酸バリウム、酸化チタン、酸化アルミニウム、酸化珪素等が好適に用いられる。
【００３４】
以下、本発明によって形成された図１の発光ダイオードの効果を確認するため、図５のごとき発光ダイオードを形成させ、本発明による発光ダイオードとの比較実験を行った。図５の発光ダイオードは先述した従来方法のように、ウエハ状態のチップの金属パッドにメッキまたは金ボール等を付着させて突起部分（バンプ）を形成した後ダイシングにより各チップとして切り離し、またこのチップが配置されるパッケージ上にも前記金属パッドと対応する位置に半田バンプを形成させた以外は、本発明による発光ダイオードと同様にして形成させた。
【００３５】
図１、図５の発光ダイオードのパッケージのリード電極部分にそれぞれ突起部分（バンプ）を形成させる工程を同時にスタートさせ、両発光ダイオードのパッケージ１０００個のリード電極にそれぞれ突起部分（バンプ）の形成を施した。図１の発光ダイオードのパッケージ１０００個の電極全てに突起部分形成を施すのに要した時間は約５秒であったが、図５の発光ダイオードの方には約３０分を要した。さらに図５の発光ダイオードの場合ＬＥＤチップの電極にもバンプ形成を行ったので、それにも約３０分を要し、合わせると約１時間を要したこととなった。また当然の事ながら、図１の発光ダイオードはパッケージの電極にしか突起部分を形成していないので、図５の発光ダイオードの約７５％の厚みしかなく、発光ダイオードのさらなる薄型化をも実現できた。
【００３６】
【発明の効果】
本発明の、発光ダイオードのパッケージ電極部にＬＥＤチップを直接接続させるための突起部分を、凸形状のポンチ（押圧片）で前記電極部の一部分を押圧することにより形成することで、発光ダイオードの量産効率と生産コストダウンを格段に向上させることができ、また発光ダイオードの薄型化を実現することができる。またＬＥＤチップとパッケージのリード電極との接合部は、リード電極に施された半田メッキを溶融・凝固することでＬＥＤチップを固定させるか、あるいは膜厚が１μｍ以下の金メッキを施したリード電極表面にさらにクリーム半田またはフラックスを用いて半田ボールを施し、該半田を溶融・凝固させることでＬＥＤチップを固定させるので、接合部の面積を広くとることができ、ゆえに接合部の安定感を増すことができる。
【図面の簡単な説明】
【図１】 図１は、本発明により形成された発光ダイオードの模式的断面図である。
【図２】 図２は、本発明である発光ダイオードの形成過程の一部を、拡大して模式的に示した図である。
【図３】 図３は、本発明である発光ダイオードの形成過程の一部を、拡大して模式的に示した図である。
【図４】 図４は、本発明により形成したいくつかのパターンの突起部の形状を、パッケージ上面から見た概略図である（斜線部が突起部を示す）。
【図５】 図５は、本発明による発光ダイオードとの比較のために形成した発光ダイオードの模式的断面図である。
【符号の説明】
１１、３１、５１・・・ＬＥＤチップ、１２、３２、５２・・・ＬＥＤチップの電極部分、１３、２３、３３、４３、５３・・・パッケージ、１４、２４、３４、４４、５４・・・パッケージのリード電極、１５、５５・・・封止部材樹脂、１６、３６、４６・・・リード電極の突起部分、１７・・・リード電極の凹部、２５、３５・・・メッキ層、２６、２７・・・凸型ポンチ（押圧片）、３８・・・フリップチップボンダのホルダ、３９・・・フリップチップボンダの台、５６・・・ＬＥＤチップに付着させたバンプ、５７・・・リード電極を有するパッケージ上に形成させた半田バンプ、５８・・・樹脂。
Claims (6)
- 正負一対のリード電極を有するパッケージと、前記リード電極の上に配置されるとともに電気的に接続させたＬＥＤチップと、を有する発光ダイオードの形成方法であって、
前記パッケージの表面に沿って前記正負一対のリード電極を形成した後に、
前記リード電極の一部分を押圧することにより、前記リード電極の他の一部分を隆起させて形成される突起部の上に、前記ＬＥＤチップの電極を配置させることを特徴とする発光ダイオードの形成方法。 - 正負一対のリード電極を有するパッケージと、前記リード電極の上に配置されるとともに電気的に接続されたＬＥＤチップと、そのＬＥＤチップを被覆する透光性樹脂と、を有する発光ダイオードの形成方法であって、
前記パッケージの表面に沿って前記正負一対のリード電極を形成する第一の工程と、
前記リード電極の一部分を押圧することにより、前記リード電極の他の一部分を隆起させて前記リード電極の表面に突起部を形成する第二の工程と、
前記突起部の上に前記ＬＥＤチップの電極を配置させる第三の工程と、
前記ＬＥＤチップに透光性樹脂を配置する第四の工程と、を有する発光ダイオードの形成方法。 - 前記突起部は、前記正負一対のリード電極の間に、押圧片を配置させた後、その押圧片により前記正負一対のリード電極を加圧することにより形成される請求項１または２に記載の発光ダイオードの形成方法。
- 前記突起部は、前記正負一対のリード電極の表面に押圧片を降下させて、その押圧片による加圧により凹部を形成した後、その押圧片を上昇させることにより形成される請求項１または２に記載の発光ダイオードの形成方法。
- 前記リード電極に膜厚が１μｍ以下の金メッキを施した後、そのリード電極の表面に供給した半田により、前記ＬＥＤチップの電極を前記突起部に接合させる工程を有する請求項２に記載の発光ダイオードの形成方法。
- 前記リード電極に半田メッキを施した後、その半田メッキにより前記ＬＥＤチップの電極を前記突起部に接合させる工程を有する請求項２に記載の発光ダイオードの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000035644A JP4366810B2 (ja) | 2000-02-08 | 2000-02-08 | 発光ダイオードの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000035644A JP4366810B2 (ja) | 2000-02-08 | 2000-02-08 | 発光ダイオードの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001223391A JP2001223391A (ja) | 2001-08-17 |
| JP4366810B2 true JP4366810B2 (ja) | 2009-11-18 |
Family
ID=18559815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000035644A Expired - Lifetime JP4366810B2 (ja) | 2000-02-08 | 2000-02-08 | 発光ダイオードの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4366810B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10221857A1 (de) | 2002-05-16 | 2003-11-27 | Osram Opto Semiconductors Gmbh | Verfahren zum Befestigen eines Halbleiterchips in einem Kunststoffgehäusekörper, optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung |
| JP3877642B2 (ja) * | 2002-05-21 | 2007-02-07 | ローム株式会社 | 半導体チップを使用した半導体装置 |
| JP4675906B2 (ja) * | 2004-10-27 | 2011-04-27 | 京セラ株式会社 | 発光素子搭載用基板、発光素子収納用パッケージ、発光装置および照明装置 |
| JP4889076B2 (ja) * | 2005-04-14 | 2012-02-29 | アサ電子工業株式会社 | インジケータランプ |
| JP5169185B2 (ja) * | 2007-12-05 | 2013-03-27 | 日亜化学工業株式会社 | 発光装置 |
| JP2009135539A (ja) * | 2009-03-16 | 2009-06-18 | Toyoda Gosei Co Ltd | 固体素子デバイスの製造方法 |
| JP5962285B2 (ja) | 2012-07-19 | 2016-08-03 | 日亜化学工業株式会社 | 発光装置およびその製造方法 |
| KR102123039B1 (ko) | 2013-07-19 | 2020-06-15 | 니치아 카가쿠 고교 가부시키가이샤 | 발광 장치 및 그 제조 방법 |
| US9673364B2 (en) | 2013-07-19 | 2017-06-06 | Nichia Corporation | Light emitting device and method of manufacturing the same |
| JP6277860B2 (ja) * | 2013-07-19 | 2018-02-14 | 日亜化学工業株式会社 | 発光装置及びその製造方法 |
| JP2015207754A (ja) * | 2013-12-13 | 2015-11-19 | 日亜化学工業株式会社 | 発光装置 |
| JP6825652B2 (ja) * | 2014-05-21 | 2021-02-03 | 日亜化学工業株式会社 | 半導体装置の実装構造、バックライト装置及び実装基板 |
| JP6387973B2 (ja) | 2016-01-27 | 2018-09-12 | 日亜化学工業株式会社 | 発光装置 |
| WO2017208321A1 (ja) * | 2016-05-31 | 2017-12-07 | サンケン電気株式会社 | 発光装置 |
| JP6665731B2 (ja) * | 2016-08-22 | 2020-03-13 | 豊田合成株式会社 | 発光装置及びその製造方法 |
| DE102017117504A1 (de) | 2017-08-02 | 2019-02-07 | Osram Opto Semiconductors Gmbh | Lichtemittierender Halbleiterchip und optoelektronisches Bauteil |
| JP6822455B2 (ja) * | 2018-09-19 | 2021-01-27 | 日亜化学工業株式会社 | 発光装置 |
| CN117497681B (zh) * | 2023-12-29 | 2024-04-05 | 南昌凯捷半导体科技有限公司 | 一种Mini-LED芯片及其制作方法 |
-
2000
- 2000-02-08 JP JP2000035644A patent/JP4366810B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001223391A (ja) | 2001-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9812531B2 (en) | Light emitting device having vertical structure and package thereof | |
| JP4366810B2 (ja) | 発光ダイオードの形成方法 | |
| JP4211359B2 (ja) | 半導体装置の製造方法 | |
| US7977686B2 (en) | Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices | |
| US7329905B2 (en) | Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices | |
| US8847257B2 (en) | Semiconductor light emitting devices and submounts | |
| US8592232B2 (en) | Wafer level LED package and method of fabricating the same | |
| US9583681B2 (en) | Light emitter device packages, modules and methods | |
| JP4114364B2 (ja) | 発光装置およびその製造方法 | |
| EP2551903A2 (en) | Light emitting device package and lighting system including the same | |
| EP2312659A2 (en) | Light emitting apparatus | |
| US10361351B2 (en) | Semiconductor light emitting element package including solder bump | |
| JP2001168398A (ja) | 発光ダイオード及び製造方法 | |
| JP4815843B2 (ja) | 発光装置 | |
| JP2001111119A (ja) | 発光装置及びその製造方法 | |
| JP2001024228A (ja) | 発光装置 | |
| KR102142715B1 (ko) | 발광 소자 및 그 제조방법 | |
| JP4239545B2 (ja) | 半導体装置の製造方法 | |
| TWI335114B (en) | Optimized contact design for thermosonic bonding of flip-chip devices | |
| JP2004172636A (ja) | 発光ダイオード及び製造方法 | |
| KR100762093B1 (ko) | 수직형 발광 소자 및 그 패키지 제조방법 | |
| JP4254214B2 (ja) | 半導体装置およびその製造方法 | |
| JP3211870B2 (ja) | 発光素子及びそれを用いた発光ダイオード | |
| JP4366767B2 (ja) | 発光ダイオードの形成方法 | |
| KR20010035153A (ko) | ＧａＮ 발광 소자 및 그 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090519 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090817 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4366810 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |