KR102142715B1 - 발광 소자 및 그 제조방법 - Google Patents

발광 소자 및 그 제조방법 Download PDF

Info

Publication number
KR102142715B1
KR102142715B1 KR1020140018961A KR20140018961A KR102142715B1 KR 102142715 B1 KR102142715 B1 KR 102142715B1 KR 1020140018961 A KR1020140018961 A KR 1020140018961A KR 20140018961 A KR20140018961 A KR 20140018961A KR 102142715 B1 KR102142715 B1 KR 102142715B1
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
layer
emitting chip
light
Prior art date
Application number
KR1020140018961A
Other languages
English (en)
Other versions
KR20150097991A (ko
Inventor
황덕기
김동진
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140018961A priority Critical patent/KR102142715B1/ko
Publication of KR20150097991A publication Critical patent/KR20150097991A/ko
Application granted granted Critical
Publication of KR102142715B1 publication Critical patent/KR102142715B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes

Abstract

실시 예에 개시된 발광 소자는, 복수의 리드 전극; 상기 복수의 리드 전극에 연결되는 복수의 전극을 갖는 발광 칩; 상기 발광 칩과 상기 복수의 리드 전극 사이에 채워지는 접착 부재; 및 상기 회로 기판의 리드 전극과 상기 발광 칩의 전극을 서로 연결해 주는 연결 전극을 포함하며, 상기 접착 부재는 상기 금속 파우더와 수지 조성물을 포함하며, 상기 연결 전극은 상기 접착 부재의 금속 파우더와 동일한 물질을 포함하며, 상기 수지 조성물은 열 경화성 수지, 활성화제, 경화제, 겔화제 및 할로겐화 화합물을 포함하며, 상기 열 경화성 수지와 경화제의 당량은 0.6~0.9 비율로 혼합되며, 상기 활성화제는 상기 수지 조성물의 1wt% 내지 10wt% 범위를 포함하며, 상기 겔화제는 상기 수지 조성물의 0.1wt% 내지 10wt% 범위를 포함한다.

Description

발광 소자 및 그 제조방법{LIGHT EMITTING DEVICE AND FABRICATING METHOD}
실시 예는 발광 소자 및 발광소자 제조방법에 관한 것이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.
발광 다이오드(Light Emitting Diode: LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
이러한 질화물 반도체 재료를 이용한 LED 혹은 LD는 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키 패드 발광부, 표시 장치, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다.
실시 예는 새로운 발광 소자를 제공한다.
실시 예는 새로운 에폭시 플럭스(Epoxy Flux) 조성물을 갖는 발광 소자를 제공한다.
실시 예는 발광 칩과 회로 기판 사이의 접착을 위한 플럭스 조성물을 갖는 발광 소자를 제공한다.
실시 예에 따른 발광 소자는, 복수의 리드 전극; 상기 복수의 리드 전극에 연결되는 복수의 전극을 갖는 발광 칩; 상기 발광 칩과 상기 복수의 리드 전극 사이에 채워지는 접착 부재; 및 상기 회로 기판의 리드 전극과 상기 발광 칩의 전극을 서로 연결해 주는 연결 전극을 포함하며, 상기 접착 부재는 상기 금속 파우더와 수지 조성물을 포함하며, 상기 연결 전극은 상기 접착 부재의 금속 파우더와 동일한 물질을 포함하며, 상기 수지 조성물은 열 경화성 수지, 활성화제, 경화제, 겔화제 및 할로겐화 화합물을 포함하며, 상기 열 경화성 수지와 경화제의 당량은 0.6~0.9 비율로 혼합되며, 상기 활성화제는 상기 수지 조성물의 1wt% 내지 10wt% 범위를 포함하며, 상기 겔화제는 상기 수지 조성물의 0.1wt% 내지 10wt% 범위를 포함한다.
실시 예는 발광 칩의 사이즈가 작은 경우에도 언더필(underfill) 공정을 별도로 하지 않더라도 SMT(Surface mounting technology)를 안정적으로 수행할 수 있다.
실시 예는 발광 소자의 제조 공정을 개선시켜 줄 수 있다.
실시 예는 발광 소자의 수율을 개선시켜 줄 수 있다.
실시 예는 발광 소자의 광 추출 효율을 개선시켜 줄 수 있다.
실시 예는 플립 방식으로 탑재된 발광 소자를 갖는 발광 장치 및 표시 장치, 조명 장치의 신뢰성을 개선시켜 줄 수 있다.
도 1은 제1실시 예에 따른 발광 소자의 측 단면도이다.
도 2는 도 1의 발광 소자의 제조 공정을 나타낸 도면이다.
도 3은 도 1의 발광 소자의 다른 예이다.
도 4은 제2실시 예에 따른 발광 소자를 나타낸 도면이다.
도 5는 도 4의 발광 칩을 나타낸 도면이다.
도 6은 제3실시 예에 따른 발광 소자를 나타낸 도면이다.
도 7은 제4실시 예에 따른 발광 소자를 나타낸 도면이다.
도 8은 실시 예 및 비교 예에 따른 발광 소자의 발광 칩의 다이 접착력을 비교한 도면이다.
도 9는 실시 예에 따른 지지부재의 에폭시별 온도 및 겔화 시간을 비교한 도면이다.
도 10은 실시 예에 따른 표시장치를 나타낸 도면이다.
도 11은 실시 예에 따른 표시장치의 다른 예를 나타낸 도면이다.
도 12는 실시 예에 따른 조명장치를 나타낸 도면이다.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
이하, 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 제1실시 예에 따른 발광 소자의 측 단면도이며, 도 2는 도 1의 발광 소자의 제조 공정을 나타낸 도면이다.
도 1 및 도 2를 참조하면, 발광 소자(200)는 발광 칩(100); 상기 발광 칩(100)과 아래에 배치된 회로 기판(171); 상기 발광 칩(100)과 상기 회로 기판(171) 사이를 연결해 주는 연결 전극(161,162); 상기 발광 칩(100)과 상기 회로 기판(171) 사이의 공간(163)에 충진되며 수지 조성물을 갖는 접착 부재(160); 상기 발광 칩(100) 및 상기 접착 부재(160)의 위에 배치된 몰딩 부재(159)를 포함한다.
상기 발광 칩(100)은 제1전극(135) 및 제2전극(137)을 구비되며, 상기 제1 및 제2전극(135,137)으로 공급된 전원에 의해 자외선 대역부터 가시광선 대역의 범위 내에서 소정 파장의 광을 발광하는 칩이다.
상기 회로 기판(171)은 제1리드 전극(173) 및 제2리드 전극(174)를 구비하며, 상기 제1전극(135)은 제1연결 전극(161)에 의해 제1리드 전극(173)과 연결되며, 상기 제2전극(137)은 상기 제2연결 전극(162)에 의해 제2리드 전극(174)과 연결될 수 있다. 상기 제2전극(137)은 복수로 배치될 수 있으며, 상기 제1연결 전극(161)은 제1전극(135)과 수직 방향으로 오버랩되게 배치되며, 상기 제2연결 전극(162)은 상기 제2전극(137)과 수직 방향으로 오버랩되게 배치될 수 있다.
상기 접착 부재(160)은 금속 파우더와 수지 조성물을 포함하며, 솔더 페이스트로 정의할 수 있다.
상기 제1 및 제2연결 전극(161,162)는 전도성 재질 예컨대, 솔더(solder), 솔더 볼(ball), 범프(bump) 또는 솔더 페이스트(solder paste)의 일부 물질일 수 있다. 즉, 상기 제1 및 제2연결 전극(161,162)은 상기 솔더 페이스트에 함유된 금속 파우더에 의해 형성된 솔더 볼 또는 솔더 범프일 수 있으며, 상기 접착 부재(160)는 상기 솔더 페이스트에 포함된 수지 조성물 예컨대, 에폭시 플럭스 조성물로 이루어질 수 있으며, 내부에 금속 파우더를 포함할 수도 있다. 예를 들면, 솔더 페이스트를 회로 기판(171)과 발광 칩(100) 사이에 배치한 후, 리플로우하면, 금속 파우더가 용융되고, 상기 용융된 금속 파우더는 수지 조성물 중에 부유되어 이동하게 되며, 서로 결합되어 크기가 커지게 된다. 그리고 용융된 금속 파우더는 상기 제1 및 제2전극(135,137)과 제1 및 제2리드 전극(173,174)의 표면에 부착되거나, 그 표면에 퍼지게 되어, 범프 또는 볼 형태로 형성된다. 이에 따라 제1 및 제2연결 전극(161,162)이 형성되고, 상기 제1 및 제2연결 전극(161,162)의 주변에는 상기 솔더 페이스트의 수지 조성물이 경화되어 접착 부재(160)가 배치된다. 즉, 금속 파우더가 용융되는 온도로 가열하면, 리플로우 공정에서는, 상기 용융된 금속 파우더가 상기 전극(135,137) 및 리드 전극(173,174) 상에 모여 결합되고, 이에 따라, 상기 전극(135,137) 및 리드 전극(173,174) 상에 범프가 형성된다. 또한, 상기 수지 조성물은 경화되어 접착 부재(160)가 될 수 있다. 상기 접착 부재(160) 내에는 금속 파우더를 포함할 수 있다.
상기 접착 부재(160)의 일부는 상기 회로 기판(171)의 표면을 따라 상기 발광 칩(100)의 측벽보다 더 외측으로 연장될 수 있다.
이에 따라, 상기 회로 기판(171)의 제1 및 제2리드 전극(173,174)와 상기 발광 칩(100)의 제1 및 제2전극(135,137)은 솔더 페이스트에 의해 형성된 제1 및 제2연결 전극(161,162)에 의해 본딩될 수 있다.
실시 예에 따른 접착 부재(160)는 금속 파우더와 수지 조성물의 혼합물로 이루어지며, 상기 금속 파우더의 함량이 상기 수지 조성물의 함량보다 높게 첨가될 수 있다. 예컨대, 상기 금속 파우더는 50~70wt% 범위이고, 상기 수지 조성물은 30~50wt% 범위일 수 있다. 상기 금속 파우더 대 수지 조성물은 5:5 ~ 7:3 범위로 형성될 수 있다. 상기 금속 파우더는 서로 다른 2종류 이상의 금속을 포함하는 합금을 포함하며, 예컨대 주석(Sn), 은(Ag), 구리(Cu) 중 적어도 2개의 금속을 포함하는 합금으로 형성될 수 있으며, 상기 합금에는 주석(Sn)의 함량이 90% 이상이 될 수 있으며, 예컨대 Sn은 94.5~96.5wt% 범위, Ag은 3~5wt% 범위, Cu은 0~0.5wt% 범위로 제공될 수 있다. 이러한 금속 파우더는 솔더 파우더일 수 있다.
상기 수지 조성물은 플럭스(flux) 조성물로서, 상기 플럭스 중 80~90wt%는 에폭시 수지와 용제이며, 다른 조성물로서 칙소제, 경화제, 겔화제, 활성제의 성분을 선택적으로 포함하고 있다.
상기 수지 조성물은 활성화제, 열경화성 수지, 상기 열 경화성 수지를 경화시킬 수 있는 경화제, 및 촉매 중 적어도 2개 이상을 포함한다. 상기 수지 조성물에는 할로겐화 화합물을 더 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 수지 조성물의 활성화제는 상기 회로 기판(171)에 납땜이 수행될 부분에서 존재하거나 발생되는 산화물 막을 분해 및 제거하기 위해 첨가된다. 예를 들면, 상기 활성제는 회로 기판(171)의 제1 및 제2리드 전극(173,174)가 구리 재질을 포함한 경우, 산화된 구리 성분을 제거하거나 솔더의 산화물을 제거할 수 있다. 상기 활성화제는 예컨대, 1종 이상의 카르복실산(carboxylic acid)을 포함할 수 있다. 또한 상기 활성화제는 상기 할로겐화 화합물을 포함할 수 있으며, 상기 할로겐화 화합물은 트랜스-2,3-디브로모-2-부텐-1,4-디올, 메조-2,3-디브로모숙신산, 트리스-(2,3-디브로모프로필)이소시아누레이트 및 이들의 조합으로 이루어진 군에서 선택될 수 있다.
상기 열경화성 수지는 에폭시 수지를 포함할 수 있으며, 액상 상태에서 공기 중의 산소와 금속 파우더의 입자간의 접촉을 막아 산화를 방지할 수 있다. 또한 상기 열경화성 수지는 리플로우(Reflow) 과정후 발광 칩(100)과 회로 기판(171) 사이의 공간(163)에서 경화되므로, 상기 발광 칩(100)과 상기 회로 기판(171) 사이의 간격을 유지시키고 지지할 수 있다. 또한 열경화성 수지는, 상기 발광 칩(100)으로부터 방출된 광이 방출될 수 있도록 투과성 재질로 형성될 수 있다. 상기 열경화성 수지는 예컨대, 투명도(ALPHA) 값이 100이하인 재료를 사용할 수 있다. 상기 열경화성 수지는 경화제와 혼합시 겔화 시간(Gelation time)을 긴 재료 예컨대, 180초 이상 되는 재료를 선정한다. 상기 겔화 시간이 길어야 하는 이유는 리플로우 과정시 프리 히팅(Pre-heating) 구간에서 에폭시 조성물의 경화가 없어야 피크 온도에서 금속 파우더와의 결합에 방해가 되지 않는다. 상기 열경화성 수지는 예컨대, 비스페놀에이 에폭시(BPA-Epoxy), 비스페놀에프 에폭시(BPF-Epoxy), 사이클로알리파틱(Cycloaliphatic) 계열의 에폭시 중 적어도 하나를 포함하며, 다른 예로서, 실리콘(Silicone) 변성 에폭시를 사용할 수 있다.
상기 경화제는, 투명한 재료이며, 경화시 유리전이온도(Tg)가 150도 이상으로 요하므로 에폭시 수지와의 상용성이 좋은 재료로 선택될 수 있다. 상기 경화제는 산무수물 계열의 THPA(Tetrahydrophthalic anhydride), HHPA(Hexahydrohthalic anhydride), MeHHPA(Methylhexahydriphthalic anhydride, MeTHPA(Methyltetrahydrophthalic anhydride), HNMA(Hydrolized methylnadic anhydride) 중 적어도 하나를 포함한다. 여기서, 상기 에폭시 수지와 경화제의 당량(equivalent)은 0.6 ~ 0.9의 비율로 혼합할 수 있다.
상기 수지 조성물의 열경화성 수지는 상기 활성화제 및 겔화제와 함께 용매 중에 분산될 수 있다. 상기 활성화제는 예컨대, 1종 이상의 카르복실산(carboxylic acid)을 포함할 수 있으며, 상기 수지 조성물의 1wt％ 내지 10 wt％의 양으로 첨가할 수 있으며, 예컨대, 2％ 내지 6 wt％의 양으로 첨가될 수 있다.
상기 겔화제는 상기 수지 조성물의 0.1 wt％ 내지 10 wt％의 양으로 첨가될 수 있으며, 예컨대, 0.4 wt％ 내지 1 wt％의 양으로 첨가될 수 있다. 상기 겔화제는 예를 들어, 염화 나트륨, 염화 칼륨, 염화 리튬, 브롬화 나트륨, 브롬화 칼륨, 브롬화 리튬, 요오드화 칼륨, 요오드화 리튬, 황산 칼륨, 황산 암모늄, 황산 나트륨, 염화 암모늄, 질산 나트륨, 질산 칼륨, 염화 칼슘, 황산 제일철, 황산 마그네슘, 황산 아연, 황산 구리, 황산 카드뮴, 염화 바륨, 염화 제일철, 염화 마그네슘, 염화 제이철, 황산 제이철, 황산 알루미늄, 칼륨 백반, 철 백반 등의 무기염류, 염산, 황산, 질산, 인산 등의 무기산류, 아세트산, 포름산 등의 유기산류, 및 아세트산 나트륨, 아세트산 칼슘, 포름산 나트륨, 포름산 칼슘 등의 유기산의 염류를 단독 또는 혼합한 것을 이용할 수 있다. 이들 중에서도, 염화 나트륨, 염화 칼륨, 황산 암모늄, 황산 나트륨, 염화 암모늄, 염화 칼슘, 황산 제일철, 황산 마그네슘, 황산 아연, 황산 구리, 황산 카드뮴, 염화 바륨, 염화 제일철, 염화 마그네슘, 염화 제이철, 황산 제이철, 황산 알루미늄, 칼륨 백반, 철 백반 등의 무기염류, 염산, 황산, 질산, 인산 등의 무기산류, 아세트산, 포름산 등의 유기산류를, 단독 또는 2 종 이상 혼합한 것이 바람직하게 사용될 수 있다.
상기 플럭스의 레올로지(rheology)는 상기 플럭스에 존재하는 겔화제의 양에 따라 달라질 수 있으며, 상기 겔화제의 양이 적은 경우 뉴턴(Newtonian) 레올로지를 초래할 수 있으므로 상기 플럭스 조성물은 뉴턴 레올로지를 포함할 수 있다.
상기 수지 조성물의 예는 표 1과 같으며, 에폭시 1~4의 값은 경화 완료 후의유리전이온도(tg), 열 팽창계수(CTE1, CTE2), 흡수율(Water absorption ratio)을 나타내는 특성치이다.
Figure 112014016167415-pat00001
상기 표 1에서 CTE는 열 팽창계수이며, TMA(Thermo Mechanical Analyzer)의 경우 열분석의 하나의 종류로 열 팽창계수(CTE) 및 유리전이온도(Tg)를 측정하는 장비이며, JIS K6911의 경우 흡수율(Water absorption ratio)의 측정 규격입니다. U-Cat 5003의 경우 Quarternary phosphonium bromide계열의 촉매(catalyst)이며, 다른 촉매 예컨대, DBU (1,8-DIAZABICYCLO[5.4.0]UNDEC-7-ENE) 계열의 촉매 등을 사용할 수 있다. 또는 상기 촉매를 사용하지 않을 수 있다.
상기 에폭시(Epoxy) 1, 2는 Cycloaliphatic 계열이며, 에폭시 3, 4는 Bisphenol계열으로 측정하였으며, 이는 용도(Tg 및 CTE)에 따라 에폭시 1-4의 특성 값이 구분될 수 있다. 도 9와 같이, 실시 예에 따른 에폭시 1, 2, 3, 4의 온도에 따른 겔화 시간을 비교한 것으로서, 에폭시 1, 2가 에폭시 3, 4에 비해 온도가 낮을수록 겔화 시간이 높다는 것을 알 수 있다.
또한 상기 활성화제는 카르복실산을 포함할 수 있으며, 이 경우 활성화제와 대 에폭시 당량의 비율은 0.6~0.9 예컨대, 0.6~0.8 범위를 포함하며, 상기 활성화제는 카르복실산의산 무수물(Acid anhydride)을 포함한다. 상기 카르복실산은 수지 조성물의 2wt% 내지 6wt%의 비율로 첨가될 수 있다.
실시 예에 따른 접착 부재(160)는 금속 파우더와 수지 조성물을 포함하며, 상기 수지 조성물은 필러를 구비하지 않는 투과성 재질로 형성될 수 있다. 상기 필러가 수지 조성물 내에 첨가된 경우 다른 구조물의 표면과 솔더링이 잘 형성되지 않고 있어, 실시 예는 필러가 없이 제공된다. 상기 필러는 금속 산화물 예컨대, SiO2, TiO2 또는 Al2O3 일 수 있다. 실시 예는 Cycloaliphatic 계열의 에폭시에 경화제, 촉맥 및 카르복실산을 조합한 조성물을 제공할 수 있다.
다른 예로서, 상기 제1 및 제2연결 전극(173,174)의 주변에 솔더 페이스트를 도포한 다음 리플로우 과정을 진행한 경우, 상기 제1 및 제2연결 전극(173,174)과 상기 제1 및 제2전극(135,137)과 제1 및 제2리드 전극(173,174)의 표면에는 상기 금속 파우더가 용융되어 부착될 수 있으며, 플럭스 조성물은 경화되어 접착 부재(160)가 될 수 있다.
또한 솔더 페이스트를 두껍게 도포할 경우, 상기 접착 부재(160)는 발광 칩(100)과 상기 회로 기판(171) 사이의 공간에서 서로 접촉될 수 있으며, 일부는 상기 발광 칩(100)의 측면에도 접촉될 수 있는 높이로 형성될 수 있다. 또는 솔더 페이스트를 얇게 도포할 경우, 상기 접착 부재(160)는 발광 칩(100)과 상기 회로 기판(171) 사이의 공간에서 서로 이격될 수 있다. 상기 접착 부재(160)는 절연성 재질로 형성될 수 있다. 또는 상기 접착 부재(160)는 내부의 금속 파우더에 의해 전도성 특성을 가질 수 있으며, 이 경우 상기 접착 부재(160)의 두께를 얇게 하여, 발광 칩(100)과 회로 기판(171) 사이의 공간(163)에 채워질 두께를 갖고, 서로 접촉되지 않을 수 있도록 도포할 수 있다.
한편, 상기 발광 칩(100)에 대해 설명하면, 상기 발광 칩(100)은 기판(111), 제1반도체층(113), 발광 구조물(120), 전극층(131), 절연층(133), 제1전극(135) 및 제2전극(137)을 포함한다.
상기 기판(111)은 투광성, 절연성 또는 도전성 기판을 이용할 수 있으며, 예컨대, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga2O3 중 적어도 하나를 이용할 수 있다. 상기 기판(111)의 탑 면에는 복수의 볼록부(미도시)가 형성되어, 광 추출 효율을 개선시켜 줄 수 있다. 여기서, 상기 기판(111)은 발광 칩(100) 내에서 제거될 수 있으며, 이 경우 상기 제1반도체층(113) 또는 제1도전형 반도체층(115)이 탑 층으로 배치될 수 있다.
상기 기판(111) 아래에는 제1반도체층(113)이 형성될 수 있다. 상기 제1반도체층(113)은 II족 내지 V족 원소의 화합물 반도체를 이용하여 형성될 수 있다. 상기 제1반도체층(113)은 II족 내지 V족 원소의 화합물 반도체를 이용하여 적어도 한 층 또는 복수의 층으로 형성될 수 있다. 상기 제1반도체층(113)은 예컨대, III족-V족 원소의 화합물 반도체를 이용한 반도체층 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, GaP 중 적어도 하나를 포함할 수 있다. 상기 제1반도체층(113)은 버퍼층 및 언도프드(undoped) 반도체층 중 적어도 하나로 형성될 수 있으며, 상기 버퍼층은 상기 기판과 질화물 반도체층 간의 격자 상수의 차이를 줄여줄 수 있고, 상기 언도프드 반도체층은 반도체의 결정 품질을 개선시켜 줄 수 있다. 여기서, 상기 제1반도체층(113)은 형성하지 않을 수 있다.
상기 제1반도체층(113) 위에는 발광 구조물(120)이 형성될 수 있다. 상기 발광 구조물(120)은 II족 내지 V족 원소 및 III족-V족 원소의 화합물 반도체 중에서 선택적으로 형성되며, 자외선 대역부터 가시 광선 대역의 파장 범위 내에서 소정의 피크 파장을 발광할 수 있다.
상기 발광 구조물(120)은 제1도전형 반도체층(115), 제2도전형 반도체층(119), 상기 제1도전형 반도체층(115)과 상기 제2도전형 반도체층(119) 사이에 형성된 활성층(117)을 포함하며, 상기 각 층의 위 및 아래 중 적어도 하나에는 다른 반도체층이 더 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1도전형 반도체층(115)은 제1반도체층(113) 아래에 배치되며, N형 도펀트가 도핑된 반도체 예컨대, N형 반도체층으로 구현될 수 있다.
상기 활성층(117)은 제1도전형 반도체층(115) 아래에 배치되고, 단일 양자 우물, 다중 양자 우물(MQW), 양자 선(quantum wire) 구조 또는 양자 점(quantum dot) 구조를 선택적으로 포함하며, 우물층과 장벽층의 주기를 포함한다. 상기 우물층/장벽층의 주기는 예컨대, InGaN/GaN, AlGaN/GaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaA, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, InP/GaAs의 페어 중 적어도 하나를 포함한다.
상기 제2도전형 반도체층(119)은 활성층(117) 아래에 배치되며, P형 도펀트가 도핑된 P형 반도체층으로 형성될 수 있다.
여기서, 발광 구조물(120)의 다른 예로서, 상기 제1도전형 반도체층(115)은 P형 반도체층, 상기 제2도전형 반도체층(119)은 N형 반도체층으로 구현될 수 있다. 상기 제2도전형 반도체층(119) 위에는 상기 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층이 형성할 수도 있다. 또한 상기 발광 구조물(120)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다.
상기 제2도전형 반도체층(119) 아래에는 전극층(131)이 형성된다. 상기 전극층(131)은 반사층을 포함하며, 상기 반사층은 발광 구조물(120)과 접촉된 오믹층을 더 포함할 수 있다. 상기 반사층은 반사율이 70% 이상인 물질 예컨대, Al, Ag, Ru, Pd, Rh, Pt, Ir의 금속과 상기의 금속 중 2 이상의 합금 중에서 선택될 수 있다. 상기 반사층의 금속은 상기 제2도전형 반도체층(119) 아래에 오믹 접촉될 수 있으며, 이 경우 상기 오믹 접촉층은 형성하지 않을 수 있다.
상기 전극층(131)은 또한 투광성 전극층/반사층의 적층 구조를 포함할 수 있으며, 상기 투광성 전극층은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SnO, InO, INZnO, ZnO, IrOx, RuOx의 그룹 중에서 선택될 수 있다. 상기 투광성 전극층의 아래에는 반사층이 형성될 수 있으며, 상기 반사층은 다른 예로서, 서로 다른 굴절률을 갖는 두 층이 교대로 배치된 DBR(distributed bragg reflection) 구조로 형성될 수 있다.
상기 제2도전형 반도체층(119) 및 상기 전극층(131) 중 적어도 한 층의 표면에는 러프니스와 같은 광 추출 구조가 형성될 수 있으며, 이러한 광 추출 구조는 입사되는 광의 임계각을 변화시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다.
상기 제1도전형 반도체층(115)의 일부 영역 아래에는 제1전극(135)이 배치되며, 상기 전극층(131)의 일부 아래에는 제2전극(137)이 배치될 수 있다. 상기 제1전극(135) 아래에는 제1연결 전극(161)이 접촉되며, 상기 제2전극(137) 아래에는 제2연결 전극(163)이 접촉된다.
상기 제1전극(135)는 상기 제1도전형 반도체층(115)과 상기 제1연결 전극(161)에 전기적으로 연결되며, 상기 제2전극(137)은 상기 전극층(131)을 통해 상기 제2도전형 반도체층(119)과 제2연결 전극(163)에 전기적으로 연결될 수 있다.
상기 제1전극(135) 및 제2전극(137)은 Cr, Ti, Co, Ni, V, Hf, Ag, Al, Ru, Rh, Pt, Pd, Ta, Mo, W 중 적어도 하나 또는 합금으로 형성될 수 있다. 상기 제1전극(135)과 상기 제2전극(137)은 동일한 적층 구조이거나 다른 적층 구조로 형성될 수 있다. 상기 제1전극(135) 및 상기 제2전극(137) 중 적어도 하나는 암(arm) 또는 핑거(finger) 구조와 같은 전류 확산 패턴이 더 형성될 수 있다. 또한 상기 제1전극(135) 및 상기 제2전극(137)는 하나 또는 복수로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 절연층(133)은 상기 전극층(131) 아래에 배치되며, 상기 제2도전형 반도체층(119)의 하면, 상기 제2도전형 반도체층(119) 및 상기 활성층(117)의 측면, 상기 제1도전형 반도체층(115)의 일부 영역에 배치될 수 있다. 상기 절연층(133)은 상기 발광 구조물(120)의 하부 영역 중에서 상기 전극층(131), 제1전극(135) 및 제2전극(137)을 제외한 영역에 형성되어, 상기 발광 구조물(120)의 하부를 전기적으로 보호하게 된다.
상기 절연층(133)은 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 및 황화물 중 적어도 하나로 형성된 절연물질 또는 절연성 수지를 포함한다. 상기 절연층(133)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 상기 절연층(133)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 절연층(133)은 발광 구조물(120)의 아래에 플립 본딩을 위한 금속 구조물을 형성할 때, 상기 발광 구조물(120)의 층간 쇼트를 방지하기 위해 형성된다.
상기 절연층(133)은 서로 다른 굴절률을 갖는 제1층과 제2층이 교대로 배치된 DBR 구조로 형성될 수 있으며, 상기 제1층은 SiO2, Si3N4, Al2O3, TiO2 중에서 어느 하나이며, 상기 제2층은 상기 제1층 이외의 물질 중 어느 하나로 형성될 수 있다. 이 경우, 상기 전극층은 형성하지 않을 수 있다.
상기 발광 칩(100)은 상기 회로 기판(171) 상에 플립 방식으로 탑재된다. 상기 회로 기판(171)은 상기 발광 칩(110)이 배치되는 면에 제1리드 전극(173) 및 제2리드 전극(174)를 포함하며, 상기 제1리드 전극(173) 및 제2리드 전극(174)는 랜드 패턴으로서, 전원을 공급해 주게 된다.
상기 회로 기판(171)은 상부에 회로 패턴을 갖고, 수지 계열의 PCB, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.
상기 제1리드 전극(173)와 상기 발광 칩(100)의 제1전극(135) 사이에는 제1 연결 전극(161)이 배치되며, 상기 제2리드 전극(174)와 상기 발광 칩(100)의 제2전극(137) 사이에는 제2연결 전극(163)이 배치된다. 상기 제1리드 전극(173)과 상기 제1연결 전극(161)은 본딩되며, 상기 제2리드 전극(174) 및 상기 제2연결 전극(163)은 본딩된다.
상기 제1연결 전극(161) 및 상기 제2연결 전극(163)은 전원을 공급하는 리드(lead) 기능과 방열 경로를 제공하게 된다. 상기 제1연결 전극(161) 및 상기 제2연결 전극(163)은 기둥, 구형, 원 기둥 또는 다각 기둥과 같은 형상이거나 랜덤한 형상을 포함할 수 있다. 상기 제1연결 전극(161) 및 제2연결 전극(163)은 금속 파우더의 재질 예컨대, Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Ti, W 및 이들 금속의 선택적 합금 중 어느 하나로 형성될 수 있다. 상기 제1연결 전극(161) 및 제2연결 전극(163)은 상기 제1전극(135) 및 제2전극(137)과의 접착력 향상을 위하여 In, Sn, Ni, Cu 및 이들의 선택적인 합금 중의 어느 한 금속으로 도금될 수 있다.
상기 발광 칩(100)은 상기 제1리드 전극(173) 및 제2리드 전극(174)로부터 공급된 전원에 의해 동작하고, 발생된 열은 상기 제1연결 전극(161) 및 제2연결 전극(163)를 통해 전도된 후, 회로 기판(171)을 통해 방열할 수 있다.
상기 회로 기판(171) 상에는 하나의 발광 소자(100)을 탑재한 구성에 대해 개시하였으나, 복수의 발광 소자를 어레이할 수 있으며, 이에 대해 한정하지는 않는다.
상기 발광 소자는 회로 기판(171) 상에 하나 또는 복수의 발광 칩을 배치할 수 있으며, 상기 몰딩 부재(159) 내부에 형광체(미도시) 또는 상기 몰딩 부재(159) 상에 형광체층(미도시)을 배치할 수 있으며, 이에 대해 한정하지는 않는다. 또한 상기 몰딩 부재(159) 상에는 렌즈(미도시)가 결합될 수 있다.
상기 접착 부재(160)는 상기 발광 칩(100)과 상기 회로 기판(171) 사이의 공간(163)에 채워져 상기 제1 및 제2연결 전극(161,162)을 지지하며, 상기 발광 칩(100)과 상기 회로 기판(171) 사이를 지지하게 된다. 상기 접착 부재(160)는 상기 발광 칩(100)의 하면에 접촉 예컨대, 상기 제1 및 제2전극(135,137)의 하면과, 상기 절연층(133)의 하면에 접촉될 수 있다. 이러한 접착 부재(160)가 상기 발광 칩(100)과 상기 회로 기판(171) 사이의 공간에 채워지게 됨으로써, 상기 발광 칩(100)과 상기 제1 및 제2연결 전극(161,162)을 지지하게 된다. 이에 따라 발광 칩(100)의 사이즈가 작더라도, 실시 예에 따른 솔더 페이스트에 의해 접착 부재(160)가 언더필로 채워짐으로써, 상기 발광 칩(100)의 하부를 전기적으로 연결하고 회로 기판(171) 상에 지지할 수 있다. 또한 별도의 언더필 공정을 진행하지 않아도 되는 효과가 있다. 또한 솔더링 공정과 동시에 발광 칩(100)의 아래로 언더필이 진행되는 효과가 있다. 또한 실시 예는 발광 칩(100)의 사이즈가 작은 경우에도 언더필(underfill) 공정을 별도로 하지 않더라도 SMT(Surface mounting technology)를 안정적으로 수행할 수 있다.
또한 상기 접착 부재(160)는 상기 회로 기판(171)의 상면부터 상기 발광 칩(100)의 측면에 접촉될 수 있는 두께로 형성될 수 있다.
한편, 상기 접착 부재(160) 상에는 몰딩 부재(159)가 배치되며, 상기 몰딩 부재(159)는 상기 발광 칩(100)의 측면 및 상면을 커버할 수 있다. 상기 몰딩 부재(159)는 상기 접착 부재(160)의 상면 전체를 커버하여, 상기 발광 칩(100)을 보호 및 지지하게 된다. 상기 몰딩 부재(159)는 실리콘 또는 에폭시와 같은 투과성이 높은 재질로 형성될 수 있으며, 상기 발광 칩(100)으로부터 방출된 광을 방출하게 된다. 상기 몰딩 부재(159)의 표면은 광 추출을 위해 러프한 면으로 형성되거나, 렌즈가 결합될 수 있으며, 이에 대해 한정하지는 않는다.
도 2는 실시 예에 따른 발광 소자의 제조 과정을 나타낸 도면이다.
도 2의 (a)와 같이, 기판(111)이 성장 장비에 로딩되고, 상기 기판(111) 위에 II족 내지 VI족 원소의 화합물 반도체가 층 또는 패턴 형태로 형성될 수 있다. 상기 기판(111)은 성장 기판으로 사용된다.
상기 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator), 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다.
상기 기판(111) 위에는 제1반도체층(113)이 형성되며, 상기 제1반도체층(113)은 III족-V족 원소의 화합물 반도체를 이용하여 형성될 수 있다. 상기 제1반도체층(113)은 상기 기판(111)과의 격자 상수의 차이를 줄여주는 버퍼층이거나, 언도프드 반도체층 중 적어도 하나일 수 있다.
상기 제1반도체층(113) 위에는 발광 구조물(120)이 형성될 수 있다. 상기 발광 구조물(120)은 제1도전형 반도체층(115), 활성층(117) 및 제2도전형 반도체층(119)의 순서로 형성될 수 있다.
상기 제1도전형 반도체층(115)은 n형 도펀트가 도핑된 III족-V족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다.
상기 제1도전형 반도체층(115) 위에는 활성층(117)이 형성되며, 상기 활성층(117)은 단일 양자 우물 구조, 다중 양자 우물 구조, 양자 선 구조, 양자 점 구조 중 적어도 하나를 포함할 수 있다.
상기 활성층(117) 위에는 상기 제2도전형 반도체층(119)이 형성되며, 상기 제 2도전형 반도체층(119)은 p형 도펀트가 도핑된 III족-V족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 발광 구조물(120)은 각 반도체층의 위 및 아래에 적어도 하나의 반도체층이 더 배치될 수 있으며, 이에 대해 한정하지는 않는다. 또한 상기 제2도전형 반도체층(119) 위에는 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층 예컨대, N형 반도체층이 형성될 수 있다. 이에 따라 상기 발광 구조물(120)은 N-P 접합, P-N 접합, N-P-N 접합, P-N-P 접합 구조 중 적어도 하나로 형성될 수 있다.
도 2의 (b)와 같이, 발광 구조물(120)의 일부 영역에 대해 에칭을 수행하여, 상기 제1도전형 반도체층(115)이 노출되며, 상기 제1도전형 반도체층(115)의 노출 부분은 상기 활성층(117)의 상면보다 낮은 높이로 형성될 수 있다.
상기 에칭 과정은 상기 발광 구조물(120)의 상면 영역에 대해 마스크 패턴으로 마스킹한 다음, 상기 발광 구조물(120)의 일부 영역에 대해 건식 에칭을 수행하게 된다. 상기 건식 에칭은 ICP(Inductively Coupled Plasma) 장비, RIE(Reactive Ion Etching) 장비, CCP(Capacitive Coupled Plasma) 장비, 및 ECR(Electron Cyclotron Resonance) 장비 중 적어도 하나를 포함한다. 다른 에칭 방식으로서, 습식 에칭을 더 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 발광 구조물(120) 위에 전극층(131)을 형성하게 된다. 상기 전극층(131)은 상기 제2도전형 반도체층(119)의 상면 면적보다 작은 면적으로 형성될 수 있으며, 이는 전극층(131)의 제조 과정에 따른 쇼트를 방지할 수 있다. 여기서, 상기 전극층(131)은 마스크로 마스킹한 다음, 스퍼터(Sputter) 장비 또는/및 증착 장비로 증착시켜 줄 수 있다. 상기 전극층(131)은 적어도 반사율이 70% 이상이거나, 적어도 90% 이상인 금속 물질을 포함할 수 있다.
상기 제1도전형 반도체층(115) 위에 제1전극(135)를 형성하고, 상기 전극층(131) 위에 제2전극(137)을 형성하게 된다. 상기 제1전극(135) 및 제2전극(137)은 전극 형성 영역 이외의 영역을 마스크로 마스킹한 다음, 스퍼터 또는/및 증착 장비로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 전극층(131) 위에 절연층(133)을 형성하게 된다. 상기 절연층(133)은 스퍼터 또는 증착 방식으로 형성될 수 있다. 상기 절연층(133)은 상기 제1전극(135) 및 상기 제2전극(137)을 제외한 영역 상에 형성되어, 상기 전극층(131) 및 상기 제2도전형 반도체층(119)의 상면, 상기 제1도전형 반도체층(115)의 노출된 영역을 커버하게 된다. 상기 절연층(133)은 Al, Cr, Si, Ti, Zn, Zr과 같은 물질의 산화물, 질화물, 불화물, 황화물 등 절연물질 또는 절연성 수지를 포함한다. 상기 절연층(133)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 상기 절연층(133)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 여기서, 전극(135,137)의 형성 과정과 절연층(133)의 형성 과정은 서로 변경될 수 있다. 그리고, 개별 발광 칩(100)의 크기로 커팅하게 된다.
도 2의 (c)와 같이, 각 발광 칩(100)을 상/하 방향으로 회전시켜 회로 기판(171)의 제1 및 제2리드 전극(173,174)에 제1 및 제2전극(135,137)이 향하도록 배치한다. 그리고, 상기 회로 기판(171) 상에 실시 예에 따른 수지 조성물인 솔더 페이스트를 도포한 후 발광 칩(100)을 부착시켜 준다. 그리고, 리플로우 공정을 진행하게 된다. 이때 상기 솔더 페이스트 내의 금속 파우더는 용융되고, 상기 용융된 금속 파우더는 수지 조성물 중에 부유되어 이동하게 되며, 서로 결합되어 크기가 커지게 된다. 그리고 용융된 금속 파우더는 상기 제1 및 제2전극(135,137)과 제1 및 제2리드 전극(173,174)의 표면에 부착되거나, 그 표면에 퍼지게 되어, 범프 또는 볼 형태로 형성된다. 이후 경화 과정을 거치면, 상기 범프 또는 볼은 제1 및 제2연결 전극(161,162)이 되고, 상기 제1 및 제2연결 전극(161,162)의 주변에는 상기 솔더 페이스트의 수지 조성물이 경화되어 접착 부재(160)가 배치된다. 즉, 금속 파우더가 용융되는 온도로 가열하면, 리플로우 공정에서는, 상기 용융된 금속 파우더가 상기 전극(135,137) 및 리드 전극(173,174) 상에 모여 결합되고, 이에 따라, 상기 전극(135,137) 및 리드 전극(173,174) 상에 범프가 형성된다. 또한, 상기 수지 조성물은 경화되어 접착 부재(160)가 될 수 있다. 이때 상기 접착 부재(160)의 일부는 상기 회로 기판(171)의 표면을 따라 상기 발광 칩(100)의 측벽보다 더 외측으로 연장될 수 있다.
상기 접착 부재(160)은 상기 발광 칩(100)과 상기 회로 기판(171) 사이의 공간(163)에 경화됨으로써, 상기 제1 및 제2연결 전극(161,162)를 지지하고, 상기 발광 칩(100)과 상기 회로 기판(171) 사이를 지지하게 된다.
도 2의 (d)와 같이, 상기 접착 부재(160) 상에는 몰딩 부재(159)가 몰딩되며, 상기 몰딩 부재(159)는 상기 발광 칩(100)의 측면 및 상면을 커버할 수 있다. 상기 몰딩 부재(159)는 상기 접착 부재(160)의 상면 전체를 커버하여, 상기 발광 칩(100)을 보호 및 지지하게 된다. 상기 몰딩 부재(159)는 실리콘 또는 에폭시와 같은 투과성이 높은 재질로 형성될 수 있다. 상기 몰딩 부재(159)의 표면은 광 추출을 위해 러프한 면으로 형성되거나, 렌즈가 결합될 수 있으며, 이에 대해 한정하지는 않는다. 실시 예의 접착 부재(160)는 상기 연결 전극(161,163)으로 발광 칩(100)을 플립 본딩하면서 언더필 공정을 통해 진행될 수 있다.
그리고, 개별 발광 소자 단위로 커팅하여, 도 1과 같은 발광 소자를 제공할 수 있다.
실시 예에 따른 접착 부재(160)는 솔더 페이스트 또는 수지 조성물로 정의될 수 있으며, 투과성 재질로 구현된다. 이러한 접착 부재(160)를 발광 칩(100)과 회로 기판(171) 사이의 공간(163)에 도포되는 솔더 페이스트에 의해 형성되도록 함으로써, 발광 칩(100)과 회로 기판(170) 사이를 효과적으로 지지할 수 있다.
도 8은 비교 예와 실시 예의 발광 칩(100)에서의 본딩 부분의 접착력(DST: Die shear test)을 비교한 박스 플롯으로서, 비교 예1은 발광 칩(100) 상에 솔더 크림과 같이 솔더를 인쇄하여 형성한 구조이며, 비교 예2는 발광 칩(100) 상에 솔더 크림을 도포하여 솔더링하는 구성이며, 실시 예는 발광 칩(100)에 범프와 같은 연결 전극과 수지 조성물을 갖는 구조이다. 실시 예의 수지 조성물에 의한 발광 칩(100)의 접착력이 비교예1 및 2에 비해 높게 나타남을 알 수 있다.
도 3은 도 1의 다른 예로서, 접착 부재(160)가 발광 칩(100)과 회로 기판(171) 사이의 공간(163)에서 서로 이격되며, 전기적으로 분리되어 있다. 이는 실시 예에 따른 솔더 레지스트의 플럭스 함량이나 점성, 또는 두께로 조절할 수 있다.
도 4는 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이며, 도 5는 도 4의발광 칩을 나타낸 도면이다. 제2실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분은 제1실시 예의 설명을 참조하기로 한다.
도 4 및 도 5를 참조하면, 발광 소자(201)는 몸체부(221), 상기 몸체부(221)에 결합된 제1리드 전극(211) 및 제2리드 전극(213)과, 발광 칩(230), 몰딩 부재(253), 및 실시 예에 따른 접착 부재(260) 및 연결 전극(261)을 포함한다.
상기 몸체부(221)는 에폭시, 실리콘과 같은 수지 재질, 고반사 수지 계열(예; PPA), 폴리머 계열, 플라스틱 계열 중에서 선택적으로 사출 성형되거나, 단층 또는 다층의 기판 적층 구조로 형성될 수 있다. 상기 몸체부(221)는 상부가 개방된 캐비티(222)를 포함하며, 상기 캐비티(222)의 둘레면은 경사지거나 캐비티 바닥면에 대해 수직하게 형성될 수 있다.
상기 캐비티(222)에는 제1리드 전극(211) 및 제2리드 전극(213)이 배치되며, 상기 제1리드 전극(211) 및 제2리드 전극(213)은 간극부(225)에 의해 서로 이격된다. 상기 간극부(225)는 상기 몸체부(221)의 재질로 형성되거나 절연 재질로 형성될 수 있다.
상기 발광 칩(230)은 상기 제1리드 전극(211) 및 제2리드 전극(213) 중 적어도 하나의 위에 배치될 수 있으며, 예컨대 제1리드 전극(211) 상에 배치되고, 연결 전극(261)로 연결될 수 있다. 상기 발광 칩(23)은 제2리드 전극(213)과 와이어(231)로 연결될 수 있다. 상기 연결 전극(261)는 전도성 재질 예컨대, 금속 파우더 재질을 포함한다.
상기 접착 부재(260)은 실시 예에 개시된 금속 파우더와 수지 조성물을 포함한 구성으로서, 상기 발광 칩(230)의 하면과 상기 연결 전극(261)의 표면을 커버하게 된다. 상기 접착 부재(260)은 상기 제1리드 전극(211) 상에 도포될 수 있으며, 일부는 간극부(225) 상에 접착될 수 있다.
여기서, 상기 발광 칩(230)과 상기 제1리드 전극(211) 사이에 실시 예에 따른 솔더 페이트트를 도포한 후, 리플로우 공정을 진행하면, 상기 솔더 페이스트 내의 금속 파우더가 용융되고, 상기 용융된 금속 파우더는 수지 조성물 중에 부유되어 이동하게 되며, 서로 결합되어 크기가 커지게 된다. 그리고 용융된 금속 파우더는 상기 발광 칩(230)의 하부 전극과 제1리드 전극(211)의 표면에 부착되거나, 그 표면에 퍼지게 되어, 연결 전극(261)로 형성되고, 상기 솔더 페이스트의 수지 조성물은 경화되어 접착 부재(260)가 된다. 상기 접착 부재(260) 내에는 금속 파우더를 포함할 수 있다.
상기 캐비티(222) 내에는 몰딩 부재(253)가 형성되며, 상기 몰딩 부재(253)는 실리콘 또는 에폭시와 같은 투광성 수지 재질로 형성될 수 있으며, 형광체를 포함할 수 있다.
상기 발광 칩(230)의 내부에서 발생된 광은 발광 칩(230)의 상면 및 측면을 통해 대부분의 광이 추출되며, 상기 추출된 광은 상기 몰딩 부재(253)를 통해 외부로 방출될 수 있다. 상기 몰딩 부재(253) 내에는 형광체(미도시)가 첨가될 수 있으며, 상기 몰딩 부재(253) 상에는 렌즈가 결합될 수 있다.
도 5와 같이, 발광 칩(230)은 발광 구조물(310) 아래에 접촉층(321)이 형성되며, 상기 접촉층(321) 아래에 반사층(324)이 형성되며, 상기 반사층(324) 아래에 지지부재(325)가 형성되며, 상기 반사층(324)과 상기 발광 구조물(310)의 둘레에 보호층(323)이 형성될 수 있다.
이러한 발광 칩(230)은 제2도전형 반도체층(315) 아래에 접촉층(321) 및 보호층(323), 반사층(324) 및 지지부재(325)를 형성한 다음, 성장 기판을 제거하여 형성될 수 있다.
상기 접촉층(321)은 발광 구조물(310)의 하층 예컨대 제2도전형 반도체층(315)에 오믹 접촉되며, 그 재료는 금속 산화물, 금속 질화물, 절연물질, 전도성 물질 중에서 선택될 수 있으며, 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성될 수 있다. 또한 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 예컨대, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 상기 접촉층(321) 내부는 전극(316)과 대응되도록 전류를 블록킹하는 층이 더 형성될 수 있다.
상기 보호층(323)은 금속 산화물 또는 절연 물질 중에서 선택될 수 있으며, 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 에서 선택적으로 형성될 수 있다. 상기 보호층(323)은 스퍼터링 방법 또는 증착 방법 등을 이용하여 형성할 수 있으며, 반사층(324)과 같은 금속이 발광 구조물(310)의 층들을 쇼트시키는 것을 방지할 수 있다.
상기 반사층(324)은 금속 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질로 형성될 수 있다. 상기 반사층(324)은 상기 발광 구조물(310)의 폭보다 크게 형성될 수 있으며, 이는 광 반사 효율을 개선시켜 줄 수 있다. 상기의 반사층(324)과 상기 지지부재(325) 사이에 접합을 위한 금속층과, 열 확산을 위한 금속층이 더 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 지지부재(325)는 베이스 기판으로서, 구리(Cu), 금(Au), 니켈(Ni), 몰리브데늄(Mo), 구리-텅스텐(Cu-W)와 같은 금속이거나 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC)으로 구현될 수 있다. 상기 지지부재(325)와 상기 반사층(324) 사이에는 접합층(미도시)이 더 형성될 수 있으며, 상기 접합층은 두 층을 서로 접합시켜 줄 수 있다.
상기 지지부재(325)는 도 4의 연결 전극(261)에 의해 제1리드 전극(211)과 연결될 수 있다.
도 6은 제3실시 예에 따른 발광 소자를 나타낸 도면이다.
도 6을 참조하면, 발광 소자(202)는 발광 칩(400)과 회로 기판(471) 사이에 연결 전극(461,462) 및 접착 부재(460)를 포함한다.
상기 발광 칩(400)은 기판(411), 제1반도체층(413), 발광 구조물(420: 415, 417, 419), 전극층(431), 절연층(433), 제1전극(435), 제2전극(437), 제1비아 전극(441), 제2비아 전극(443), 지지층(451)을 포함한다. 상기 발광 칩(400)의 구성 중 제1실시 예와 동일한 부분은 제1실시 예를 참조하기로 한다.
상기 지지 층(451)는 발광 소자(400)를 지지하는 층으로 사용된다. 상기 지지 층(451)는 절연성 재질로 형성되며, 상기 절연성 재질은 예컨대, 실리콘 또는 에폭시와 같은 수지층으로 형성된다. 다른 예로서, 상기 절연성 재질은 페이스트 또는 절연성 잉크를 포함할 수 있다. 상기 절연성 재질의 재질은 그 종류는 polyacrylate resin, epoxy resin, phenolic resin, polyamides resin, polyimides rein, unsaturated polyesters resin, polyphenylene ether resin (PPE), polyphenilene oxide resin (PPO), polyphenylenesulfides resin, cyanate ester resin, benzocyclobutene (BCB), Polyamido-amine Dendrimers (PAMAM), 및 Polypropylene-imine, Dendrimers (PPI), 및 PAMAM 내부 구조 및 유기-실리콘 외면을 갖는 PAMAM-OS(organosilicon)를 단독 또는 이들의 조합을 포함한 수지로 구성될 수 있다. 상기 지지부재(451)은 상기 절연층(433)과 다른 물질로 형성될 수 있다.
상기 지지 층(451) 내에는 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 황화물과 같은 화합물들 중 적어도 하나가 첨가될 수 있다. 여기서, 상기 지지 층(451) 내에 첨가된 화합물은 열 확산제일 수 있으며, 상기 열 확산제는 소정 크기의 분말 입자, 알갱이, 필러(filler), 첨가제로 사용될 수 있다. 상기 열 확산제는 세라믹 재질을 포함하며, 상기 세라믹 재질은 동시 소성되는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic), 고온 소성 세라믹(HTCC: high temperature co-fired ceramic), 알루미나(alumina), 수정(quartz), 칼슘지르코네이트(calcium zirconate), 감람석(forsterite), SiC, 흑연, 용융실리카(fusedsilica), 뮬라이트(mullite), 근청석(cordierite), 지르코니아(zirconia), 베릴리아(beryllia), 및 질화알루미늄(aluminum nitride) 중 적어도 하나를 포함한다. 상기 세라믹 재질은 질화물 또는 산화물과 같은 절연성 물질 중에서 열 전도도가 질화물이나 산화물보다 높은 금속 질화물로 형성될 수 있으며, 상기 금속 질화물은 예컨대, 열 전도도가 140 W/mK 이상의 물질을 포함할 수 있다. 상기 세라믹 재질은 예컨대, SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, BN, Si3N4, SiC(SiC-BeO), BeO, CeO, AlN와 같은 세라믹 (Ceramic) 계열일 수 있다. 상기 열 전도성 물질은 C (다이아몬드, CNT)의 성분을 포함할 수 있다.
상기 지지 층(451)은 상기 제1전극(435), 제2전극(437), 상기 제1비아 전극(441) 및 상기 제2비아 전극(443)의 둘레 면에 접촉되고, 이들을 지지한다. 상기 지지 층(451)은 접착 부재(460)가 접촉된다.
상기의 발광 소자(400)는 플립 방식으로 탑재되며, 기판(411)의 상면 방향으로 대부분의 광이 방출되고, 일부 광은 상기 기판(411)의 측면 및 상기 발광 구조물(420)의 측면을 통해 방출되기 때문에, 상기 제1전극(435) 및 제2전극(437)에 의한 광 손실을 줄여줄 수 있다. 이에 따라 상기의 발광 소자(400)의 광 추출 효율 및 방열 효율은 개선될 수 있다. 또한 상기 투광성의 기판(411)을 제거하거나 그 표면에 광 추출 구조를 형성할 수 있으며, 이에 대해 한정하지는 않는다.
발광 칩(400)는 회로 기판(471) 상에 플립 방식으로 탑재된다.
상기 회로 기판(471)은 금속 재질로 이루어지며, 절연층(472)에 의해 제1리드 전극(473) 및 제2리드 전극(474)와 절연된다. 상기 제1리드 전극(473) 및 제2리드 전극(474)는 랜드 패턴으로서, 전원을 공급해 주게 된다. 상기 절연층(472) 상에는 상기 리드 전극(473,474) 영역을 제외한 영역에 보호층(475)이 형성되며, 상기 보호층(475)은 솔더 레지스트(Solder resist) 층으로서, 백색 또는 녹색 보호층을 포함한다. 상기 보호층(475)은 광을 효율적으로 반사시켜 주어, 반사 광량을 개선시켜 줄 수 있다.
상기 제1리드 전극(473)는 상기 발광 칩(400)의 제1비아 전극(441)과 제1연결 전극(461)에 의해 연결되며, 상기 제2리드 전극(474)은 상기 발광 칩(400)의 제2비아 전극(443)과 제2연결 전극(462)에 의해 연결된다. 상기 제1 및 제2연결 전극(461,462)의 주변에는 접착 부재(460)가 채워져 상기 발광 칩(400)의 지지 층(451)과 상기 회로 기판(471) 사이의 공간(463)을 지지하게 된다.
상기 접착 부재(460)의 일부는 상기 발광 칩(400)의 측벽보다 외측으로 연장될 수 있다. 상기 접착 부재(460)는 상기 발광 칩(400)의 지지 층(451)의 측면에도 접촉되는 높이로 형성될 수 있다. 상기 접착 부재(460) 및 제1 및 제2연결 전극(461,462)는 실시 예에 따른 솔더 페이스트에 의해 형성될 수 있으며, 제1실시 예의 설명을 참조하기로 한다.
도 7은 제4실시 예에 따른 발광 소자를 나타낸 도면이다.
도 7을 참조하면, 발광 소자(203)는 발광 칩(400)과, 몸체부(511), 상기 몸체부(511)에 결합된 제1리드 전극(515) 및 제2리드 전극(517)과, 몰딩 부재(519), 및 실시 예에 따른 접착 부재(560) 및 연결 전극(561)을 포함한다.
상기 발광 칩(400)은 기판(411), 제1반도체층(413), 발광 구조물(420), 제1비아 전극(441), 제2비아 전극(443), 지지층(451)을 포함한다. 상기 발광 칩(400)의 구성 중 제1 및 제3실시 예와 동일한 부분은 제1실시 예 및 제3실시 예의 설명을 참조하기로 한다.
상기 몸체부(511)는 에폭시, 실리콘과 같은 수지 재질, 고반사 수지 계열(예; PPA), 폴리머 계열, 플라스틱 계열 중에서 형성될 수 있다. 상기 몸체부(511)는 캐비티(512)를 포함하며, 상기 캐비티(512)에는 제1리드 전극(515) 및 제2리드 전극(517)이 배치되며, 상기 제1리드 전극(515) 및 제2리드 전극(517)은 서로 이격된다.
상기 발광 칩(400)은 상기 제1리드 전극(515) 및 제2리드 전극(517) 상에 연결 전극(561,562)에 의해 플립 본딩된다.
상기 제1리드 전극(515)은 상기 발광 칩(400)의 제1비아 전극(441)과 제1연결 전극(561)에 의해 연결되며, 상기 제2리드 전극(517)은 상기 발광 칩(400)의 제2비아 전극(443)과 제2연결 전극(562)에 의해 연결된다. 상기 제1 및 제2연결 전극(561,562)의 주변에는 접착 부재(560)가 채워져 상기 발광 칩(400)의 지지 층(451)과 상기 리드 전극(515,517) 사이의 공간(563)을 지지하게 된다.
상기 접착 부재(560)의 일부는 상기 발광 칩(400)의 측벽보다 외측으로 연장될 수 있다. 상기 접착 부재(560)는 상기 발광 칩(400)의 지지 층(451)의 측면 및 상기 캐비티(512)의 측면에 접촉되는 높이로 형성될 수 있다. 상기 접착 부재(560) 및 제1 및 제2연결 전극(561,562)는 실시 예에 따른 솔더 페이스트에 의해 형성될 수 있으며, 제1실시 예의 설명을 참조하기로 한다.
실시예에 따른 발광 소자는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광 소자가 어레이된 구조를 포함한다. 도 10 및 도 11에 도시된 표시 장치, 도 12에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.
도 10은 실시 예에 따른 표시 장치의 분해 사시도이다.
도 10을 참조하면, 실시예에 따른 표시 장치(1000)는 실시 예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)과, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.
상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.
상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.
상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.
상기 발광모듈(1031)은 적어도 하나가 제공될 수 있으며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 기판(1033)과 위에서 설명된 실시 예에 따른 발광소자 또는 발광소자 패키지(200)를 포함할 수 있다. 상기 발광소자 패키지(200)는 상기 기판(1033) 위에 소정 간격으로 어레이될 수 있다.
상기 기판(1033)은 회로패턴을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 위에 제공될 경우, 상기 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.
그리고, 상기 다수의 발광소자 패키지(200)는 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.
상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트 유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제1 및 제2 기판, 그리고 제1 및 제2 기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다.
상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041) 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
도 11은 실시 예에 따른 표시 장치의 다른 예를 나타낸 도면이다.
도 11을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광소자(100)가 어레이된 기판(1020), 광학 부재(1154), 및 표시 패널(1155)을 포함한다. 상기 기판(1020)과 상기 발광소자 패키지(200)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.
상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.
도 12는 실시 예에 따른 조명장치를 나타낸 도면이다.
도 12를 참조하면, 실시 예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자 패키지를 포함할 수 있다.
예컨대, 상기 커버(2100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 상기 커버(2100)는 상기 광원 모듈(2200)과 광학적으로 결합될 수 있다. 예를 들어, 상기 커버(2100)는 상기 광원 모듈(2200)로부터 제공되는 빛을 확산, 산란 또는 여기 시킬 수 있다. 상기 커버(2100)는 일종의 광학 부재일 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합될 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합하는 결합부를 가질 수 있다.
상기 커버(2100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 상기 커버(2100)의 내면의 표면 거칠기는 상기 커버(2100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 상기 광원 모듈(2200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.
상기 커버(2100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 상기 커버(2100)는 외부에서 상기 광원 모듈(2200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 상기 커버(2100)는 블로우(blow) 성형을 통해 형성될 수 있다.
상기 광원 모듈(2200)은 상기 방열체(2400)의 일 면에 배치될 수 있다. 따라서, 상기 광원 모듈(2200)로부터의 열은 상기 방열체(2400)로 전도된다. 상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다.
상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. 상기 가이드홈(2310)은 상기 광원부(2210)의 기판 및 커넥터(2250)와 대응된다.
상기 부재(2300)의 표면은 빛 반사 물질로 도포 또는 코팅된 것일 수 있다. 예를 들면, 상기 부재(2300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 상기 부재(2300)는 상기 커버(2100)의 내면에 반사되어 상기 광원 모듈(2200)측 방향으로 되돌아오는 빛을 다시 상기 커버(2100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
상기 부재(2300)는 예로서 절연 물질로 이루어질 수 있다. 상기 광원 모듈(2200)의 연결 플레이트(2230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 상기 방열체(2400)와 상기 연결 플레이트(2230) 사이에 전기적인 접촉이 이루어질 수 있다. 상기 부재(2300)는 절연 물질로 구성되어 상기 연결 플레이트(2230)와 상기 방열체(2400)의 전기적 단락을 차단할 수 있다. 상기 방열체(2400)는 상기 광원 모듈(2200)로부터의 열과 상기 전원 제공부(2600)로부터의 열을 전달받아 방열한다.
상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)을 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. 상기 가이드 돌출부(2510)는 상기 전원 제공부(2600)의 돌출부(2610)가 관통하는 홀을 갖는다.
상기 전원 제공부(2600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 상기 광원 모듈(2200)로 제공한다. 상기 전원 제공부(2600)는 상기 내부 케이스(2700)의 수납홈(2719)에 수납되고, 상기 홀더(2500)에 의해 상기 내부 케이스(2700)의 내부에 밀폐된다.
상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다.
상기 가이드부(2630)는 상기 베이스(2650)의 일 측에서 외부로 돌출된 형상을 갖는다. 상기 가이드부(2630)는 상기 홀더(2500)에 삽입될 수 있다. 상기 베이스(2650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 상기 광원 모듈(2200)의 구동을 제어하는 구동칩, 상기 광원 모듈(2200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
상기 연장부(2670)는 상기 베이스(2650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다.
예컨대, 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750)의 폭과 같거나 작게 제공될 수 있다. 상기 연장부(2670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결되고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(2800)에 전기적으로 연결될 수 있다.
상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.
상기한 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100, 230, 400: 발광 칩 111,411: 기판
113,413: 제1반도체층
115,313,415: 제1도전형 반도체층 117,315,415:활성층
119,317,417: 제2도전형 반도체층 120,310,420: 발광 구조물
131,431: 전극층 133,433: 절연층
135,316,435: 제1전극 137,437: 제2전극
159, 253, 519: 몰딩 부재 160, 260, 460, 560: 접착 부재
161, 162, 461,462, 561, 562: 연결 전극
171, 471: 회로 기판 200,201,202,203: 발광소자
221, 511: 몸체부 211, 213, 515, 517: 리드 전극
442, 444: 비아 전극 451: 지지 층

Claims (11)

  1. 복수의 리드 전극을 포함하는 회로 기판;
    상기 복수의 리드 전극에 연결되는 복수의 전극을 갖는 발광 칩;
    상기 발광 칩과 상기 복수의 리드 전극 사이에 채워지는 접착 부재; 및
    상기 회로 기판의 리드 전극과 상기 발광 칩의 전극을 서로 연결해 주는 연결 전극을 포함하며,
    상기 접착 부재는 금속 파우더와 수지 조성물을 포함하며,
    상기 연결 전극은 상기 접착 부재의 금속 파우더와 동일한 물질을 포함하며,
    상기 수지 조성물은 열 경화성 수지, 활성화제, 경화제, 겔화제 및 할로겐화 화합물을 포함하며,
    상기 열 경화성 수지와 경화제의 당량은 0.6~0.9 비율로 혼합되며,
    상기 활성화제는 상기 수지 조성물의 1wt% 내지 10wt% 범위를 포함하며,
    상기 겔화제는 상기 수지 조성물의 0.1wt% 내지 10wt% 범위를 포함하는 발광 소자.
  2. 제1항에 있어서,
    상기 활성화제는 카르복실산을 포함하며,
    상기 열 경화성 수지는 에폭시 수지를 포함하고,
    상기 열 경화성 수지는 사이클로알리파틱(cycloaliphatic)계열 에폭시를 포함하고,
    상기 수지 조성물은 할로겐화 화합물을 포함하는 발광 소자.
  3. 삭제
  4. 삭제
  5. 제2항에 있어서,
    상기 활성화제와 상기 에폭시 수지의 당량은 0.6~0.8 비율로 혼합되는 발광 소자.
  6. 제1항 또는 제2항에 있어서,
    상기 금속 파우더는 주석(Sn), 은(Ag), 구리(Cu) 중 적어도 2개를 포함하는 합금을 포함하고,
    상기 주석(Sn)은 94.5~96.5wt% 범위이며, 상기 은(Ag)은 3~5wt% 범위이며, 상기 구리(Cu)은 0~0.5wt% 범위를 포함하고,
    상기 접착 부재에서 상기 금속 파우더는 50~70wt% 범위이고, 상기 수지 조성물은 30~50wt% 범위를 갖는 발광 소자.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 제1항 또는 제2항에 있어서,
    상기 복수의 리드 전극 사이에 배치된 간극부;
    상기 리드 전극이 결합된 몸체부;
    상기 몸체부에 상기 발광 칩이 배치된 캐비티를 포함하고,
    상기 발광 칩은 상기 복수의 전극과 상기 복수의 리드 전극 사이에 각각 연결된 복수의 비아 전극; 및 상기 비아 전극의 둘레에 배치되며 상기 접착 부재가 접촉된 절연 재질의 지지층을 포함하는 발광 소자.
  11. 삭제
KR1020140018961A 2014-02-19 2014-02-19 발광 소자 및 그 제조방법 KR102142715B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140018961A KR102142715B1 (ko) 2014-02-19 2014-02-19 발광 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140018961A KR102142715B1 (ko) 2014-02-19 2014-02-19 발광 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20150097991A KR20150097991A (ko) 2015-08-27
KR102142715B1 true KR102142715B1 (ko) 2020-08-07

Family

ID=54059541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140018961A KR102142715B1 (ko) 2014-02-19 2014-02-19 발광 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102142715B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI767537B (zh) * 2021-01-26 2022-06-11 隆達電子股份有限公司 發光二極體封裝結構的製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102456740B1 (ko) 2015-12-11 2022-10-21 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR102506571B1 (ko) * 2016-03-31 2023-03-06 엘지이노텍 주식회사 어레이 기판, 패널, 및 이를 포함하는 표시장치
KR102559840B1 (ko) * 2016-04-20 2023-07-27 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
CN109973838A (zh) * 2019-04-04 2019-07-05 固安翌光科技有限公司 一种led氛围灯
CN112185983B (zh) * 2019-06-17 2023-03-24 成都辰显光电有限公司 显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029392A (ja) 2009-07-24 2011-02-10 Hitachi Chem Co Ltd 接着剤組成物及びその製造方法、並びに、半導体装置及びその製造方法
JP2012129202A (ja) 2010-11-24 2012-07-05 Sekisui Chem Co Ltd 異方性導電ペースト、接続構造体及び接続構造体の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004081140A1 (ja) * 2003-03-13 2006-06-15 日亜化学工業株式会社 発光膜、発光装置、発光膜の製造方法および発光装置の製造方法
KR101210028B1 (ko) * 2011-05-27 2012-12-07 엘지이노텍 주식회사 발광소자, 발광 모듈 및 발광 소자 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029392A (ja) 2009-07-24 2011-02-10 Hitachi Chem Co Ltd 接着剤組成物及びその製造方法、並びに、半導体装置及びその製造方法
JP2012129202A (ja) 2010-11-24 2012-07-05 Sekisui Chem Co Ltd 異方性導電ペースト、接続構造体及び接続構造体の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI767537B (zh) * 2021-01-26 2022-06-11 隆達電子股份有限公司 發光二極體封裝結構的製造方法

Also Published As

Publication number Publication date
KR20150097991A (ko) 2015-08-27

Similar Documents

Publication Publication Date Title
JP6104570B2 (ja) 発光素子及びこれを備えた照明装置
US8519426B2 (en) Light emitting device and lighting system having the same
KR101871501B1 (ko) 발광 소자 패키지 및 이를 구비한 조명 시스템
RU2538354C2 (ru) Модуль светодиода с увеличенными размерами элементов
JP6306842B2 (ja) 発光素子及びこれを具備した照明システム
KR102142715B1 (ko) 발광 소자 및 그 제조방법
KR101210028B1 (ko) 발광소자, 발광 모듈 및 발광 소자 제조방법
KR102204273B1 (ko) 발광 다이오드 장치
KR101262509B1 (ko) 발광소자, 발광 모듈 및 발광 소자 제조방법
KR101940617B1 (ko) 발광 소자 패키지 및 발광 모듈
KR20130080301A (ko) 발광 소자 및 이를 구비한 발광 장치
KR101997257B1 (ko) 발광 소자 및 이를 구비한 조명 장치
KR102075561B1 (ko) 발광 소자, 발광 모듈 및 조명 시스템
KR102063482B1 (ko) 발광 소자 및 이를 구비한 조명 장치
KR101943824B1 (ko) 발광소자, 발광 소자 패키지 및 조명 시스템
KR101858254B1 (ko) 발광소자, 발광 모듈 및 발광 소자 제조방법
KR101795044B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102175338B1 (ko) 발광소자 패키지
KR102261956B1 (ko) 발광 모듈 및 이를 구비한 라이트 유닛
KR101976436B1 (ko) 기판, 발광 모듈 및 조명 시스템
US10608153B2 (en) Light emitting device package and light emitting apparatus having the same
KR101900269B1 (ko) 발광 소자 및 이를 구비한 발광 장치
KR102063508B1 (ko) 발광 소자 및 이를 구비한 조명 시스템
KR101896683B1 (ko) 발광 모듈 및 이를 구비한 조명 시스템
KR101644501B1 (ko) 발광소자, 발광 소자 패키지 및 조명장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant