KR20010035153A - ＧａＮ 발광 소자 및 그 패키지 - Google Patents

Abstract

본 발명의 발광 소자는 신규한 애노드 및 캐소드 전극 구조를 제공하여, 볼 본딩 공정 대신에 플립 칩 본딩(flip chip bonding) 방법을 사용토록 하는 것이다. 구체적으로 기판, N-GaN층, 활성층 및 P-GaN층으로 구성되는 소자에 있어서, 상기 P-GaN층에 접촉하면서 P-GaN층위로 돌출되도록 배치되는 평면의 제1 전극과,상기 N-GaN층에 접촉하면서 상기 활성층, P-GaN층 및 상기 제1 전극과 전기적으로 절연된 상태로, 상기 제1 전극이 돌출된 면에 상기 제1 전극과 실질적으로 동일한 높이로 돌출되도록 배치되는 평면의 제2 전극과, 상기 제2 전극을 상기 활성층 및 P-GaN층과 전기적으로 절연시키는 절연층을 포함하는 GaN 소자 및 이 소자를 이용한 패키지 구조와 응용 제품에 관한 것이다.

Description

ＧａＮ 발광 소자 및 그 패키지{GaN LIGHT EMITTING DEVICE AND THE PACKAGE THEREOF}

본 발명은 반도체 발광 소자에 관한 것으로, 좀 더 상세하게는 청색, 녹색, 청자색 및 백색 발광소자(LED)나 이 파장대의 레이저 다이오드에 대한 신규한 전극 구조에 관한 것이다.

종래의 청색(430 ~ 475nm), 녹색(500 ~ 530nm), 청자색이나 백색광을 발광하는 다이오드 칩은 사파이어 기판위에 GaN 에피택셜 레이어(Epitaxial layer)를 각 층 별로 순차적으로 성장시키고, 상부면에 애노드(anode) 전극 및 캐소드(cathode) 전극 모두를 형성한 다음, 이 전극들에 볼 본딩(ball bonding), 또는 와이어 본딩(wire bonding)을 하여 패키지를 제작하였다.

도 1과 도 2는 각각 전술한 종래의 전극 구조를 장착한 발광 소자의 한 실시예를 보여주고 있는데, 도 2는 도 1의 Bb-bB선을 따라 절개한 발광 소자의 단면도이다. 사파이어 기판(2a)위로 N-GaN층(2b), 활성층(2c) 및 P-GaN(2d)층이 순차적으로 올려지고, 그 위에 애노드 전극(2e)과 캐소드 전극(2f)이 서로 대각선으로 마주보는 형태로 제작되어 있다. 설명을 단순하게 하기 위해서 발광을 하기 위한 기본적인 층 외에 활성층의 위 아래에 추가로 삽입되는 버퍼층이나 클래드층 등의 기능층들은 도면에서 제외하였다.

도 3은 전술한 종래 전극 구조의 발광 소자 칩을 리드 프렘임(lead frame)에 부착한 형태를 나타내는 사시도이며, 도 4는 도 3의 단면도이다. 발광 소자 칩(4b)은 사파이어 기판 쪽이 칩 패드(4e)에 접착제 등으로 접착된다. 그리고 칩 상면의 애노드 전극과 캐소드 전극은 각각 금, 구리 또는 알루미늄 소재의 전도성 와이어에 의해 전극 패드인 애노드 패드(4a)와 캐소드 패드(4c)에 와이어 본딩 공법으로 연결된다. 와이어 본딩 공법, 또는 볼 본딩 공법은 당업자에게 잘 알려진 바와 같이 와이어 클램프가 와이어 끝에 볼을 형성하여 칩 전극위에 볼을 누르면서 접착하고 클램프가 상승, 이동하면서 와이어의 또 다른 끝을 칩 패드에 본딩하는 것이다. 이하 볼 본딩과 와이어 본딩은 동의어로 사용한다.

문제는 이 볼 본딩 공정에 있다. 즉, 상기의 볼 본딩 공정은 발광 소자의 경우 통상 240℃ 이상에서 실시되는데, 이 온도에서는 칩에 크랙이 발생해서 불량이 될 위험이 높다. 또한, 소자 주변의 PCB나 플라스틱 사출물등은 이 온도에서 열 변형이 발생하므로 소자 설계자들에게 이 열변형을 감안한 설계를 해야 하는 어려움을 가져온다. 또한, 상기 구조에서 보듯이 볼 본딩은 애노드와 캐소드 각각에 걸쳐 행해야 하므로, 두 번의 공정 실행으로 인해 불량률이 더욱 높아진다. 더구나, 와이어 본딩으로는 와이어 루프등을 형성하기 위한 거리와 높이 등이 최소 어느 정도 이상이 요구되므로, 특히 백라이트 용으로 사용되는 소형의 표면 실장 소자의 경우에는 사이즈 축소등에 제한이 따르게 된다.

본 발명은 전술한 발광 소자의 전극 볼 본딩에 따른 문제점을 해결하고자 하는 것을 목적으로 한다.

좀 더 상세하게는, 변경된 발광 소자의 애노드 및 캐소드 전극 구조를 제공하여, 볼 본딩 공정 대신에 플립 칩 본딩(flip chip bonding) 방법을 사용토록 하는 것이다.

본 발명은 상기와 같은 새로운 전극 구조와 본딩 방법을 제공함으로써, 공정 불량율을 줄이고, 소자 설계상의 한계점들을 극복하는 것을 또 다른 목적으로 한다.

본 발명은 상기와 같은 새로운 전극 구조를 가진 칩을 장착한 패키지 및 백 라이트 용 패널 구조를 제공하는 것을 또 다른 목적으로 한다.

도 1은 종래 발광 다이오드 칩의 사시도.

도 2는 도 1의 다이오드 칩의 Bb-bB를 자른 단면도.

도 3은 도 1의 칩을 장착한 패키지.

도 4는 도 3의 패키지 단면도.

도 5는 본 발명의 발광 다이오드 칩의 사시도.

도 6은 도 5의 다이오드 칩의 Aa-aA를 자른 단면도.

도 7은 도 5의 칩을 장착한 패키지.

도 8는 도 7의 패키지 단면도.

〈도면의 주요 부분에 대한 설명〉

1a: 사피이어 기판 1b: N-GaN 층

1c: 활성층 1d: P-GaN 층

1e: 애노드 전극 1f: 캐소드 전극

1g: 절연층

상기와 같은 목적을 달성하기 위한 본 발명 GaN 소자는, 기판, N-GaN층, 활성층 및 P-GaN층으로 구성되며, 상기 P-GaN층에 접촉하면서 P-GaN층위로 돌출되도록 배치되는 평면의 제1 전극과, 상기 N-GaN층에 접촉하면서 상기 활성층, P-GaN층 및 상기 제1 전극과 전기적으로 절연된 상태로, 상기 제1 전극이 돌출된 면에 상기 제1 전극과 실질적으로 동일한 높이로 돌출되도록 배치되는 평면의 제2 전극과, 상기 제2 전극을 상기 활성층 및 P-GaN층과 전기적으로 절연시키는 절연층을 포함하는 것을 특징으로 한다. 상기 제1 전극과 제2 전극은 상기 GaN 소자의 서로 마주보는 대변에 각각 배치되거나, 또는 GaN 소자의 대각선상에 서로 마주보도록 각각 배치될 수 있다. 상기 제1 전극은 애노드 전극으로서 상기 P-GaN층과의 오믹 접촉층을 포함하고, 상기 제2 전극은 캐소드 전극으로서 상기 N-GaN층과의 오믹 접촉층을 포함한다. 상기 GaN 소자는 청색, 녹색, 청자색 및 백색광 중 어느 하나 이상의 광을 방출하는 것을 특징으로 하는데, 상기 제1 전극과 제2 전극은 사각형, 원형 등의 형태로 만들 수 있다. 본 발명의 GaN 소자는 LCD 등의 백 라이트용 파넬로도 이용 가능하다.

이하 도면을 참조하여 본 발명을 상세히 설명한다.

도 5는 본 발명의 전극 구조를 채용한 발광 소자의 사시도이며, 도 6은 도 5의 Aa-aA 단면을 가른 단면도이다. 사파이어 기판(1a)위로 N-GaN층(1b), 활성층(1c) 및 P-GaN(1d)층이 순차적으로 올려지는 것은 발광 소자의 기본적인 구조이므로 종래의 칩 구조와 동일하다. 그러나 애노드(1e) 및 캐소드(1f) 전극 구조는, 종래 기술과는 달리 동일 상변에서 서로 평행하게 마주 보고 있는 구조이며, 양 전극의 높이가 동일하다. 특히 캐소드 전극은 절연층(1g)으로 활성층(1c) 및 P-GaN층과 절연되면서 N-GaN층에 접촉하는 형태로 상부에 돌출되어 있다. 본 발명의 이러한 칩 구조는 저온 공정인 플립 칩 본딩 방법을 사용가능토록 하기 위한 것이다. 도시된 구조는 하나의 실시예이며, 전극이 반드시 변에 마주보는 구조로 있을 필요는 없다. 가령 대각선상에서 마주보는 형태로 전극들이 구성될 수도 있으며, 전극이 도시된 사각형이 아닌, 원형일 수도 있다. 적절한 전류 주입이 가능하고 플립 칩 본딩을 할 수 있도록 동일 면상에 동일 높이로 존재하는 한, 어떠한 배치와 어떠한 형태의 전극 구조도 가능하므로, 상기 절연층 또한 반드시 P-GaN과 동일 높이로 존재할 필요는 없으며, 단지 그 위에 증착된 Au층을 합친 최종 전극의 높이만 애노드 전극의 높이와 동일하면 된다.

도시된 구조의 칩을 제작하는 공정을 간단히 설명하면, 우선 N-GaN, 활성층, P-GaN층을 잘 알려진 공법으로 사파이어 기판위에 성장 시킨다. 일반적으로 정합을 유지하면서 에피택시 층을 성장시키기 위해서 GaN 소자에는 사파이어 기판을 많이 쓰지만, 반드시 이에 국한되는 것은 아니며 SiC나 GaN 벌크(bulk) 기판을 사용할 수도 있다. 성장 방법은 주로 MOCVD를 사용한다. 또한, 필요한 경우 클래드층이나 버퍼층등 다양한 기능층을 추가할 수 있음은 전술한 바와 같다.

그 다음, 에칭 공정을 통해 캐소드 전극이 배치될 부위를 에칭하고 절연체를 도시한 바와 같이 증착한다. 절연체로는 주로 SiO2를 일반적으로 사용한다. 이 절연층은 캐소드 전극이 활성층이나 P-GaN층과 전기적으로 쇼트되는 것을 방지하여, 주입된 전류가 온전하게 N-GaN층으로 확산되도록 하는 기능을 담당한다. 그 후, 캐소드 전극을 증착하기 위해서 N-GaN층 깊이까지 도시된 바대로 에칭한 후, 캐소드 전극을 증착시킨다. 캐소드 전극은 오믹 접촉(ohmic contact)을 위해 맨 처음 N-GaN과 접촉하는 부분은 Ti-Au층(약 70Å)을 증착한 후, 접촉성을 향상시키는 Cr층(약 40Å)을 그 위에 얇게 증착하고, 최종적으로 전류를 공급받는 두꺼운 Au층을 증착시킨다. 이러한 전극 재료 및 두께는 오믹 접촉이 가능하고, 저항이 적은 재료라면 어떤 형태라도 가능하다. 그 다음, P-GaN 높이보다 돌출된 Au의 잔류물이 있으면 P-GaN 층 높이만큼 평평하게 되도록 제거한다.

애노드 전극을 증착하는데 있어서, 보통 애노드 전극은 Ni-Au/ Cr/ Au층의 순서로 증착시킨다. 애노드 전극의 Ni-Au 층은 하부의 P-GaN과의 오믹 접촉을 향상시키기 위한 것이며, 나머지 층들의 기능은 캐소드 전극의 그것들과 동일하다. 증착된 애노드 전극은 플립 본딩을 위해서 기판 상부로 돌출되어야 하며, 이것은 캐소드 전극도 마찬가지이다. 따라서 애노드 전극의 Au층을 증착할 때, 기판 전면에 2차로 Au 층을 증착한 다음, 도시된 바와 같이 애노드 전극과 캐소드 전극의 돌출 부위의 Au만을 남기고, 두 전극이 쇼트되지 않도록 기판 중간 부분의 Au를 에칭해 내면, 캐소드 전극의 Au도 동시에 만들어지며, 또한 두 전극의 높이도 실질적으로 동일하도록 제작할 수 있다. 하지만, 추가적으로 양 전극의 높이가 정밀하게 같아지도록 에칭이나 CMP(화학 기계적 연마법)등의 공정을 추가할 수도 있다. 높이가 같아야 하는 이유는 나중에 플립 본딩을 할 때, 돌출된 높이가 다르면 칩이 어느 한 쪽으로 기울어지면서 전극들과 전극 패드와의 접촉 부위가 줄어들기 때문이다.

전술한 전극층 재료와 두께들은 하나의 실시예일뿐 본 발명이 이에 국한되는 것은 아님을 밝힌다. 또한, 만약 적절한 오믹 접촉 전극이 개발되면, 상기처럼 Au 증착 공정을 두 번씩 할 필요없이 동일 공정에 양쪽 전극을 모두 성장시킨 다음, 중간 부위를 에칭해내고 표면의 높이만 맞춰줄 수도 있다.

전술한 공정을 통해 만들어지는 칩의 최종적인 전극 구조가 도 5 및 도 6에 나타낸 있다. 칩은 캐소드 및 애노드 전극이 동일 평면상에 동일 높이로 존재하므로, 칩을 전극면이 돌출된 쪽을 아래로 향하도록 뒤집어서 칩 패드, 리드프레임이나 PCB등에 본딩할 수 있는데, 이것을 플립 칩 본딩이라 한다. 이 본딩은 저온에서 도전성 접착제등으로 붙이는 것이므로, 고온 공정이 필요없으며 비교적 간단한 공정이다. 따라서 전술한 볼 본딩 공정의 문제점을 해결하면서, 동시에 생산 단가나 수율면에서 유리하다. 도 7및 도 8에 본 발명 발광 소자의 플립 칩 본딩이 행해진 형태가 나타나 있다. 사파이어 기판이 위로 향하도록 뒤집혀진 상태로 발광 소자 칩(3b)의 전극들은 코이닝(coining) 접착 재료(3e)에 붙여진다. 코이닝 접착 재료를 이용한 본딩은 미리 동전 형태로 생긴 접착 재료, 가령 SnPb 등을 전극 패드위에 두고 칩을 본딩하는 것을 말한다. 또 다른 방법으로는, 리드 프레임 단자에 도전성 접착 재료를 도팅(dotting)한 후, 그 위에 칩을 눌러 본딩할 수도 있다. 이로써 저온 공정인 플립 칩 본딩 공정을 이용할 수 있는 본 발명의 칩 구조의 장점과 그 공정을 설명하였다.

참고로, 칩에 전류를 주입하여 활성층에서 발광하는 경우, 발생한 빛은 기판인 사파이어층을 통해서 위로 방출되는데, 사파이어는 거의 투명에 가까운 재료이므로 빛의 밝기 감소는 크게 염려할 정도가 아니다.

본 발명 소자의 특징은 두 전극 모두 한 면에 동일 높이로 돌출되어 있다는 것이다. 즉, 고온 공정인 와이어 본딩 대신에 플립 칩 본딩이 가능하도록 제작하여 종래 기술의 문제점을 해결하였다.

결과적으로 본 발명을 통하여 와이어 본딩에 따른 불량률을 제거하고, 생산성 향상을 도모함과 동시에, 고가의 Au 와이어를 사용하지 않아 제조 원가도 절감할 수 있다.

또 다른 특징으로는 LCD 패널이나 휴대용 통신 기기등에 이용되는 백 라이트와 같은 SMD(표면 실장 소자)타입은 기존의 와이어 본딩을 사용하는 경우에 공정 특성상 루프 높이(0.2 mm 이상)나 거리(0.5 mm 이상)에 제한이 있었고, 따라서 소자 크기 축소에 문제가 있었지만, 본 발명의 플립 칩 본딩은 상기와 같은 문제점이 없으므로 이를 간단히 해결할 수 있다.

또한 발광 소자의 패키지에 포함되는 반사판의 사이즈도 축소할 수 있어, 발광 효율을 좀 더 향상시킬 수 있다.

Claims (9)

1. 기판, N-GaN층, 활성층 및 P-GaN층으로 구성되는 GaN 소자에 있어서,

   상기 P-GaN층에 접촉하면서 P-GaN층위로 돌출되도록 배치되는 평면의 제1 전극과,

   상기 N-GaN층에 접촉하면서 상기 활성층, P-GaN층 및 상기 제1 전극과 전기적으로 절연된 상태로, 상기 제1 전극이 돌출된 면에 상기 제1 전극과 실질적으로 동일한 높이로 돌출되도록 배치되는 평면의 제2 전극과,

   상기 제2 전극을 상기 활성층 및 P-GaN층과 전기적으로 절연시키는 절연층

   을 포함하는 것을 특징으로 하는 GaN 소자.
2. 제1항에 있어서, 상기 제1 전극과 제2 전극은 상기 GaN 소자의 서로 마주보는 대변에 각각 배치되는 것을 특징으로 하는 GaN 소자.
3. 제1항에 있어서, 상기 제1 전극과 제2 전극은 상기 GaN 소자의 대각선상에 서로 마주보도록 각각 배치되는 것을 특징으로 하는 GaN 소자.
4. 제1항 내지 제 3항에 있어서, 상기 제1 전극은 애노드 전극으로서 상기 P-GaN층과의 오믹 접촉층을 포함하는 것을 특징으로 하는 GaN소자.
5. 제1항 내지 제 3항에 있어서, 상기 제2 전극은 캐소드 전극으로서 상기 N-GaN층과의 오믹 접촉층을 포함하는 것을 특징으로 하는 GaN소자.
6. 제1항 내지 제 3항에 있어서, 상기 GaN 소자는 청색, 녹색, 청자색 및 백색광 중 어느 하나 이상의 광을 방출하는 것을 특징으로 하는 GaN소자.
7. 제1항 내지 제 3항에 있어서, 상기 제1 전극과 제2 전극은 사각형, 원형 중 적어도 하나 이상의 형태인 것을 특징으로 하는 GaN 소자.
8. 기판과, 상기 기판상의 N-GaN층과, 상기 N-GaN층위의 활성층과, 상기 활성층위의 P-GaN층과, 상기 P-GaN층에 접촉하면서 P-GaN층위로 돌출되도록 배치되는 평면의 제1 전극과, 상기 N-GaN층에 접촉하면서 상기 활성층, P-GaN층 및 상기 제1 전극과 전기적으로 절연된 상태로 상기 제1 전극이 돌출된 면에 상기 제1 전극과 실질적으로 동일한 높이로 돌출되도록 배치되는 평면의 제2 전극과, 상기 제2 전극을 상기 활성층, P-GaN층 및 제1 전극과 전기적으로 절연시키는 절연층을 포함하는 GaN 소자의 상기 제1 전극 및 상기 제2 전극을 플립 칩 본딩으로 전극 패드에 본딩한 것을 특징으로 하는 GaN 광소자 패키지.
9. 기판과, 상기 기판상의 N-GaN층과, 상기 N-GaN층위의 활성층과, 상기 활성층위의 P-GaN층과, 상기 P-GaN층에 접촉하면서 P-GaN층위로 돌출되도록 배치되는 평면의 제1 전극과, 상기 N-GaN층에 접촉하면서 상기 활성층, P-GaN층 및 상기 제1 전극과 전기적으로 절연된 상태로 상기 제1 전극이 돌출된 면에 상기 제1 전극과 실질적으로 동일한 높이로 돌출되도록 배치되는 평면의 제2 전극과, 상기 제2 전극을 상기 활성층, P-GaN층 및 제1 전극과 전기적으로 절연시키는 절연층을 포함하는 GaN 소자의 상기 제1 전극 및 상기 제2 전극을 플립 칩 본딩으로 전극 패드에 본딩한 GaN 광소자 패키지를 장착한 백라이트용 패널.