KR100789112B1 - 화합물 반도체 발광 소자의 제조 방법 - Google Patents

Abstract

화합물 반도체 발광 소자의 제작시 제 1 도전형 전극의 상면 높이와 제 2 도전형 전극의 상면 높이를 동일 평면상에 위치되도록 형성하여 두 전극의 단차로 기인한 본딩 수율 저하를 방지하고, 또한 소자의 둘레를 일정 폭으로 채널 식각하여 웨이퍼 상에서 제작된 소자의 칩 분리시 칩 상태로 균일하게 분리한다.

이를 위해 본 발명은 기판 위에 제 1 도전형 반도층, 활성층, 제 2 도전형 반도체층을 순차적으로 형성하고, 제 2 도전형 반도체층과 활성층 및 제 1 도전형 반도체층의 일부에 비전도성의 양 측벽을 형성한 후, 비전도성의 양 측벽으로 둘러싸인 제 2 도전형 반도체층과 활성층 및 제 1 도전형 반도체층의 일부를 식각하여 제 1 도전형 반도체층의 일부를 노출시키고, 제 2 도전형 반도체층 상부에 전류확산용 투명 전극을 형성한 다음, 투명 전극 상부에 형성되는 제 2 도전형 전극과 제 1 도전형 반도층 상부에 형성되는 제 1 도전형 전극의 각 상면 높이가 동일 평면상에 위치되도록 형성한다.

본딩, 패드, Implantation, 채널, 식각, 단차

Description

화합물 반도체 발광 소자의 제조 방법{Method for manufacturing a light emitting device made from a chemical compound semiconductor}

도 1a 내지 도 1e는 일반적인 Ⅲ-Ⅴ족 화합물 반도체 발광 소자의 제조 방법을 도시한 도면이고,

도 2a 내지 도 2g는 본 발명인 Ⅲ-Ⅴ족 화합물 반도체 발광 소자의 제조 방법을 도시한 도면이다.

<도면의 주요 부분에 대한 부호의 설명>

20 : 사파이어 기판 21 : n-GaN층

22 : 활성층 23 : p-GaN층

24 : 비전도성 측벽 25 : 투명 전극

26 : n-패드 전극 27 : p-패드 전극

28 : 채널 식각 영역

본 발명은 소자 제작시 n-패드 전극의 상면과 p-패드 전극의 상면을 동일 수 평면상에 위치되도록 형성하여 두 전극의 단차로 기인한 본딩 수율 저하를 방지하도록 하는 화합물 반도체 발광 소자의 제조 방법에 관한 것이다.

일반적으로 화합물 반도체 특히, Ⅲ-Ⅴ족 화합물 반도체는 직접 천이형으로 발광 효율이 높고, In농도 조절을 통해 적색부터 보라색, 자외선 영역까지의 발광 파장을 형성할 수 있어, 발광 다이오드 소자, 레이저 다이오드 소자 등의 발광 소자, 태양 전지, 광 센서 등의 수광 소자, 또는 트랜지스터, 파워 디바이스 등의 전자 디바이스 등에 널리 사용되고 있다.

이러한 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법으로는 MBE(Molecular Beam Epitaxy), MOVPE(Metal Organic Vapor Phase Epitaxy), HVPE(Hydride Vapor Phase Epitaxy) 등이 이용되어 왔다.

특히, MOVPE 성장법은 대면적에 균일한 고품질의 Ⅲ-Ⅴ족 화합물 반도체 성장을 얻을 수 있어 화합물 반도체 제조 방법으로 널리 사용되고 있는데, 이 MOVPE성장법을 이용한 종래의 Ⅲ-Ⅴ족 화합물 반도체의 발광 소자의 제조 공정을 도 1을 참조하여 간략히 설명한다.

먼저 MOVPE 성장법으로 사파이어 기판(10) 상부에 n형 질화갈륨계 Ⅲ-Ⅴ족 화합물 반도체층(이하 n-GaN층으로 약칭함)(11), 활성층(12), p형 질화갈륨계 Ⅲ-Ⅴ족 화합물 반도체층(이하 p-GaN층으로 약칭함)(13)을 순차적으로 에피 성장시킨다(도 1a).

이어 메사(mesa) 식각 공정을 수행하여 n-GaN층(11)의 일부를 노출시킨 다음(도 1b), p-GaN층(13) 전면에 금속성 물질로 이루어진 광투과성, 오믹 전극인 전류확산용 투명전극(14)을 형성하고 p-GaN층(13)과 전류 확산용 투명 전극(14)간의 오믹 접촉과 동시에 p-GaN층(13)의 활성화를 위한 열처리 공정을 수행한다(도 1c).

그리고 나서 와이어 본딩을 위해 노출된 n-GaN층(11) 상부에 n-패드 전극(15)을 형성하고(도 1d), 전류확산용 투명 전극 상부에 p-패드 전극(16)을 형성한다(도 1e).

이러한 제작 방법을 통해 형성된 발광소자는 일반적으로 저렴한 절연성을 가진 사파이어 기판상에 성장이 됨으로, 기존의 GaAs, InP계 소자의 제작때 이용되는 소위 Top-down 형 전극을 가질 수 없고, 사파이어 기판 상부 표면의 일부분에 n-패드 전극과, p-패드 전극을 모두 가져야 한다.

또한 이러한 구조적 차이로 인해 GaAs계열 발광 소자의 전극 형성 방법은 Top-down 방식으로 상부 p-패드 전극과 래핑후 하부 n 전극을 증착하고 마지막으로 소자 분리 후 조립을 하면 되나, 질화갈륨계 Ⅲ-Ⅴ족 화합물 반도체 발광 소자의 전극 형성 방법은 먼저 웨이퍼를 열처리한 후 p형과 n형 영역을 구별하기 위한 식각 공정, 투명 전극 형성, 본딩을 위한 n-패드 전극 형성 및 p-패드 전극 형성 등의 일련의 공정 과정을 거쳐야 한다.

따라서 이러한 공정 과정을 통해 제작된 질화갈륨계 Ⅲ-Ⅴ족 화합물 반도체 발광 소자의 웨이퍼 상에서 칩을 분리하여 조립을 수행할 경우 n-패드전극과 p-패드 전극에 대하여 각기 따로 본딩을 수행하여야 하며, 특히 n-패드 전극과 p-패드 전극간의 단차로 기인하여 실제 본딩시 본딩 수율이 떨어져 실제 소자 제작시 타 GaAs계열의 발광 소자에 비해 양산성이 현저히 저하되는 문제점이 발생하게 된다.

이에 본 발명은 상기한 문제점을 해소시키기 위한 것으로, 화합물 반도체 발광 소자의 제작시 제 1 도전형 전극의 상면 높이와 제 2 도전형 전극의 상면 높이를 동일 평면상에 위치되도록 형성하여 두 전극의 단차로 기인한 본딩 수율 저하를 방지하도록 하고, 또한 소자의 둘레를 일정 폭으로 채널 식각하여 소자의 칩 분리시 칩 상태로 균일하게 분리하도록 하는 화합물 반도체 발광 소자의 제조 방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은 기판 위에 기판 위에 제 1 도전형 반도층, 활성층, 제 2 도전형 반도체층을 순차적으로 형성하고, 제 2 도전형 반도체층과 활성층 및 제 1 도전형 반도체층의 일부에 비전도성의 양 측벽을 형성한 후, 비전도성의 양 측벽으로 둘러싸인 제 2 도전형 반도체층과 활성층 및 제 1 도전형 반도체층의 일부를 식각하여 제 1 도전형 반도체층의 일부를 노출시키고, 제 2 도전형 반도체층 상부에 전류확산용 투명 전극을 형성한 다음, 투명 전극 상부에 형성되는 제 2 도전형 전극과 제 1 도전형 반도층 상부에 형성되는 제 1 도전형 전극의 각 상면 높이가 동일 평면상에 위치되도록 형성하고, 마지막으로 칩 분리를 위해 제 2 도전형 반도체층과 그 하부에 위치한 활성층 및 제 1 도전형 반도체층의 일부 영역에 채널 식각하는 것을 특징으로 한다.

그리고 이온 주입(Implantation)공정을 이용해 n-GaN층, 활성층, p-GaN층과 상기 식각 영역의 사이드 벽(side wall)이 접촉되는 경계면상에 비전도성 영역을 형성하며, 상기 이온 주입 공정에 사용되는 이온은 B, C, Si, N, P, O, S, F중에서 선택된 하나 또는 그 이상의 물질로 이루어지는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 살펴보면 다음과 같다.

본 발명의 제조 공정은 먼저 MOVPE 성장법 등을 이용해 투명하고 전기적으로 절연성인 이종 기판 예를 들면, 사파이어 기판 상부에 제 1 도전형 반도체층, 활성층, 제 2 도전형 반도체층을 순차적으로 에피 성장시킨다.

이 때 상기 제 1 도전형 반도체층 및 제 2 도전형 반도체층은 청색 발광소자 뿐만 아니라 녹색 발광 소자나 고 전력 및 고온 소자에도 적용이 가능한 질화갈륨계 Ⅲ-Ⅴ족 화합물을 사용하여 성장시키는 것이 바람직하다.

다음 상기 각 층 즉 제 1 도전형 반도체층, 활성층, 제 2 도전형 반도체층과 바로 다음 단계에서 형성될 식각 영역의 사이드 벽(side wall)이 접촉되는 경계면상에 비전도성 영역을 형성한다.

상기 비전도성 영역은 이온 주입(Implantation)공정을 통해 형성하는데, 즉 비전도성 원소를 진공상태에서 이온화한 다음 이를 가속기를 통해 가속시켜 상기 제 2 반도체층과 그 하부에 위치한 활성층 및 제 1 반도체층에 투입시켜 비전도성 영역을 형성한다.

이 때 비전도성 원소는 B, C, Si, N, P, O, S, F중에서 어느 하나를 사용하거나 또는 그 이상의 합성물질을 사용하는 것이 바람직하다.

그 다음 상기 제 2 도전형 반도체층과 그 하부에 위치한 활성층 및 제 1 도 전형 반도체층의 일부를 마스크 작업을 통해 식각하여 상기 제 1 도전형 반도체층의 일부를 노출시킨다.

그리고 나서 상기 제 2 도전형 반도체층 전면에 금속성 물질로 이루어진 광투과성이며 오믹(ohmic)전극인 전류확산용 투명전극을 형성하고, 제 2 도전형 반도체층과 전류확산용 투명 전극간의 오믹 접촉과 동시에 상기 제 2 도전형 반도체층의 활성화를 위한 열처리 공정을 수행한다.

그런 다음 상기 노출된 제 1 도전형 반도체 상부에 제 1 도전형 전극을 형성하고, 상기 전류확산용 투명 전극 상부에는 제 2 도전형 전극을 각기 또는 동시에 형성한다.

이 때 상기 제 2 도전형 전극은 전류확산용 투명 전극 상부에 형성된 제 1 도전형 전극의 상면에 대응되는 위치까지 형성되도록 하는데, 그 상면의 높이와 동일한 위치까지 형성하도록 하여 상기 제 2 도전형 전극이 상기 제 1 도전형 전극과 단차가 없도록 하는 것이 가장 바람직하다.

마지막으로 이렇게 형성된 발광 소자의 칩분리를 위하여 상기 제 2 도전형 반도체 층과 그 하부에 위치한 활성층 및 제 1 도전형 반도체 층의 일부를 채널 식각하여 구조적으로 균등한 평면상에 채널 식각된 영역을 형성함으로써 칩 분리를 위한 절단 공정시 절단 날의 힘을 균일하게 받아 칩을 균일하게 분리할 수 있게 된다.

이하 본 발명의 일 실시예를 도2a 내지 도 2g를 참조하여 설명한다.

그리고 후술할 본 발명의 일 실시예에 사용되는 제 1 도전형 반도체층은 n- GaN으로 제 2 도전형 반도체층은 p-GaN으로 하여 설명한다.

먼저 본 발명의 제조 공정은 도 2a에 도시된 바와 같이, MOVPE 성장법 등을 이용해 투명하고 전기적으로 절연성인 사파이어 기판(20) 상부에 n-GaN층(21)과 활성층(22) 및 p-GaN층(23)을 순차적으로 에피 성장시킨다.

그런 다음 에피 성장된 p-GaN층(23)의 활성화 등을 위해 열처리 공정을 수행하는데, 이 때 열처리는 질화갈륨계 Ⅲ-Ⅴ족 화합물 반도체의 분해 온도인 약 1200⁰C보다 낮은 온도로 한다.

그리고 상기 n-GaN층(21)은 약 1~500마이크로미터의 두께로 형성하고, n형 도스는 Si, Ge, Se, S, Te 중에서 어느 하나를 선택하여 사용하는데 특히 값싸며 널리 구할 수 있는 Si를 사용하는 것이 바람직하다.

또한 상기 p-GaN(23)은 약 0.2~100마이크로미터의 두께로 형성하고, p형 도스는 Be, Sr, Ba, Zn, Mg 중에서 어느 하나를 선택하여 사용하는데 일반적으로 깊이에 따른 도핑 균일도가 우수한 Mg을 주로 사용한다.

그리고 나서 상기 에피 성장된 각 층 즉 n-GaN층(21), 활성층(22), p-GaN층(23)과 바로 다음 단계에서 형성될 식각 영역의 양 측벽(side wall)이 접촉되는 경계면상에 이온 주입(Implantation)공정을 이용해 비전도성 영역(24)을 형성한다(도 2b).

이러한 이온 주입 공정은 먼저 진공실내에서 상기 비전도성 영역(24)을 형성하는데 사용되는 도스(dose)로부터 이온을 얻고, 이를 이온 주입 가속기 등을 통 해 가속시켜 상기 p-GaN층(23)과 그 하부에 위치한 활성층(22) 및 n-GaN층(21)의 해당 영역에 주입하여 비전도성 영역(24)을 형성한다.

이 때 상기 비전도성 영역(24)은 다음 단계에서 형성될 식각 영역의 사이드 벽(side wall)이 접촉될 수 있도록 이온 주입량을 조절하여 그 비전도성 영역(24)의 깊이와 폭을 조절하도록 한다.

그리고 여기서 상기 비전도성 영역(24)을 형성하기 위해 사용하는 도스는 B, C, Si, N, P, O, S, F중에서 어느 하나를 사용하거나 또는 그 이상의 합성물질을 사용하는 것이 바람직하다.

한편 이렇게 비전도성 영역(24)을 형성하고 나면, 상기 p-GaN층(23)과 그 하부에 위치한 활성층(22) 및 n-GaN층(21)의 일부를 마스크 작업을 통해 식각하고, 식각하여 생긴 식각 영역에 상기 n-GaN층(21)의 일부를 노출시키도록 한다(도 2c).

이 때 상기 식각 영역의 사이드 벽(side wall)은 바로 앞 단계에서 형성된 비전도성 영역(24)과 접촉되도록 형성한다.

그리고 나서 상기 p-GaN층(23)의 전면에 금속성 물질로 이루어진 광투과성이며 오믹(ohmic)전극인 전류확산용 투명 전극(25)을 기상 증착 또는 스퍼터링 기법과 같은 기존의 성막법을 이용하여 형성한 후(도 2d), 상기 p-GaN층(23)과 전류확산용 투명 전극(25)간의 오믹 접촉의 활성화를 위한 열처리 공정을 수행하는 데 이 때 열처리 온도는 투명 전극(25)을 이루는 금속성 물질에 따라 다르며 일반적으로 전류확산용 투명전극으로 사용되는 금속 물질의 열화점보다 낮은 온도인 약 500⁰C ~ 700⁰C의 온도에서 주로 행해진다.

그 다음 와이어 본딩(wire bonding)을 위해 상기 식각 영역에 일부가 노출된 n-GaN층 상부에 n-패드 전극(26)을 형성하고(도 2e), 상기 전류확산용 투명 전극(25) 상부에 p-패드 전극(27)을 각기 또는 동시에 형성한다(도 2f).

이 때 상기 n-패드 전극(26)은 전류확산용 투명 전극(25) 상부에 형성된 p-패드 전극(27)의 상면에 대응되는 위치까지 형성되도록 하는데, 여기서는 상기 n-패드 전극(26)의 상면과 p-패드 상면(27)이 동일 수평면상에 위치되도록 형성하여 두 전극간(26, 27) 단차가 없도록 하는 것이 가장 바람직하다.

마지막으로 이렇게 형성된 발광 소자들이 웨이퍼상에 복수개 제작될 경우, 이렇게 제작된 여러 발광소자들간의 분리를 위하여 상기 p-GaN 층(23)과 그 하부에 위치한 활성층(22) 및 n-GaN층(21)의 일부(28)를 도 2g에 도시된 바와 같이 채널 식각하여 구조적으로 균등한 웨이퍼 평면상에 위치한 발광 소자를 칩 상태로 분리할 시 균일하게 분리할 수 있도록 한다.

이상에서 상세히 설명한 바와 같이 본 발명에 따른 화합물 반도체 발광 소자의 제조 방법은 n-패드 및 p-패드 전극에 대한 본딩을 용이하게 함으로써 최종 소자 제작시 본딩 실패에 따른 불량률을 줄여 생산성을 높일 수 있고, n형 영역과 p형 영역의 분리를 이온 주입 공정을 이용함으로 기존의 메사 공정시 메사 사이드 월에서 발생하는 누설 전류를 줄여 소자의 신뢰성을 향상시켜 줄 수 있으며, 또한 n-패드 전극의 상면과 p-패드 상면이 동일 수평면상에 위치되도록 형성하는 것과 아울러 제작한 소자의 둘레를 일정 폭으로 채널 식각함으로써 웨이퍼 상에서 제작된 소자의 분리시 칩상태로 균일하게 분리할 수 있는 효과가 있다.

본 발명은 기재된 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (5)

1. 기판 위에 제 1 도전형 반도체층, 활성층, 제 2 도전형 반도체층을 순차적으로 형성하는 제 1 단계와 ;

   상기 제 2 도전형 반도체층과 활성층 및 제 1 도전형 반도체층의 일부에 비전도성의 양 측벽을 형성하는 제 2 단계와 ;

   상기 비전도성의 양 측벽으로 둘러싸인 제 2 도전형 반도체층과 활성층 및 제 1 도전형 반도체층의 일부를 식각하여 상기 제 1 도전형 반도체층의 일부를 노출시키는 제 3 단계와 ;

   상기 제 2 도전형 반도체층 상부에 전류확산용 투명 전극을 형성하는 제 4 단계와 ;

   상기 노출된 제 1 도전형 반도체층 상부에 제 1 도전형 전극을 형성하고, 상기 전류 확산용 투명 전극 상부에 제 2 도전형 전극을 형성하되, 상기 제 1 도전형 전극과, 상기 제 2 도전형 전극의 상면이 동일 평면상에 위치되도록 형성하는 제 5 단계로 이루어지는 것을 특징으로 하는 화합물 반도체 발광 소자의 제조 방법.
2. 제 1 항에 있어서, 상기 비전도성의 양 측벽은 ;

   이온 주입(Implantation)공정을 통해 형성되는 것을 특징으로 하는 화합물 반도체 발광 소자의 제조 방법.
3. 제 1 항에 있어서, 상기 이온은 ;

   B, C, Si, N, P, O, S, F중에서 선택된 하나 또는 그 이상의 물질로 이루어진 것을 특징으로 하는 화합물 반도체 발광 소자의 제조 방법.
4. 제 1 항에 있어서, 상기 제 5 단계 이후에 ;

   상기 제 2 도전형 반도체 층과 활성층 및 제 1 도전형 반도체 층의 일부를 채널 식각하는 단계를 추가로 포함하는 것을 특징으로 하는 화합물 반도체 발광 소자의 제조 방법.
5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,

   상기 제 1 도전형 반도체층은 n형 GaN이고, 상기 제 2 도전형 반도체층은 p형 GaN인 것을 특징으로 하는 화합물 반도체 발광 소자의 제조 방법.

Images