KR20030066957A - Ⅲ－ⅴ족 화합물 반도체 발광 소자의 제조 방법 - Google Patents

Abstract

p-패드 전극하부에 위치한 p-GaN층 일부를 이온주입(Implantation) 공정을 통해 고 저항 영역으로 형성한 후, 전류 확산 전극 영역 중 p-패드 전극이 형성된 영역 이외의 영역에 선택적으로 전류를 더 흘려 보내 p-패드 전극 아래쪽의 발광을 억제함으로 소자의 발광 효율을 향상시킨다.

이를 위해 본 발명은 기판 위에 n-GaN층, 활성층, p-GaN층을 순차적으로 형성하고, p-패드 전극 하부의 p-GaN층 일부 영역을 이온 주입 공정을 통해 고 저항 영역으로 형성한 후, 고 저항 영역이 형성된 p-GaN층 상부에 전류확산용 투명 전극 과 p-패드전극을 순차적으로 형성하도록 한다.

Description

Ⅲ－Ⅴ족 화합물 반도체 발광 소자의 제조 방법{Method for manufacturing a light emitting device made from Ⅲ－Ⅴgroup chemical compound semiconductor}

본 발명은 이온 주입(Implantation)공정을 이용해 Ⅲ-Ⅴ족 화합물 반도체 발광 소자의 p-패드 전극 하부에 고 저항 영역을 형성하여 그 p-패드 전극 하부에서의 발광을 억제하도록 한 Ⅲ-Ⅴ족 화합물 반도체 발광 소자의 제조 방법에 관한 것이다.

일반적으로 Ⅲ-Ⅴ족 화합물 반도체는 직접 천이형으로 발광 효율이 높고, In농도 조절을 통해 적색부터 보라색, 자외선 영역까지의 발광 파장을 형성할 수 있어, 발광 다이오드 소자, 레이저 다이오드 소자 등의 발광 소자나 태양 전지, 광 센서 등의 수광 소자, 또는 트랜지스터, 파워 디바이스 등의 전자 디바이스 등에 널리 사용되고 있다.

이러한 Ⅲ-Ⅴ족 화합물 반도체의 제조 방법으로는 MBE(Molecular Beam Epitaxy), MOVPE(Metal Organic Vapor Phase Epitaxy), HVPE(Hydride Vapor Phase Epitaxy) 등이 이용되어 왔다.

특히 MOVPE는 대면적에 균일한 고품질의 Ⅲ-Ⅴ족 화합물 반도체 성장을 얻을 수 있어 화합물 반도체 제조 방법으로 널리 사용되고 있는데, 이 MOVPE 성장법을 이용한 종래의 Ⅲ-Ⅴ족 화합물 반도체의 발광 소자의 제조 공정을 도 1을 참조하여 간략히 설명한다.

먼저 MOVPE 성장법으로 사파이어 기판(10) 상부에 n형 질화갈륨계 Ⅲ-Ⅴ족 화합물 반도체층(이하 n-GaN층으로 약칭함)(11), 활성층(12), p형 질화갈륨계 Ⅲ-Ⅴ족 화합물 반도체층(이하 p-GaN층으로 약칭함)(13)을 순차적으로 에피 성장시킨다(도 1a).

이어 n-GaN층(11)으로부터 p-GaN층(13)의 일부까지 메사(mesa) 식각 공정을 수행하여 n-GaN층(11)의 일부를 노출시킨 다음(도 1b), p-GaN층(13) 상면에 금속성 물질로 이루어진 광투과성, 오믹 전극인 전류확산용 투명전극(14)을 형성하고 p-GaN층(13)과 전류 확산용 투명 전극(14)간의 오믹 접촉과 동시에 p-GaN층(13)의 활성화를 위한 열처리 공정을 수행한다(도 1c).

그리고 나서 와이어 본딩을 위해 노출된 n-GaN층(11) 상부에 n-패드 전극(15)을 형성하고(도 1d), 전류확산용 투명 전극(14) 상부에 p-패드 전극(16)을 형성한다(도 1e).

이러한 제작 방법을 통해 형성된 발광소자는 일반적으로 저렴한 절연성의 사파이어 기판 상에 성장이 됨으로 기존의 GaAs, InP계 소자의 제작때 이용되는 소위 톱 다운(Top-down) 형 전극을 가질 수 없고, 사파이어 기판 상부 표면의 일부분에 n형 전극, p형 전극을 모두 가져야 한다.

또한 실제적으로 질화갈륨계 Ⅲ-Ⅴ족 화합물 반도체를 이용하여 발광소자를 제작할 시 p-GaN층의 비저항이 매우 높으므로 그 층 내에서의 횡방향 전류확산이 매우 작아 p-패드 전극을 형성한 부위 바로 아래밖에 발광하지 못하며, 설령 p-패드 전극이 형성될 부위에 오믹 특성을 가진 투명한 전류 확산 전극을 형성할지라도, 전류 확산전극은 일반적인 전극과 달리 p-GaN층의 대부분을 차지하여 그 층의 전 영역에 걸쳐 골고루 발광하기 때문에 다시 그 상부에 두꺼운 p-패드 전극을 증착해야 한다.

하지만 이러한 경우에도 p-패드 전극이 매우 두껍기 때문에 그 전극 하부에서의 발광이 패드에 가려지게 되어 발광 손실(loss)이 발생하게 되고 또한 발광을 위한 전류가 그 발광 손실에 의해 불필요하게 낭비되는 문제점이 발생하게 된다.

이에 본 발명은 상기한 문제점을 해소시키기 위한 것으로, p-패드 전극하부에 위치한 p-GaN층 일부를 이온주입(Implantation) 공정을 통해 고 저항 영역으로 형성한 후, 전류 확산 전극 영역 중 p-패드 전극이 형성된 영역 이외의 영역에 선택적으로 전류를 더 흘려 보내 p-패드 전극 아래쪽의 발광을 억제함으로 소자의 발광 효율을 향상시키도록 한 Ⅲ-Ⅴ족 화합물 반도체 발광소자의 제조 방법에 관한 것이다.

상기 목적을 달성하기 위하여 본 발명은 기판 위에 n-GaN층, 활성층, p-GaN층을 순차적으로 형성하고, p-패드 전극 하부의 p-GaN층 일부 영역을 이온 주입 공정(Implantation)을 통해 고 저항 영역으로 형성한 후, 고 저항 영역이 형성된 p-GaN층 상부에 전류확산용 투명 전극 과 p-패드전극을 순차적으로 형성하도록 한다.

그리고 상기 고 저항 영역은 p-GaN층과 활성층 사이에서 발광 정도에 따라 이온 주입을 통해 그 깊이가 조절 가능하도록 하고, 이온 주입 공정에 이용될 이온은 B, C, Si, N, P, O, S, F중에서 선택된 하나 또는 그 이상의 물질로 이루어진 것을 사용하도록 한다.

도 1a 내지 도 1e는 일반적인 Ⅲ-Ⅴ족 화합물 반도체 발광 소자의 제조 방법을 도시한 도면이고,

도 2a 내지 도 2f는 본 발명인 Ⅲ-Ⅴ족 화합물 반도체 발광 소자의 제조 방법을 도시한 도면이고,

도 3a 내지 도 3c는 본 발명에 따라 제조된 소자의 발광 특성을 보인 도면이다.

<도면의 주요 부분에 대한 부호의 설명>

20 : 사파이어 기판 21 : n-GaN층

22 : 활성층 23 : p-GaN층

24 : 이온 주입 영역 25 : 투명 전극

26 : n-패드 전극 27 : p-패드 전극

이하, 첨부된 도면을 참조하여 본 발명을 살펴보면 다음과 같다.

본 발명의 제조 공정은 먼저 MOVPE 성장법 등을 이용해 투명하고 전기적으로 절연성인 이종 기판 예를 들면, 사파이어 기판 상부에 제 1 도전형 반도체층, 활성층, 제 2 도전형 반도체층을 순차적으로 에피 성장시킨다.

이 때 상기 제 1 도전형 반도체층 및 제 2 도전형 반도체층은 청색 발광소자 뿐만 아니라 녹색 발광 소자나 고 전력 및 고온 소자에도 적용이 가능한 질화갈륨계 Ⅲ-Ⅴ족 화합물을 사용하여 성장시키는 것이 바람직하다.

다음 에피 성장된 제 2 도전형 반도체층의 일부에 고 저항 영역을 형성한다.

상기 고 저항 영역은 "이온 주입(Implantation)공정"을 통해 형성하고, 그 영역의 깊이는 상기 제 2 도전형 반도체층과 활성층의 경계면 사이에서 조절되도록 하는 것이 바람직한데, 가능한 상기 경계면 근방까지 고 저항 영역이 형성되도록 그 깊이를 조절하는 것이 가장 바람직하다.

또한 상기 "고 저항 영역"은 후속 공정에서 형성될 제 2 도전형 전극의 하부에 위치되도록 형성하고, 상기 고 저항 영역을 형성하는데 사용되는 이온은 B, C, Si, N, P, O, S, F 중에서 어느 하나를 사용하거나 또는 그 이상으로 이루어진 화합물을 주로 사용한다.

그 다음 상기 제 2 도전형 반도체층과 그 하부에 위치한 활성층 및 제 1 도전형 반도체층의 일부를 마스크 작업으로 메사(mesa) 식각하여 상기 제 1 도전형 반도체층의 일부를 노출시킨다.

그리고 나서 상기 제 2 도전형 반도체층 전면에 금속성 물질로 이루어진 광투과성이며 오믹(ohmic)전극인 전류확산용 투명전극을 형성하고, 상기 전류확산용투명 전극 상부에 제 2 도전형 전극을 그리고 상기 노출된 제 1 도전형 반도체층의 상부에는 제 1 도전형 전극을 각기 또는 동시에 형성한다.

이하 본 발명의 일실시예를 도 2a 내지 도 2f를 참조하여 설명한다.

특히 후술할 일실시예에 사용되는 상기 제 1 도전형 반도체층은 "n-GaN"으로, 상기 제 2 도전형 반도체층은 "p-GaN"으로 하여 설명한다.

우선 도 2a에 도시된 바와 같이, MOVPE 성장법 등을 이용해 투명하고 전기적으로 절연성인 사파이어 기판(20) 상부에 n-GaN층(21)과 활성층(22) 및 p-GaN층(23)을 순차적으로 에피 성장시킨다.

그런 다음 에피 성장된 p-GaN층(23)의 활성화 등을 위해 열처리 공정을 수행하는데, 이 때 열처리는 질화갈륨계 Ⅲ-Ⅴ족 화합물 반도체의 분해 온도인 약 1200⁰C보다 낮은 온도로 한다.

그리고 상기 n-GaN층(21)은 약 1~500마이크로미터의 두께로 형성하고, n형 도스(dose)는 Si, Ge, Se, S, Te 중에서 어느 하나를 선택하여 사용하는데 특히 값싸며 널리 구할 수 있는 Si를 사용하는 것이 바람직하다.

또한 상기 p-GaN(22)은 약 0.2~100마이크로미터의 두께로 형성하고, p형 도스는 Be, Sr, Ba, Zn, Mg 중에서 어느 하나를 선택하여 사용하는데 일반적으로 깊이에 따른 도핑 균일도가 우수한 Mg을 주로 사용한다.

그 다음 에피 성장된 p-GaN의 일부에 이온 주입(Implantation)공정을 이용하여 고 저항 영역을 형성한다(도 2b).

즉, 진공실내에서 상기 고 저항 영역을 형성하기 위해 사용되는 물질을 이온화시킨 다음 이온 주입 가속기 등을 통해 가속시켜 상기 p-GaN층(23)과 그 하부에 위치한 활성층(22)의 사이에 해당 깊이까지 주입하여 고 저항 영역(24)을 형성한다.

이 때 상기 이온 주입 공정에서 사용되는 조건은 :

도스 : Boron,10¹⁵ions/cm²에너지 : 120KeV로 한다.

그리고 상기 "해당 깊이"는 상기 p-GaN층(23)과 활성층(22)의 경계면 사이에서 이온 투입량에 따라 조절이 가능하도록 하고, 특히 가능한 상기 경계면 근방까지 고 저항 영역(24)이 분포되도록 그 깊이를 조절하는 것이 가장 바람직하다.

또한 상기 "고 저항 영역(24)"이 후속 공정에서 형성될 p-패드 전극의 하부에 위치되도록 하고, 상기 고 저항 영역(24)을 형성하는데 사용되는 이온은 B, C, Si, N, P, O, S, F 중에서 어느 하나를 사용하거나 또는 두 개 이상을 혼합하여 사용한다.

그 다음 상기 p-GaN층(23)과 그 하부에 위치한 활성층(22) 및 n-GaN층(21)의 일부를 마스크 작업으로 메사(mesa) 식각하여 상기 n-GaN층의 일부를 노출시킨다(도 2c).

그리고 나서 상기 p-GaN층(23) 전면에 금속성 물질로 이루어진 광투과성이며 오믹(ohmic)전극인 전류확산용 투명전극(25)을 형성하고(도 2d), p-GaN층(23)과 전류확산용 투명 전극(25)간의 오믹 접촉과 동시에 상기 p-GaN층(23)의 활성화 등을위해 열처리 공정을 수행한다.

그런 후 와이어 본딩을 위해 상기 노출된 n-GaN층(21)의 상부에는 n-패드 전극(26)을 형성하고(도 2e), 상기 전류확산용 투명 전극(25) 상부에는 p-패드 전극을 각기 또는 동시에 형성하여(도 2f) 본 발명의 제조 공정을 종료한다.

이러한 제조 공정을 통해 형성된 발광 소자는 도 3에 도시된 바와 같이, 이온 주입된 고 저항 영역에서 빛이 발광되지 못하고 있음을 보여주고 있는데, 도 3a는 전류확산 전극과 n-패드 전극을 증착하고 p-패드 전극은 증착하지 않은 소자를 보인 도면이고, 도 3b는 증착된 n-패드 전극과 증착할 p-패드 전극 영역에 전류를 흐르게 하기 위해 팁(Tip)을 위치시킨 도면이고, 도 3c는 상기 팁을 통해 전류를 흘려 본 발명에 따라 제작된 소자가 발광하는 모습을 보인 도면인데, 이 도 3c에 도시된 바대로, p-패드 전극이 증착될 영역 즉 이온 주입 공정을 통해 고 저항 영역이 된 부위에는 발광이 일어나지 않음을 볼 수가 있다.

이와 같이, p-패드 전극의 하부에 위치하는 p-GaN층의 일정 부위를 적절한 이온 주입 공정의 조건 등을 이용해 전류가 흐르지 못할 정도의 고 저항 영역으로 만들고, 상대적으로 p-패드 영역이외의 전류 확산 전극 영역에 선택적으로 전류를 더 흘려 보냄으로써, p-패드 아래쪽의 불필요한 전류 소비와 이에 따른 발광 손실을 본 공정을 통해 적절히 억제하여 발광 효율의 증대를 얻을 수 있음을 실험적으로 알 수 있다.

이상에서 상세히 설명한 바와 같이 본 발명에 따른 Ⅲ-Ⅴ족 화합물 반도체발광 소자의 제조 방법은 p-패드 전극하부에 위치한 p-GaN층 일부를 이온주입(Implantation) 공정을 통해 고 저항 영역으로 형성한 후, 전류 확산 전극 영역 중 p-패드 전극이 형성된 영역 이외의 영역에 선택적으로 전류를 더 흘려 보내 p-패드 전극 아래쪽의 발광을 억제함으로 소자의 발광 효율을 향상시킬 수 있는 효과가 있다.

본 발명은 기재된 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (6)

1. 기판 위에 제 1 도전형 반도체층, 활성층, 제 2 도전형 반도체층을 순차적으로 형성하는 제 1 단계와 ;

   상기 제 2 도전형 반도체층의 일부 영역에 고 저항 영역을 형성하는 제 2 단계와 ;

   상기 고저항 영역이 형성된 제 2 도전형 반도체층 상부에 전류확산용 투명 전극을 형성하는 제 3 단계와 ;

   상기 고저항 영역이 형성되지 않은 제 2 도전형 반도체층부터 제 1 도전형 반도체층의 일부까지 메사 식각하는 제 4 단계와 ;

   상기 제 1 도전형 반도체층의 메사 식각된 영역에 제 1 도전형 전극을 형성하고, 상기 전류확산용 투명 전극 상부에 제 2 도전형 전극을 형성하는 제 5 단계로 이루어지는 Ⅲ-Ⅴ족 화합물 반도체 발광 소자의 제조 방법.
2. 제 1 항에 있어서, 상기 제 2 단계는 ;

   상기 제 2 도전형 반도체층의 일부에 이온 주입(Implantation) 공정을 통해 고 저항 영역을 형성하는 것을 특징으로 하는 Ⅲ-Ⅴ족 화합물 반도체 발광 소자의 제조 방법.
3. 제 1 항 또는 제 2 항에 있어서, 상기 고 저항 영역은 ;

   상기 제 5 단계를 통해 형성될 제 2 도전형 전극의 하부 위치에 형성되는 것을 특징으로 하는 Ⅲ-Ⅴ족 화합물 반도체 발광 소자의 제조 방법.
4. 제 1 항 또는 제 2 항에 있어서, 상기 고 저항 영역은 ;

   상기 제 2 도전형 반도체 층과 상기 활성층 사이에서 발광 정도에 따라 이온 주입을 통해 그 깊이가 조절 가능한 것을 특징으로 Ⅲ-Ⅴ족 화합물 반도체 발광 소자의 제조 방법.
5. 제 4 항에 있어서, 상기 이온은 ;

   B, C, Si, N, P, O, S, F중에서 선택된 하나 또는 그 이상으로 이루어지는 것을 특징으로 하는 Ⅲ-Ⅴ족 화합물 반도체 발광 소자의 제조 방법.
6. 제 1 항에 있어서,

   상기 제 1 도전형 반도체층은 n형 GaN이고, 상기 제 2 도전형 반도체층은 p형 GaN인 것을 특징으로 하는 Ⅲ-Ⅴ족 화합물 반도체 발광 소자의 제조 방법.