CN113193085A - 一种具有pin隧穿结的微结构发光二极管及其制造方法 - Google Patents

一种具有pin隧穿结的微结构发光二极管及其制造方法 Download PDF

Info

Publication number
CN113193085A
CN113193085A CN202110619896.1A CN202110619896A CN113193085A CN 113193085 A CN113193085 A CN 113193085A CN 202110619896 A CN202110619896 A CN 202110619896A CN 113193085 A CN113193085 A CN 113193085A
Authority
CN
China
Prior art keywords
layer
type semiconductor
emitting diode
semiconductor layer
algan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110619896.1A
Other languages
English (en)
Inventor
黄涌
郭志友
向丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Polytechnic Normal University
Original Assignee
Guangdong Polytechnic Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Polytechnic Normal University filed Critical Guangdong Polytechnic Normal University
Priority to CN202110619896.1A priority Critical patent/CN113193085A/zh
Publication of CN113193085A publication Critical patent/CN113193085A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0012Devices characterised by their operation having p-n or hi-lo junctions p-i-n devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

本发明公开一种具有PIN隧穿结的微结构发光二极管,其特征在于,包括由下至上依次设置的蓝宝石衬底、本征GaN层、第一n型半导体层、多量子阱有源层、p‑AlGaN层、本征AlGaN层和第二n型半导体层,其中,p‑AlGaN层、本征AlGaN层和第二n型半导体层组成所述PIN隧穿结。通过PIN隧穿结提升遂穿注入效率和增加电流扩展,有效解决微结构发光二极管效率下降问题。

Description

一种具有PIN隧穿结的微结构发光二极管及其制造方法
技术领域
本发明属于微结构显示器件技术领域,尤其涉及一种具有PIN隧穿结的微结构发光二极管及其制造方法。
背景技术
微结构LED(μLED)显示技术是一种自发光显示技术,它是通过将阵列化的微米级LED发光器件集成在有源寻址驱动基板上,以实现单独控制和点亮,从而输出显示图像。μLED由于其尺寸更小,显示具有高效率、高集成度、高稳定性、高响应频率等特点,受到了广泛的关注。
相对于毫米级或更大尺寸的LED,μLED侧壁面积与体积之比更大,光更容易从刻蚀侧壁散射而提高了光萃取效率(LEE);侧壁表面积的增大,也让散热更快,降低了结温升高速率;大面积的LED被刻蚀成更多小的芯片,优化了热分布,波长偏移的幅度更小。μLED这些光电特性使其成为了显示技术研究的热点领域。
LED从毫米级的照明或显示器件向微米级高密度PPI全彩色显示应用的转变,其外延晶片被加工成微米级的μLED后,出现了一些在毫米级尺寸未遇到的问题。首先,μLED尺寸大幅缩小后,表面积与体积之比增加,不仅增加了台面边缘的非辐射复合重组,还增加了电流拥挤、表面复合和离域效应等引起载流子损耗的因素。第二,μLED尺寸的减小带来尺寸效应、边缘效应以及低损伤刻蚀和钝化修复技术等难题。由于μLED中除生长过程中外延层存在的缺陷外,其器件制造过程中电感耦合等离子体刻蚀(ICP)会在芯片侧壁附近造成的刻蚀损伤也不能忽略。尺寸越小,ICP刻蚀区域(侧壁)与有源区体积的比率会增加,刻蚀损伤所形成的缺陷占比越高。这些缺陷导致非辐射复合比例逐渐上升,增加了有源区内SRH非辐射复合几率,降低了辐射复合几率和发光效率,同时也会引入新的漏电通道加重器件反向漏电,在小尺寸μLED(<10μm)中这些现象更为显著。由于大尺寸LED中p型层电导率相对较差,当尺寸减小至数十微米,这个能级弯曲变得更加严重,增加了空穴的注入难度,而且ICP刻蚀引起的侧壁悬空键还进一步使得注入的电子和空穴的非辐射复合显著增加,导致发光效率和使用寿命的下降,如尺寸从400μm减小至20μm,其光效下降达到~50%。第三,μLED器件的复合特征使其对结构设计和制备工艺提出更高要求。μLED尺寸减小后,其外量子效率峰值效率随着尺寸的降低向高电流密度方向移动,峰值效率向高电流密度移动降低了μLED器件工作的效率。在较高的注入电流密度下,电流拥挤效应变得更加明显,而电流拥挤可能会通过局部俄歇复合、电子溢出和过热等影响其发光效率(尤其是在非常高的电流密度下),从而造成载流子局部浓度的升高,增加了有源区内俄歇复合的几率,不仅影响发光效率,也抑制了μLED的响应频率的提升。
发明内容
为了克服当发光二极管尺寸减小后因侧壁效应和电流拥挤等原因而出现的发光效率下降的问题,本发明提出一种具有PIN隧穿结的微结构发光二极管,通过提升遂穿注入效率和增加电流扩展,有效解决微结构发光二极管效率下降问题。
根据本发明的第一方面,提出一种具有PIN隧穿结的微结构发光二极管,包括由下至上依次设置的蓝宝石衬底、本征GaN层、第一n型半导体层、多量子阱有源层、p-AlGaN层、本征AlGaN层和第二n型半导体层,其中,p-AlGaN层、本征AlGaN层和第二n型半导体层组成所述PIN隧穿结。
在其中一个方面,所述蓝宝石衬底和所述本征GaN层之间还设置有低温成核层。
在其中一个方面,所述第一n型半导体层和第二n型半导体层均为n-GaN层。
在其中一个方面,所述多量子阱有源层包括多量子阱GaN层和多量子阱AlGaN层,所述多量子阱GaN层位于所述多量子阱AlGaN层下方。
在其中一个方面,所述p-AlGaN层为Al组分渐变的p-AlGaN电子阻挡层。
在其中一个方面,所述Al组分的变化范围为0-0.4,所述p-AlGaN层的厚度为70nm。
在其中一个方面,所述发光二极管还包括电极结构,所述电极结构包括阳极环形电极和阴极环形电极,所述阴极环形电极设置于所述蓝宝石衬底的上表面,所述阳极环形电极设置于所述第二n型半导体层的上表面。
根据本发明的第二方面,提出了一种具有PIN隧穿结的微结构发光二极管的制造方法,具体包括以下步骤:
S1、制备基于蓝宝石衬底的GaN外延:将本征GaN层沉积在蓝宝石衬底上,然后依次生长第一n型半导体层、多量子阱有源层、p-AlGaN层、本征AlGaN层和第二n型半导体层,其中,p-AlGaN层、本征AlGaN层和第二n型半导体层组成所述PIN隧穿结;
S2、刻蚀隔离槽并生成SiO2连接绝缘层:首先刻蚀隔离槽,然后采用CVD06等离子辅助化学气相沉积生成SiO2连接绝缘层,对SiO2连接绝缘层进行涂胶和软烘,将软烘后的SiO2连接绝缘层进行曝光和自动显影,并进行刻蚀,最后去胶旋干。
在其中一个方面,还包括步骤S3:蒸镀环形电极层,所述环形电极层采用金属材料,所述蒸镀过程如下:首先对蓝宝石衬底和第二n型半导体层进行涂胶并软烘,然后进行曝光,接着进行显影和去胶,最后将金属材料蒸镀在蓝宝石衬底和第二n型半导体层上。
在其中一个方面,所述步骤S1中,还包括生长环形电极层,所述环形电极层包括阳极环形电极和阴极环形电极,所述阴极环形电极设置于所述蓝宝石衬底的上表面,所述阳极环形电极设置于所述第二n型半导体层的上表面。
本发明提出的具有PIN隧穿结的微结构发光二极管,通过隧穿结改善空穴注入效率以及对载流子浓度分布,载流子复合特性,电场的变化等,提升了量子阱空穴浓度以及器件的发光效率,此外,为了提升电流扩展作用,设计了阳极、阴极双环形电极结构,根据其横截面的等效电路和电流回路计算当有双侧电极且具有PIN遂穿结层时的扩展长度可得,顶层双电极电位差值较单电极迅速减小,有效提升电流扩展。
附图说明
为了更清楚地说明本发明与现有技术中的技术方案,下面将对所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明具有PIN隧穿结的微结构发光二极管的横截面示意图;
图2是本发明具有PIN隧穿结的微结构发光二极管的立体结构示意图;
图3是本发明具有PIN隧穿结的微结构发光二极管制造过程中相关区域示意图。
附图标记:
1、蓝宝石衬底;2、本征GaN层;3、第一n型半导体层;4、多量子阱GaN层;5、多量子阱AlGaN层;6、p-AlGaN层;7、本征AlGaN层;8、第二n型半导体层;9、阴极环形电极;10、阳极环形电极;11、SiO2连接绝缘层;A、工作台面刻蚀区域;B、隔离槽刻蚀区域;C、阴极环形电极引入的方形区域;D、阳极环形电极引入的方形区域;E、阴极环形电极的金线引入的方形区域;F、阳极环形电极的的金线引入的方形区域。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。
在本发明使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本发明。在本发明和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。还应当理解,本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
为了克服当发光二极管尺寸减小后因侧壁效应和电流拥挤等原因而出现的发光效率下降的问题,本实施例提出一种具有PIN隧穿结的微结构发光二极管,通过提升遂穿注入效率和增加电流扩展,有效解决微结构发光二极管效率下降问题。
参见附图1的横截面示意图和附图3的立体结构示意图,所述具有PIN隧穿结的微结构发光二极管包括由下至上依次设置的蓝宝石衬底1、本征GaN层2、第一n型半导体层3、多量子阱有源层、p-AlGaN层6、本征AlGaN层7和第二n型半导体层8。其中,p-AlGaN层6、本征AlGaN层7和第二n型半导体层8组成所述PIN隧穿结。
PIN隧穿结空穴注入层对微结构LED的空穴注入效率以及对载流子浓度分布,载流子复合特性,电场的变化等具有显著的影响,通过采用PIN隧穿结可提升量子阱空穴浓度以及器件的发光效率,因为在PIN遂穿结中间插入一层厚度和比例合适的本征AlGaN层2,形成PIN结构,异质结表面会产生一个与PIN隧穿结方向一致的极化电场,PIN隧穿结区电场强度增加有利于空穴遂穿,可提高器件空穴注入效率和发光效率。此外,Al组分对本征AlGaN层2的介电常数、极化水平与电场峰值强度、空穴注入具有显著的改善作用。
当向PIN隧穿结施加反向偏压时,p-AlGaN层6的价带中的电子可以通过隧穿传输到第二n型半导体层8的导带,在p-AlGaN层6的价带中产生空穴,以注入到有源区中,从而与使空穴注入相比,增强了空穴注入的效率。通过PIN隧穿结结构,在多量子阱有源层的超晶格异质结界面处,由于内部极化电场作用所形成的高密度二维电子气增加了隧穿结遂穿区域中的电场作用,从而增加了隧穿结结构中电子从多量子阱有源层的价带遂穿进入n型AlGaN/GaN导带区域的几率,在价带顶部产生更多的空穴,使这些空穴容易进入到多量子阱有源层与电子复合发光,增加空穴隧穿的几率,进而改善发光二极管的内量子效率。
其中,所述第一n型半导体层3和第二n型半导体层8均采用n-GaN层。当向PIN隧穿结施加反向偏压时,p-AlGaN层6的价带中的电子可以通过隧穿传输到第二n-GaN层8的导带,在p-AlGaN层6的价带中产生空穴,以注入到有源区中,从而与使空穴注入相比,增强了空穴注入的效率。
在一个实施例中,多量子阱有源层包括多量子阱GaN层4和多量子阱AlGaN层5,所述多量子阱GaN层4位于所述多量子阱AlGaN层5下方。其中,在多量子阱有源层和PIN隧穿结的本征AlGaN层7之间采用的p-AlGaN层6的结构为p-AlxGa1-xN,即其中Al组分的比例是可变的,即p-AlGaN层6是Al组分渐变的p-AlGaN电子阻挡层,例如由0增加至0.4,其厚度为70nm,通过这样的结构设置,可以使晶体结构保持稳定,电场和能带不会出现突变,有利于载流子的传输。当Al组分达到0.4时,根据计算,此时的电场得到加强,有利于载流子在PIN遂穿结中的传输。当PIN隧穿结的异质结表面由于强极化作用将形成高浓度二维电子气时,高浓度的二维电子气有利于微结构发光二极管(μLED)的电流扩展。在微结构发光二极管(μLED)的结构设计中,结合PIN隧穿结的第二n-GaN层的高电导率和异质结表面载流子迁移率的提升,基于PIN隧穿结的外延结构优化p-AlGaN电子阻挡层和多量子阱有源层,实现了微结构发光二极管(μLED)在低电流密度下的高光效。
在另一个实施例中,多量子阱有源层可以采用GaN/InGaN结构,即包括多量子阱GaN层和多量子阱InGaN层,其结构关系是多量子阱GaN层位于多量子阱InGaN层的下方。采用n+-GaN/AlGaN/p+-GaN的PIN遂穿结构,在p+-GaN/InGaN超晶格异质结界面处,由于内部极化电场作用所形成的高密度二维电子气增加了隧穿结遂穿区域中的电场作用,增加了PIN隧穿结结构中电子从p+-GaN层价带遂穿进入n型AlGaN/GaN导带区域的几率,在p+-GaN的价带顶部产生更多的空穴,使这些空穴容易进入到多量子阱有源区与电子复合发光,空穴遂穿几率的增加可改善LED的内量子效率。其中,InGaN层可以设置为3nm,GaN层可以设置为14nm,且量子阱的数量是可选的,例如采用5~10组。
在一个实施例中,所述发光二极管还包括电极结构,所述电极结构包括阳极环形电极10和阴极环形电极9,所述阴极环形电极9设置于所述蓝宝石衬底1的上表面,所述阳极环形电极10设置于所述第二n型半导体层8的上表面。所述阳极环形电极10和阴极环形电极9组成的双环形电极结构对电流拥挤效应具有较好的改善作用,提升了电流扩展作用,根据其横截面的等效电路和电流回路计算当有双侧电极且具有PIN遂穿结层时的扩展长度可得,顶层双电极电位差值较单电极迅速减小,有效提升电流扩展,结合前述的多量子阱有源层与PIN隧穿结的协同作用,进一步提高了微结构发光二极管在低电流密度下的高光效。
其中,电极结构采用金属材质,即为金属电极,该金属电极为Cr/Al/Cr/Ti/Au结构,每一组分的厚度分别为2/200/25/45/2000nm,电极在阳极和阴极均为环形,阳极环形电极的规格为内径10μm,外径12μm,线宽2μm,阴极极环形电极的规格为内径23μm,外径25μm,线宽2μm。通过电极结构的设置,可以进一步提升电流扩展效果,提高微结构发光二极管在低电流密度下的高光效。
在一个实施例中,所述蓝宝石衬底1和所述本征GaN层2之间还设置有低温成核层(未图示),所述蓝宝石衬底为Ga面的c面晶体。
此外,本实施例还提出了一种具有PIN隧穿结的微结构发光二极管的制造方法,以此来制造具有PIN隧穿结的微结构发光二极管,使其结构化成为可能,提高制造效率和结构的优化。
该制造方法具体包括以下步骤:
S1、制备基于蓝宝石衬底的GaN外延:将本征GaN层沉积在蓝宝石衬底上,然后依次生长本征GaN层、第一n型半导体层、多量子阱有源层、p-AlGaN层、本征AlGaN层和第二n型半导体层,其中,p-AlGaN层、本征AlGaN层和第二n型半导体层组成所述PIN隧穿结。
在微结构发光二极管制造过程中,首先是制备基于蓝宝石衬底的GaN外延,外延生长过程如下:通过MOVPE法生长外延,使用双环戊二烯基镁(Cp2Mg)和硅烷(SiH4)分别用作p型和n型掺杂。首先将2μm厚的本征GaN层沉积在c面蓝宝石衬底上,然后是n-GaN层和重复结构的量子阱层、PIN隧穿结层。如图3所示,外延片刻蚀过程中,首先进行工作台面(MESA)刻蚀,如图所示的工作台面刻蚀区域A,先进行自动涂胶和软烘,然后使用曝光机机台手动接触式曝光,确定曝光量,最后进行显影和去胶。刻蚀结束后测量台阶厚度,检测刻蚀深度是否符合要求。
S2、刻蚀隔离槽并生成SiO2连接绝缘层11:首先刻蚀隔离槽,然后采用CVD06等离子辅助化学气相沉积生成SiO2连接绝缘层11,对SiO2连接绝缘层11进行涂胶和软烘,将软烘后的SiO2连接绝缘层进行曝光和自动显影,并进行刻蚀,最后去胶旋干。
在步骤S1之后进行隔离槽的刻蚀,如图3所示的隔离槽(ISO)刻蚀区域B,采用ICP技术进行隔离槽的刻蚀,ICP刻蚀主要参数为:电极功率为600W,Bias为300V,刻蚀时间为2000s,光刻胶选用1520T。SiO2连接绝缘层采用CVD06等离子辅助化学气相沉积法沉积在隔离槽的位置,SiO2连接绝缘层作为导线下层的连接绝缘层,厚度为240nm,宽度为10μm。刻蚀过程中,光刻工艺参数和过程如下:首先进行涂胶(AZ2530)和软烘,然后使用SUSS手动接触式曝光(曝光量是40mJ/cm2)和自动显影,以及SiO2蚀刻,刻蚀时间是150s,最后去胶旋干。
在一个实施例中,还包括步骤S3:蒸镀环形电极层,所述环形电极层采用金属材料,所述蒸镀过程如下:首先对蓝宝石衬底和第二n型半导体层进行涂胶并软烘,然后进行曝光,接着进行显影和去胶,最后将金属材料蒸镀在蓝宝石衬底和第二n型半导体层上。具体而言,在阴极环形电极引入的方形区域C和阳极环形电极引入的方形区域D进行蒸镀,将金属材料蒸镀与所述区域C和所述区域D中形成环形电极,进一步地,在阴极环形电极的金线引入的方形区域E和阳极环形电极的的金线引入的方形区域F中进行蒸镀形成阴极环形电极的金线和阳极环形电极的的金线,所述进线与所述环形电极连接起导电作用。
在具体实施中,可以对各参数进行选择,其中,阴极环形电极引入的方形区域C和阳极环形电极引入的方形区域D的边长为40μm;在550℃时于蓝宝石衬底Ga面的c面晶体上生长本征GaN层,然后在1100℃时生长500nm的第一n型半导体层,SiH4作为掺杂源,掺杂浓度为4×1024cm-3。当温度降至750℃时生长多量子阱有源层的GaN层,950℃生长量子阱的AlGaN层。当温度升高至1100℃时生长p-AlGaN层,利用CP2Μg作为p型掺杂,p型掺杂浓度为1×1019-1020cm-3。温度降低至950℃时生长AlGaN层,Al掺杂比例为0-0.4,再将温度升高至1100℃,生长第二n型半导体层,采用SiH4作为掺杂源。
以上实施例仅表达了本发明的几种实施方式,本文对本发明的原理及实施方式进行了阐述,以上的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处。综上所述,本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种具有PIN隧穿结的微结构发光二极管,其特征在于,包括由下至上依次设置的蓝宝石衬底、本征GaN层、第一n型半导体层、多量子阱有源层、p-AlGaN层、本征AlGaN层和第二n型半导体层,其中,p-AlGaN层、本征AlGaN层和第二n型半导体层组成所述PIN隧穿结。
2.如权利要求1所述的发光二极管,其特征在于,所述蓝宝石衬底和所述本征GaN层之间还设置有低温成核层。
3.如权利要求1所述的发光二极管,其特征在于,所述第一n型半导体层和第二n型半导体层均为n-GaN层。
4.如权利要求1所述的发光二极管,其特征在于,所述多量子阱有源层包括多量子阱GaN层和多量子阱AlGaN层,所述多量子阱GaN层位于所述多量子阱AlGaN层下方。
5.如权利要求1所述的发光二极管,其特征在于,所述p-AlGaN层为Al组分渐变的p-AlGaN电子阻挡层。
6.如权利要求5所述的发光二极管,其特征在于,所述Al组分的变化范围为0-0.4,所述p-AlGaN层的厚度为70nm。
7.如权利要求1所述的发光二极管,其特征在于,所述发光二极管还包括电极结构,所述电极结构包括阳极环形电极和阴极环形电极,所述阴极环形电极设置于所述蓝宝石衬底的上表面,所述阳极环形电极设置于所述第二n型半导体层的上表面。
8.一种具有PIN隧穿结的微结构发光二极管的制造方法,其特征在于,所述方法包括以下步骤:
S1、制备基于蓝宝石衬底的GaN外延:将本征GaN层沉积在蓝宝石衬底上,然后依次生长第一n型半导体层、多量子阱有源层、p-AlGaN层、本征AlGaN层和第二n型半导体层,其中,p-AlGaN层、本征AlGaN层和第二n型半导体层组成所述PIN隧穿结;
S2、刻蚀隔离槽并生成SiO2连接绝缘层:首先刻蚀隔离槽,然后采用CVD06等离子辅助化学气相沉积生成SiO2连接绝缘层,对SiO2连接绝缘层进行涂胶和软烘,将软烘后的SiO2连接绝缘层进行曝光和自动显影,并进行刻蚀,最后去胶旋干。
9.如权利要求8所述的制造方法,其特征在于,还包括步骤S3:蒸镀环形电极层,所述环形电极层采用金属材料,所述蒸镀过程如下:首先对蓝宝石衬底和第二n型半导体层进行涂胶并软烘,然后进行曝光,接着进行显影和去胶,最后将金属材料蒸镀在蓝宝石衬底和第二n型半导体层上。
10.如权利要求9所述的制造方法,其特征在于,所述环形电极层包括阳极环形电极和阴极环形电极,所述阴极环形电极设置于所述蓝宝石衬底的上表面,所述阳极环形电极设置于所述第二n型半导体层的上表面。
CN202110619896.1A 2021-06-03 2021-06-03 一种具有pin隧穿结的微结构发光二极管及其制造方法 Pending CN113193085A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110619896.1A CN113193085A (zh) 2021-06-03 2021-06-03 一种具有pin隧穿结的微结构发光二极管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110619896.1A CN113193085A (zh) 2021-06-03 2021-06-03 一种具有pin隧穿结的微结构发光二极管及其制造方法

Publications (1)

Publication Number Publication Date
CN113193085A true CN113193085A (zh) 2021-07-30

Family

ID=76975870

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110619896.1A Pending CN113193085A (zh) 2021-06-03 2021-06-03 一种具有pin隧穿结的微结构发光二极管及其制造方法

Country Status (1)

Country Link
CN (1) CN113193085A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113809211A (zh) * 2021-09-14 2021-12-17 苏州紫灿科技有限公司 一种具有隧穿结构的深紫外led及其制备方法
CN114203871A (zh) * 2021-10-22 2022-03-18 华灿光电(浙江)有限公司 紫外发光二极管外延片及其制备方法
CN114583026A (zh) * 2022-05-05 2022-06-03 徐州立羽高科技有限责任公司 一种新型半导体深紫外光源结构
CN117253947A (zh) * 2023-11-20 2023-12-19 徐州立羽高科技有限责任公司 一种深紫外发光外延片及其制备方法
CN117810325A (zh) * 2024-02-29 2024-04-02 江西兆驰半导体有限公司 一种高光效的发光二极管外延片及其制备方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113809211A (zh) * 2021-09-14 2021-12-17 苏州紫灿科技有限公司 一种具有隧穿结构的深紫外led及其制备方法
CN114203871A (zh) * 2021-10-22 2022-03-18 华灿光电(浙江)有限公司 紫外发光二极管外延片及其制备方法
CN114583026A (zh) * 2022-05-05 2022-06-03 徐州立羽高科技有限责任公司 一种新型半导体深紫外光源结构
CN114583026B (zh) * 2022-05-05 2022-11-29 徐州立羽高科技有限责任公司 一种半导体深紫外光源结构
CN117253947A (zh) * 2023-11-20 2023-12-19 徐州立羽高科技有限责任公司 一种深紫外发光外延片及其制备方法
CN117810325A (zh) * 2024-02-29 2024-04-02 江西兆驰半导体有限公司 一种高光效的发光二极管外延片及其制备方法
CN117810325B (zh) * 2024-02-29 2024-05-28 江西兆驰半导体有限公司 一种高光效的发光二极管外延片及其制备方法

Similar Documents

Publication Publication Date Title
CN113193085A (zh) 一种具有pin隧穿结的微结构发光二极管及其制造方法
CN110416249B (zh) 一种半导体发光器件及其制作方法
KR100869962B1 (ko) 전류 확산층을 포함하는 발광소자의 제조방법
CN110534542B (zh) 一种集成发光Micro LED芯片及其制作方法
CN113224212B (zh) 多色堆叠台阶式背出光Micro-LED显示器件及其制备方法
KR20110128545A (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR20090010284A (ko) 반도체 발광소자 및 그 제조방법
KR101782081B1 (ko) 발광 소자
KR101047652B1 (ko) 발광소자 및 그 제조방법
JP2010114159A (ja) 発光素子及びその製造方法
KR100661960B1 (ko) 발광 다이오드 및 그 제조 방법
KR101525913B1 (ko) 수직구조 발광다이오드 및 이의 제조방법
CN117954546A (zh) 发光单元、Micro LED芯片及其制备方法、显示装置
CN113571612A (zh) Led外延结构及其应用以及包含该结构的发光二极管及其制备方法
CN210092086U (zh) 一种半导体发光器件
CN100466313C (zh) ppn型发光晶体管及其制备方法
US8247244B2 (en) Light emitting device and method of manufacturing the same
CN215731752U (zh) 一种具有pin隧穿结的微结构发光二极管
TWI829038B (zh) 電壓可控的單片原生rgb陣列
CN212542464U (zh) 一种生长在Si衬底上的紫外LED外延片
KR20140036396A (ko) 다공성 투명 전극을 포함하는 발광 다이오드 및 그 제조 방법
KR20110132159A (ko) 반도체 발광소자 및 그 제조방법
KR20030066957A (ko) Ⅲ-ⅴ족 화합물 반도체 발광 소자의 제조 방법
KR100337197B1 (ko) 질화물 반도체 발광소자
KR100789112B1 (ko) 화합물 반도체 발광 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination