KR20010002079A - 플립칩 형태의 질화물 반도체소자 및 그 제조 방법 - Google Patents

플립칩 형태의 질화물 반도체소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20010002079A
KR20010002079A KR1019990021682A KR19990021682A KR20010002079A KR 20010002079 A KR20010002079 A KR 20010002079A KR 1019990021682 A KR1019990021682 A KR 1019990021682A KR 19990021682 A KR19990021682 A KR 19990021682A KR 20010002079 A KR20010002079 A KR 20010002079A
Authority
KR
South Korea
Prior art keywords
type
ohmic contact
layer
type ohmic
nitride semiconductor
Prior art date
Application number
KR1019990021682A
Other languages
English (en)
Inventor
김근주
조장연
Original Assignee
조장연
주식회사 나리지* 온
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조장연, 주식회사 나리지* 온 filed Critical 조장연
Priority to KR1019990021682A priority Critical patent/KR20010002079A/ko
Publication of KR20010002079A publication Critical patent/KR20010002079A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/004—Diagnosis, testing or measuring for television systems or their details for digital television systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/15—Pins, blades or sockets having separate spring member for producing or increasing contact pressure
    • H01R13/187—Pins, blades or sockets having separate spring member for producing or increasing contact pressure with spring member in the socket
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/04—Diagnosis, testing or measuring for television systems or their details for receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 플립 칩 형태의 질화물 반도체소자 및 그의 제조 방법에 관한 것으로서 특히, 공정금속을 이용하여 전극을 형성하여 공정을 단순화하고 기계적인 응력을 해소하며 와이어를 사용하지 않아 전기적인 특성을 향상시킬 수 있는 플립 칩 형태의 질화물 반도체소자 및 그의 제조 방법에 관한 것이다.
상기 목적을 달성하기 위한 플립 칩 형태의 질화물 발광소자는 기판 상에 활성층을 포함하는 질화물 반도체 다층박막이 형성된 질화물 반도체소자에 있어서, 상기 질화물 반도체소자의 n형 및 p형 전극이 공정 반응을 일으키는 공융금속으로 이루어져서, 상기 공융금속전극이 리드 프레임에 융착되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 플립 칩 형태의 질화물 반도체소자의 제조 방법은 기판 상에 n형 오믹접촉층, 활성층 및 p형 오믹접촉층을 순차적으로 적층하여 다층박막을 형성하는 공정과, 상기 다층박막 상의 소정 부분에 제 1 절연막을 형성하는 공정과, 상기 제 1 절연막이 형성되지 않은 다층박막 상에 p형 오믹접촉금속층을 형성하고 상기 제 1 절연막을 제거하는 공정과, 상기 p형 오믹접촉금속층 상에 제 2 절연막을 형성하는 공정과, 상기 제 2 절연막을 식각마스크로 사용하여 상기 다층박막을 소정 깊이로 식각하여 상기 다층박막 내에 형성된 n형 오믹접촉층의 소정 부분을 노출시키는 공정과, 상기 제 2 절연막을 제거하고 상기 노출된 n형 오믹접촉층의 소정 부분을 노출시키는 제 3 절연막을 형성하는 공정과, 상기 제 3 절연막으로 노출된 상기 n형 오믹접촉층 상에 n형 오믹접촉금속층을 형성하는 공정과, 상기 n형 및 p형 오믹접촉금속층 상에 제 4 절연막을 형성하고 열처리하는 공정과, 상기 제 3 및 제 4 절연막을 제거한 후 상기 n형 및 p형 오믹접촉금속층의 소정 부분을 노출시키는 제 5 절연막을 형성하는 공정과, 상기 노출된 n형 및 p형 오믹접촉금속층 상에 공융금속을 증착하여 각각 이격된 n형 및 p형 공융금속전극을 형성하는 공정을 구비한다.
따라서, 본 발명에 따른 질화물 반도체소자는 금속합금의 융점이 매우 낮아지는 성분비의 공융금속을 증착시켜 금속배선의 본딩을 수행하므로서 와이어본딩 공정을 거치지 않게 되어 기계적인 응력에 의한 칩표면에 마이크로 크랙의 방지와 이로 인한 클래터링이라는 분화구모양의 표면 깨짐 현상을 근본적으로 피할 수 있고, 또한 와이어를 사용하지 않아 코일에서의 전기적 유도성 인덕턴스 효과와 고주파응답특성, 스위칭 잡음 및 크로스-토크 등을 방지할 수 있는 이점이 있다. 또한, 실버페이스트를 사용하는 배향구조의 전극접합방식에서 야기되는 p형 및 n형층의 단락을 방지하기 위해 플립 칩형태의 선진배선기술을 도입하였고, 공융금속전극의 플립 칩을 리드프레임에 장착하고 광소자의 전극형태를 폐루프형으로 형성하므로써 균일한 전면 발광과 우수한 신뢰성을 확보할 수 있는 이점이 있다.

Description

플립 칩 형태의 질화물 반도체소자 및 그 제조 방법{Flip Chip Process on III-Nitride Semiconductor Device Fabricated}
본 발명은 플립 칩 형태의 질화물 반도체소자 및 그의 제조 방법에 관한 것으로서, 특히, 소자의 금속전극 형태를 폐루프형으로 배선하고 공정 금속을 이용하여 융착(soldering)하는 플립 칩 형태의 질화물 반도체소자 및 그의 제조 방법에 관한 것이다.
근래 실용화단계에 있는 청색 발광다이오드(light emitting diode : 이하, LED라 칭함)에서 질화물계 반도체로는 (AlxIn1-x)yGa1-yN (0≤x≤1, 0≤y≤1)가 광범위한 성분에서 이용되고 있다.
그리고, 발광영역의 활성층을 10∼100 ㎚의 두께로 성장시키고 도너(doner)계와 억셉터(acceptor)계를 코-도핑(co-doping)함으로써 도너-억셉터쌍(doner acceptor pair ; DAP)으로부터 발광재결합을 시키는 더블헤테로구조(double hetero structure)와 발광층을 1∼10 ㎚의 얇은 두께로 제조하여 양자우물구조(quantum well structure)를 형성함으로써 밴드-밴드 천이형으로 발광재결합을 시키는 단일양자우물구조 또는 다중양자우물구조 등이 일반화되어 있다. 특히 각 반도체 박막층 간의 격자부정합(lattice mismatch)으로 인한 전위결함(dislocation) 때문에 전위가 생성되지 않는 임계두께(pseudomorphic critical layer thickness)가 매우 얇아 활성층의 두께가 임계두께를 넘지 않는 얇은 양자구조의 광소자 제작이 권장되고 있다.
일반적으로 질화물계 반도체소자는 기판으로 절연특성을 갖는 사파이어 결정을 주로 사용하는 관계로 절연기판 상에 다층의 반도체 결정성장층을 형성하는 구조로 n형 및 p형 금속전극을 모두 반도체 결정성장층 상에 형성하는 두 상부전극구조(two-top electrodes structure)를 갖도록 형성한다.
도 1은 종래 기술에 따른 질화물 반도체소자의 전극 패턴을 도시한 평면도이고, 도 2는 종래 기술에 따른 질화물 반도체소자의 단면도이며, 도 3은 종래 질화물 반도체소자의 두 상부전극에 와이어 본딩한 것을 도시한 단면도이고, 도 4는 종래 질화물 반도체소자의 두 하부전극을 실버페이스트로 본딩한 것을 도시하는 개략도이다.
도 1에 도시된 바와 같이 종래에는 n형 및 p형 오믹접촉층(101)(103)이 형성되어 있고, 상기 p형 오믹접촉층(103) 상에 p형 오믹접촉금속층(106)과, 상기 p형 오믹접촉금속층(106) 상의 소정 부분에 p형 전극(108)이 형성되어 있고, 상기 n형 오믹접촉층(101) 상의 소정 부분에는 n형 전극(107)이 형성되어 있다.
상기와 같이, 두 상부전극구조에서의 전극 형태는 두 전극 사이가 가장 멀리 떨어지게 할 수 있는 대각선 구도로 형성하여야 한다. 이러한 구도는 수광 소자인 포토 다이오드(photo-diode)에서 보편화되어 사용되고 있으며 일본 니치아(Nichia)사에서 처음으로 도입하였다.(JP 234684, EP 0622858 A2)
그러나, 이러한 두 상부전극에서 기판인 사파이어와 박막층인 질화물계 반도체 GaN와는 격자부정합이 16 %로 매우 커서 기하학적으로 부정합(mismatching)에 의해 결정박막이 성장되지 않는다. 이러한 격자부정합 문제가 버퍼층(buffer layer)을 도입함으로써 박막성장이 가능하여졌다.(Applied Physics Letter (48), 353 1986).
그렇지만 버퍼층의 도입에도 불구하고 박막층에는 전위밀도(dislocation density)가 108/㎤로 매우 높게 분포하여 마이크로 크랙(micro-crack)의 형성이 예상된다.
도 2에서는 도 1에 도시한 질화물 반도체소자를 칩 제작한 단면도로서 기판(100)과, 상기 기판(100) 상에 형성된 n형의 오믹접촉층(101)과, 상기 n형의 오믹접촉층(101) 상의 소정 부분에 형성된 활성층(102)과, 상기 활성층(102) 상에 순차적으로 형성된 p형 오믹접촉층(103) 및 p형 오믹접촉금속층(106)과, 상기 p형 오믹접촉금속층(106) 및 상기 활성층(102)이 형성되지 않은 n형 오믹접촉층(101) 상의 소정 부분에 각각 형성된 p형 및 n형 전극(108)(107)을 포함하여 이루어진다. 상기에서 순차적으로 적층된 n형 오믹접촉층(101), 활성층(102) 및 p형 오믹접촉층(103)을 포함하여 이하, 다층박막(109)으로 설명한다.
도 3은 도 2에 도시한 종래 기술에 따른 질화물 반도체소자의 두 상부전극에 와이어 본딩한 것을 도시하는 것으로서, 기판(100) 상에 질화물 반도체 다층박막(109) 및 두 개의 n형 및 p형 전극(107)(108)이 형성되어 있는 칩과, 상기 n형 및 p형 전극(107)(108)에 골드 와이어(Au wire)(111)를 이용한 와이어 본딩(wire-bonding) 방법으로 리드프레임(113)과 연결하고, 상기 칩, 골드 와이어(111) 및 리드프레임(113)을 외부 환경과 차단하여 보호할 수 있도록 감싸진 램프용 에폭시 수지(112)를 포함한다.
그러나, 도 1 내지 도 3과 같은 구조의 질화물 반도체소자는 박막성장 후에 칩(chip) 제작 공정에서 칩분리(chip separation) 공정 및 와이어 본딩 공정에서의 기계적인 응력(stress)으로 인해 특성 저하를 야기할 수 있다.
특히, 도 2의 칩 제작에서 전극 패드를 2∼3 ㎛ 두께로 비교적 두껍게 함으로써 충격을 완화시키지만 와이어 본딩공정은 2∼5 ㎛ 두께의 질화물 박막층 표면에 직접적으로 와이어 본더의 니들(needle)에 의한 충격이 가해짐으로써 칩의 신뢰성에 큰 악영향을 끼친다.
또한, 부정합에 의한 전위형태는 대부분 칼날형(edge-type dislocation)으로 기계적 충격에 의해 발광영역의 활성층에 전파될 수 있으며, 전기적인 스트레스로 발광소자 작동기간 중에도 진행 및 전파가 가능하여 신뢰성을 저하시키는 원인 중에 하나로 작용한다.
따라서, 상기의 문제점을 해결하기 위한 다른 방법으로 와이어 본딩 공정 없이 두 하부전극을 솔더 페이스트를 이용하여 리드프레임에 안착시켜 기판을 통하여 광을 방출시키는 배향구조로 된 질화물 반도체소자를 도 4에 도시하였다.
도 4는 종래의 질화물 반도체소자를 리드프레임과 연결한 것으로서, 두 개의 n형 및 p형 전극(107)(108)이 리드프레임(113) 상에 형성된 실버페이스트(Ag paste)(114) 상에 장착되어 상기 리드프레임(113)과 연결되는 구조로 형성되고, 이후에 질화물 반도체소자 및 상기 실버페이스트(114)와 연결된 부분의 리드프레임(113)을 램프용 에폭시 수지(112)로 덮어 외부환경으로부터 보호하는 구조로 되어 있다.
이러한 배향구조의 광소자 제작 공정 기술은 초기 질화물 반도체소자의 제작에 많이 시도되었다.
그러나, 수 마이크로 미터의 두께를 갖는 얇은 박막구조에서 리드프레임과의 솔더 범퍼(solder bumper)기술의 한계를 극복하지 못하여 실용화되지 못하였다. 특히, 실버페이스트의 솔더 범퍼(solder bumper) 상에 칩을 안착시키게 되면 p형과 n형의 다층구조의 측면이 파묻혀 단락(short)되는 문제점을 야기시킨다.
따라서, 본 발명의 목적은 두 상부전극구조에서의 와이어 본딩으로 인한 초박막 질화물 반도체층의 마이크로크랙 발생을 방지하고, 배향구조에서의 p형과 n형의 다층구조의 단락현상을 방지하여 신뢰성의 저하를 방지할 수 있도록 융점이 낮은 공정 금속을 이용한 플립 칩 형태의 질화물 반도체소자 및 그의 제조 방법을 제공함에 있다.
상기 목적을 달성하기 위한 플립 칩 형태의 질화물 발광소자는 기판 상에 활성층을 포함하는 질화물 반도체 다층박막이 형성된 질화물 반도체소자에 있어서, 상기 질화물 반도체소자의 n형 및 p형 전극이 공정 반응을 일으키는 공융금속으로 이루어져서, 상기 공융금속전극이 리드프레임에 융착되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 플립 칩 형태의 질화물 반도체소자의 제조 방법은 기판 상에 n형 오믹접촉층, 활성층 및 p형 오믹접촉층을 순차적으로 적층하여 다층박막을 형성하는 공정과, 상기 다층박막 상의 소정 부분에 제 1 절연막을 형성하는 공정과, 상기 제 1 절연막이 형성되지 않은 다층박막 상에 p형 오믹접촉금속층을 형성하고 상기 제 1 절연막을 제거하는 공정과, 상기 p형 오믹접촉금속층 상에 제 2 절연막을 형성하는 공정과, 상기 제 2 절연막을 식각마스크로 사용하여 상기 다층박막을 소정 깊이로 식각하여 상기 다층박막 내에 형성된 n형 오믹접촉층의 소정 부분을 노출시키는 공정과, 상기 제 2 절연막을 제거하고 상기 노출된 n형 오믹접촉층의 소정 부분을 노출시키는 제 3 절연막을 형성하는 공정과, 상기 제 3 절연막으로 노출된 상기 n형 오믹접촉층 상에 n형 오믹접촉금속층을 형성하는 공정과, 상기 n형 및 p형 오믹접촉금속층 상에 제 4 절연막을 형성하고 열처리하는 공정과, 상기 제 3 및 제 4 절연막을 제거한 후 상기 n형 및 p형 오믹접촉금속층의 소정 부분을 노출시키는 제 5 절연막을 형성하는 공정과, 상기 노출된 n형 및 p형 오믹접촉금속층 상에 공융금속을 증착하여 각각 이격된 n형 및 p형 공융금속전극을 형성하는 공정을 구비한다.
도 1은 종래 기술에 따른 질화물 반도체소자의 전극 패턴을 도시하는 평면도.
도 2는 종래 기술에 따른 질화물 반도체소자의 단면도.
도 3은 종래 기술에 따른 질화물 반도체소자의 와이어 본딩을 도시하는 단면도.
도 4는 종래 기술에 따른 질화물 반도체소자의 실버페이스트 본딩을 도시하는 단면도.
도 5는 공정 금속 Au-Sn의 상태도.
도 6은 본 발명의 제 1 실시 예에 따른 질화물 반도체소자의 전극패턴을 도시하는 평면도.
도 7은 본 발명의 제 1 실시 예에 따른 플립 칩 형태의 질화물 반도체소자의 단면도.
도 8은 본 발명의 제 1 실시 예에 따른 플립 칩 형태의 질화물 반도체소자의 두 전극을 공정 금속으로 융착시킨 것을 도시하는 개략도.
도 9 내지 도 11은 본 발명의 제 2 내지 제 4 실시 예에 따른 플립 칩 형태의 질화물 반도체소자의 전극패턴을 도시하는 평면도.
도 12a 내지 도 12k는 본 발명에 따른 플립 칩 형태의 질화물 반도체소자의 제조 방법을 도시하는 공정 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
130, 200 : 기판 135, 210 : 질화물 반도체 다층박막
216 : p형 오믹접촉금속층 226 : n형 오믹접촉금속층
230 : 절연막 141, 235 : p형 공융금속전극
140, 240 : n형 공융금속전극 145 : 리드프레임
이하, 첨부된 도면을 참고하여 본 발명을 상세히 설명하기로 한다.
도 5는 공정 반응(eutectic reaction) 금속의 합금 상태도이고, 도 6은 본 발명의 제 1 실시 예에 따른 플립 칩 형태의 질화물 반도체소자를 도시하는 평면도이며, 도 7은 본 발명의 제 1 실시 예에 따른 플립 칩 형태의 질화물 반도체소자의 단면도이고, 도 8은 본 발명의 제 1 실시 예에 따른 플립 칩 형태의 질화물 반도체소자의 두 전극을 리드프레임과 본딩한 것을 도시하는 개략도이다. 또한, 도 9 내지 도 11은 본 발명의 제 2 내지 제 4 실시 예에 따른 플립 칩 형태의 질화물 반도체소자의 전극패턴을 도시하는 평면도이고, 도 12a 내지 도 12k는 본 발명에 따른 플립 칩 형태의 질화물 반도체소자의 제조 공정을 도시하는 단면 공정도이다.
플립 칩(flip chip)을 제작하기 위해서는 두 개 이상의 금속이 비교적 낮은 온도에서 동시에 녹는 공정 반응 금속을 이용하는 것으로서 두 개 이상의 원소가 일정성분비의 합금(alloy)을 형성하는 경우 격자간의 배열에 원소들이 혼입되는 경우와 전혀 혼입되지 않는 경우가 있다.
격자간에 혼입되는 경우에는 상대적으로 성분비가 큰 원소가 만드는 결정 격자에 원자 크기가 작은 원소가 녹아 들어가는 고용체(solid solution)를 형성한 경우로서, 반도체에서의 불순물 도핑, 화합물 반도체 및 GaAs, GaN, AlxGa1-xAs, (AlxIn1-x)yGa1-yP, (AlxIn1-x)yGa1-yN 등의 2원 내지 4원 합금도 이러한 고용체를 형성하는 경우이다.
일 예로 금속원소 A의 격자점에 B라는 금속원소가 치환되는 고용체에서는 원자의 크기에 따라 격자변형(lattice strain)을 야기한다. 특히 원자지름의 차이가 15 % 이상인 경우에서는 더 이상 A금속의 격자가 유지될 수 없는 한계에 이르러 용해한도에 이르게된다.
도 5는 상기와 같은 고용체의 일 예로 Au-Sn의 상태도를 나타낸다.
도 5에서 살펴보면 먼저 Sn의 성분비율 X가 10% 이하를 갖는 합금의 경우, 용융 상태의 액체(L)에서 온도를 하강하여 냉각시킴에 따라 Au 금속의 고용체의 액상선을 만나 Au 금속 결정의 부분 응고(partial condensation)가 일어나고 계속해서 온도를 하강하면 Au 고용체의 고상선을 만나 Sn 원자가 Au의 격자점에 치환되어 Au 고용체가 응고된다. 계속해서 온도를 상온까지 냉각시키면 6＜X＜10%에서 Au 고용체에서의 Sn 고용체의 용해한계 곡선을 만나고 Au 고용체의 다결정질 구조가 생성된다.
또, 성분비 10＜X＜20%의 합금의 경우에는 용융상태로부터 온도를 하강하면 액상선을 지나 Au 고용체가 결정화 덩어리(island)가 진행되며 일부는 용융액으로 남게된다. 더욱 온도를 저하시키면 차차 Au 고용체의 결정성분이 증가하고 공정온도 Te= 278 ℃에 이르러서는 고용체 결정 성분량과 남아있는 용융액의 성분량의 비율이 아래의 [수학식 1]과 같이 나타내어진다.
(Au 고용체결정 성분량):(용융액 성분량) = (Xe-X) : X [수학식 1]
여기에서 남은 용융액 성분량은 Au 고용체, Sn 고용체 모두 동시에 결정화되어지는 공정 반응(eutectic reaction)을 일으키게 된다.
성분비 X가 공정 반응의 성분비 Xe= 20 %와 동일할 때는 어느 한쪽의 고용체가 먼저 결정화되는 것 없이 동시에 결정화가 이루어지게 된다. 이러한 공정 합금 반응은 가역 반응으로 공정 합금을 용융시킬 때에도 서로 동시에 두 금속 미립상이 용융하게 되고 공정점(Te)이 매우 낮아 금속전극의 와이어 본딩공정을 대신하는 플립 칩 공정에 이용 가능하다. 본 발명에서는 상기와 같은 공정 반응을 일으키는 공융금속을 이용하여 n형 및 p형 전극을 형성하여 낮은 온도에서 금속전극의 와이어 본딩을 대신할 수 있는 공융금속전극을 형성하는 것을 특징으로 한다.
공정점의 성분비를 포함한 영역 10＜X＜38%에서 두 고용체가 서로 독립적인 이원 다결정질의 미세한 구조의 안정된 화합물상(intermetallic compound phase) ζ′상(Au5Sn)을 형성한다. 38＜X＜55%에서는 δ상(AuSn), 55＜X＜70%에서는 ε상(AuSn2), 그리고 70%＜X에서는 η상(AuSn4) 등이 형성된다.
상기와 같이 고용체를 형성하는 공정상태도를 갖는 합금으로는 Ag-Cu, Ag-Si, Au-Cu, Au-Co, Au-Ge(Xe=12%-Ge, Te=380℃), Pb-Sn(Xe=26.1%-Sn, Te=183℃), Au-Sn (Xe=20%-Sn, Te=278℃), Au-Sn-Ge, Au-Pb-Sn(277∼211℃) 및 Cu-Pb-Sn(182℃) 등이 있고, 고용체가 전혀 형성되지 않아 금속간에 원자치환이 전혀 이루어지지 않은 순수 공정 합금계에는 Pb-Ag (Xe=2.3%-Ag, Te=304℃), Pb-Sb(Xe=13%-Sb, Te=246℃), Cd-Bi(Xe=39%-Cd, Te=146℃) 및 Zn-Cd(Xe=17.3%-Zn, Te=270℃) 등이 있다.
도 6은 본 발명의 제 1 실시 예에 따른 질화물 반도체소자의 전극패턴을 도시하는 평면도로서, 도시된 바와 같이 폐루프형 n형 오믹접촉층(132) 상에 형성된 n형 오믹접촉금속층(138)과, 상기 n형 오믹접촉금속층(138) 상의 소정 부분에 형성된 n형 공융금속전극(140)과, 상기 폐루프형 n형 오믹접촉층(132) 상의 안쪽에 형성되되 상기 n형 오믹접촉금속층(138)과 이격된 p형 오믹접촉층(134)과, 상기 p형 오믹접촉층(134) 상에 형성된 p형 오믹접촉금속층(137)과, 상기 p형 오믹접촉금속층(137) 상의 소정 부분에 상기 n형 공융금속전극(140)과 대각선구도를 갖도록 형성된 p형 공융금속전극(141)으로 이루어진다.
도 7은 도 6의 질화물 반도체소자의 단면도로서, 도시된 바와 같이 기판(130)과, 상기 기판(130) 상에 순차적으로 형성된 버퍼층(도시하지 않음), 전자장벽층(131) 및 n형 오믹접촉층(132)과, 상기 n형 오믹접촉층(132) 상의 소정 부분에 순차적으로 형성된 활성층(133), p형 오믹접촉층(134) 및 p형 오믹접촉금속층(137)과, 상기 활성층(133)이 형성되지 않은 상기 n형 오믹접촉층(132) 상의 소정 부분에 상기 활성층(133)이 형성된 부분과 소정의 간격을 갖고 상기 활성층(133)이 형성된 부분을 둘러싸도록 형성된 n형 오믹접촉금속층(138)과, 상기 n형 오믹접촉층(132) 상에 n형 오믹접촉금속층(138)과 p형 오믹접촉금속층(137)을 덮되, 상기 n형 및 p형 오믹접촉금속층(138)(137)의 소정 부분이 노출되도록 형성된 절연막(139)과, 상기 n형 및 p형 오믹접촉금속층(138)(137)의 노출된 부분 상에 각각 형성된 n형 및 p형 공융금속전극(140)(141)을 포함하여 이루어져 폐루프형으로 형성된 전극과 공정 반응을 일으키는 공융금속으로 면상 본딩이 가능함을 도시한다.
도 8은 도 7에서 형성된 질화물 반도체소자의 두 하부전극을 공융금속으로 본딩한 것을 도시하는 개략도로서, 도시된 바와 같이 반구형 리드프레임(145)의 몰드컵(mold cup)을 제작하여 진공 튀져(vacuum tweezer)를 이용하여 도 7에서 형성된 구조의 질화물 반도체소자를 장착한 다음 150∼500℃의 온도로 가열하여 상기 n형 및 p형 공융금속전극(140)(141)을 상기 리드프레임(145)에 본딩하고, 에폭시 수지(147)를 이용하여 외부로부터 보호하는 플립 칩의 램프 어셈블리 공정을 수행한다. 도면에서 기판(130) 상에 형성된 질화물 반도체 다층박막(135)은 도 7에서의 버퍼층, 전자장벽층(131), n형 오믹접촉층(132), 활성층(133), p형 오믹접촉층(134) 및 p형 오믹접촉금속층(137)을 포함하는 것이다.
상기와 같은 플립 칩은 몰드컵 뿐만 아니라 스캐너용 발광다이오드 어레이 광원제작이나 평면상에 나란한 프레임 구조 등에서도 유용하다.
도 9는 본 발명의 제 2 실시 예에 따른 질화물 반도체소자의 전극패턴을 도시하는 평면도로서, 도시된 바와 같이 n형 오믹접촉층(150) 상의 소정 부분에 n형 공융금속전극(156)이 형성되고, 상기 n형 오믹접촉층(150) 상에 상기 n형 공융금속 전극(156)과 이격되도록 형성된 p형 오믹접촉층(152)과, 상기 p형 오믹접촉층(152) 상에 형성된 p형 오믹접촉금속층(154)과, 상기 p형 오믹접촉금속층(154) 상의 소정 부분에 상기 n형 공융금속전극(156)과 대각선 구도를 갖도록 형성된 p형 공융금속전극(158)을 포함하여 발광소자를 형성한다.
상기의 구조는 n형 및 p형 전극을 대각선 구도로 배열하고 공정 반응을 일으키는 n, p형 공융금속전극을 형성하므로서 이후에 와이어 본딩 공정을 수행하지 않고 도 8과 같이 몰딩할 수 있는 형태이다.
도 10은 본 발명의 제 3 실시 예에 따른 질화물 반도체소자를 도시하는 평면도로서, 도시된 바와 같이 n형 오믹접촉층(160) 상에 형성된 폐루프형 n형 오믹접촉금속층(161)과, 상기 n형 오믹접촉금속층(161) 상의 소정 부분에 형성된 n형 공융금속전극(165)과, 상기 n형 오믹접촉층(160) 상에 상기 폐루프형 n형 오믹접촉금속층(161)의 안쪽에 이격되게 형성된 p형 오믹접촉층(162)과, 상기 p형 오믹접촉층(162) 상에 형성된 p형 오믹접촉금속층(163)과, 상기 p형 오믹접촉금속층(163) 상의 소정 부분에 상기 n형 공융금속전극(165)과 일자구도를 갖도록 형성된 p형 공융금속전극(167)으로 이루어진다.
상기의 구조는 두 공정 반응을 일으키는 공융금속전극을 ‘11’자 형으로 나란하게 배열하고 n형 오믹접촉금속층을 폐루프형으로 형성한 구조이고, 이 역시 와이어 본딩 방법이 아닌 저온에서의 열처리로 공융금속전극이 융착되는 도 8과 같은 몰딩이 가능하다.
도 11은 본 발명의 제 4 실시 예에 따른 질화물 반도체소자의 전극패턴을 도시하는 평면도로서, 도시된 바와 같이 n형 오믹접촉층(172) 상에 형성된 n형 오믹접촉금속층(173)과, 상기 n형 오믹접촉금속층(173) 상의 소정 부분에 형성된 n형 공융금속전극(177)과, 상기 n형 오믹접촉층(172) 상에 상기 n형 오믹접촉금속층(173)과 이격되게 형성된 p형 오믹접촉층(171)과, 상기 p형 오믹접촉층(171) 상에 형성된 p형 오믹접촉금속층(175)과, 상기 p형 오믹접촉금속층(175) 상의 소정 부분에 상기 n형 공융금속전극(177)과 일자구도를 갖도록 형성된 p형 공융금속전극(179)으로 이루어진다.
상기의 구조는 ‘11’자 형으로 나란하게 n, p형 공융금속전극을 형성하므로 이후에 와이어 본딩 공정을 수행하지 않고 도 8과 같은 배향 구조가 가능한 형태이다.
이러한 배향구조에서는 p형 전극의 오믹접촉층을 형성시 금속을 광투과 스킨 깊이(skin depth) 이하로 제작할 수 있고, 전면 전극 상에 공융금속을 형성함으로써 광손실을 감소시킬 수 있다.
도 12a 내지 도 12k는 본 발명의 제 4 실시 예에 따른 질화물 반도체소자의 제조 공정을 도시하는 단면 공정도이다.
도 12a에서 보는 바와 같이 사파이어와 같은 절연기판(200) 상에 n형 오믹접촉층, 활성층 및 p형 오믹접촉층을 순차적으로 형성하여 질화물 반도체 다층박막(210)을 형성하고, 상기 다층박막(210) 상에 플라즈마 상태의 SiH4가스와 O2가스를 이용하여 SiO2와 같은 제 1 절연막(212)을 형성한다.
그리고, 도 12b와 같이 상기 제 1 절연막(212) 상에 포토레지스트(photoresist)를 코팅한 후 노광 및 현상하여 상기 제 1 절연막(212)의 소정 부분을 노출시키는 제 1 포토레지스트패턴(214)을 형성하고, 상기 제 1 포토레지스트패턴(214)을 식각마스크로 사용하여 상기 제 1 절연막(212)의 노출된 부분을 불산(HF)과 같은 SiO2식각용액을 이용하여 제거하면 상기 제 1 포토레지스트패턴(214)과 대응하지 않는 부분의 다층박막(210)이 노출된다. 이어서, 상기 다층박막(210) 및 제 1 포토레지스트패턴(214) 상에 전자선(e-beam) 금속증착 방법으로 Be을 1∼15 % 정도로 도핑한 Au를 이용하여 Ni/Au금속층을 증착하여 p형 오믹접촉금속층(216)을 형성한다. 상기에서 p형 오믹접촉금속층(216)으로 Ni/Be/Au 층을 증착 후 열처리하면 광 투과율이 향상되고, 본 발명의 제 1 실시 예에서와 같이 n형 폐루프 전극을 형성하면 와이어 본딩을 하는 종래의 방식보다 광효율을 개선할 수 있다.
그런 후에, 도 12c와 같이 상기 제 1 포토레지스트패턴을 리프트-오프(lift-off) 공정으로 제거하면 상기 제 1 포토레지스트패턴 상에 형성된 p형 오믹접촉금속층이 같이 제거되고, 잔류한 제 1 절연막도 습식 식각 방법으로 제거하여 질화물 반도체 다층박막(210) 상의 소정 부분에만 상기 p형 오믹접촉금속층(216)만이 남게 한다.
그리고, 도 12d에 도시된 바와 같이 상기 다층박막(210) 및 p형 오믹접촉금속층(216) 상에 제 2 절연막(218)을 형성하고, 상기 제 2 절연막(218) 상에 포토레지스트를 도포한 후 노광 및 현상하여 상기 p형 오믹접촉금속층(216)과 대응하는 부분만 상기 포토레지스트가 잔류하는 제 2 포토레지스트패턴(220)을 형성한다.
다음으로, 도 12e와 같이 상기 제 2 포토레지스트패턴을 식각용 마스크로 사용하여 상기 제 2 절연막(218)을 부분적으로 제거하고 상기 제 2 포토레지스트패턴을 제거한다. 그리고, 상기 잔류하는 제 2 절연막(218)이 상기 p형 오믹접촉금속층(216)을 보호하도록 하고, 상기 제 2 절연막(218)을 식각마스크로 사용하여 상기 다층박막(210)을 상기 다층박막(210)에 속해있는 n형 오믹접촉층 부분이 노출되도록 소정 깊이로 식각한다.
다음에, 도 12f에서 보는 바와 같이 제 2 절연막을 제거한 후, 노출된 상기 다층박막(210)의 두께가 얇은 부분, 즉, 다층박막(210)의 n형 오믹접촉층 부분 상과 p형 오믹접촉금속층(216) 상에 제 3 절연막(222)을 형성하고, 상기 제 3 절연막(222) 상에 포토레지스트를 도포한 후 노광 및 현상하여 상기 제 3 절연막(222)의 소정 부분, 즉, 상기 두께가 얇은 다층박막(210) 부분과 대응하는 부분의 소정 부분을 노출시키는 제 3 포토레지스트패턴(224)을 형성한다.
그리고, 도 12g와 같이 상기 제 3 포토레지스트패턴(224)을 식각마스크로 사용하여 상기 제 3 절연막(222)의 노출된 부분을 식각하여 상기 두께가 얇은 다층박막(210)에 속해있는 n형 오믹접촉층의 소정 부분을 노출시킨다. 다음에 상기 제 3 포토레지스트패턴(224) 및 노출된 다층박막(210) 상에 Ti/Al 또는 Ge이나 Si이 1∼15% 도핑된 Au를 이용한 Ti/Ge/Au 또는 Ti/Si/Au를 증착하여 n형 오믹접촉금속층(226)을 형성한다.
다음에, 도 12h와 같이 상기 제 3 포토레지스트패턴을 리프트-오프 방식으로 제거하면 상기 제 3 포토레지스트패턴 및 상기 제 3 포토레지스트패턴 상에 증착된 상기 n형 오믹접촉금속층(226)이 제거되어 상기 p형 오믹접촉층(216)과 소정의 간격을 갖고 상기 다층박막(210) 내의 n형 오믹접촉층과 접촉하는 n형 오믹접촉금속층(226)이 형성된다. 이어서, 상기 제 3 절연막(222) 및 상기 n형 오믹접촉금속층(226) 상에 제 4 절연막(228)을 형성하여 n형 및 p형 오믹접촉금속층(226)(216)을 보호한 상태에서 600∼850℃의 온도에서 5∼20분 정도의 열처리(sintering)를 실시한다. 상기에서 열처리의 목적은 p형 오믹접촉층에 도핑된 도펀트들을 활성화시키고, 열처리에 의한 반도체/금속 계면의 반응성 오믹 접촉(reactive ohmic contact)특성을 확보하기 위함이다.
그리고, 도 12i와 같이 상기 제 4 및 제 3 절연막을 습식 식각 방법으로 제거하여 다층박막(210) 상에 소정의 간격을 갖고 이격된 p형 및 n형 오믹접촉금속층 (216)(226)의 형성을 완료한다.
이어서, 도 12j에서와 같이 상기 다층박막(210) 상에 n형 및 p형 오믹접촉금속층(226)(216)을 덮도록 제 5 절연막(230)을 형성하고, 상기 제 5 절연막(230) 상에 포토레지스트를 도포한 후 노광 및 현상하여 상기 n형 및 p형 오믹접촉금속층(226)(216)의 소정 부분과 대응하는 부분의 상기 제 5 절연막(230)을 노출시키는 제 4 포토레지스트패턴(232)을 형성한다. 이어서, 상기 제 4 포토레지스트패턴(232)을 식각마스크로 사용하여 노출된 부분의 상기 제 5 절연막(230)을 식각하여 상기 n형 및 p형 오믹접촉금속층(226)(216)의 소정 부분을 노출시킨다.
그런 후에, 도 12k와 같이 상기 노출된 n형 및 p형 오믹접촉금속층(226)(216) 상에 공융금속을 증착하고 상기 제 4 포토레지스트패턴을 리프트-오프 방법으로 제거하면 상기 제 5 절연막(230)으로 상기 n형 및 p형의 오믹접촉층이 분리되고, 상기 공융금속으로 각각 n형 및 p형 공융금속전극(240)(235)을 형성하여 플립 칩 형태의 질화물 반도체소자를 제조한다.
따라서, 본 발명에 따른 질화물 반도체소자는 금속합금의 융점이 매우 낮아지는 성분비의 공융금속을 증착시켜 금속배선의 본딩을 수행하므로서 와이어본딩 공정을 거치지 않게 되어 기계적인 응력에 의한 칩표면에 마이크로 크랙의 방지와 이로 인한 클래터링이라는 분화구모양의 표면 깨짐 현상을 근본적으로 피할 수 있고, 또한 와이어를 사용하지 않아 코일에서의 전기적 유도성 인덕턴스 효과와 고주파응답특성, 스위칭 잡음 및 크로스-토크 등을 방지할 수 있는 이점이 있다. 또한, 실버페이스트를 사용하는 배향구조의 전극접합방식에서 야기되는 p형 및 n형층의 단락을 방지하기 위해 플립 칩 형태의 선진배선기술을 도입하였고, 공융금속전극의 플립 칩을 리드프레임에 장착하고 광소자의 전극형태를 폐루프형으로 형성하므로써 균일한 전면 발광과 우수한 신뢰성을 확보할 수 있는 이점이 있다.

Claims (5)

  1. 기판 상에 활성층을 포함하는 질화물 반도체 다층박막이 형성된 질화물 반도체소자에 있어서,
    상기 질화물 반도체소자의 n형 및 p형 전극이 공정 반응을 일으키는 공융금속으로 이루어져서, 상기 공융금속전극이 리드프레임에 융착되는 것을 특징으로 하는 플립 칩 형태의 질화물 반도체소자
  2. 청구항 1에 있어서, 상기 n형 및 p형 공융금속전극을 대각선구도 또는 ‘11’자구도로 형성하는 것을 특징으로 하는 플립 칩 형태의 질화물 반도체소자.
  3. 청구항 1에 있어서, 상기 n형 및 p형 공융금속전극과 리드프레임의 융착을 위해 150∼500℃로 열처리한 것을 특징으로 하는 플립 칩 형태의 질화물 반도체소자.
  4. 기판 상에 n형 오믹접촉층, 활성층 및 p형 오믹접촉층을 순차적으로 적층하여 다층박막을 형성하는 공정과,
    상기 다층박막 상의 소정 부분에 제 1 절연막을 형성하는 공정과,
    상기 제 1 절연막이 형성되지 않은 다층박막 상에 p형 오믹접촉금속층을 형성하고 상기 제 1 절연막을 제거하는 공정과,
    상기 p형 오믹접촉금속층 상에 제 2 절연막을 형성하는 공정과,
    상기 제 2 절연막을 식각마스크로 사용하여 상기 다층박막을 소정 깊이로 식각하여 상기 다층박막 내에 형성된 n형 오믹접촉층의 소정 부분을 노출시키는 공정과,
    상기 제 2 절연막을 제거하고 상기 노출된 n형 오믹접촉층의 소정 부분을 노출시키는 제 3 절연막을 형성하는 공정과,
    상기 제 3 절연막으로 노출된 상기 n형 오믹접촉층 상에 n형 오믹접촉금속층을 형성하는 공정과,
    상기 n형 및 p형 오믹접촉금속층 상에 제 4 절연막을 형성하고 열처리하는 공정과,
    상기 제 3 및 제 4 절연막을 제거한 후 상기 n형 및 p형 오믹접촉금속층의 소정 부분을 노출시키는 제 5 절연막을 형성하는 공정과,
    상기 노출된 n형 및 p형 오믹접촉금속층 상에 공융금속을 증착하여 각각 이격된 n형 및 p형 공융금속전극을 형성하는 공정을 구비하는 플립 칩 형태의 질화물 반도체소자 제조 방법.
  5. 청구항 4에 있어서, 상기 n형 및 p형 공융금속전극으로 Pb/Sn, Au/Sn, Au/Ge, Au/Sn/Ge, Au/Pb/Sn 또는 Cu/Pb/Sn 등을 이용하여 형성하는 것을 특징으로 하는 플립 칩 형태의 질화물 반도체소자 제조 방법.
KR1019990021682A 1999-06-11 1999-06-11 플립칩 형태의 질화물 반도체소자 및 그 제조 방법 KR20010002079A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990021682A KR20010002079A (ko) 1999-06-11 1999-06-11 플립칩 형태의 질화물 반도체소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990021682A KR20010002079A (ko) 1999-06-11 1999-06-11 플립칩 형태의 질화물 반도체소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20010002079A true KR20010002079A (ko) 2001-01-05

Family

ID=19591556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990021682A KR20010002079A (ko) 1999-06-11 1999-06-11 플립칩 형태의 질화물 반도체소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20010002079A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030073054A (ko) * 2002-03-08 2003-09-19 에피밸리 주식회사 반도체 엘이디 소자 및 그 제조 방법
KR100407773B1 (ko) * 2001-01-05 2003-12-01 럭스피아 주식회사 ＧａＮ 발광 소자 및 그 패키지
KR100708604B1 (ko) * 2005-08-04 2007-04-18 서울옵토디바이스주식회사 저융점의 금속범프를 이용한 플립칩 발광소자 및 그의제조방법
KR101231435B1 (ko) * 2011-06-10 2013-02-07 엘지이노텍 주식회사 발광 소자 패키지 및 그의 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100407773B1 (ko) * 2001-01-05 2003-12-01 럭스피아 주식회사 ＧａＮ 발광 소자 및 그 패키지
KR20030073054A (ko) * 2002-03-08 2003-09-19 에피밸리 주식회사 반도체 엘이디 소자 및 그 제조 방법
KR100708604B1 (ko) * 2005-08-04 2007-04-18 서울옵토디바이스주식회사 저융점의 금속범프를 이용한 플립칩 발광소자 및 그의제조방법
KR101231435B1 (ko) * 2011-06-10 2013-02-07 엘지이노텍 주식회사 발광 소자 패키지 및 그의 제조 방법

Similar Documents

Publication Publication Date Title
JP4885521B2 (ja) パッケージ統合された薄膜ｌｅｄ
US6281032B1 (en) Manufacturing method for nitride III-V compound semiconductor device using bonding
US8633503B2 (en) Wafer level light emitting diode package and method of fabricating the same
US6093965A (en) Gallium nitride-based III-V group compound semiconductor
TWI378577B (en) Method for the production of an optoelectronic component in a thin film technology
KR100588377B1 (ko) 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
KR100609118B1 (ko) 플립 칩 발광다이오드 및 그 제조방법
KR100597166B1 (ko) 플립 칩 발광다이오드 및 그 제조방법
US6794685B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
KR100295165B1 (ko) 질화물계iii-v족화합물반도체소자및그의제조방법
KR20090085594A (ko) ＧａＮ 계 ＬＥＤ 칩을 사용하여 이루어지는 발광 장치
KR102006390B1 (ko) 발광 다이오드 패키지의 제조 방법
KR100923034B1 (ko) 반도체 소자 및 그 제조 방법
JPH10321911A (ja) 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード
CN102203968A (zh) Iii族氮化物半导体发光器件
JP2914065B2 (ja) 青色発光素子及びその製造方法
JPS6159886A (ja) 光半導体装置の製造方法
JP5221166B2 (ja) ＺｎＯ系半導体素子とその製造方法及び光半導体素子
KR20010002079A (ko) 플립칩 형태의 질화물 반도체소자 및 그 제조 방법
KR100407773B1 (ko) ＧａＮ 발광 소자 및 그 패키지
US11282983B2 (en) Semiconductor chip with transparent current spreading layer
JPH05343744A (ja) ダイボンド型発光ダイオード及びその製造方法
JP3211870B2 (ja) 発光素子及びそれを用いた発光ダイオード
KR101076601B1 (ko) 저온 어닐링 처리를 이용한 소자의 성능 향상 방법
JPS6126213B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application