JP5429094B2

JP5429094B2 - 半導体発光素子用実装基板とその実装基板を用いた半導体発光装置

Info

Publication number: JP5429094B2
Application number: JP2010170260A
Authority: JP
Inventors: 孝那須野
Original assignee: Nichia Corp
Current assignee: Nichia Corp
Priority date: 2010-07-29
Filing date: 2010-07-29
Publication date: 2014-02-26
Anticipated expiration: 2030-07-29
Also published as: JP2012033600A

Description

本発明は、半導体発光素子を実装する実装基板及びその実装基板を用いた半導体発光装置に関する。

次世代光源として注目を集めている発光ダイオード（以下、ＬＥＤ）は、既存の光源と比べてエネルギー節減効果が非常に優れていると共に、半永久的に使用することが可能であることから、バックライト用、自動車用、電光板用、交通信号灯用、その他一般照明灯用などの応用市場が産業全般に広がりつつある。

しかし、このような高出力ＬＥＤは、駆動時、印加電流の増大に伴って多くの熱が発生する。ＬＥＤが発熱すると、出力、Ｖｆ、ＷＰＥ（Wall Plug Efficiency）等の特性が低下する。そのため、高出力・高信頼性のＬＥＤ性能を維持するには、この熱を低減させなければならない。ＬＥＤの熱の低減化手法としては、下記の２種類の手法に大別される。１つは、ＬＥＤを実装する際に熱伝導性や放熱性を向上させることであり、２つ目は、ＬＥＤ自体の発熱量をさげる方法である。

１つ目の手法としては、熱伝導性の良好な材料である窒化物焼結体をサブマウント材料として用いる手法や、高熱伝導カーボン材を用いたＬＥＤパッケージも提案されている。また、ＬＥＤに限らず、放熱特性を上げる技術としてサーマルビア、サーマルバンプ等、パッケージ構造、形状の検討より、放熱性の向上を狙う技術も数多く報告されており（非特許文献１〜３）、それらの技術を用いたＬＥＤ特性向上も検討されている。

一方、ＬＥＤからの発熱量の低減として、ＬＥＤチップのデザインや半導体結晶層の技術開発にて効率の向上を図り、熱発生の低減効果をもたらす技術も多い。例えば、電極のレイアウト、デザインなどにより、発光効率の向上を図った例が多く知られている（例えば、特許文献１）。また、ＬＥＤの端部加工や表面加工によって光取り出し効率を上げる技術や、パッケージにおける反射構造、レンズ加工など、数多くの報告がある（非特許文献４〜５）。

特許第２７４８８１８号公報

2008 International Technology Roadmap for Semiconductors(ITRS）、［online］、［平成２２年６月１日検索］、インターネット（http://www.itrs.net/Links/2008ITRS/Update/2008_Update.pdf） Semiconductor International Japan Edition、（発行所：リード・ビジネス・インフォメーション）、２００８年５月発行 FlipChips Dot Com、［online］、［平成２２年６月１日検索］、インターネット（http://www.flipchips.com/sitemap.html） dti Global Watch Mission Report, LED Technology: lessons from Japan、２００５年１１月発行 dti Global Watch Mission Report, LED lighting technology: lessons from the USA、２００６年３月発行

本件発明は、従来の技術とは異なる観点から、ＬＥＤを実装するサブマウント（＝実装基板）側の設計によってＬＥＤの発光強度分布を均一化し、それによってＬＥＤの発熱による諸特性（出力、Ｖｆ、ＷＰＥ等）の低下を抑制することを目的とする。

上記目的を達成するために、本件発明の半導体発光素子用実装基板は、支持基板と、外部電源と電気接続するための外部接続端子と、前記支持基板上に実装される半導体発光素子の第１導電型側電極及び第２導電型側電極の各々と接合するための第１導電型側ランド電極及び第２導電型側ランド電極と、を備えた半導体発光素子用実装基板において、
前記第１導電型側ランド電極が複数あり、前記複数の第１導電型側ランド電極の各々に接続される前記第１導電型側電極から前記外部接続端子までの電流経路である第１導電型側電流経路のうち、少なくとも１つの第１導電型側電流経路に付加的な抵抗が挿入されたことを特徴とする。

本件発明の半導体発光素子用実装基板によれば、複数の第１導電型側ランド電極の各々に接続される第１導電型側電極から外部接続端子までの電流経路である第１導電型側電流経路のうち、少なくとも１つの第１導電型側電流経路に他の第１導電型側電流経路にない付加的な抵抗を挿入することにより、半導体発光素子内の発光の均一性を高め、それによって半導体発光素子の発熱による諸特性の低下を抑制することができる。したがって、従来と同様の半導体発光素子を用いながら、実装基板側の簡単な設計変更によって半導体発光装置の出力、Ｖｆ、ＷＰＥ等を改善することができる。尚、第１導電型ランド電極に接続される配線を均一な比抵抗、幅、高さ等で形成しても第１導電型側ランド電極のレイアウトによって配線長さに違いが生じ、配線抵抗の差が生じる。しかし、本件発明において「付加的な抵抗が挿入された」とは、そのような第１導電型側ランド電極のレイアウトによって生じる配線抵抗の差を超える大きさの抵抗成分が特定の電流経路に挿入されることを指す。特定の電流経路に挿入される「付加的な抵抗」は、他の電流経路にない新たな構造である必要はなく、他の電流経路と同様の構造であるが材料や寸法（幅、高さ）、形状、経路長の違いによって生じる抵抗であっても良い。

図１は、本件発明の半導体発光素子用実装基板の一例を示す平面図である。図２は、半導体発光素子の一例を示す平面図である。図３は、図１に示す実装基板に図２に示す半導体発光素子を実装した半導体発光装置の一例を示す模式断面図である。図４は、従来の半導体発光素子用実装基板の一例を示す平面図である。図５は、図３に示す半導体発光装置における電気抵抗を示す模式断面図であり、図の左側は付加抵抗を挿入した電流経路の電気抵抗を示し、図の右側は付加抵抗を挿入していない電流経路の電気抵抗を示す。図６は、図１に示す実装基板における電流経路を示す模式平面図である。図７は、図３に示す発光装置の等価回路を示す回路図である。図８（ａ）（ｂ）は、各抵抗の電流依存性を示すグラフである。図９は、実施例１と比較例１のＷＰＥを比較したグラフである。図１０は、実施例１と比較例１のＬＥＤチップ内における最大上昇温度を比較したグラフである。

図１は、半導体発光素子用の実装基板１の一例を示す平面図であり、図２は、図１に示す実装基板１に実装する半導体発光素子２を示す平面図であり、図３は、実装基板１に半導体発光素子２を実装した半導体発光装置３の一例を示す模式断面図である。

図１に示す通り、半導体発光素子用実装基板１は、支持基板１０の上に導電材料のパターンを形成して構成されており、その導電パターンは実装する半導体発光素子２の電極パターンに対応している。図２及び図３に示す通り、半導体発光素子２は、矩形（本実施の形態では略正方形）の基板３６上に、ｎ側窒化物半導体層３８、活性層４０及びｐ側窒化物半導体層４２を順次積層した半導体層を有しており、半導体層の同一面側に、ｎ側窒化物半導体層３８と接続したｎ側電極３２（＝第１導電型側電極）とｐ側窒化物半導体層４２に接続したｐ側電極３４（＝第２導電型側電極）とを有している。また、ｎ側電極３２とｐ側電極３４の表面の一部を露出するように保護膜４８が形成されている（図２では保護膜４８を省略している）。図２に示す例では、矩形の半導体発光素子２の中央部分から両歯の櫛型に枝別れした形状に１つのｐ側電極３４が形成され、半導体発光素子２の対向する２辺の各々に３箇所ずつ、合計６つのｎ側電極３２が形成されている。ｎ側電極３２は、矩形の半導体発光素子２の４隅と対向する辺の中央とに形成されている。

図１に示す通り、実装基板１の導電パターンの一部として、実装される半導体発光素子２のｎ側電極３２及びｐ側電極３４の各々に対応してｎ側ランド電極１８（＝第１導電型側ランド電極）及びｐ側ランド電極１６（＝第２導電型側ランド電極）が形成されている。即ち、矩形の支持基板１０の中央部分から正反対の２方向に両歯の櫛型に枝別れした形状に１つのｐ側ランド電極１６が形成され、支持基板１０の対向する２辺の各々に３つ、合計６つのｎ側ランド電極１８が形成されている。ｎ側ランド電極１８は、ｐ側ランド電極１６の櫛歯に挟まれて、矩形の支持基板１０の４隅と対向する辺の中央とに形成されている。実装基板１には、支持基板１０上に外部電源と接続するための外部接続端子となるｎ側ボンディングパッド１４とｐ側ボンディングパッド１２が左右に１つずつ形成され、各々、ｎ側配線２２及びｐ側配線２０を通じて、ｎ側ランド電極１８及びｐ側ランド電極１６に接続されている。ｎ側配線２２は、接続するｎ側ランド電極１８の数に応じて枝分かれしている。即ち、ｎ側配線２２は、並列配線となっており、１つのｎ側ボンディングパッド１４から支持基板１０の対向する２辺に沿って２本の配線として延びた後、各々の配線が３つのｎ側ランド電極１８に向かって３本に枝分かれしている。

本実施の形態の実装基板１では、複数に枝分かれしたｎ側配線２２のうち、支持基板１０の辺の中央にある２つのｎ側ランド電極１８ａに接続するｎ側配線２２に付加的な抵抗２４（以下、付加抵抗２４）を挿入し、辺の両端にあるｎ側ランド電極１８ｂには付加抵抗２４を挿入していない。図１の例において、付加抵抗２４はｎ側配線２２の一部を幅狭にしてつづら折れ状に屈曲させることで形成されている。このような方法で付加抵抗２４を形成すれば、余計なプロセスや部材を追加せずに付加抵抗２４を挿入できるので好ましい。支持基板１０の辺中央にあるｎ側ランド電極１８ａに接続されたｎ側配線２２に付加抵抗２４を挿入することにより、実装する半導体発光素子２の発光分布が改善され、出力、Ｖｆ、ＷＰＥ等の諸特性が改善される。

図４に、従来の実装基板１を示す。図１の実装基板１との違いは、付加抵抗２４を挿入しているか否かである。実装基板１の外部接続端子であるｎ側ボンディングパッド１４からｎ側配線２２を経て、ｎ側ランド電極１８に接続されるｎ側電極３２に至るまでの６つの電流経路（＝第１導電型側電流経路）における抵抗は、６つのｎ側ランド電極１８の全てについて、できるだけ低抵抗、かつ、実質的に同一となるように構成されている。厳密には６つのｎ側ランド電極１８の位置によってｎ側配線２２の長さが異なるため、ｎ側配線２２の持つ配線抵抗は接続するｎ側ランド電極１８の位置によってやや異なる。しかし、その程度の配線抵抗の違いは実装基板１と半導体発光素子２を含む半導体発光装置３の回路全体では無視できる。一方、図１の実装基板においてｎ側配線２２に挿入した付加抵抗２４は、ｎ側ランド電極１８のレイアウトに基づくｎ側配線２２の配線抵抗の違いよりも十分に大きく設定されている。

実装基板１と半導体発光素子２を含む半導体発光装置３の回路全体で付加抵抗２４が与える影響について図５乃至７を参照しながら説明する。図５は、図３に示す半導体発光装置３において半導体発光素子２と実装基板１で構成された電気回路中の各抵抗成分を示す模式図である。図の左側は、付加抵抗２４が挿入された電流経路を示し、図の右側は付加抵抗２４が挿入されない電流経路を示す。実装基板１の配線抵抗をＲ_ｋ、半導体発光素子２のｎ側電極３２におけるコンタクト抵抗をＲ_ｃｋ、ｐ側電極３４におけるコンタクト抵抗をＲ_cｐ、ｎ側窒化物半導体層の抵抗を含んだ半導体発光素子２のｐｎ接合界面で生じるジャンクション抵抗をＲ_ｊｋとする。添え字ｋ＝１は付加抵抗２４が挿入されていない場合を示し、ｋ＝２は付加抵抗２４が挿入されている場合を示す。配線抵抗Ｒ_２は、配線抵抗Ｒ_１に比べて付加抵抗２４の分だけ大きくなっている。ここで示す例では、Ｒ_ｃ１とＲ_ｃ２、Ｒ_ｊ１とＲ_ｊ２は各々ほぼ同一である。

図６は、図１に示す実装基板１を流れる電流の様子を示す模式図である。半導体発光素子２を駆動する外部電源（電流源）から流れる電流を２Ｉ、実装基板１の各辺に分かれて流れる電流をＩ、付加抵抗２４の挿入されていない電流経路を流れる電流Ｉ_１、付加抵抗２４の挿入されている電流経路の電流Ｉ_２とする。図７は、半導体発光装置３の等価回路を示す回路図である。電流Ｉ_１、電流Ｉ_２は、以下の（式１）で表される。
［式１］

上記の通り、付加抵抗２４が挿入された配線抵抗Ｒ_２は、付加抵抗２４の挿入されていない配線抵抗Ｒ_１よりも大きい。したがって、上記（式１）から、付加抵抗２４の挿入された電流経路を流れる電流Ｉ_２は、付加抵抗２４の挿入されていない電流経路を流れる電流Ｉ_１よりも小さくなることがわかる。即ち、特定のｎ側ランド電極１８に接続したｎ側配線２２に付加抵抗２４を挿入することによって、そのｎ側ランド電極１８に接続したｎ側電極３２に流れる電流を相対的に小さくすることができる。したがって、半導体発光素子２内で電流の集中し易い位置にあるｎ側ランド電極１８を含む電流経路に付加抵抗２４を挿入することよって半導体発光素子２の電流分布を改善し、出力、Ｖｆ、ＷＰＥ等の諸特性も改善する。

尚、この効果は、半導体発光素子２の全体を流れる電流量に依存しており、大電流を流すほど付加抵抗２４の効果は大きくなる。即ち、図６に示すようにジャンクション抵抗Ｒ_ｊｋは、電流値Ｉ_ｋが大きくなるほど低下する一方で、配線抵抗Ｒ_ｋとコンタクト抵抗Ｒ_ｃｋは、電流値Ｉ_ｋに関わらず一定である（添え字ｋ＝１、２）。したがって、電流値Ｉ_ｋが大きな領域では、配線抵抗Ｒ_ｋ＋コンタクト抵抗Ｒ_ｃｋ≫ジャンクション抵抗Ｒ_ｊｋとなるため、電流Ｉ_１、Ｉ_２は（式２）の通りとなる。この場合、配線抵抗Ｒ_１とＲ_２の違いによって、Ｉ_１、Ｉ_２がより強く変化する。一方、電流値Ｉ_ｋが小さな領域では、配線抵抗Ｒ_ｋ＋コンタクト抵抗Ｒ_ｃｋ≪ジャンクション抵抗Ｒ_ｊｋとなるため、電流Ｉ_１、Ｉ_２の付加抵抗２４による変化は小さくなる。

［式２］

実装基板１において付加抵抗２４を挿入する位置は、そこに実装する半導体発光素子２の発光分布が均一となるように選択すれば良い。例えば、図２に示すように、矩形の半導体発光素子２においてｎ側電極３２が半導体発光素子２の１辺に３つ以上配列されている場合、半導体発光素子内の電流分布は辺の中央に近いｎ側電極３２の近傍で強くなる傾向にある。半導体発光素子２内の電流分布に偏りがあると、それに応じて素子内の発熱にも偏りが生じ、素子内の温度上昇が大きくなるため、出力、Ｖｆ、ＷＰＥといった特性が悪化してしまう。そこでｎ側ランド電極１８が支持基板の１辺に３つ以上配列されている実装基板１において、少なくとも辺の中央に最も近いｎ側ランド電極を含む電流経路に付加抵抗２４を挿入することによって電流分布の均一性を高め、熱分布の均一化とチップ内最大温度を下げることで、出力、Ｖｆ、ＷＰＥ等の特性を向上することができる。

ｎ側電極３２の配置が複雑である場合、実装基板１のｎ側ランド電極１８とｎ側ボンディングパッド１４の間を均一な線幅、厚さ、材料のｎ側配線２２で接続して実装基板１のレイアウトを作成した後、上記ジャンクション抵抗Ｒ_ｊｋ、コンタクト抵抗Ｒ_ｃｐ、Ｒ_ｃｋ、配線抵抗Ｒ_ｋ（添え字ｋ＝１、２）の３つを考慮して上記と同様の手法で電流分布のシミュレーションを行い、電流が集中する位置のｎ側ランド電極１８を含む電流経路に付加抵抗２４を挿入すれば良い。或いは、実装基板１のｎ側ランド電極１８とｎ側ボンディングパッド１４の間を均一な線幅、厚さ、材料のｎ側配線２２で接続して実装基板１を作成した後、半導体発光素子２を実装して発光分布を評価し、強く発光している部分のｎ側ランド電極１８を含む電流経路に付加抵抗２４を挿入すれば良い。

また、挿入する付加抵抗２４の大きさは、ジャンクション抵抗Ｒ_ｊｋ、コンタクト抵抗Ｒ_ｃｐ、Ｒ_ｃｋ、配線抵抗Ｒ_ｋの大きさに基づいて、上記と同様の手法で電流値を見積もることで決定することができる。

本実施の形態では、挿入する付加抵抗２４をｎ側配線２２中に形成したが、外部電源との接続端子となるｎ側ボンディングパッド１４からｎ側電極３２に至る電流経路のいずれかに形成すれば良い。但し、実装工法として、半田実装を用いた場合、溶融フィレットの影響を受け、抵抗変動が生じる場合があるため、フィレットの影響を考慮した抵抗のレイアウトを考慮することが好ましい。

また付加抵抗２４は、電気的に付加的な抵抗成分として把握できるものであれば良く、必ずしも抵抗として独立した形状を持っていなくても良い。例えば、ｎ側配線２２の配線高さを部分的に低くしたり、配線幅を小さくしたり、配線長を長くすることで付加抵抗２４を形成しても良い。また、部分的に比抵抗の高い材料を用いることで付加抵抗２４としても良い。図１の例では、ｎ側配線２２が支持基板１０の主面上に形成された平面配線である場合を示したが、支持基板１０の側面に形成した側壁配線であっても良く、この場合にもｎ側配線２２の幅、高さ、長さ、材料などを適宜変更することで付加抵抗２４を形成することができる。

さらに、以下の述べる種々の方法で付加抵抗２４を形成することができる。
（１）ビアの利用
支持基板１０にビアを形成してｎ側配線２２の一部とする場合、特定のｎ側ランド電極１８につながるビアだけを高抵抗とすることで付加抵抗２４とすることもできる。例えば、ビアの面積、高さ、ビアに埋設する材料を変えることでビアの抵抗を部分的に変えることができる。
（２）ｎ側ランド電極１８への形成
さらにｎ側ランド電極１８自身に付加抵抗２４を形成しても良い。例えば、特定のｎ側ランド電極１８の面積を小さくする、厚みを薄くする、比抵抗の大きな材料で構成するといった方法によって付加抵抗２４を形成しても良い。
（３）接合材の利用
ｎ側ランド電極１８とｎ側電極３２を接続するバンプ等の接合材の抵抗を変えることで付加抵抗２４を形成しても良い。例えば、バンプの比抵抗を特定のｎ側ランド電極１８について高くすれば良い。
（４）支持基板１０への形成
支持基板１０の一部を電流経路に用いる場合、その部分の抵抗を変えることで付加抵抗２４とすることも可能である。例えば、支持基板１０のうち電流経路に使われる部分について、比抵抗の高い材料を用いたり、不純物や熱処理等のプロセスで比抵抗を上げても良い。また、厚みを薄くする、経路長を長くする、幅を細くするといった方法で付加抵抗２４を形成しても良い。
（５）抵抗素子の利用
付加抵抗２４として独立した抵抗素子を挿入しても良い。抵抗素子は、電気的に抵抗として機能するものであれば良く、単純抵抗でも良いし、トランジスタ等の機能素子であっても良い。
尚、ここで述べた付加抵抗２４の形成方法はあくまで例示であり、電気的に抵抗成分の挿入として把握できる方法であれば、他のいかなる方法であっても良い。また、本件明細書で例示した方法を組み合わせても構わない。

以下、本実施の形態に係る半導体発光装置の各構成について簡単に説明する。
（１）実装基板１
実装基板１は、半導体発光素子２を固定・支持するための部材である。支持基板１０上に少なくとも実装面に導電パターンが施されている。導電パターンには、ｎ側ランド電極１８、ｐ側ランド電極１６、ｎ側ボンディングパッド１４、ｐ側ボンディングパッド１２、ｎ側配線２２、ｐ側配線２０等が含まれる。

支持基板１０の材料は、半導体発光素子２と熱膨張係数がほぼ等しく、熱伝導性が高いもの、例えば窒化物半導体発光素子に対して窒化アルミニウム、ＣｕＷ、ＣｕＭｏ、ＢＮ等が好ましい。このような材料を使用することにより、支持基板１０と半導体発光素子２との間に発生する熱応力の影響を緩和し、放熱性を上げることができる。あるいは、支持基板１０の材料は、静電保護素子の機能を備えさせることもでき、安価でもあるシリコンとすることも好ましい。

一方、導電パターンは、Ａｕ、Ｐｔ、Ｒｈや銀白色の金属であるＡｌ、Ａｇ、それら合金等で構成することが好ましい。反射率の高い銀白色の金属を用いることにより、半導体発光素子２からの光が支持基板１０と反対側に反射され、半導体発光装置の光取り出し効率が向上する。ここで、導電パターンの材料とする金属は、金属相互間の接着性の良さ、いわゆる濡れ性等を考慮して選択することが好ましい。例えば、Ａｕバンプ５０を介して、Ａｕを含む電極３２、３４と超音波ダイボンドにより接合するとき、導電パターンは、ＡｕまたはＡｕを含む合金とすることが好ましい。

実装基板１への半導体発光素子２の実装は、ｐ側、ｎ側ランド電極１６、１８とｐｎ側電極３２、３４が対面接続する場合、フリップチップ実装等の方法で実装される。即ち、実装基板１のｎ側ランド電極１８及びｐ側ランド電極１６にＡｕ等のバンプ５０を載置した後、半導体発光素子２の同一面側に形成されたｐ側電極３４およびｎ側電極３２がバンプ５０を介して対向される。次に、超音波、熱や荷重、フラックスにより、半導体発光素子２と実装基板１とが電気的および機械的に接続される。バンプ５０として、Ａｕ、Ａｌ、Ａｌ合金、Ｃｕ、共晶材（Ａｕ− Ｓｎ、Ａｇ−Ｓｎ）、ハンダ（Ｐｂ−Ｓｎ）、鉛フリーハンダ（Ｓｎ−Ａｇ−Ｃｕ）等を用いることができる。また、ｐ側、ｎ側ランド電極１６、１８とｐｎ側電極３２、３４が対面接続しない場合は、ワイヤボンディング等の手法を用いた電気的接続が行われる。

実装基板１に対し、半導体発光素子２の実装に悪影響を与えない箇所に、孔や凹凸形状を設けることが好ましい。このような形状を設けることにより、半導体発光素子２の発熱を効率よく放熱することができる。支持基板の厚さ方向に少なくとも一つ以上のビア（貫通孔）を設け、ビアの内壁面に導電部材が延材するように形成すると、放熱性がさらに向上するため好ましい。

（２）半導体発光素子２
半導体発光素子２としては、ＺｎＳｅやＧａＮなど種々の半導体を使用したものを挙げることができる。蛍光物質を組み合わせて種々の発光色を実現する場合は、蛍光物質を効率良く励起できる短波長が発光可能な窒化物半導体（Ｉｎ_ＸＡｌ_ＹＧａ_{１−Ｘ−Ｙ}Ｎ、０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ≦１）を用いることが好ましい。半導体の構造としては、ＭＩＳ接合、ＰＩＮ接合やｐｎ接合などを有するホモ構造、ヘテロ構造、ダブルへテロ構造等を用いることができる。半導体層の材料やその混晶度によって発光波長を種々選択することができる。また、活性層を量子効果が生ずる薄膜に形成させた単一量子井戸構造や多重量子井戸構造とすることもできる。

本形態において、半導体発光素子２は、ｎ側電極３２がｐ側電極３４の間にあるようにそれぞれの電極が交互に配されている。これにより、実装基板１に対して安定した実装ができるだけでなく、電極間を流れる電流の均一性を向上することができる。また、半導体発光素子２の電極の配置として、半導体層の同一面に形成された場合、半導体層の両面に形成された場合、さらに電極の一部が半導体層の側面に形成された場合があり、本件発明はそれらすべての場合に適用される。例えば、（ａ）半導体層の同一面側にｎ側電極（＝第１導電型側電極）とｐ側電極（＝第２導電型側電極）を有する場合、（ｂ）半導体層の片面側にｎ側電極（＝第１導電型側電極）と、半導体層の反対面にｐ側電極（＝第２導電型側電極）を有する場合、（ｃ）半導体層の一面にｎ側電極（＝第１導電型側電極）と、半導体層の側面にｐ側電極（＝第２導電型側電極）を有する場合、（ｄ）半導体層の同一面側にｎ側電極（＝第１導電型側電極）とｐ側電極（＝第２導電型側電極）を有し、さらに半導体層の側面にもｐ側電極（＝第２導電型側電極）を有する場合、（ｆ）半導体層の片面側にｎ側電極（＝第１導電型側電極）と、半導体層の反対面と側面にｐ側電極（＝第２導電型側電極）を有する場合、等が考えられる。いずれの場合にも、ｎ側電極（＝第１導電型側電極）とｐ側電極（＝第２導電型側電極）は、ｎ側ランド電極（＝第１導電型側ランド電極）及びｐ側ランド電極（＝第２導電型側ランド電極）の各々と接合される。これらの構成において、ｎ側電極とｐ側電極を入れ替えた構成でも良いことは言うまでもない。

本件明細書では、半導体発光素子に複数のｎ側電極があり、それに対応して複数のｎ側ランド電極が実装基板に形成されている場合、即ち、本件発明における「第１導電型」がｎ型である場合について説明した。しかし、本件発明における「第１導電型」がｐ型である場合、即ち、半導体発光素子に複数のｐ側電極があり、それに対応した複数のｐ側ランド電極が実装基板に形成されている場合にも本件発明は適用できる。

（実施例１）
図１に示す実装基板１を次のようにして作成した。まず、窒化アルミニウムから成る支持基板１０上に、Ｔｉ／Ｐｔ／Ａｕから成る導電パターンを図１のパターン形状に形成した。支持基板１０の対向する２つの辺の両端と中央に３つずつ、合計６つのｎ側ランド電極１８が形成され、辺の中央にある２つのｎ側ランド電極１８ａに接続するｎ側配線２２に約１Ωの抵抗値を持つ付加抵抗２４を挿入した。

この実装基板１に、図２及び図３に示す構造の１ｍｍ角フリップチップ型窒化物半導体発光ダイオード２を実装して半導体発光装置３を作成した。窒化物半導体発光ダイオード２のｎ側電極３２及びｐ側電極３４は、いずれもＴｉ／Ｐｔ／ＷＴｉ／Ｐｔ／Ａｕとした。窒化物半導体発光ダイオード２のｎ側電極３２、ｐ側電極３４は、各々、ＡｕＳｎ共晶からなるバンプ５０によって実装基板１のｎ側ランド電極１６及びｐ側ランド電極１８と接合した。

（比較例１）
実施例１において、付加抵抗２４を挿入しない他は同様にして半導体発光装置３を作成した。

図９は、比較例１のＷＰＥを１００％として実施例１のＷＰＥとの比を示したグラフである。実施例１の半導体発光装置は、比較例１に比べてＷＰＥが２．５％改善していた。また、図１０は、印加電流７００ｍＡ、３５０ｍＡの各々の場合について、比較例１のＬＥＤチップ内の最大上昇温度を１００％として、実施例１の最大上昇温度の比を示したグラフである。実施例１では、比較例１に比べて最大上昇温度が３５０ｍＡ印加で９６％、７００ｍＡ印可で９２％に低下していた。

１半導体発光素子用実装基板
２半導体発光素子
３半導体発光装置
１０支持基板
１２ｐ側ボンディングパッド
１４ｎ側ボンディングパッド
１６ｐ側ランド電極
１８ｎ側ランド電極
２０ｐ側配線
２２ｎ側配線
２４付加抵抗
３２ｎ側電極
３４ｐ側電極
３６基板
３８ｎ側窒化物半導体層
４０活性層
４２ｐ側窒化物半導体層
４８保護膜
５０バンプ

Claims

支持基板と、
外部電源と電気接続するための外部接続端子と、
前記支持基板上に実装される半導体発光素子の第１導電型側電極及び第２導電型側電極の各々と接合するための第１導電型側ランド電極及び第２導電型側ランド電極と、
を備えた半導体発光素子用実装基板において、
前記第１導電型側ランド電極が複数あり、前記複数の第１導電型側ランド電極の各々に接続される前記第１導電型側電極から前記外部接続端子までの電流経路である第１導電型側電流経路のうち、少なくとも１つの第１導電型側電流経路に付加的な抵抗が挿入されたことを特徴とする半導体発光素子用実装基板。
前記第１導電型側ランド電極が、前記支持基板の少なくとも１辺に３つ以上配列されており、前記３つ以上の第１導電型側ランド電極のうち少なくとも前記１辺の中央に最も近い前記第１導電型側ランド電極を通過する前記第１導電型側電流経路に前記付加的な抵抗が挿入されたことを特徴とする請求項１に記載の半導体発光素子用実装基板。
前記付加的な抵抗は、前記第１導電型側ランド電極と前記外部端子を接続する配線の抵抗を部分的に高くすることによって形成されたことを特徴とする請求項１又は２に記載の半導体発光素子用実装基板。
前記付加的な抵抗は、前記第１導電型側ランド電極に接続されたビアの抵抗を高くすることで形成されたことを特徴とする請求項１又は２に記載の半導体発光素子用実装基板。
前記付加的な抵抗は、前記第１導電型側ランド電極自身の抵抗を高くすることで形成されたことを特徴とする請求項１又は２に記載の半導体発光素子用実装基板。
前記付加的な抵抗は、前記第１導電型側ランド電極と前記第１導電型側電極を接続する接合材の抵抗を高くすることによって形成されたことを特徴とする請求項１又は２に記載の半導体発光素子用実装基板。
前記第１導電型側ランド電極と前記外部接続端子の間の電流経路として前記支持基板の一部を用い、前記付加的な抵抗は、前記支持基板の一部の抵抗を高くすることによって形成されたことを特徴とする請求項１又は２に記載の半導体発光素子用実装基板。
前記付加的な抵抗は、前記第１導電型側ランド電極と前記外部接続端子の間に接続された抵抗素子を用いて形成されたことを特徴とする請求項１又は２に記載の半導体発光素子用実装基板。
請求項１から８のいずれか１項に記載の半導体発光素子用実装基板に半導体発光素子を実装した半導体発光装置。