CN100362670C - 使用半导体芯片的半导体装置 - Google Patents

使用半导体芯片的半导体装置 Download PDF

Info

Publication number
CN100362670C
CN100362670C CNB038008343A CN03800834A CN100362670C CN 100362670 C CN100362670 C CN 100362670C CN B038008343 A CNB038008343 A CN B038008343A CN 03800834 A CN03800834 A CN 03800834A CN 100362670 C CN100362670 C CN 100362670C
Authority
CN
China
Prior art keywords
mentioned
lead wire
unit
electrode
wire unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038008343A
Other languages
English (en)
Other versions
CN1545739A (zh
Inventor
矶川慎二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN1545739A publication Critical patent/CN1545739A/zh
Application granted granted Critical
Publication of CN100362670C publication Critical patent/CN100362670C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/29027—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the layer connector being offset with respect to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/29028—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the layer connector being disposed on at least two separate bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3016—Random layout, i.e. layout with no symmetry
    • H01L2224/30164—Random layout, i.e. layout with no symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32106—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Wire Bonding (AREA)
  • Led Devices (AREA)

Abstract

当用焊膏(20)将备有在平面视图大致为四角形状的结晶衬底(1a)的一个角部形成的一个第1电极单元(2)、和沿与上述1个角部相对地夹着位于对角线上的另一个角部的结晶衬底(1a)的2侧边形成的第2电极单元(3)的半导体体芯片(1)，分别与这些第1电极单元(2)和第2电极单元(3)、在电路基板(10)的表面上形成的第1引线单元(15)、和多条第2引线单元(16a、16b)粘合起来时，1条窄幅的第1引线单元(15)与在结晶衬底(1a)中的1侧边交叉地延伸，多条第2引线单元(16a、16b)在与第1引线单元(15)相反的方向上延伸，并且只以适宜的尺寸相互偏移地配置。因此，能够防止由于熔融焊料的表面张力使半导体体芯片(1)以在电路基板(10)的表面上倾斜的姿势进行固定。

Description

使用半导体芯片的半导体装置
技术领域
本发明是使用半导体芯片的半导体装置，涉及将单面上形成第1电极单元和第2电极单元的半导体芯片焊接在形成在电路基板表面上的一对外部连接用电极上进行连接的构成。
背景技术
至今，例如，如先行技术的日本平成11年公布的11-121797号专利公报和日本2002年公布的2002-94123号专利公报中揭示的那样，作为搭载在表面安装型的发光二极管上的半导体芯片的发光二极管芯片(发光元件芯片)1是由发光源是氮化镓系化合物半导体，用至今众所周知的有机金属气相成长法在用蓝宝石玻璃的结晶衬底的单面上形成多个半导体薄膜层构成的。该薄膜层积体，如图1(a)和图1(b)所示，从用透明的蓝宝石玻璃的平面视图为四角形状的结晶衬底1a的表面顺序地具有GaN缓冲层1b、n型GaN层1c、InGaN活性层1d、p型AlGaN层1e、和p型GaN层1f，形成双异质构造。
通过刻蚀段差状地除去上述n型GaN层1c的角部的上面。用蒸涂法在该除去的部分上形成Ti和Au的层积膜和其上重叠Ni和Au的层积膜的n侧电极2(以下称为第1电极单元)。又，在通过刻蚀除去上述除去部分的最上层的p型GaN层1f的上面，与上述相同用蒸涂法形成由Ni和Au的层积膜构成的p型电极3(以下称为第2电极单元)。
而且，在上述先行技术中，上述发光元件芯片1中的第1电极单元2和第2电极单元3各个上面，设置将金(Au)作为原料的突起部。而且，为了使这些突起部与在芯片型的电路基板的表面上形成的一对外部连接用电极连接固定而进行构成。
但是，因为上述突起部将金(Au)作为原料，所以存在着制造成本增高的问题。又，用将发光元件芯片1(半导体芯片)压在电路基板上，通过上述突起部固定外部连接用电极的方法，原封不动地以发光元件芯片接近电路基板时的姿势进行固定时，就不能够对下面那样地安装时的姿势零散进行修正。
代替这种金制的突起部，可以考虑用焊膏等的加热熔融性的小片粘合剂进行连接固定。即，将适当量的上述小片粘合剂涂敷在上述电路基板上的各外部连接用电极的表面上，在该小片粘合剂上载置半导体芯片。当在这种状态中，采用加热上述小片粘合剂一旦熔融后凝固的方法时，存在着下述那样的问题。
即，涂敷在外部连接用电极的表面上的小片粘合剂，当加热该小片粘合剂而熔融时，向上述外部连接用电极的表面四方扩展。载置在该熔融的小片粘合剂上的半导体芯片也伴随着上述熔融的小片粘合剂向四方扩展，沿外部连接用电极的表面，偏离设定的中心那样地横向移动，在偏离该中心移动的位置上，通过上述熔融的小片粘合剂的凝固，对于外部连接用电极进行固定。
而且，存在着与已有的在上述电路基板的表面上形成的一对外部连接用电极的表面积增大相伴，上述横向移动量也增大那样的问题。
又，例如，当平面视图为四角形状的电路基板的左右侧边缘和同样平面视图为四角形状的半导体芯片的左右侧边缘处于平面视图非平行状的状态(倾斜的状态)，向上述外部连接用电极供给半导体芯片时，不能够修正这种倾斜的姿势，而保持上述非平行状的状态不变地固定在外部连接用电极上。
从而，当用合成树脂制的模制单元包装小片粘合在电路基板中的外部连接用电极上的半导体芯片时，我们看到用该模制单元包装的半导体芯片如上所述从中心偏离地移动和各侧边缘与电路基板的侧边缘形成非平行的倾斜姿势，在无论哪种情形中，为了能够用该模制单元进行完全包装，必须增大该模制单元的尺寸，所以导致半导体装置的大型化和增加重量。
特别是，因为当上述半导体装置将半导体芯片作为发光二极管芯片，并且模制单元是由透明合成树脂制的芯片型LED时，通过半导体基片从上述中心偏离地移动和发光二极管芯片的各侧面与电路基板的各侧面形成非平行的倾斜姿势，使来自发光二极管芯片的光的指向性变化，所以使光的指向性的零散增大。
本发明将解除这些问题作为技术课题。
发明内容
为了实现这些技术课题，本发明的第1情形的特征是包括半导体芯片和电路基板；上述半导体芯片，包括在平面视图为四角形状的结晶衬底以及层叠形成在上述结晶衬底的的单面上的半导体层，并具备第1电极单元和第2电极单元，上述结晶衬底具有4条侧边，上述第1电极单元在上述结晶衬底的一个角部的1个区域上形成，上述第2电极单元与上述第1电极单元对峙，在包含与上述一个角部相对而位于对角线上的另一个角部且沿夹着上述另一个角部的结晶衬底的2条侧边延伸的比上述第1电极单元大的区域上形成；上述电路基板，在表面上形成用焊膏的加热熔融性的小片粘合剂分别与上述第1电极单元和第2电极单元粘合起来的一对外部连接用电极；上述外部连接用电极由只与上述第1电极单元电连接的第1外部连接用电极、和只与上述第2电极单元电连接的第2外部连接用电极构成；上述第1外部连接用电极由与上述结晶衬底中的一侧边垂直延伸的1条第1引线单元构成；上述第2外部连接用电极由多条第2引线单元以及第3引线单元构成，该第2引线单元沿着与上述第1引线单元的延伸方向相反的方向延伸，且与平行于上述一侧边的结晶衬底的另一侧边垂直延伸，该第3引线单元相对于上述结晶衬底中与上述另一侧边垂直的又另一侧边平行延伸，且只有上述第3引线单元的前端部分与上述又另一侧边垂直并与上述第2电极单元接触；至少1条上述第2引线单元以及上述第3引线单元被配置成：相对于上述第1引线单元只偏移适宜的尺寸。
本发明的第2情形的特征是在使用半导体芯片的半导体装置中，包括半导体芯片和电路基板；上述半导体芯片，在平面视图为具有轴对称的四角形状的结晶衬底的单面上具备第1电极单元和第2电极单元，该第1电极单元在该结晶衬底的一个角部的1个小区域上形成，该第2电极单元与该第1电极单元对峙，在包含与上述一个角部相对而位于对角线上的另一个角部且沿夹着该另一个角部的结晶衬底的2条侧边延伸的大区域上形成；上述电路基板，在表面上形成用焊膏的加热熔融性的小片粘合剂分别与上述第1电极单元和第2电极单元粘合起来的一对外部连接用电极；上述外部连接用电极由只与上述第1电极单元电连接的第1外部连接用电极、和只与上述第2电极单元电连接的第2外部连接用电极构成；上述第1外部连接用电极由与上述结晶衬底中的一侧边垂直延伸的1条第1引线单元构成；上述第2外部连接用电极由1条第2引线单元构成，该第2引线单元沿着与上述第1引线单元的延伸方向相反的方向延伸，且相对于与垂直于上述第1引线单元的一侧边平行的结晶衬底的一侧边垂直延伸；上述第2引线单元的前端部分包括一体形成的与上述第1引线单元的延伸方向垂直的第1前端电极片、和在平面视图中相对于该第1前端电极片在垂直的方向上延伸的第2前端电极片，且只与上述第2电极单元接触；上述第2前端电极片被配置成：相对于上述第1引线单元只偏移适宜的尺寸。
在根据上述第1和第2情形的发明中，在将焊膏等的加热熔融性的小片粘合剂涂敷在设置在电路基板的表面上的上述第1外部连接用电极和第2外部连接用电极上后，分别对应地将半导体芯片的第1电极单元和第2电极单元与它们粘合起来地进行载置。
这时，在上述半导体芯片上的1个角部上形成的小区域的第1电极单元与第1外部连接用电极粘合，另一方面，包围半导体芯片上的上述第1电极单元，并且包含上述1个角部和位于对角线上的另一个角部那样的大面积的第2电极单元与上述第2外部连接用电极粘合。
因此，熔融的小片粘合剂向各外部连接用电极的表面四方扩展，特别是沿窄幅的引线单元的表面并且从半导体芯片(结晶衬底)的侧边延伸的方向扩展。而且，在上述各引线单元和半导体芯片的侧边的交叉部，熔融的小片粘合剂也沿该半导体芯片的侧边扩展。因为这时的熔融的小片粘合剂的表面张力同时作用于上述各引线单元和与它交叉的半导体芯片(结晶衬底)的侧边上，所以发生为了使各个引线单元的延伸方向和与它交叉的结晶衬底的侧边的交叉角成为大致90度而自动地变更姿势的自对准现象。
特别是，如第1情形的发明那样，当通过为了使窄幅的第1引线单元和第2引线单元适宜地偏移而进行配置，为了第2引线单元的延长线处于接近半导体芯片的平面视图的面积的中心部的位置而形成第1外部连接用电极时，第1引线单元(第1外部连接用电极)与远离上述半导体芯片的中心部的角部的第1电极单元粘合。从而，因为上述第1引线单元从半导体芯片的侧边突出的位置与第2引线单元从半导体芯片的侧边突出的位置比较，处于远离该半导体芯片的平面视图的面积的中心部的位置，所以上述表面张力作用的力矩力(使半导体芯片围绕它的中心点旋转的力)在第1引线单元一侧增大，从而当与上述第1引线单元和第2引线单元的延伸方向交叉的结晶衬底的2个相对的侧边以与上述两引线单元的延伸方向不正交的非平行的朝向姿势(即，倾斜姿势)载置时，为了上述第1引线单元和第2引线单元的延伸方向和与它交叉的结晶衬底的2个相对的侧边的交叉角成为大致90度而自动地变更姿势的作用也增强。
这样一来，通过由熔融的小片粘合剂的表面张力产生的自对准，上述四角形的半导体芯片，为了消除它的倾斜姿势而自动地进行修正，并且为了使该半导体芯片正确地位于电路基板的中心而自动地进行修正。
通过在这种状态中的冷却，上述熔融的小片粘合剂固化，半导体芯片以上述自动修正的姿势，固定在电路基板上。如果根据第2情形的发明，则在上述第2外部连接用电极上，具有沿与上述第1引线单元延伸的方向的相反方向延伸，并且为了与上述第1引线单元交叉的1侧边大致平行的结晶衬底的1侧边交叉而进行延伸的至少一条的窄幅的第2引线单元。在上述第2引线单元的前端部具有与上述第2电极单元连接并且与上述第1引线单元平行，只以适宜的尺寸相互偏移地配置的前端电极片。从而，熔融的小片粘合剂沿上述前端电极片的表面和半导体芯片的第2电极单元的表面的间隙扩展。另一方面，沿第1引线单元的表面和第1电极单元的表面的间隙扩展。在这时的上述前端电极片的地方的表面张力和在第1引线单元中的表面张力夹着半导体芯片的平面视图的面积的中心部在两侧达到平衡，通过由熔融的小片粘合剂的表面张力产生的自对准，上述四角形的半导体芯片，为了消除它的倾斜姿势而自动地进行修正，并且为了使该半导体芯片正确地位于电路基板的中心而自动地进行修正。
另一方面，第3情形的发明的使用半导体芯片的半导体装置的特征是由在平面视图大致为四角形状的结晶衬底的单面上，备有在该结晶衬底的一个侧边的大致中央部形成的1个小区域的第1电极单元、和沿与该第1电极单元对峙并且沿结晶衬底的其它3个侧边延伸地形成的大区域的第2电极单元的半导体体芯片、和在表面上形成用焊膏等的加热熔融性的小片粘合剂分别与上述第1电极单元和第2电极单元粘合起来的一对外部连接用电极的电路基板构成的，上述外部连接用电极由具有与上述第1电极单元连接的第1引线单元的第1外部连接用电极、和具有与上述第2电极单元连接的第2引线单元的第2外部连接用电极构成，在上述第1外部连接用电极中的窄幅的第1引线单元与在上述结晶衬底中的1侧边交叉地延伸，在上述第2外部连接用电极中的至少一条窄幅地形成的第2引线单元在与上述第1引线单元延伸的方向相反的方向上延伸，并且与上述第1引线单元交叉的上述1侧边大致平行的结晶衬底的1侧边交叉地延伸。
如果根据该第3情形的发明，则因为在平面视图大致为四角形状的结晶衬底的一个侧边的大致中央部形成第1电极单元、与该第1电极单元对峙并且沿结晶衬底的其它3个侧边延伸地形成第2电极单元，所以第1电极单元和第2电极在半导体芯片的平面视图上左右对称地形成。因为与上述第1电极单元粘合的第1引线单元和与第2电极单元粘合的第2引线单元沿相互相反的方向延伸，在半导体芯片的的相对的平行状的2侧边与上述各引线单元的交叉部分，熔融的小片粘合剂也沿该半导体芯片的侧边扩展，并且也沿各引线单元的延伸方向扩展。因为这时的熔融的小片粘合剂的表面张力同时作用于上述各引线单元和与它交叉的半导体芯片(结晶衬底)的侧边上，所以发生为了使各1个引线单元的延伸方向和与它交叉的结晶衬底的侧边的交叉角成为大致90度而自动地变更姿势的自对准现象，起到能够调整对于电路基板的半导体芯片的搭载姿势的效果。
在上述各发明中，如果具有在上述第2外部连接用电极的第2引线单元中，备有在它的前端部，在至少与该第2引线单元的延伸方向交叉的方向上延伸，与上述第2电极单元连接的前端电极片的构成，则能够由该前端电极片增大与第2电极单元的电粘合面积，并且即便在该部分(前端电极片)，也能够进一步达到由于熔融的小片粘合剂的表面张力，由上述自对准产生的修正半导体芯片的姿势的效果。
进一步，在上述各发明中，在上述第2外部连接用电极上连续设置第3引线单元，该第3引线单元是与上述结晶衬底上的第2引线单元交叉的侧边交叉的侧边成大致平行状地延伸，并且前端与该侧边交叉与第2电极单元接触地形成的。即，第3引线单元是平面视图L字状地形成的，将它的基端连续设置在上述第2外部连接用电极上，为了使该第3引线单元的前端与第2引线单元的延伸方向交叉，而与第2电极单元接触。当这样构成时，因为除了在上述第1引线单元和第2引线单元中的上述自对准外，还附加了在与这两个引线单元延伸方向平行的结晶衬底的侧边和第3引线单元的前端部中的自对准作用·效果，所以能够进一步提高由该自对准产生的修正半导体芯片的姿势的效果。
进一步，在上述各发明中，如果将上述第1引线单元、第2引线单元和第3引线单元的宽度尺寸设定为在上述结晶衬底中相对的各侧边长度的约0.3～0.1倍，则能够使熔融的小片粘合剂容易沿上述各引线单元的长方向延伸的侧边缘扩展，能够进一步达到由上述自对准产生的修正半导体芯片的姿势的效果。
进一步，在上述各发明中，最好上述半导体芯片是发光元件，至少用光透过性的合成树脂制的模制单元包装上述半导体芯片。如果根据这种构成，则能够调整发光元件对于电路基板的配置姿势，消除来自发光元件的光的发光方向(光的指向性)的零散，并且与已有情况比较，能够使导致该半导体芯片零散的模制单元变小，而且，能够使半导体装置小型·轻量化。
进一步，在上述各发明中，在上述第1引线单元、第2引线单元和第3引线单元的中间在离开半导体芯片的外周的部位上形成阻挡膜，由于这个阻挡膜，能够堵住沿引线单元的长方向从半导体芯片的外周流到外侧的小片粘合剂的流动，能够确实地防止发生上述的不良电接触。
又，如果使阻挡剂具有光反射率高的白色等，则从发光元件发射到电路基板的表面方向的光被上述阻挡剂反射，起到能够提供高效率的芯片型发光二极管那样的效果。
附图说明
图1(a)是适用本发明的第1实施形态的发光二极管芯片的上面图，
图1(b)是图1(a)的向1b-1b箭头线看的截面图。
图2是表示第1实施形态的芯片型LED的斜视图。
图3是表示第1实施形态的芯片型LED的平视图。
图4是图2和图3的向IV-IV箭头线看的截面图。
图5是图2和图3的向V-V箭头线看的截面图。
图6(a)是表示在第1实施形态中将发光二极管芯片载置在电路基板上的状态的平面图，图6(b)是表示由于小片粘合剂凝固保持发光二极管芯片的姿势的状态的平面图。
图7(a)是表示在第2实施形态中的阻挡膜配置的平面图，图7(b)是表示由于小片粘合剂凝固保持发光二极管芯片的姿势的状态的平面图。
图8(a)是表示在第3实施形态中将发光二极管芯片载置在电路基板上的状态的平面图，图8(b)是表示由于小片粘合剂凝固保持发光二极管芯片的姿势的状态的平面图。
图9(a)是表示在第4实施形态中的阻挡膜配置的平面图，图9(b)是表示由于小片粘合剂凝固保持发光二极管芯片的姿势的状态的平面图。
图10(a)是表示在第5实施形态中将发光二极管芯片载置在电路基板上的状态的平面图，图10(b)是表示由于小片粘合剂凝固保持发光二极管芯片的姿势的状态的平面图。
图11(a)是表示在第6实施形态中的阻挡膜配置的平面图，图11(b)是表示由于小片粘合剂凝固保持发光二极管芯片的姿势的状态的平面图。
图12是表示在第7实施形态中由于小片粘合剂凝固保持发光二极管芯片的姿势的状态的平面图。
具体实施方式
下面，我们说明将用于实施本发明的优先实施形态应用于作为半导体装置的一个例子的芯片型LED时的图面。图1～图6表示第1实施形态。芯片型LED是将作为半导体芯片的一个例子的发光二极管芯片1安装在由绝缘基片构成的电路基板10的表面上，为了覆盖该发光二极管芯片1全体，而在电路基板10的表面一侧设置透光性的合成树脂制的模制单元19(请参照图2)。
当进行上述安装时，在由绝缘基片构成的平面视图为四角形状(包含正方形和长方形，以下相同)的电路基板10的表面上形成的第1外部连接用电极13和第2外部连接用电极14上，涂敷焊膏等的加热熔融性的小片粘合剂后，在为了使从图1的状态上下反转的半导体芯片的第1电极单元2和第2电极单元3分别与它们对应地粘合起来而进行载置并加热后，由于上述小片粘合剂的凝固使半导体芯片位置固定，实现电连接(请参照图4)。
作为图1(a)和图1(b)所示的半导体芯片的1个例子的发光二极管芯片(发光元件)1的构成与已有例(上述)大致相同。即，从用透明的蓝宝石的平面视图为四角形状(包含正方形和长方形，以下相同)的结晶衬底1a向上顺序地具有GaN缓冲层1b、n型GaN层1c、InGaN活性层1d、p型AlGaN层1e、和p型GaN层1f，形成双异质构造。
通过刻蚀段差状地除去上述n型GaN层1c的角部的上面，用蒸涂法在该除去的部分上形成作为重叠Ti和Au的层积膜和其上的Ni和Au的层积膜的n侧电极的第1电极单元2。又，在通过刻蚀除去上述除去部分的部分，即，在包含对于上述第1电极单元2所处的角部位于对角线上的另一个角部并且沿夹着该另一个角部的结晶衬底1a的2侧边延伸地形成的最上层的p型GaN层1f的上面，用蒸涂法形成作为由Ni和Au的层积膜构成的p型电极的第2电极单元3。从而，第1电极单元2在上述1个角部中的小区域中形成例如平面视图大致为5角形状，另一方面，第2电极单元3形成与上述第1电极单元2相隔平面视图大致为L状的间隙地配置的大面积(区域)的大致L状(请参照图1(a))。
另一方面，芯片型电路基板10，如图2和图3所示，由玻璃环氧树脂等的电绝缘性的平面视图大致为四角形状的基片构成。在电路基板10中，在对峙的一对侧边上，形成由金属膜构成的一对端子电极11、12。此外，上述两端子电极11、12从电路基板10的上面扩展到端面和下面那样地进行延伸。
在电路基板10的表面(上面)，与上述端子电极11电连接的第1外部连接用电极13和与端子电极12电连接的第2外部连接用电极14用相同的金属膜形成图案。
而且，如图2和图3所示，上述第1外部连接用电极13具有它的基端连续设置在上述端子电极11上的1个第1引线单元15。该第1引线单元15形成与在电路基板10的长方向中延伸的侧边缘10a、10b平行的形状。为了使第1引线单元15的前端部与上述发光二极管芯片1中的第1电极单元2在平面视图中重叠而进行配置。
第2外部连接用电极14具有在上述另一个端子电极12上连续设置各个基端的多个第2引线单元16a、16b和平面视图为L字状的第3引线单元17。第2引线单元16a、16b和第3引线单元17也形成与在电路基板10的长方向中延伸的侧边缘10a、10b平行的形状，并且对于第1引线单元15至少1个第2引线单元(在实施例中，第2引线单元16b)和第3引线单元17，分别不排列成直线状，只以适宜的尺寸H1、H2偏移(请参照图3)。而且，为了使上述第2引线单元16a、16b和第3引线单元17的各前端部与上述发光二极管芯片1中的第2电极单元3在平面视图中重叠而进行配置。
又，上述第1引线单元15、第2引线单元16a、16b和第3引线单元17的宽度尺寸H3具有发光二极管芯片1的结晶衬底1a的1个侧边长度的约0.3～0.1倍的细宽度，与端子电极11和端子电极12的表面一侧一体化地形成图案。
而且，具有使上述发光二极管芯片1中的第1电极单元2和第2电极单元3的各上面向下反转，用焊膏等的加热熔融性的小片粘合剂20使该1第1电极单元2和第2电极单元3与在芯片型电路基板10的表面上形成的第1外部连接用电极13上的第1引线单元15、第2外部连接用电极14上的第2引线单元16a、16b和第3引线单元17连接并固定在一起的构成。
这时，在第1实施形态中，第1引线单元15、第2引线单元16a、16b和第3引线单元17的各前端部近旁的表面上，在如图6(a)中的画阴影线的位置所示，涂敷上述焊膏等的加热熔融性的小片粘合剂20。其次，在该小片粘合剂20上，为了使第1电极单元2和第2电极单元3向下而反转并载置发光二极管芯片1，在该状态中，加热到焊料等的熔点以上的温度后，进行冷却使小片粘合剂20凝固。
为了使上述第1电极单元2位于上述第1引线单元15的上面的前端部，并且第2引线单元16a、16b和第3引线单元17的各上面的前端部重叠在第2电极单元3上而配置发光二极管芯片1。当在平面视图上看该发光二极管芯片1(结晶衬底1a)时，如图2所示，当令结晶衬底1a的4条侧边为第1侧边1a1、第2侧边1a2、第3侧边1a3、第4侧边1a4时，如图6(a)所示，在平面视图中，上述第1引线单元15为了与平面视图为四角形的发光二极管芯片1(结晶衬底1a)的第1侧边1a1交叉而延伸。又，第2引线单元16a、16b为了与上述发光二极管芯片1(结晶衬底1a)的第3侧边1a3交叉而延伸。另一方面，第3引线单元17的基端一侧形成与结晶衬底1a的第4侧边1a4平行的形状，并且位于该第4侧边1a4的外面，第3引线单元17的前端部17a(弯曲成L字状的部分)为了与上述第4侧边1a4交叉而延伸。
而且，如上所述，当将发光二极管芯片1载置在电路基板1的上面时，如图6(a)中二点虚线所示，当发光二极管芯片1中的第1侧边1a1和第4侧边1a4处于对于电路基板10的一对侧边缘10a、10b非平行状地倾斜的状态，或者，将发光二极管芯片1载置在从上述电路基板10的表面中心偏离的位置上时，因为加热熔融的焊料(小片粘合剂)20中的表面张力同时作用于各引线单元15、16a、16b、17a与发光二极管芯片1的各侧边1a1、1a3、1a4的交叉部分，所以由于由该表面张力产生的自对准现象，平面视图为四角形的发光二极管芯片1与上述第1引线单元的延伸方向与发光二极管芯片1的第1侧边1a1的交叉角在平面视图中成为大致90度，同样，第2引线单元16a、16b的延伸方向与第3侧边1a3的交叉角在平面视图中成为大致90度，进一步，为了使第3引线单元17的前端部17a的延伸方向与第4侧边1a4交叉角在平面视图中成为大致90度，而自动地修正姿势的朝向(请参照图6(a))。在实施形态中，因为上述第1引线单元15和第2引线单元16a、16b的延伸方向与电路基板10的一对侧边缘10a(10b)形成平行状，所以为了使四角形的发光二极管芯片1的第1侧边1a1与电路基板10的侧边缘10a形成平行状，而进行姿势修正。
而且，上述发光二极管芯片1保持上述那样经过修正的姿势不变，由于熔融焊料的凝固而被固定。在上述图2～图6中，也可以是省略第3引线单元17的实施形态。
此外，在图6(a)的实施形态中，第1引线单元15的前端部(与第1电极单元2的粘合部分的位置)和第1引线单元15的延伸线从发光二极管芯片1(结晶衬底1a)的平面视图的面积中心具有很大的偏离，另一方面，第2引线单元16b的延伸线和第3引线单元17的前端部17a的延伸线与发光二极管芯片1的平面视图的面积中心接近。从而，可以考虑因为由熔融的小片粘合剂20产生的表面张力作用的力矩力(使半导体芯片围绕它的中心点旋转的力)在第1引线单元一侧增大，所以当与上述第1引线单元15和第2引线单元16b的延伸方向交叉的结晶衬底的2个相对的侧边(第1侧边1a1和第3侧边1a3)以与上述两引线单元的延伸方向不正交的非平行的朝向姿势(倾斜姿势)载置时，为了上述第1引线单元15和第2引线单元16a、16b的延伸方向和与它们交叉的结晶衬底1a的2个相对的侧边(第1侧边1a1和第3侧边1a3)的交叉角成为大致90度而自动地变更姿势，并且为了使该发光二极管芯片1正确地位于电路基板10的表面积的中心而自动地进行修正的作用增强。
在图7(a)和图7(b)所示的第2实施形态中，上述第1引线单元15、第2引线单元16a、16b和第3引线单元17的表面(上面)及电路基板10的表面中，在离开发光二极管芯片1的外周部位，换句话说，在各引线单元的基端一侧(接近端子电极11、12一侧)上涂敷并覆盖阻挡膜21后，在第1引线单元15、第2引线单元16a、16b和第3引线单元17的各前端部近旁的表面上，如图7(a)中由画阴影线的位置所示，涂敷上述焊料等的加热熔融性的小片粘合剂20。
当涂敷在上述各引线单元15、16a、16b、17a上面的焊料(小片粘合剂)20熔融时，例如，在上述各引线单元15、16a、16b、17a的基端一侧涂敷量多，在该方向(基端一侧)引出熔融焊料(小片粘合剂)20，当上述熔融焊料从第1电极单元2和第2电极单元3移动到外面的位置时，发生各引线单元与电极单元的不良电接合。但是，如果在上述那样的位置上形成阻挡膜21，则因为由于该阻挡膜21的阻挡，阻止了熔融焊料沿各引线单元的延伸方向的移动，所以能够提高由于上述自对准产生的效果引起的修正姿势的作用，并且能够防止不良电接合。为了进一步，当使用白色等光反射率高的颜色的阻挡膜21时，从发光二极管芯片1发射的光被作为电路基板10的表面一侧的阻挡膜21反射的效率提高了，起到能够提高发光二极管的光效率的效果。
在图8(a)和图8(b)所示的第3实施形态中，作为第1外部连接用电极13的第1引线单元15具有与上述第1、第2实施形态相同的位置和形状，但是作为第2外部连接用电极14的第2引线单元22是一个，并且第1引线单元15和第2引线单元22只偏移适宜的尺寸H4。进一步，为了第2引线单元22的前端部在与平面视图为L字状等的至少第2引线单元22的基端延伸的方向交叉的方向上延伸，而一体地形成前端电极片23。
在上述第1引线单元15的前端部和第2引线单元22的各个前端部23近旁的表面上，如图8(a)中由画阴影线的位置表示的那样，涂敷上述焊膏等的加热熔融性的小片粘合剂20。其次，为了使第1电极单元2和第2电极单元3向下而反转发光二极管芯片1并将它载置在该小片粘合剂20上，在这种状态中，加热到焊料等的熔点以上的温度后，进行冷却使小片粘合剂20凝固。
这时，如图8(a)中二点虚线所示，即便当对于电路基板10的一对侧边缘10a、10b，发光二极管芯片1中的第1侧边1a1和第4侧边1a4处于非平行状地倾斜的状态，或者，将发光二极管芯片1载置在从上述电路基板10的表面中心偏离的位置上时，因为加热熔融的焊料(小片粘合剂)20中的表面张力同时作用于各引线单元15、22与发光二极管芯片1的各侧边1a1、1a3的交叉部分，所以由于由该表面张力产生的自对准现象，平面视图为四角形的发光二极管芯片1，为了上述第1引线单元15的延伸方向与发光二极管芯片1的第1侧边1a1的交叉角在平面视图中成为大致90度，同样，第2引线单元22的延伸方向与第3侧边1a3的交叉角在平面视图中成为大致90度，而自动地修正姿势的朝向(请参照图8(b))。又，由于存在第2引线单元22中的前端电极片23，使与第2电极单元3的电接合良好。
图9(a)和图9(b)所示的第4实施形态是对于上述第3实施形态的引线单元15、22和电路基板10的表面，在离开发光二极管芯片1的外周部位上涂敷并形成阻挡膜21的情形，除了第3实施形态产生的作用·效果外，还能够起到与第2实施形态(请参照图7(a)和图7(b))同样的作用·效果。
图10(a)和图10(b)所示的第5实施形态是对于上述第3实施形态的第1引线单元15，将第2引线单元22的基部配置在平面视图中大致同一直线上。而且，在该第2引线单元22的前端部，与该第2引线单元22的基部延伸的方向大致正交的方向上延伸的第1前端电极片23a和与该第1前端电极片23a平面视图中大致正交的方向上延伸的第2前端电极片23b一体地形成图案，并且第2前端电极片23b只偏移适宜的尺寸H5。又，在与发光二极管芯片1(结晶衬底1a)的第2电极单元3连接(重叠)的位置上形成上述第1前端电极片23a和第2前端电极片23b。
根据这种构成，在第1引线单元15的前端部、第2引线单元22和它的第1前端电极片23a和第2前端电极片23b的表面上，如图10(a)中由画阴影线的位置所示，涂敷上述焊膏等的加热熔融性的小片粘合剂20。其次，为了使第1电极单元2和第2电极单元3向下而反转发光二极管芯片1并将它载置在该小片粘合剂20上，在这种状态中，加热到焊料等的熔点以上的温度后，进行冷却使小片粘合剂20凝固。
这时，如图10(a)中二点虚线所示，即便当对于电路基板10的一对侧边缘10a、10b，发光二极管芯片1中的第1侧边1a1和第4侧边1a4处于非平行状地倾斜的状态，或者，将发光二极管芯片1载置在从上述电路基板10的表面中心偏离的位置上时，因为加热熔融的焊料(小片粘合剂)20中的表面张力同时作用于各引线单元15、22与发光二极管芯片1的各侧边1a1、1a3的交叉部分，并且也同时作用于第1前端电极片23a和第2前端电极片23b的表面与第2电极单元的表面的间隙上，所以由于由它们的表面张力产生的自对准现象，平面视图为四角形的发光二极管芯片1，为了上述第1引线单元15的延伸方向与发光二极管芯片1的第1侧边1a1的交叉角在平面视图中成为大致90度，同样，第2引线单元22的延伸方向和第3侧边1a3的交叉角在平面视图中成为大致90度，而自动地修正姿势的朝向(请参照图8(b))。又，由于存在第2引线单元22中的第1前端电极片23a和第2前端电极片23b，使与第2电极单元3的电接合良好。
图11(a)和图11(b)所示的第6实施形态是对于上述第5实施形态的引线单元15、22和电路基板10的表面在离开发光二极管芯片1外周的部位上涂敷并形成阻挡膜21的情形，除了第5实施形态产生的作用·效果外，还能够起到与第2实施形态(请参照图7(a)和图7(b))同样的作用·效果。
在图12所示的第7实施形态中，发光二极管芯片1中的平面视图大致为四角形状的结晶衬底1a的单面上形成的第1电极单元2是在离开该结晶衬底的一个侧边的大致中央部分形成的1个小区域，第2电极单元3是与上述第1电极单元2对峙并且沿结晶衬底1a的其它3个侧边延伸地形成的大区域，在图12中成为左右对称的形状。在电路基板10的表面上，用焊料等的加热熔融性的小片粘合剂20分别与上述第1电极单元2和第2电极单元3粘合的第1外部连接用电极12和第2外部连接用电极13如下所述地形成图案，分别一体地连续设置在电路基板10两端的端子电极11、12上。
而且，在上述第1外部连接用电极12上一体地设置与上述结晶衬底1a中的1侧边交叉地延伸的窄幅的第1引线单元24，在上述第2外部连接用电极13上，设置沿与上述第1引线单元24延伸方向相反的方向延伸，并且与上述第1引线单元24交叉的1侧边大致平行的结晶衬底1a的1侧边交叉地延伸的一个第2引线单元25，在该第2引线单元25的前端上，一体地形成能够与上述第2电极单元3粘合的前端电极片25a。
在本实施形态中，因为发光二极管芯片1中的第1电极单元2和第2电极单元3具有左右对称的形状，并且第1引线单元24和第2引线单元25在同一直线上延伸，所以加热熔融的焊料中的表面张力同时并且大致相等强度(大致均等)地作用于第1引线单元24和第2引线单元25的延伸方向和沿与它们交叉的发光二极管芯片1(结晶衬底1a)的对峙的2个侧边的方向上。从而，当将发光二极管芯片1中的各侧面以对于电路基板10中的左右侧边缘10a、10b非平行的朝向姿势进行载置，或者，将发光二极管芯片1载置在从上述电路基板10的表面中心偏离的位置上时，由于上述表面张力产生的自对准作用，上述四角形的发光二极管芯片1自动的修正到它的各侧面与四角形的电路基板10中的各侧边缘平行或大致平行的姿势朝向，并且为了使该发光二极管芯片1正确地位于电路基板10的表面积的中心而自动地进行修正。
而且，上述发光二极管芯片1保持上述那样经过修正的姿势不变，由于熔融焊料的凝固而被固定。
在上述各实施形态中，根据本发明者们的实验，当使各引线单元的宽度尺寸为在上述发光二极管芯片1中的四角形的各边长度的约0.1～0.3倍时，能够确实地实现由加热熔融的焊料中的表面张力的自对准作用产生的上述自动的修正，关于导电性焊膏等的焊膏以外的热熔融性的小片粘合剂也是同样的。
即，根据上述各实施形态那样的构成，当将发光二极管芯片1小片粘合在电路基板10上时，因为通过小片粘合时的自对准，能够使电路基板10中的各引线单元的延伸方向与发光二极管芯片1的一对侧面大致平行地进行姿势修正，所以能够使包装该发光二极管芯片1的模制单元19和电路基板10中的宽度尺寸比已有的情形小，而且，能够使芯片型LED小型·轻量化，同时能够减小从发光二极管芯片1发射的光的指向性的零散。
上述实施形态是应用于使用发光二极管芯片的芯片型LED的情形，但是本发明不限于这种芯片型LED，也可以应用于二极管或晶体管等的其它半导体装置。

Claims (3)

1.一种使用半导体芯片的半导体装置，其特征是：
包括半导体芯片和电路基板；
上述半导体芯片，包括在平面视图为四角形状的结晶衬底以及层叠形成在上述结晶衬底的的单面上的半导体层，并具备第1电极单元和第2电极单元，上述结晶衬底具有4条侧边，上述第1电极单元在上述结晶衬底的一个角部的1个区域上形成，上述第2电极单元与上述第1电极单元对峙，在包含与上述一个角部相对而位于对角线上的另一个角部且沿夹着上述另一个角部的结晶衬底的2条侧边延伸的比上述第1电极单元大的区域上形成；
上述电路基板，在表面上形成用焊膏的加热熔融性的小片粘合剂分别与上述第1电极单元和第2电极单元粘合起来的一对外部连接用电极；
上述外部连接用电极由只与上述第1电极单元电连接的第1外部连接用电极、和只与上述第2电极单元电连接的第2外部连接用电极构成；
上述第1外部连接用电极由与上述结晶衬底中的一侧边垂直延伸的1条第1引线单元构成；
上述第2外部连接用电极由多条第2引线单元以及第3引线单元构成，该第2引线单元沿着与上述第1引线单元的延伸方向相反的方向延伸，且与平行于上述一侧边的结晶衬底的另一侧边垂直延伸，该第3引线单元相对于上述结晶衬底中与上述另一侧边垂直的又另一侧边平行延伸，且只有上述第3引线单元的前端部分与上述又另一侧边垂直并与上述第2电极单元接触；
至少1条上述第2引线单元以及上述第3引线单元被配置成：相对于上述第1引线单元只偏移适宜的尺寸。
2.根据权利要求1所述的使用半导体芯片的半导体装置，其特征是：在上述第1引线单元、上述第2引线单元和上述第3引线单元中在上述半导体芯片外周之外的部位上形成阻挡膜。
3.根据权利要求1或2所述的使用半导体芯片的半导体装置，其特征是：上述半导体芯片是发光元件，至少用光透过性的合成树脂制的模制单元包装上述半导体芯片。
CNB038008343A 2002-05-21 2003-04-16 使用半导体芯片的半导体装置 Expired - Fee Related CN100362670C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP146657/2002 2002-05-21
JP2002146657A JP3877642B2 (ja) 2002-05-21 2002-05-21 半導体チップを使用した半導体装置

Publications (2)

Publication Number Publication Date
CN1545739A CN1545739A (zh) 2004-11-10
CN100362670C true CN100362670C (zh) 2008-01-16

Family

ID=29545144

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038008343A Expired - Fee Related CN100362670C (zh) 2002-05-21 2003-04-16 使用半导体芯片的半导体装置

Country Status (8)

Country Link
US (1) US7002185B2 (zh)
EP (1) EP1528602B1 (zh)
JP (1) JP3877642B2 (zh)
KR (1) KR100966537B1 (zh)
CN (1) CN100362670C (zh)
DE (1) DE60320799D1 (zh)
TW (1) TWI261935B (zh)
WO (1) WO2003098709A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106711135A (zh) * 2017-01-09 2017-05-24 丽智电子(昆山)有限公司 一种模组化的光电二极管封装器件

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1700350A2 (en) * 2003-12-09 2006-09-13 Gelcore LLC Surface mount light emitting chip package
US20060081859A1 (en) * 2004-10-15 2006-04-20 Shyi-Ming Pan Light emitting semiconductor bonding structure and method of manufacturing the same
JP5225273B2 (ja) 2006-07-14 2013-07-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 光学要素と位置合わせされた電子−光学部品の取り付け
JP2008251936A (ja) * 2007-03-30 2008-10-16 Rohm Co Ltd 半導体発光装置
EP2001058A1 (en) * 2007-06-08 2008-12-10 Augux Co., Ltd. Solder-type light-emitting diode chip assembly and method of bonding a solder-type light-emitting diode chip
US8049236B2 (en) * 2008-09-26 2011-11-01 Bridgelux, Inc. Non-global solder mask LED assembly
US9252336B2 (en) 2008-09-26 2016-02-02 Bridgelux, Inc. Multi-cup LED assembly
US8058664B2 (en) * 2008-09-26 2011-11-15 Bridgelux, Inc. Transparent solder mask LED assembly
JP5091916B2 (ja) * 2009-06-10 2012-12-05 新光電気工業株式会社 配線基板及び半導体装置
JP5585013B2 (ja) 2009-07-14 2014-09-10 日亜化学工業株式会社 発光装置
KR100999784B1 (ko) * 2010-02-23 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20130012119A (ko) * 2010-03-24 2013-02-01 스미또모 베이크라이트 가부시키가이샤 발광 소자의 제조 방법 및 그것을 사용하여 이루어지는 발광 소자
JP5429094B2 (ja) * 2010-07-29 2014-02-26 日亜化学工業株式会社 半導体発光素子用実装基板とその実装基板を用いた半導体発光装置
JP2012069764A (ja) 2010-09-24 2012-04-05 On Semiconductor Trading Ltd 回路装置およびその製造方法
JP5954013B2 (ja) 2012-07-18 2016-07-20 日亜化学工業株式会社 半導体素子実装部材及び半導体装置
US9548261B2 (en) * 2013-03-05 2017-01-17 Nichia Corporation Lead frame and semiconductor device
JP6258597B2 (ja) * 2013-04-12 2018-01-10 シチズン電子株式会社 Ｌｅｄ装置の製造方法
DE102013219087A1 (de) * 2013-09-23 2015-03-26 Osram Opto Semiconductors Gmbh Verfahren und Vorrichtung zum Bearbeiten eines optoelektronischen Bauteils
USD737784S1 (en) * 2014-07-30 2015-09-01 Kingbright Electronics Co., Ltd. LED component
JP6410083B2 (ja) * 2014-07-31 2018-10-24 シーシーエス株式会社 Ｌｅｄ実装用基板、ｌｅｄ
USD758977S1 (en) * 2015-06-05 2016-06-14 Kingbright Electronics Co. Ltd. LED component
KR20170009750A (ko) 2015-07-15 2017-01-25 서울바이오시스 주식회사 발광 다이오드 패키지 제조 방법
WO2017010818A1 (ko) * 2015-07-15 2017-01-19 서울바이오시스 주식회사 발광 다이오드 패키지 제조 방법
US10672961B2 (en) 2016-02-05 2020-06-02 Lg Innotek Co., Ltd. Light-emitting element package having lead frame with connection portion
USD774475S1 (en) * 2016-02-19 2016-12-20 Kingbright Electronics Co. Ltd. LED component
JP6680258B2 (ja) * 2017-04-21 2020-04-15 日亜化学工業株式会社 光源装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3869787A (en) * 1973-01-02 1975-03-11 Honeywell Inf Systems Method for precisely aligning circuit devices coarsely positioned on a substrate
US4032058A (en) * 1973-06-29 1977-06-28 Ibm Corporation Beam-lead integrated circuit structure and method for making the same including automatic registration of beam-leads with corresponding dielectric substrate leads
JP3127195B2 (ja) * 1994-12-06 2001-01-22 シャープ株式会社 発光デバイスおよびその製造方法
US6054716A (en) * 1997-01-10 2000-04-25 Rohm Co., Ltd. Semiconductor light emitting device having a protecting device
US6121637A (en) * 1997-10-03 2000-09-19 Rohm Co., Ltd. Semiconductor light emitting device with increased luminous power
JPH11121797A (ja) * 1997-10-16 1999-04-30 Matsushita Electron Corp チップ型半導体発光装置
JPH11168235A (ja) * 1997-12-05 1999-06-22 Toyoda Gosei Co Ltd 発光ダイオード
JP3625377B2 (ja) * 1998-05-25 2005-03-02 ローム株式会社 半導体発光素子
JP4296644B2 (ja) * 1999-01-29 2009-07-15 豊田合成株式会社 発光ダイオード
JP4625997B2 (ja) * 1999-07-22 2011-02-02 日亜化学工業株式会社 発光ダイオード
JP4366810B2 (ja) * 2000-02-08 2009-11-18 日亜化学工業株式会社 発光ダイオードの形成方法
JP2001298216A (ja) 2000-04-12 2001-10-26 Matsushita Electric Ind Co Ltd 表面実装型の半導体発光装置
JP2001358367A (ja) * 2000-06-13 2001-12-26 Rohm Co Ltd チップ型発光素子
JP2002094123A (ja) 2000-09-14 2002-03-29 Citizen Electronics Co Ltd 表面実装型発光ダイオード及びその製造方法
TW579608B (en) * 2000-11-24 2004-03-11 High Link Technology Corp Method and structure of forming electrode for light emitting device
JP3972670B2 (ja) * 2002-02-06 2007-09-05 豊田合成株式会社 発光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106711135A (zh) * 2017-01-09 2017-05-24 丽智电子(昆山)有限公司 一种模组化的光电二极管封装器件

Also Published As

Publication number Publication date
KR100966537B1 (ko) 2010-06-29
KR20050007282A (ko) 2005-01-17
CN1545739A (zh) 2004-11-10
JP2003338640A (ja) 2003-11-28
TW200308105A (en) 2003-12-16
JP3877642B2 (ja) 2007-02-07
US20050242424A1 (en) 2005-11-03
WO2003098709A8 (fr) 2005-03-10
WO2003098709A1 (fr) 2003-11-27
TWI261935B (en) 2006-09-11
US7002185B2 (en) 2006-02-21
DE60320799D1 (de) 2008-06-19
EP1528602A1 (en) 2005-05-04
EP1528602B1 (en) 2008-05-07
EP1528602A4 (en) 2006-08-30

Similar Documents

Publication Publication Date Title
CN100362670C (zh) 使用半导体芯片的半导体装置
CA1112749A (en) Light-emitting semiconductor device and method of fabricating same
US9455384B2 (en) Semiconductor light-emitting device
US7242033B2 (en) Semiconductor device using LED chip
US8803186B2 (en) LED substrate structure, LED unit and lighting module having the same
US8247833B2 (en) LED package and manufacturing method thereof
US8089092B2 (en) Semiconductor light emitting device
JP2003264267A (ja) 半導体チップを使用した半導体装置
US20160254428A1 (en) Light emitting device and fabricating method thereof
US9660162B2 (en) Illumination device
CN104377182A (zh) 半导体封装件及其制法
JP6277875B2 (ja) 発光装置及びその製造方法
JP4127426B2 (ja) チップ型半導体のパッケージ構造および製造方法
KR100625600B1 (ko) 측면형 발광 다이오드의 패키지 구조 및 이에 대한제작방법
JP2018160600A (ja) 発光装置および発光装置の製造方法
KR101513642B1 (ko) 반도체 디바이스
US10068882B2 (en) High-frequency module
JP3913138B2 (ja) 半導体チップを使用した半導体装置
KR102327950B1 (ko) 반도체 패키지
CN217182625U (zh) 半导体封装结构
CN110660681A (zh) 一种倒装芯片组件及其封装方法
TWI464928B (zh) 發光二極體基板結構、發光二極體單元及其光源模組
TW202416815A (zh) 顯示面板
US20150108650A1 (en) Eutectic solder structure for chip
TW202036801A (zh) 半導體封裝結構及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080116