CN106783791A - 一种dfn大功率集成器件制造方法以及引线框架 - Google Patents

一种dfn大功率集成器件制造方法以及引线框架 Download PDF

Info

Publication number
CN106783791A
CN106783791A CN201710069378.0A CN201710069378A CN106783791A CN 106783791 A CN106783791 A CN 106783791A CN 201710069378 A CN201710069378 A CN 201710069378A CN 106783791 A CN106783791 A CN 106783791A
Authority
CN
China
Prior art keywords
lead frame
cover plate
support plate
integrated device
dfn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710069378.0A
Other languages
English (en)
Inventor
周祥兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YANGZHOU JIANGXIN ELECTRONICS Co Ltd
Original Assignee
YANGZHOU JIANGXIN ELECTRONICS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YANGZHOU JIANGXIN ELECTRONICS Co Ltd filed Critical YANGZHOU JIANGXIN ELECTRONICS Co Ltd
Priority to CN201710069378.0A priority Critical patent/CN106783791A/zh
Publication of CN106783791A publication Critical patent/CN106783791A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/4952Additional leads the additional leads being a bump or a wire

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开了芯片制造领域的一种DFN大功率集成器件引线框架,包括载板和盖板,载板上均匀加工有若干芯片区,芯片区加工成凹陷的基岛,盖板上加工有若干与凹陷的基岛配合的凸起,本发明通过使用整片盖板代替现有的键合丝,在DFN封装领域大大提高成品器件的浪涌承受能力,提高可靠性,失效率大大降低,可用于DFN大功率集成器件封装中。

Description

一种DFN大功率集成器件制造方法以及引线框架
技术领域
本发明涉及一种芯片制造方法,特别涉及一种大功率集成器件制造方法。
背景技术
随着当今手机市场体积不断缩小、厚度不断变薄、功能不断增加,用于手机上的各类元器件的研发都朝着集成化、功能大的方向发展,需要依赖先进的设计技术、材料技术,特别是Mems技术等来实现这一系列的目标。
设计技术、材料技术,特别是Mems技术的发展使贴片元器件及模块的研发提高到了一个新的水平,利用微电子机械加工技术将微米级的敏感元件、信号处理器、数据处理装置集成在同一芯片上已逐渐成为芯片设计的主流发展技术,同一芯片上集成的功能越来越多,功率越来越大,大功率芯片需要封装后装配在手机内部的线路板中,实现声电传播、抗静电、快速充电等等功能。
这种背景下,就要求将多功能的大功率芯片,通过合理的封装材料、封装工艺将芯片封装成成品,实现芯片本身所具备的各项功能。
如何将大功率的芯片封装成尺寸小,同时厚度薄的外形的成品,是摆在半导体元器件后道封装厂家的一个难题。
现有一款DFN封装的大功率集成器件,装配于手机内部抗浪涌保护的线路中,外形是DFN2*2-3L的封装,即外形尺寸为2*2mm,厚度为0.6mm,外部具有3个PAD(焊盘);原有的DFN2*2-3L框架图面,pad1、pad2、pad3分别是3个焊盘,pad1和pad2之间是断开的,pad3为基岛;大功率芯片焊在框架的的pad3上,3根直径38的铜丝分别将大功率芯片表面与pad1和pad2连接起来;半成品经过塑封工序后,形成成品,外露3个焊盘,分别是框架上的pad1、pad2和pad3;此外露的焊盘将焊接在手机抗浪涌保护线路板上,实现其功能。其不足之处在于:
一、 由于pad1、pad2焊盘的面积较小,焊接线路板的过程中,如果有1个焊盘焊接在线路板上的焊接面积不完全(偏焊),势必会影响这侧的电流通过量,遇有浪涌冲击时,器件就会烧毁。
二、 只要有1根焊丝的焊点有虚焊,这侧焊盘上通过的电流量就会有影响,一侧电流通不过,整个器件就会失效。
发明内容
本发明的目的是提供一种DFN大功率集成器件制造方法,大大提高成品器件的浪涌承受能力,提高可靠性,失效率大大降低
本发明的目的是这样实现的:一种DFN大功率集成器件制造方法,包括以下步骤:
1)将引线框架载板上芯片区的基岛加工成下凹结构,并在基岛上粘上芯片;
2)在芯片上表面粘上锡膏;
3)将引线框架盖板上对应基岛的位置加工成下凸结构,并将引线框架盖板盖压在载板上,并通过引线框架盖板上若干下凸部分将芯片压紧在引线框架载板的基岛上;
4)将整体结构送入回流焊炉;
5)将经过回流焊炉的引线框架进行塑封;
6)将塑封后的引线框架进行去废、电镀、切割、测试处理,得到集成器件成品。
一种DFN大功率集成器件引线框架,包括载板和盖板,所述载板上均匀加工有若干芯片区,所述芯片区加工成凹陷的基岛,所述盖板上加工有若干与所述凹陷的基岛配合的凸起。
与现有技术相比,本发明的有益效果在于:本发明通过使用整片盖板代替现有的键合丝,在DFN封装领域大大提高成品器件的浪涌承受能力,提高可靠性,失效率大大降低;通过整片的结构覆盖式固定,相对于键合丝需要专业设备的安装方式,大大提高操作效率,节约人工成本;本发明解决了超薄型小尺寸(厚度0.6mm以下)封装难以承载大电流的难题,同时,本发明将引线框架载板、引线框架盖板上加工出对应的下凹、下凸区域,保证了焊点位置的准确性;保证框架与芯片焊接的牢固性;保证整体封装尺寸的超薄性。本发明可用于DFN大功率集成器件封装中。
作为本发明的进一步改进,所述引线框架载板、引线框架盖板的表面均经石墨烯镀膜处理。增强了芯片的导电性能、强度以及抗氧化性,由于芯片工作时长期处于高温状态下,这就对芯片的抗氧化性能有一定的要求,通过在引线框架的表面加上石墨烯增强了引线框架的抗氧化性能,延长了芯片的使用寿命,保证了芯片工作的稳定性。
作为本发明的进一步限定,所述石墨烯镀膜处理方法如下:将铜片放入化学气相沉积设备,在真空条件下将气压调节至1×105Pa,再将铜片以12℃/min 升温速度,升温至900℃进行热处理,热处理时间为30min,热处理结束后升温至1000℃,并充入CH4、H2、Ar气体,CH4流量为6.5sccm,H2流量20sccm,Ar流量为980sccm,沉积时间为:5min,在其表面镀膜,生成连续均匀的石墨烯镀膜层,厚度为0.2~1nm,镀膜完成后室温下自然冷却不少于3 小时,得到镀有石墨烯薄膜的铜片。本发明通过在铜片的表面生长一层导电性极佳的石墨烯,提高了导体整体的导电性,同时加强了导体的机械强度,由于石墨烯镀膜的厚度只有纳米级,因此镀膜后几乎不增加导体厚度和重量,采用石墨烯镀膜的引线框架与普通引线框架相比,在传输相同导电容量载荷情况下,可以减小导体截面,从而减少引线框架整体重量。
作为本发明的进一步改进,所述引线框架载板上的若干凹陷的基岛以及引线框架盖板上的下凸部分经腐蚀工艺获得。通过腐蚀工艺获得的下凹、下凸结构精度更高,冲压的方式是很难获得的。
为了使得盖板与载板贴合装配更加方便,所述载板和盖板的边缘处加工有多个定位孔。
为了使得盖板贴合上载板后结构稳定性更好,所述盖板的边缘处加工有凸棱,所述载板的边缘处加工有与所述凸棱配合的缺口。
附图说明
图1为本发明中引线框架载板结构示意图。
图2为本发明中引线框架盖板结构示意图。
图3为本发明中引线框架载板、引线框架盖板以及芯片装配示意图。
其中,1载板,1a基岛,1b缺口,1c定位孔,2盖板,2a凸起,2b凸棱,2c定位孔,3芯片。
具体实施方式
如图1-3所示的一种DFN大功率集成器件引线框架,包括载板1和盖板2,载板1上均匀加工有若干芯片区,芯片3区加工成凹陷的基岛1a,盖板2上加工有若干与凹陷的基岛1a配合的凸起2a,载板1和盖板2的边缘处对应加工有多个定位孔1c、2c,盖板2的边缘处加工有凸棱2b,载板1的边缘处加工有与凸棱2b配合的缺口。
一种DFN大功率集成器件制造方法,包括以下步骤:
1)将引线框架载板1上的芯片3区通过腐蚀工艺加工成凹陷的基岛1a,将引线框架盖板2上与芯片3区对应的区域通过腐蚀工艺加工成下凸的平面结构;
2)引线框架载板1、引线框架盖板2的表面均经石墨烯镀膜处理,所述石墨烯镀膜处理方法如下:将铜片制成的引线框架载板1、引线框架盖板2放入化学气相沉积设备,在真空条件下将气压调节至1×105Pa,再将铜片以12℃/min 升温速度,升温至900℃进行热处理,热处理时间为30min,热处理结束后升温至1000℃,并充入CH4、H2、Ar气体,CH4流量为6.5sccm,H2流量20sccm,Ar流量为980sccm,沉积时间为:5min,在其表面镀膜,生成连续均匀的石墨烯镀膜层,厚度为0.2~1nm,镀膜完成后室温下自然冷却不少于3 小时,得到镀有石墨烯薄膜的铜片
3)在基岛1a上粘上芯片3;
4)在芯片3上表面粘上锡膏;
5)将引线框架盖板2盖压在载板1上,并通过引线框架盖板2上若干下凸部分将芯片3压紧在引线框架载板1的基岛1a上,可根据需要将盖板2上加工出需要的引脚,整块盖板2代替了原有的键合丝;
6)将整体结构送入回流焊炉,使得芯片3表面的锡膏融化,从而实现芯片3与盖板2的固定电连接;
7)将经过回流焊炉的引线框架进行塑封;
8)将塑封后的引线框架进行去废、电镀、切割、测试处理,得到集成器件成品。
本发明通过使用整片盖板2代替现有的键合丝,在DFN封装领域大大提高成品器件的浪涌承受能力,提高可靠性,失效率大大降低;通过整片的结构覆盖式固定,相对于键合丝需要专业设备的安装方式,大大提高操作效率,节约人工成本;本发明解决了超薄型小尺寸(厚度0.6mm以下)封装难以承载大电流的难题,同时,本发明将引线框架载板1、引线框架盖板2上加工出对应的下凹、下凸区域,保证了焊点位置的准确性;保证框架与芯片3焊接的牢固性;保证整体封装尺寸的超薄性。
本发明并不局限于上述实施例,在本发明公开的技术方案的基础上,本领域的技术人员根据所公开的技术内容,不需要创造性的劳动就可以对其中的一些技术特征作出一些替换和变形,这些替换和变形均在本发明的保护范围内。

Claims (7)

1.一种DFN大功率集成器件制造方法,其特征在于,包括以下步骤:
1)将引线框架载板上芯片区的基岛加工成下凹结构,并在基岛上粘上芯片;
2)在芯片上表面粘上锡膏;
3)将引线框架盖板上对应基岛的位置加工成下凸结构,并将引线框架盖板盖压在载板上,并通过引线框架盖板上若干下凸部分将芯片压紧在引线框架载板的基岛上;
4)将整体结构送入回流焊炉;
5)将经过回流焊炉的引线框架进行塑封;
6)将塑封后的引线框架进行去废、电镀、切割、测试处理,得到集成器件成品。
2.根据权利要求1所述的一种DFN大功率集成器件制造方法,其特征在于,所述引线框架载板、引线框架盖板的表面均经石墨烯镀膜处理。
3. 根据权利要求2所述的一种DFN大功率集成器件制造方法,其特征在于,所述石墨烯镀膜处理方法如下:将铜片放入化学气相沉积设备,在真空条件下将气压调节至1×105Pa,再将铜片以12℃/min 升温速度,升温至900℃进行热处理,热处理时间为30min,热处理结束后升温至1000℃,并充入CH4、H2、Ar气体,CH4流量为6.5sccm,H2流量20sccm,Ar流量为980sccm,沉积时间为:5min,在其表面镀膜,生成连续均匀的石墨烯镀膜层,厚度为0.2~1nm,镀膜完成后室温下自然冷却不少于3 小时,得到镀有石墨烯薄膜的铜片。
4.根据权利要求1-3中任一项所述的一种DFN大功率集成器件制造方法,其特征在于,所述引线框架载板上的若干凹陷的基岛以及引线框架盖板上的下凸部分经腐蚀工艺获得。
5.一种DFN大功率集成器件引线框架,其特征在于,包括载板和盖板,所述载板上均匀加工有若干芯片区,所述芯片区加工成凹陷的基岛,所述盖板上加工有若干与所述凹陷的基岛配合的凸起。
6.根据权利要求6所述的一种DFN大功率集成器件引线框架,其特征在于,所述载板和盖板的边缘处加工有多个定位孔。
7.根据权利要求6所述的一种DFN大功率集成器件引线框架,其特征在于,所述盖板的边缘处加工有凸棱,所述载板的边缘处加工有与所述凸棱配合的缺口。
CN201710069378.0A 2017-02-08 2017-02-08 一种dfn大功率集成器件制造方法以及引线框架 Pending CN106783791A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710069378.0A CN106783791A (zh) 2017-02-08 2017-02-08 一种dfn大功率集成器件制造方法以及引线框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710069378.0A CN106783791A (zh) 2017-02-08 2017-02-08 一种dfn大功率集成器件制造方法以及引线框架

Publications (1)

Publication Number Publication Date
CN106783791A true CN106783791A (zh) 2017-05-31

Family

ID=58955710

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710069378.0A Pending CN106783791A (zh) 2017-02-08 2017-02-08 一种dfn大功率集成器件制造方法以及引线框架

Country Status (1)

Country Link
CN (1) CN106783791A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112694060A (zh) * 2020-12-22 2021-04-23 青岛歌尔微电子研究院有限公司 Mems封装结构及其封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283649A (ja) * 1993-03-20 1994-10-07 Toppan Printing Co Ltd 半導体装置及びその製造方法
JPH08139249A (ja) * 1994-11-07 1996-05-31 Rohm Co Ltd 半導体装置の製造方法及びその製造方法に使用するリードフレーム
KR20130136241A (ko) * 2012-06-04 2013-12-12 삼성테크윈 주식회사 표면 처리된 리드프레임 및 그 제조 방법
CN204809215U (zh) * 2015-06-30 2015-11-25 南通富士通微电子股份有限公司 一种封装框架结构
CN206451702U (zh) * 2017-02-08 2017-08-29 扬州江新电子有限公司 一种dfn大功率集成器件引线框架

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283649A (ja) * 1993-03-20 1994-10-07 Toppan Printing Co Ltd 半導体装置及びその製造方法
JPH08139249A (ja) * 1994-11-07 1996-05-31 Rohm Co Ltd 半導体装置の製造方法及びその製造方法に使用するリードフレーム
KR20130136241A (ko) * 2012-06-04 2013-12-12 삼성테크윈 주식회사 표면 처리된 리드프레임 및 그 제조 방법
CN204809215U (zh) * 2015-06-30 2015-11-25 南通富士通微电子股份有限公司 一种封装框架结构
CN206451702U (zh) * 2017-02-08 2017-08-29 扬州江新电子有限公司 一种dfn大功率集成器件引线框架

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112694060A (zh) * 2020-12-22 2021-04-23 青岛歌尔微电子研究院有限公司 Mems封装结构及其封装方法

Similar Documents

Publication Publication Date Title
US20130105956A1 (en) Power module package and method for manufacturing the same
CN106653977B (zh) 一种倒装芯片封装结构及成型方法
CN108321129A (zh) 功率器件的封装方法及其封装模块、引线框架
CN104392942A (zh) 无压低温烧结纳米银焊膏封装大功率igbt器件的方法
JP5930980B2 (ja) 半導体装置およびその製造方法
CN205428913U (zh) 一种功率半导体模块
CN206116387U (zh) 一种大电流功率半导体器件的封装结构
CN110265306A (zh) 一种无芯基板封装结构及其制造方法
CN208127188U (zh) 功率器件的封装模块及引线框架
CN207705191U (zh) 一种氮化镓器件及氮化镓封装结构
CN106783791A (zh) 一种dfn大功率集成器件制造方法以及引线框架
CN206451702U (zh) 一种dfn大功率集成器件引线框架
CN106098649A (zh) 大功率贴片元件及其加工工装、制作方法
CN102646645B (zh) 封装结构及其制造方法
CN206059374U (zh) 大功率贴片元件及其加工工装
CN207038508U (zh) 一种叠层封装双面散热功率模块
CN206774530U (zh) 用于双基岛封装电路的引线框架
CN210778574U (zh) 一种适用于高压功率器件模块封装的dbc结构
US8242594B2 (en) Chip package structure and manufacturing method thereof for effectively lowering manufacturing costs and improving yield and reliability of the chip package structure
CN201682690U (zh) 印刷电路板散热装置
CN103441116A (zh) 一种半导体封装件及其制造方法
CN111799251A (zh) 采用多芯片堆叠结构的功率分立器件及其制备方法
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
CN104600047A (zh) 功率模块及其封装方法
CN105633051A (zh) 部分框架外露多芯片多搭平铺夹芯封装结构及其工艺方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination