JPH06283649A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH06283649A JPH06283649A JP5085531A JP8553193A JPH06283649A JP H06283649 A JPH06283649 A JP H06283649A JP 5085531 A JP5085531 A JP 5085531A JP 8553193 A JP8553193 A JP 8553193A JP H06283649 A JPH06283649 A JP H06283649A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- lead frame
- island
- semiconductor device
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 マルチチップモジュールの半導体装置の配線
基板のターミナルと、その外部端子となるリードのイン
ナーリードとを電気的に接続する際に、ワイヤーボンデ
ィング接続法に比べ接続時間を短縮し、またパッケージ
化したときの半導体装置のサイズを小さくし、バンプ接
続法の場合に生ずる放熱性の問題や搬送時の剥離の問題
を解消する。 【構成】 半導体チップを搭載した配線基板１と、その
配線基板１を固定するリードフレーム由来のアイランド
２と、配線基板１の外部端子となるリードフレーム由来
のリード４とからなる半導体装置において、アイランド
２とリード４との間に配線基板１を挟持させる。この場
合、アイランドをグランド層とすることが好ましい。こ
のような半導体装置は、リード及びアイランドを有する
リードフレームの当該アイランドとリードとの間に、リ
ードフレームの面方向に略垂直方向に間隙を設け、その
間隙に半導体チップを搭載するための配線基板を挿入す
ることにより製造できる。
基板のターミナルと、その外部端子となるリードのイン
ナーリードとを電気的に接続する際に、ワイヤーボンデ
ィング接続法に比べ接続時間を短縮し、またパッケージ
化したときの半導体装置のサイズを小さくし、バンプ接
続法の場合に生ずる放熱性の問題や搬送時の剥離の問題
を解消する。 【構成】 半導体チップを搭載した配線基板１と、その
配線基板１を固定するリードフレーム由来のアイランド
２と、配線基板１の外部端子となるリードフレーム由来
のリード４とからなる半導体装置において、アイランド
２とリード４との間に配線基板１を挟持させる。この場
合、アイランドをグランド層とすることが好ましい。こ
のような半導体装置は、リード及びアイランドを有する
リードフレームの当該アイランドとリードとの間に、リ
ードフレームの面方向に略垂直方向に間隙を設け、その
間隙に半導体チップを搭載するための配線基板を挿入す
ることにより製造できる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置に関す
る。より詳しくは、プリント配線基板にリードフレーム
とを接続し、その配線基板に複数のＬＳＩやＶＬＳＩな
どの半導体チップを実装したマルチチップモジュールの
半導体装置に関する。
る。より詳しくは、プリント配線基板にリードフレーム
とを接続し、その配線基板に複数のＬＳＩやＶＬＳＩな
どの半導体チップを実装したマルチチップモジュールの
半導体装置に関する。
【０００２】
【従来の技術】従来のマルチチップモジュールの半導体
装置は、それを断面から見た場合、図５に示すように、
複数の半導体チップ（図示せず）を搭載した配線基板１
をリードフレームのアイランド２上に実装し、当該リー
ドフレームに形成されたリード４のインナーリード４ａ
と、配線基板１のターミナルパッド３とをワイヤーボン
ディング法により金などのワイヤー５で接続した構造と
なっている。あるいは、アイランドを持たないリードフ
レームを使用した場合、図６に示すように、インナーリ
ード４ａに金などのバンプ６を形成し、フェイスダウン
方式により配線基板１のターミナルパッド３にバンプ接
続した構造となっている。
装置は、それを断面から見た場合、図５に示すように、
複数の半導体チップ（図示せず）を搭載した配線基板１
をリードフレームのアイランド２上に実装し、当該リー
ドフレームに形成されたリード４のインナーリード４ａ
と、配線基板１のターミナルパッド３とをワイヤーボン
ディング法により金などのワイヤー５で接続した構造と
なっている。あるいは、アイランドを持たないリードフ
レームを使用した場合、図６に示すように、インナーリ
ード４ａに金などのバンプ６を形成し、フェイスダウン
方式により配線基板１のターミナルパッド３にバンプ接
続した構造となっている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
マルチチップモジュールの半導体装置において、リード
フレーム由来のインナーリードと配線基板のターミナル
とを逐次的操作で接続を行うワイヤーボンディング法に
より接続する場合には、リードフレームが多ピン化した
現状では、接続時間が長くなって生産効率が低下すると
いう問題や、また、ワイヤー接続領域が拡大してしま
い、それらをパッケージ化した半導体装置自体が大きく
なってしまうという問題があった。
マルチチップモジュールの半導体装置において、リード
フレーム由来のインナーリードと配線基板のターミナル
とを逐次的操作で接続を行うワイヤーボンディング法に
より接続する場合には、リードフレームが多ピン化した
現状では、接続時間が長くなって生産効率が低下すると
いう問題や、また、ワイヤー接続領域が拡大してしま
い、それらをパッケージ化した半導体装置自体が大きく
なってしまうという問題があった。
【０００４】また、インナーリードと配線基板のターミ
ナルとをバンプ接続した場合、配線基板上で直接的にイ
ンナーリードを接続できるので、ワイヤーボンディング
接続法に比べ接続面積を小さくすることができるが、そ
のため接続強度も低下し、半導体装置の搬送中に接続部
が剥離して接続不良が発生するという問題や、アイラン
ドが存在しないために半導体装置の放熱性が十分ではな
いという問題があった。
ナルとをバンプ接続した場合、配線基板上で直接的にイ
ンナーリードを接続できるので、ワイヤーボンディング
接続法に比べ接続面積を小さくすることができるが、そ
のため接続強度も低下し、半導体装置の搬送中に接続部
が剥離して接続不良が発生するという問題や、アイラン
ドが存在しないために半導体装置の放熱性が十分ではな
いという問題があった。
【０００５】この発明は、以上のような従来技術の問題
点を解決しようとするものであり、特にマルチチップモ
ジュールの半導体装置の配線基板のターミナルと、その
外部端子となるリードとを電気的に接続する際に、ワイ
ヤーボンディング接続法に比べ接続時間を短縮し、また
パッケージ化したときの半導体装置のサイズを小さくで
き、しかも、バンプ接続法の場合に生ずる放熱性の問題
や搬送時の剥離の問題もない半導体装置を提供すること
を目的とする。
点を解決しようとするものであり、特にマルチチップモ
ジュールの半導体装置の配線基板のターミナルと、その
外部端子となるリードとを電気的に接続する際に、ワイ
ヤーボンディング接続法に比べ接続時間を短縮し、また
パッケージ化したときの半導体装置のサイズを小さくで
き、しかも、バンプ接続法の場合に生ずる放熱性の問題
や搬送時の剥離の問題もない半導体装置を提供すること
を目的とする。
【０００６】
【課題を解決するための手段】この発明者らは、配線基
板とその外部端子となるリードとを接続するに際して、
リードフレームのアイランドとリードとで配線基板を挟
持することにより上述の目的が達成できることを見出
し、この発明を完成させるに至った。
板とその外部端子となるリードとを接続するに際して、
リードフレームのアイランドとリードとで配線基板を挟
持することにより上述の目的が達成できることを見出
し、この発明を完成させるに至った。
【０００７】即ち、この発明は、半導体チップを搭載し
た配線基板と、その配線基板を固定するリードフレーム
由来のアイランドと、配線基板の外部端子となるリード
フレーム由来のリードとからなる半導体装置において、
該アイランドと該リードとの間に該配線基板が挟持され
ていることを特徴とする半導体装置を提供する。
た配線基板と、その配線基板を固定するリードフレーム
由来のアイランドと、配線基板の外部端子となるリード
フレーム由来のリードとからなる半導体装置において、
該アイランドと該リードとの間に該配線基板が挟持され
ていることを特徴とする半導体装置を提供する。
【０００８】また、この発明は、リード及びアイランド
を有するリードフレームの当該アイランドとリードとの
間に、リードフレームの面方向に略垂直方向に間隙を設
け、その間隙に半導体チップを搭載するための配線基板
を挿入することを特徴とする前述のこの発明の半導体装
置の製造方法を提供する。
を有するリードフレームの当該アイランドとリードとの
間に、リードフレームの面方向に略垂直方向に間隙を設
け、その間隙に半導体チップを搭載するための配線基板
を挿入することを特徴とする前述のこの発明の半導体装
置の製造方法を提供する。
【０００９】なお、この発明において、アイランドとリ
ードとの間に配線基板を挟持するということ以外の発明
の構成は、従来と同様とすることができる。
ードとの間に配線基板を挟持するということ以外の発明
の構成は、従来と同様とすることができる。
【００１０】
【作用】この発明の半導体装置においては、リードフレ
ーム由来のリードとアイランドとで配線基板を挟持す
る。従って、リードの接続部を配線基板上に配すること
ができるので、各リードの接続部を同時に接続すること
ができ、逐次的に接続するワイヤーボンディング法にく
らべ接続時間を短縮することが可能となる。また、接続
部分は配線基板内に収めることができるので接続面積を
小さくできる。従って、パッケージ化したときのサイズ
を小さくすることが可能となる。更に、配線基板がリー
ドとアイランドで挟持されているので、搬送時に接続部
分が剥離しないようにすることが可能となる。しかもア
イランドが存在するために半導体装置の放熱性も向上す
る。
ーム由来のリードとアイランドとで配線基板を挟持す
る。従って、リードの接続部を配線基板上に配すること
ができるので、各リードの接続部を同時に接続すること
ができ、逐次的に接続するワイヤーボンディング法にく
らべ接続時間を短縮することが可能となる。また、接続
部分は配線基板内に収めることができるので接続面積を
小さくできる。従って、パッケージ化したときのサイズ
を小さくすることが可能となる。更に、配線基板がリー
ドとアイランドで挟持されているので、搬送時に接続部
分が剥離しないようにすることが可能となる。しかもア
イランドが存在するために半導体装置の放熱性も向上す
る。
【００１１】また、この発明の半導体装置の製造方法に
おいて、リードフレームのアイランドとリードとの間
に、リードフレームの面方向に略垂直方向に間隙を設け
るので、その間に配線基板を挟持させることが可能とな
る。従って、前述したこの発明の半導体装置における作
用を実現することが可能となる。
おいて、リードフレームのアイランドとリードとの間
に、リードフレームの面方向に略垂直方向に間隙を設け
るので、その間に配線基板を挟持させることが可能とな
る。従って、前述したこの発明の半導体装置における作
用を実現することが可能となる。
【００１２】
【実施例】以下、この発明の実施例を図面に基づいて詳
細に説明する。なお、図において同じ番号は同じ又は同
等の構成要素を示している。
細に説明する。なお、図において同じ番号は同じ又は同
等の構成要素を示している。
【００１３】図１は、この発明の半導体装置の好ましい
実施例の断面図である。同図にあるように、この実施例
の半導体装置は、リードフレーム由来のリード４とアイ
ランド２との間に、プリント配線基板やガラス配線基板
などの配線基板１が挟持された構造を有する。この配線
基板１とリード４との接続は、リード４のインナーリー
ド４ａに形成されたバンプ６と配線基板１のターミナル
ボンド３とを介してなされているが、このような接続は
次のように行うことができる。例えば、まず、リード４
のインナーリード４ａ上に、シングルポイントボンダー
を用いて金バンプ６を形成する。あるいは、バンプ６を
ウェットエッチング法により形成する。なお、バンプに
代えて曲げ加工などにより機械的に突起を設けてもよ
い。そして、そのように形成したバンプや突起に金、ス
ズ等のメッキを施す。次に、そのメッキを施したバンプ
６あるいは突起と配線基板１のターミナルパッド３とを
コンタクトさせ、両者を熱圧着させて接続させる。ま
た、そのようなコンタクト部を、異方性導電性接着剤や
メッキ金属などを利用して接続することもできる。ま
た、配線基板１のターミナルパッド３に接続用のバンプ
や導電ペースト層を形成し、インナーリード４ａと接続
することもできる。また、必要により従来と同様なワイ
ヤーボンディング法により接続することもできる。
実施例の断面図である。同図にあるように、この実施例
の半導体装置は、リードフレーム由来のリード４とアイ
ランド２との間に、プリント配線基板やガラス配線基板
などの配線基板１が挟持された構造を有する。この配線
基板１とリード４との接続は、リード４のインナーリー
ド４ａに形成されたバンプ６と配線基板１のターミナル
ボンド３とを介してなされているが、このような接続は
次のように行うことができる。例えば、まず、リード４
のインナーリード４ａ上に、シングルポイントボンダー
を用いて金バンプ６を形成する。あるいは、バンプ６を
ウェットエッチング法により形成する。なお、バンプに
代えて曲げ加工などにより機械的に突起を設けてもよ
い。そして、そのように形成したバンプや突起に金、ス
ズ等のメッキを施す。次に、そのメッキを施したバンプ
６あるいは突起と配線基板１のターミナルパッド３とを
コンタクトさせ、両者を熱圧着させて接続させる。ま
た、そのようなコンタクト部を、異方性導電性接着剤や
メッキ金属などを利用して接続することもできる。ま
た、配線基板１のターミナルパッド３に接続用のバンプ
や導電ペースト層を形成し、インナーリード４ａと接続
することもできる。また、必要により従来と同様なワイ
ヤーボンディング法により接続することもできる。
【００１４】この発明の半導体装置において、アイラン
ド２は外部と絶縁させてもよいが、接地させてグラント
層とすることが好ましい。これにより、配線基板１のア
ース端子をアイランド２に接続でき、配線の引き回しの
選択の幅が増え、パッケージの小型化を実現することが
可能となる。
ド２は外部と絶縁させてもよいが、接地させてグラント
層とすることが好ましい。これにより、配線基板１のア
ース端子をアイランド２に接続でき、配線の引き回しの
選択の幅が増え、パッケージの小型化を実現することが
可能となる。
【００１５】次に、この発明の半導体装置の製造方法を
説明する。図２は、その方法の工程図である。
説明する。図２は、その方法の工程図である。
【００１６】まず、図２（ａ）に示すような一般的なリ
ードフレーム７を用意し、そのインナーリード４ａにシ
ングルポイントボンダーにより金などのバンプ６を形成
する。
ードフレーム７を用意し、そのインナーリード４ａにシ
ングルポイントボンダーにより金などのバンプ６を形成
する。
【００１７】次に、このようなリードフーム７のアイラ
ンド２をリードフレーム７の面方向の略垂直方向に常法
により押し下げる。このように加工された状態のリード
フレーム７のアイランド２の周辺の部分拡大断面図を図
２（ｂ）に示す。このとき、アイランド２の押し下げ量
ｔは、アイランド２とインナーリード４ａとで挟持する
配線基板１の厚みよりも小さくする。これにより、配線
基板１を確実に挟持し、インナーリード４ａと配線基板
１のターミナルパッド３との接続後、それらが剥離しに
くくなる。
ンド２をリードフレーム７の面方向の略垂直方向に常法
により押し下げる。このように加工された状態のリード
フレーム７のアイランド２の周辺の部分拡大断面図を図
２（ｂ）に示す。このとき、アイランド２の押し下げ量
ｔは、アイランド２とインナーリード４ａとで挟持する
配線基板１の厚みよりも小さくする。これにより、配線
基板１を確実に挟持し、インナーリード４ａと配線基板
１のターミナルパッド３との接続後、それらが剥離しに
くくなる。
【００１８】次に、例えばバキュームチャックにより、
アイランド２とインナーリード４ａとの間をひろげ、そ
の間に、例えばポリイミド系接着剤が裏面に塗工された
配線基板１を、配線基板１のターミナルパッド３とイン
ナーリード４ａに形成された接続用のバンプ６とを位置
合わして挿入し、インナーリード４ａとアイランド２と
外側から熱圧着することにより、図２（ｃ）に示すよう
にインナーリード４ａと配線基板１とを接続する。この
後は、常法により配線基板１上に複数の半導体チップを
実装し、必要に応じて樹脂封止加工を行い、更にリード
フレームの枠を除去することにより半導体装置を製造す
ることができる。
アイランド２とインナーリード４ａとの間をひろげ、そ
の間に、例えばポリイミド系接着剤が裏面に塗工された
配線基板１を、配線基板１のターミナルパッド３とイン
ナーリード４ａに形成された接続用のバンプ６とを位置
合わして挿入し、インナーリード４ａとアイランド２と
外側から熱圧着することにより、図２（ｃ）に示すよう
にインナーリード４ａと配線基板１とを接続する。この
後は、常法により配線基板１上に複数の半導体チップを
実装し、必要に応じて樹脂封止加工を行い、更にリード
フレームの枠を除去することにより半導体装置を製造す
ることができる。
【００１９】なお、この発明の製造方法においては、ア
イランド２とインナーリード４ａとの間に、リードフレ
ーム面の垂直方向に配線基板１を挟持できるような間隔
を設けるようにすればよく、従って、アイランド２のみ
を押し下げることに限定されず、アイランド２を押し下
げる一方、インナーリード４ａを押し上げてもよい（図
３（ａ））。また、アイランド２とインナーリード４ａ
とを同じ方向に押し下げ、その際に押し下げ量に差を設
けてもよい（図３（ｂ））。
イランド２とインナーリード４ａとの間に、リードフレ
ーム面の垂直方向に配線基板１を挟持できるような間隔
を設けるようにすればよく、従って、アイランド２のみ
を押し下げることに限定されず、アイランド２を押し下
げる一方、インナーリード４ａを押し上げてもよい（図
３（ａ））。また、アイランド２とインナーリード４ａ
とを同じ方向に押し下げ、その際に押し下げ量に差を設
けてもよい（図３（ｂ））。
【００２０】なお、図２の態様においては、リードフレ
ーム７として、アイランドとインナーリードとが同じ帯
状材料から形成されたものを使用したが、特開平３−１
９０１５５号公報や同３−１９０１５６号公報に開示さ
れているような貼合わせタイプのリードフレームを用い
ることもできる。
ーム７として、アイランドとインナーリードとが同じ帯
状材料から形成されたものを使用したが、特開平３−１
９０１５５号公報や同３−１９０１５６号公報に開示さ
れているような貼合わせタイプのリードフレームを用い
ることもできる。
【００２１】このような貼合わせタイプのリードフレー
ムを使用した場合には、例えば、図４に示したように、
まず、吊りリード８でフレーム（図示せず）に接続して
いるアイランド２のみからなる第一のリードフレームを
用意し、そのアイランド２に配線基板１を載置する。こ
れらの固定は接着剤を用いてもよく、また、アイランド
２と配線基板１とを貫通するスルーホールを形成した後
にメッキ法により一体化してもよい。そして、これらを
図２の実施例のアイランドと同じように押し下げる（図
４（ａ））。
ムを使用した場合には、例えば、図４に示したように、
まず、吊りリード８でフレーム（図示せず）に接続して
いるアイランド２のみからなる第一のリードフレームを
用意し、そのアイランド２に配線基板１を載置する。こ
れらの固定は接着剤を用いてもよく、また、アイランド
２と配線基板１とを貫通するスルーホールを形成した後
にメッキ法により一体化してもよい。そして、これらを
図２の実施例のアイランドと同じように押し下げる（図
４（ａ））。
【００２２】次に、リードを有するがアイランドのない
第二のリードフレームのインナーリード４ａに、図２の
実施例のインナーリードと同様に金などのバンプ６を設
ける（図４（ｂ））。
第二のリードフレームのインナーリード４ａに、図２の
実施例のインナーリードと同様に金などのバンプ６を設
ける（図４（ｂ））。
【００２３】次に、第一のリードフレームと第二のリー
ドフレームとを、配線基板１が挟持されるように重ね合
わせ、フレーム（図示せず）部をスポット溶接して固定
し、インナーリード４ａとアイランド２の外側から熱圧
着することにより、図４（ｃ）に示すようにインナーリ
ード４ａと配線基板１のターミナルパッド３とを接続す
る。この後は、常法により配線基板１上に複数の半導体
チップを実装し、必要に応じて樹脂封止加工を行い、更
にリードフレームの枠を除去することにより半導体装置
を製造することができる。
ドフレームとを、配線基板１が挟持されるように重ね合
わせ、フレーム（図示せず）部をスポット溶接して固定
し、インナーリード４ａとアイランド２の外側から熱圧
着することにより、図４（ｃ）に示すようにインナーリ
ード４ａと配線基板１のターミナルパッド３とを接続す
る。この後は、常法により配線基板１上に複数の半導体
チップを実装し、必要に応じて樹脂封止加工を行い、更
にリードフレームの枠を除去することにより半導体装置
を製造することができる。
【００２４】なお、このような製造方法において、配線
基板１はアイランド２上に接着剤により固定することが
好ましい。例えば、配線基板１のインナーリード４ａと
の接続領域に予め接着剤層を設けておいてから、配線基
板１とインナーリード４ａとを熱圧着する。これにより
両者の接続強度を更に向上させることができる。この場
合の接着剤としては公知の接着剤、例えば絶縁性のエポ
キシ系接着剤や銀ペーストやカーボン含有接着剤などの
導電性接着剤を使用することができる。また、メッキに
より配線基板１とアイランド２とを一体化することもで
きる。
基板１はアイランド２上に接着剤により固定することが
好ましい。例えば、配線基板１のインナーリード４ａと
の接続領域に予め接着剤層を設けておいてから、配線基
板１とインナーリード４ａとを熱圧着する。これにより
両者の接続強度を更に向上させることができる。この場
合の接着剤としては公知の接着剤、例えば絶縁性のエポ
キシ系接着剤や銀ペーストやカーボン含有接着剤などの
導電性接着剤を使用することができる。また、メッキに
より配線基板１とアイランド２とを一体化することもで
きる。
【００２５】
【発明の効果】この発明によれば、特にマルチチップモ
ジュールの半導体装置の配線基板のターミナルと、その
外部端子となるリードのインナーリードとを電気的に接
続する際に、ワイヤーボンディング接続法に比べ接続時
間を短縮し、またパッケージ化したときの半導体装置の
サイズを小さくでき、しかも、バンプ接続法の場合に生
ずる放熱性の問題や搬送時の剥離の問題を解消すること
ができる。
ジュールの半導体装置の配線基板のターミナルと、その
外部端子となるリードのインナーリードとを電気的に接
続する際に、ワイヤーボンディング接続法に比べ接続時
間を短縮し、またパッケージ化したときの半導体装置の
サイズを小さくでき、しかも、バンプ接続法の場合に生
ずる放熱性の問題や搬送時の剥離の問題を解消すること
ができる。
【図１】実施例の半導体装置の断面図である。
【図２】実施例の半導体装置の製造工程図である。
【図３】実施例の半導体装置の製造方法の説明図であ
る。
る。
【図４】実施例の半導体装置の製造工程図である。
【図５】従来の半導体装置の断面図である。
【図６】従来の半導体装置の断面図である。
１ 配線基板 ２ アイランド ３ 配線基板のターミナル ４ リード ４ａ インナーリード ５ ワイヤー ６ バンプ ７ リードフレーム ８ 吊りリード ｔ 押し下げ量
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年６月１１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】この発明の半導体装置において、アイラン
ド２は外部と絶縁させてもよいが、接地させてグランド
層とすることが好ましい。これにより、配線基板１のア
ース端子をアイランド２に接続でき、配線の引き回しの
選択の幅が増え、パッケージの小型化を実現することが
可能となる。なお、半導体装置におけるクロストークノ
イズの低減や電源電圧の安定化等の電気的特性を向上さ
せるために、配線基板１に、電源層又はグランド層、あ
るいはそれら両層を設けることが好ましい。
ド２は外部と絶縁させてもよいが、接地させてグランド
層とすることが好ましい。これにより、配線基板１のア
ース端子をアイランド２に接続でき、配線の引き回しの
選択の幅が増え、パッケージの小型化を実現することが
可能となる。なお、半導体装置におけるクロストークノ
イズの低減や電源電圧の安定化等の電気的特性を向上さ
せるために、配線基板１に、電源層又はグランド層、あ
るいはそれら両層を設けることが好ましい。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡野 達広 東京都台東区台東一丁目５番１号 凸版印 刷株式会社内
Claims (4)
- 【請求項１】 半導体チップを搭載した配線基板と、そ
の配線基板を固定するリードフレーム由来のアイランド
と、配線基板の外部端子となるリードフレーム由来のリ
ードとからなる半導体装置において、該アイランドと該
リードとの間に該配線基板が挟持されていることを特徴
とする半導体装置。 - 【請求項２】 該アイランドがグランド層となっている
請求項１記載の半導体装置。 - 【請求項３】 リード及びアイランドを有するリードフ
レームの当該アイランドとリードとの間に、リードフレ
ームの面方向に略垂直方向に間隙を設け、その間隙に半
導体チップを搭載するための配線基板を挿入することを
特徴とする請求項１又は２記載の半導体装置の製造方
法。 - 【請求項４】 リード及びアイランドを有するリードフ
レームが、リードを有する第１のリードフレーム部材と
アイランドを有する第２のリードフレーム部材とを貼合
わせたものである請求項３記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5085531A JPH06283649A (ja) | 1993-03-20 | 1993-03-20 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5085531A JPH06283649A (ja) | 1993-03-20 | 1993-03-20 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06283649A true JPH06283649A (ja) | 1994-10-07 |
Family
ID=13861477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5085531A Pending JPH06283649A (ja) | 1993-03-20 | 1993-03-20 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06283649A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100444174B1 (ko) * | 2001-12-28 | 2004-08-11 | 동부전자 주식회사 | 리드온칩 패키지 |
| CN106783791A (zh) * | 2017-02-08 | 2017-05-31 | 扬州江新电子有限公司 | 一种dfn大功率集成器件制造方法以及引线框架 |
-
1993
- 1993-03-20 JP JP5085531A patent/JPH06283649A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100444174B1 (ko) * | 2001-12-28 | 2004-08-11 | 동부전자 주식회사 | 리드온칩 패키지 |
| CN106783791A (zh) * | 2017-02-08 | 2017-05-31 | 扬州江新电子有限公司 | 一种dfn大功率集成器件制造方法以及引线框架 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100532179B1 (ko) | 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이 | |
| JP3152180B2 (ja) | 半導体装置及びその製造方法 | |
| KR20010031020A (ko) | 집적 회로 패키지용 칩 스케일 볼 그리드 어레이 | |
| JP2002353369A (ja) | 半導体パッケージおよびその製造方法 | |
| JP2001257288A (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JPH04277636A (ja) | 半導体装置とその製造方法及びこれに用いる接合体 | |
| US6717252B2 (en) | Semiconductor device | |
| JP3339881B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH06283649A (ja) | 半導体装置及びその製造方法 | |
| JP3682468B2 (ja) | 半導体集積回路装置 | |
| JP2002252309A (ja) | 半導体チップのパッケージ構造及びパッケージ方法 | |
| JP2002289741A (ja) | 半導体装置 | |
| JPH0451056B2 (ja) | ||
| JP2763234B2 (ja) | 半導体装置 | |
| JPH07142490A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2748759B2 (ja) | フィルムキャリアテープの製造方法 | |
| JPH10125730A (ja) | 実装構造体およびその製造方法 | |
| JPH06334059A (ja) | 半導体搭載用基板及びその製造方法 | |
| JP2003017624A (ja) | 半導体装置 | |
| JP3449097B2 (ja) | 半導体装置 | |
| JP3810155B2 (ja) | ワイヤボンディング方法 | |
| JPH1022329A (ja) | 半導体装置 | |
| JPH04275443A (ja) | 半導体集積回路装置 | |
| JPH10284635A (ja) | 半導体装置 | |
| JPH07122590A (ja) | 半導体装置 |