JPH07122590A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07122590A JPH07122590A JP5285997A JP28599793A JPH07122590A JP H07122590 A JPH07122590 A JP H07122590A JP 5285997 A JP5285997 A JP 5285997A JP 28599793 A JP28599793 A JP 28599793A JP H07122590 A JPH07122590 A JP H07122590A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- circuit board
- film circuit
- conductor pattern
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
- H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 導体パターンのリードの曲りを防止し、リー
ドの平坦性を損ねることなく、バンプとチップパッドと
の良好な接続を実現し、信頼性を向上させる。 【構成】 フィルム回路基板２はポリイミドテープ８と
導体パターン９とから構成されている。フィルム回路基
板２に設けられた貫通孔１１，１３の位置には導体パタ
ーン９に電気的に接続されたチップ接続用バンプ１０及
び外部接続用バンプ１４が形成されている。フィルム回
路基板２のチップ接続用バンプ１０はチップ１のチップ
パッド７に接続され、ハンダ１２によって接続固定され
ている。フィルム回路基板２の導体パターン９はハンダ
６によってプリント板５の導体パターン１５に接続され
ている。
ドの平坦性を損ねることなく、バンプとチップパッドと
の良好な接続を実現し、信頼性を向上させる。 【構成】 フィルム回路基板２はポリイミドテープ８と
導体パターン９とから構成されている。フィルム回路基
板２に設けられた貫通孔１１，１３の位置には導体パタ
ーン９に電気的に接続されたチップ接続用バンプ１０及
び外部接続用バンプ１４が形成されている。フィルム回
路基板２のチップ接続用バンプ１０はチップ１のチップ
パッド７に接続され、ハンダ１２によって接続固定され
ている。フィルム回路基板２の導体パターン９はハンダ
６によってプリント板５の導体パターン１５に接続され
ている。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
テープキャリアとそれを用いた半導体パッケージの構造
に関する。
テープキャリアとそれを用いた半導体パッケージの構造
に関する。
【０００２】
【従来の技術】従来、半導体装置においては、半導体パ
ッケージの多ピン化及び薄型化に対応するためにテープ
キャリアを用いて半導体パッケージを構成している。し
かしながら、この半導体パッケージではリード電極の曲
りを防止しにくく、リード電極の平坦性を確保しにく
い。
ッケージの多ピン化及び薄型化に対応するためにテープ
キャリアを用いて半導体パッケージを構成している。し
かしながら、この半導体パッケージではリード電極の曲
りを防止しにくく、リード電極の平坦性を確保しにく
い。
【０００３】このため、リード電極上に形成したバンプ
を半導体チップのチップパッドに接続した後に半導体チ
ップを樹脂封止すると、その樹脂封止によってリード電
極が変形してチップエッジに接触するという問題があ
る。
を半導体チップのチップパッドに接続した後に半導体チ
ップを樹脂封止すると、その樹脂封止によってリード電
極が変形してチップエッジに接触するという問題があ
る。
【０００４】この問題を解決するために、図１２及び図
１３に示すように、デバイスホール４４の外側のリード
電極４２先端にベースフィルム４０を接着し、リード電
極４２に設けたバンプ４３をチップ１のチップパッド４
５に接続する構造が提案されている。
１３に示すように、デバイスホール４４の外側のリード
電極４２先端にベースフィルム４０を接着し、リード電
極４２に設けたバンプ４３をチップ１のチップパッド４
５に接続する構造が提案されている。
【０００５】この構造の場合、ベースフィルム４０のバ
ンプ４３に対応する部分には透孔４１が開けられてい
る。上記の技術については特開平３−６０３５号公報に
詳述されている。
ンプ４３に対応する部分には透孔４１が開けられてい
る。上記の技術については特開平３−６０３５号公報に
詳述されている。
【０００６】しかしながら、この構造ではバンプ４３の
形成方法が難しく、バンプ４３とチップパッド４５との
接続においてコレットで加圧する方法が難しいため、ギ
ャングボンディングができない等の問題がある。
形成方法が難しく、バンプ４３とチップパッド４５との
接続においてコレットで加圧する方法が難しいため、ギ
ャングボンディングができない等の問題がある。
【０００７】また、上記の構造以外に、図１４及び図１
５に示すように、ウェハスケールＬＳＩ（ＷＳＩ）４６
上をフィルム回路基板４９で覆い、フィルム回路基板４
９上の配線５２，５３をボンディング用開口部５０，５
１を通してウェハスケールＬＳＩ４６上のボンディング
パッド４７，４８に接続する構造が提案されている。
５に示すように、ウェハスケールＬＳＩ（ＷＳＩ）４６
上をフィルム回路基板４９で覆い、フィルム回路基板４
９上の配線５２，５３をボンディング用開口部５０，５
１を通してウェハスケールＬＳＩ４６上のボンディング
パッド４７，４８に接続する構造が提案されている。
【０００８】この構造の場合、フィルム回路基板４９上
の配線５２，５３をボンディングパッド４７，４８に接
続するためにはフィルム回路基板４９の位置決めを行っ
た後に、ボンディングツール（図示せず）で圧接接続し
なければならない。この技術については特開平３−７４
８６５号公報に詳述されている。
の配線５２，５３をボンディングパッド４７，４８に接
続するためにはフィルム回路基板４９の位置決めを行っ
た後に、ボンディングツール（図示せず）で圧接接続し
なければならない。この技術については特開平３−７４
８６５号公報に詳述されている。
【０００９】したがって、この構造では、配線５２，５
３がボンディングパッド４７，４８に圧接接続されてい
るだけなので、フィルム回路基板４９の弾力性によって
配線５２，５３をボンディングパッド４７，４８との接
続部から剥離する方向に力が加わるため、配線５２，５
３がボンディングパッド４７，４８から離れてしまい、
信頼性を損なうような重大な欠陥をもたらす恐れがあ
る。
３がボンディングパッド４７，４８に圧接接続されてい
るだけなので、フィルム回路基板４９の弾力性によって
配線５２，５３をボンディングパッド４７，４８との接
続部から剥離する方向に力が加わるため、配線５２，５
３がボンディングパッド４７，４８から離れてしまい、
信頼性を損なうような重大な欠陥をもたらす恐れがあ
る。
【００１０】さらに、図１６及び図１７に示すように、
フィルム回路基板５６の導体パターン５７が形成された
側にチップ接続用バンプ６０を形成し、このチップ接続
用バンプ６０をチップ１のチップパッド（図示せず）に
接続することでチップ１をフィルム回路基板５６に搭載
する構造も提案されている。
フィルム回路基板５６の導体パターン５７が形成された
側にチップ接続用バンプ６０を形成し、このチップ接続
用バンプ６０をチップ１のチップパッド（図示せず）に
接続することでチップ１をフィルム回路基板５６に搭載
する構造も提案されている。
【００１１】この場合、フィルム回路基板５６には導体
パターン５７が形成された側と反対側に外部接続用バン
プ６１が形成されており、その外部接続用バンプ６１を
プリント板５８に接続することでフィルム回路基板５６
をプリント板５８に搭載している。
パターン５７が形成された側と反対側に外部接続用バン
プ６１が形成されており、その外部接続用バンプ６１を
プリント板５８に接続することでフィルム回路基板５６
をプリント板５８に搭載している。
【００１２】外部接続用バンプ６１はフィルム回路基板
５６に設けた貫通孔６２にチップ接続用バンプ６０と同
時に形成される。チップ１をフィルム回路基板５６に搭
載し、フィルム回路基板５６をプリント板５８に搭載し
た後に、キャップ５５を樹脂接着材６３でチップ１に接
着している。
５６に設けた貫通孔６２にチップ接続用バンプ６０と同
時に形成される。チップ１をフィルム回路基板５６に搭
載し、フィルム回路基板５６をプリント板５８に搭載し
た後に、キャップ５５を樹脂接着材６３でチップ１に接
着している。
【００１３】尚、プリント板５８上の導体パターン５９
は外部接続用バンプ６１を介してフィルム回路基板５６
上の導体パターン５７に接続されている。この技術につ
いては特開平４−９２４６０号公報に詳述されている。
は外部接続用バンプ６１を介してフィルム回路基板５６
上の導体パターン５７に接続されている。この技術につ
いては特開平４−９２４６０号公報に詳述されている。
【００１４】この構造の場合、フィルム回路基板５６上
に導体パターン５７が形成され、さらに導体パターン５
７上にチップ接続用バンプ６０が形成されているため、
チップ接続用バンプ６０がＡｕ（金）でチップパッドが
Ａｌ（アルミニウム）の場合にはＡｕ−Ａｌ接続するた
めに２５０℃の温度と、１バンプ当たり５０〜１００ｇ
の加重が必要である。
に導体パターン５７が形成され、さらに導体パターン５
７上にチップ接続用バンプ６０が形成されているため、
チップ接続用バンプ６０がＡｕ（金）でチップパッドが
Ａｌ（アルミニウム）の場合にはＡｕ−Ａｌ接続するた
めに２５０℃の温度と、１バンプ当たり５０〜１００ｇ
の加重が必要である。
【００１５】これら温度及び加重によって、材質がポリ
イミド等のフィルム回路基板５６が変形し、チップ接続
用バンプ６０及びチップパッドに加わる圧力が逃げてし
まい、チップ接続用バンプ６０とチップパッドとの接続
を全てのパッドで均等にすることができない。
イミド等のフィルム回路基板５６が変形し、チップ接続
用バンプ６０及びチップパッドに加わる圧力が逃げてし
まい、チップ接続用バンプ６０とチップパッドとの接続
を全てのパッドで均等にすることができない。
【００１６】また、チップ接続用バンプ６０がＡｕでチ
ップパッドがＰｂＳｎ（ハンダ）の場合には、Ａｕ−Ｐ
ｂＳｎ接続するための加熱処理によってチップ接続用バ
ンプ６０が形成されている導体パターン５７とＰｂＳｎ
との合金化が促進され、チップ接続用バンプ６０がチッ
プパッドから離れやすくなり、信頼性の劣化につながる
恐れがある。
ップパッドがＰｂＳｎ（ハンダ）の場合には、Ａｕ−Ｐ
ｂＳｎ接続するための加熱処理によってチップ接続用バ
ンプ６０が形成されている導体パターン５７とＰｂＳｎ
との合金化が促進され、チップ接続用バンプ６０がチッ
プパッドから離れやすくなり、信頼性の劣化につながる
恐れがある。
【００１７】ここで、フィルム回路基板とチップとの接
続構造を示すものではないが、図１８に示すように、チ
ップを実装したＬＳＩパッケージ６６をプリント基板６
８に搭載する際にフィルム構造体６７を用いてＬＳＩパ
ッケージ６６の高密度実装を図る構造もある。
続構造を示すものではないが、図１８に示すように、チ
ップを実装したＬＳＩパッケージ６６をプリント基板６
８に搭載する際にフィルム構造体６７を用いてＬＳＩパ
ッケージ６６の高密度実装を図る構造もある。
【００１８】この構造ではＬＳＩパッケージ６６の裏面
端子導体７０とインサイドパッド７１とをプリント基板
６８に接続後、ＬＳＩパッケージ６６の表面端子導体６
９とフィルム構造体６７の電極（図示せず）とを接続し
ている。
端子導体７０とインサイドパッド７１とをプリント基板
６８に接続後、ＬＳＩパッケージ６６の表面端子導体６
９とフィルム構造体６７の電極（図示せず）とを接続し
ている。
【００１９】また、フィルム構造体６７はアウトサイド
パッド７２によってプリント基板６８に接続されてい
る。この技術については特開平４−２３９７３７号公報
に詳述されている。
パッド７２によってプリント基板６８に接続されてい
る。この技術については特開平４−２３９７３７号公報
に詳述されている。
【００２０】上記の構造では図示及び説明されていない
ので不明であるが、ＬＳＩパッケージ６６に実装される
チップは表面端子導体６９及び裏面端子導体７０に接続
しなければならないため、ＬＳＩパッケージ６６へのチ
ップの実装が大変難しい。
ので不明であるが、ＬＳＩパッケージ６６に実装される
チップは表面端子導体６９及び裏面端子導体７０に接続
しなければならないため、ＬＳＩパッケージ６６へのチ
ップの実装が大変難しい。
【００２１】
【発明が解決しようとする課題】上述した従来のフィル
ム回路基板を用いた半導体装置では、フィルム回路基板
を用いることで多ピン化及び薄型化に適用させることが
可能であるが、リード電極の平坦性が悪いため、樹脂封
止を行うときにリード電極がチップエッジに接触する不
良が発生しやすいという問題がある。
ム回路基板を用いた半導体装置では、フィルム回路基板
を用いることで多ピン化及び薄型化に適用させることが
可能であるが、リード電極の平坦性が悪いため、樹脂封
止を行うときにリード電極がチップエッジに接触する不
良が発生しやすいという問題がある。
【００２２】この問題を解決するために、デバイスホー
ルの外側のリード電極先端にベースフィルムを接着し、
リード電極に設けたバンプをチップのチップパッドに接
続する構造をとると、バンプの形成方法が難しく、バン
プとチップパッドとの接続においてコレットで加圧する
方法が難しいため、ギャングボンディングができない等
の問題がある。
ルの外側のリード電極先端にベースフィルムを接着し、
リード電極に設けたバンプをチップのチップパッドに接
続する構造をとると、バンプの形成方法が難しく、バン
プとチップパッドとの接続においてコレットで加圧する
方法が難しいため、ギャングボンディングができない等
の問題がある。
【００２３】また、ウェハスケールＬＳＩ上をフィルム
回路基板で覆い、フィルム回路基板上の配線をボンディ
ング用開口部を通してウェハスケールＬＳＩ上のボンデ
ィングパッドに接続する構造をとると、バンプとチップ
パッドとの接続後にフィルム回路基板の弾力性によって
バンプにチップパッドから剥がす力が加わるため、バン
プとチップパッドとが離れやすくなるという問題があ
る。
回路基板で覆い、フィルム回路基板上の配線をボンディ
ング用開口部を通してウェハスケールＬＳＩ上のボンデ
ィングパッドに接続する構造をとると、バンプとチップ
パッドとの接続後にフィルム回路基板の弾力性によって
バンプにチップパッドから剥がす力が加わるため、バン
プとチップパッドとが離れやすくなるという問題があ
る。
【００２４】さらに、フィルム回路基板の導体パターン
が形成された側にチップ接続用バンプを形成し、このチ
ップ接続用バンプをチップパッドに接続することでチッ
プをフィルム回路基板に搭載する構造をとると、チップ
接続用バンプがＡｕでチップパッドがＡｌの場合にチッ
プ接続用バンプ及びチップパッドを加熱加圧する必要が
あるため、フィルム回路基板が変形してチップ接続用バ
ンプ及びチップパッドに加わる圧力が逃げてしまい、チ
ップ接続用バンプとチップパッドとの良好な接続を行え
ないという問題がある。
が形成された側にチップ接続用バンプを形成し、このチ
ップ接続用バンプをチップパッドに接続することでチッ
プをフィルム回路基板に搭載する構造をとると、チップ
接続用バンプがＡｕでチップパッドがＡｌの場合にチッ
プ接続用バンプ及びチップパッドを加熱加圧する必要が
あるため、フィルム回路基板が変形してチップ接続用バ
ンプ及びチップパッドに加わる圧力が逃げてしまい、チ
ップ接続用バンプとチップパッドとの良好な接続を行え
ないという問題がある。
【００２５】また、チップ接続用バンプがＡｕでチップ
パッドがＰｂＳｎの場合、接続するときの加熱処理によ
ってチップ接続用バンプが形成されている導体パターン
とＰｂＳｎとの合金化が促進されやすくなり、信頼性が
劣化するという問題がある。
パッドがＰｂＳｎの場合、接続するときの加熱処理によ
ってチップ接続用バンプが形成されている導体パターン
とＰｂＳｎとの合金化が促進されやすくなり、信頼性が
劣化するという問題がある。
【００２６】そこで、本発明の目的は上記問題点を解消
し、導体パターンのリードの曲りを防止し、リードの平
坦性を損ねることなく、バンプとチップパッドとの良好
な接続を実現することができ、信頼性を向上させること
ができる半導体装置を提供することにある。
し、導体パターンのリードの曲りを防止し、リードの平
坦性を損ねることなく、バンプとチップパッドとの良好
な接続を実現することができ、信頼性を向上させること
ができる半導体装置を提供することにある。
【００２７】
【課題を解決するための手段】本発明による半導体装置
は、半導体チップと、一主表面に前記半導体チップを搭
載しかつ他主表面に前記半導体チップに電気的に接続さ
れる導体パターンを有するフィルム回路基板と、前記フ
ィルム回路基板の一主表面に設けられかつ前記半導体チ
ップと前記導体パターンとを接続するためのバンプと、
前記バンプを介して接続された前記半導体チップを封止
する封止部材とを備えている。
は、半導体チップと、一主表面に前記半導体チップを搭
載しかつ他主表面に前記半導体チップに電気的に接続さ
れる導体パターンを有するフィルム回路基板と、前記フ
ィルム回路基板の一主表面に設けられかつ前記半導体チ
ップと前記導体パターンとを接続するためのバンプと、
前記バンプを介して接続された前記半導体チップを封止
する封止部材とを備えている。
【００２８】本発明による他の半導体装置は、上記の構
成のほかに、前記フィルム回路基板の一主表面に設けら
れかつ前記導体パターンを外部に接続するための外部接
続用バンプを具備している。
成のほかに、前記フィルム回路基板の一主表面に設けら
れかつ前記導体パターンを外部に接続するための外部接
続用バンプを具備している。
【００２９】本発明による別の半導体装置は、上記の構
成のほかに、前記半導体チップを搭載した前記フィルム
回路基板を電気的に接続して搭載するピングリッドアレ
イパッケージを具備している。
成のほかに、前記半導体チップを搭載した前記フィルム
回路基板を電気的に接続して搭載するピングリッドアレ
イパッケージを具備している。
【００３０】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００３１】図１は本発明の第一の実施例の断面図であ
る。図において、チップ１はフィルム回路基板２上に搭
載された後にキャップ３で覆われている。キャップ３は
樹脂接着材４によってフィルム回路基板２に固定され、
フィルム回路基板２はハンダ６によってプリント板５に
固定されている。
る。図において、チップ１はフィルム回路基板２上に搭
載された後にキャップ３で覆われている。キャップ３は
樹脂接着材４によってフィルム回路基板２に固定され、
フィルム回路基板２はハンダ６によってプリント板５に
固定されている。
【００３２】図２は図１のチップ１とフィルム回路基板
２との接続部分を示す部分断面図であり、図３は図１の
フィルム回路基板２のチップ１及びプリント板５との接
続部分を示す部分断面図であり、図４は本発明の第一の
実施例の平面図である。
２との接続部分を示す部分断面図であり、図３は図１の
フィルム回路基板２のチップ１及びプリント板５との接
続部分を示す部分断面図であり、図４は本発明の第一の
実施例の平面図である。
【００３３】これらの図において、フィルム回路基板２
はポリイミドテープ８と導体パターン９とから構成さ
れ、フィルム回路基板２に設けられた貫通孔１１，１３
の位置には導体パターン９に電気的に接続されたチップ
接続用バンプ１０及び外部接続用バンプ１４が形成され
ている。
はポリイミドテープ８と導体パターン９とから構成さ
れ、フィルム回路基板２に設けられた貫通孔１１，１３
の位置には導体パターン９に電気的に接続されたチップ
接続用バンプ１０及び外部接続用バンプ１４が形成され
ている。
【００３４】フィルム回路基板２のチップ接続用バンプ
１０はチップ１のチップパッド７に接続され、ハンダ１
２によって接続固定されている。また、フィルム回路基
板２の導体パターン９はハンダ６によってプリント板５
の導体パターン１５に接続されている。
１０はチップ１のチップパッド７に接続され、ハンダ１
２によって接続固定されている。また、フィルム回路基
板２の導体パターン９はハンダ６によってプリント板５
の導体パターン１５に接続されている。
【００３５】ここで、フィルム回路基板２は２５μｍ程
度の厚さのポリイミドテープ８上にＣＵ（銅）箔からな
る導体パターン９が形成されて構成されている。また、
ポリイミドテープ８にはチップパッド７との接続部に対
応する位置に０．１ｍｍφの貫通孔１１と、プリント板
５との接続部に対応する位置に０．３×０．５ｍｍの大
きさの貫通孔１３とが設けられている。
度の厚さのポリイミドテープ８上にＣＵ（銅）箔からな
る導体パターン９が形成されて構成されている。また、
ポリイミドテープ８にはチップパッド７との接続部に対
応する位置に０．１ｍｍφの貫通孔１１と、プリント板
５との接続部に対応する位置に０．３×０．５ｍｍの大
きさの貫通孔１３とが設けられている。
【００３６】これらの貫通孔１１，１３部分にのみＣｕ
メッキを施し、３０〜４０μｍの厚さにメッキしてチッ
プ接続用バンプ１０及び外部接続用バンプ１４を形成す
る。チップ接続用バンプ１０及び外部接続用バンプ１４
はＣｕメッキによってポリイミドテープ８からチップ１
の搭載面側に５〜１５μｍほど突出する。
メッキを施し、３０〜４０μｍの厚さにメッキしてチッ
プ接続用バンプ１０及び外部接続用バンプ１４を形成す
る。チップ接続用バンプ１０及び外部接続用バンプ１４
はＣｕメッキによってポリイミドテープ８からチップ１
の搭載面側に５〜１５μｍほど突出する。
【００３７】この突出したチップ接続用バンプ１０及び
外部接続用バンプ１４の上にＮｉ（ニッケル）メッキを
２〜３μｍ施した後に、Ａｕメッキを１０〜２０μｍを
施すか（図２参照）、あるいはハンダメッキを２０〜３
０μｍを施している（図３参照）。
外部接続用バンプ１４の上にＮｉ（ニッケル）メッキを
２〜３μｍ施した後に、Ａｕメッキを１０〜２０μｍを
施すか（図２参照）、あるいはハンダメッキを２０〜３
０μｍを施している（図３参照）。
【００３８】上述した処理によって製造されたフィルム
回路基板２はチップ接続用バンプ１０にチップパッド７
をアライメントした後に、窒素雰囲気中に載置される。
この状態で、チップ１とフィルム回路基板２とを加圧加
熱することで、チップ接続用バンプ１０とチップパッド
７とを接続する。
回路基板２はチップ接続用バンプ１０にチップパッド７
をアライメントした後に、窒素雰囲気中に載置される。
この状態で、チップ１とフィルム回路基板２とを加圧加
熱することで、チップ接続用バンプ１０とチップパッド
７とを接続する。
【００３９】次に、フィルム回路基板２に接続されたチ
ップ１を取扱いやすくし、チップ１を保護しやすくする
ために、Ａｌ板にアルマイト処理したキャップ３をチッ
プ１に被せ、キャップ３の周辺とフィルム回路基板２と
を樹脂接着材４で接着する。
ップ１を取扱いやすくし、チップ１を保護しやすくする
ために、Ａｌ板にアルマイト処理したキャップ３をチッ
プ１に被せ、キャップ３の周辺とフィルム回路基板２と
を樹脂接着材４で接着する。
【００４０】これによって、テープキャリアパッケージ
が完成するので、フィルム回路基板２の導体パターン９
とプリント板５の導体パターン１５とをハンダ６で接続
してテープキャリアパッケージをプリント板５に接続す
る。
が完成するので、フィルム回路基板２の導体パターン９
とプリント板５の導体パターン１５とをハンダ６で接続
してテープキャリアパッケージをプリント板５に接続す
る。
【００４１】図５は本発明の第二の実施例を示す部分断
面図である。図において、本発明の第二の実施例はフィ
ルム回路基板２に設けた貫通孔１３の位置に外部接続用
バンプ１４を形成しなかった以外は図１〜図４に示す本
発明の第一の実施例と同様の構成となっており、同一構
成要素には同一符号を付してある。
面図である。図において、本発明の第二の実施例はフィ
ルム回路基板２に設けた貫通孔１３の位置に外部接続用
バンプ１４を形成しなかった以外は図１〜図４に示す本
発明の第一の実施例と同様の構成となっており、同一構
成要素には同一符号を付してある。
【００４２】フィルム回路基板２に設けた貫通孔１３の
位置に外部接続用バンプ１４を形成しないことによっ
て、フィルム回路基板２と外部（例えば、プリント板５
等）との接続は外部接続用バンプ１４を用いることがで
きないので、フィルム回路基板２の導体パターン９をハ
ンダ６で外部に接続することしかできない。
位置に外部接続用バンプ１４を形成しないことによっ
て、フィルム回路基板２と外部（例えば、プリント板５
等）との接続は外部接続用バンプ１４を用いることがで
きないので、フィルム回路基板２の導体パターン９をハ
ンダ６で外部に接続することしかできない。
【００４３】図６は本発明の第三の実施例の断面図であ
り、図７は本発明の第三の実施例の平面図である。これ
らの図において、本発明の第三の実施例はチップ１を樹
脂封止した以外は図１〜図４に示す本発明の第一の実施
例と同様の構成となっており、同一構成要素には同一符
号を付してある。
り、図７は本発明の第三の実施例の平面図である。これ
らの図において、本発明の第三の実施例はチップ１を樹
脂封止した以外は図１〜図４に示す本発明の第一の実施
例と同様の構成となっており、同一構成要素には同一符
号を付してある。
【００４４】本発明の第三の実施例では、上述した如
く、チップ１とフィルム回路基板２とを加圧加熱するこ
とで接続した後に、フィルム回路基板２に接続されたチ
ップ１を取扱いやすくし、チップ１を保護しやすくする
ために、チップ１を樹脂１６によってポッティングして
いる。
く、チップ１とフィルム回路基板２とを加圧加熱するこ
とで接続した後に、フィルム回路基板２に接続されたチ
ップ１を取扱いやすくし、チップ１を保護しやすくする
ために、チップ１を樹脂１６によってポッティングして
いる。
【００４５】図８は本発明の第四の実施例の断面図であ
る。図において、本発明の第四の実施例は接続したチッ
プ１及びフィルム回路基板２をセラミックピングリッド
アレイパッケージ（以下、セラミックＰＧＡパッケージ
とする）１８に実装した以外は図１〜図４に示す本発明
の第一の実施例と同様の構成となっており、同一構成要
素には同一符号を付してある。
る。図において、本発明の第四の実施例は接続したチッ
プ１及びフィルム回路基板２をセラミックピングリッド
アレイパッケージ（以下、セラミックＰＧＡパッケージ
とする）１８に実装した以外は図１〜図４に示す本発明
の第一の実施例と同様の構成となっており、同一構成要
素には同一符号を付してある。
【００４６】本発明の第四の実施例では、上述した如
く、チップ１とフィルム回路基板２とを加圧加熱するこ
とで接続した後に、チップ１をセラミックＰＧＡパッケ
ージ１８のキャビティ１９に収納する。
く、チップ１とフィルム回路基板２とを加圧加熱するこ
とで接続した後に、チップ１をセラミックＰＧＡパッケ
ージ１８のキャビティ１９に収納する。
【００４７】この状態で、フィルム回路基板２の外部接
続用バンプ１４とセラミックＰＧＡパッケージ１８のリ
ードピン２０に接続された配線パターン２０ａとをハン
ダ接続し、チップ１及びフィルム回路基板２をセラミッ
クＰＧＡパッケージ１８に実装する。
続用バンプ１４とセラミックＰＧＡパッケージ１８のリ
ードピン２０に接続された配線パターン２０ａとをハン
ダ接続し、チップ１及びフィルム回路基板２をセラミッ
クＰＧＡパッケージ１８に実装する。
【００４８】その後に、セラミックパッケージＰＧＡ１
８に金属キャップ１７を被せ、金属キャップ１７を溶接
部２１でセラミックパッケージＰＧＡ１８に溶接する。
これによって、チップ１及びフィルム回路基板２はセラ
ミックパッケージＰＧＡ１８内に密封される。
８に金属キャップ１７を被せ、金属キャップ１７を溶接
部２１でセラミックパッケージＰＧＡ１８に溶接する。
これによって、チップ１及びフィルム回路基板２はセラ
ミックパッケージＰＧＡ１８内に密封される。
【００４９】図９は本発明の第五の実施例の断面図であ
る。図において、本発明の第五の実施例は接続したチッ
プ１及びフィルム回路基板２をセラミックＰＧＡパッケ
ージ２３に実装した以外は図１〜図４に示す本発明の第
一の実施例と同様の構成となっており、同一構成要素に
は同一符号を付してある。
る。図において、本発明の第五の実施例は接続したチッ
プ１及びフィルム回路基板２をセラミックＰＧＡパッケ
ージ２３に実装した以外は図１〜図４に示す本発明の第
一の実施例と同様の構成となっており、同一構成要素に
は同一符号を付してある。
【００５０】本発明の第五の実施例では、上述した如
く、チップ１とフィルム回路基板２とを加圧加熱するこ
とで接続した後に、チップ１をセラミックＰＧＡパッケ
ージ２３のキャビティ２４に収納する。
く、チップ１とフィルム回路基板２とを加圧加熱するこ
とで接続した後に、チップ１をセラミックＰＧＡパッケ
ージ２３のキャビティ２４に収納する。
【００５１】この状態で、フィルム回路基板２の外部接
続用バンプ１４とセラミックＰＧＡパッケージ２３のリ
ードピン２５に接続された配線パターン２５ａとをハン
ダ接続し、チップ１及びフィルム回路基板２をセラミッ
クＰＧＡパッケージ２３に実装する。
続用バンプ１４とセラミックＰＧＡパッケージ２３のリ
ードピン２５に接続された配線パターン２５ａとをハン
ダ接続し、チップ１及びフィルム回路基板２をセラミッ
クＰＧＡパッケージ２３に実装する。
【００５２】その後に、フィルム回路基板２に平坦なセ
ラミック製または金属製のキャップ２２を被せ、キャッ
プ２２周辺をロウ材シール２６で封止する。これによっ
て、チップ１及びフィルム回路基板２はセラミックＰＧ
Ａパッケージ２３内に密封される。この構造は特に放熱
性に優れている。
ラミック製または金属製のキャップ２２を被せ、キャッ
プ２２周辺をロウ材シール２６で封止する。これによっ
て、チップ１及びフィルム回路基板２はセラミックＰＧ
Ａパッケージ２３内に密封される。この構造は特に放熱
性に優れている。
【００５３】図１０は本発明の第六の実施例の断面図で
ある。図において、本発明の第六の実施例は接続したチ
ップ１及びフィルム回路基板２をプラスチックピングリ
ッドアレイパッケージ（以下、ＰＰＧＡパッケージとす
る）２８に実装した以外は図１〜図４に示す本発明の第
一の実施例と同様の構成となっており、同一構成要素に
は同一符号を付してある。
ある。図において、本発明の第六の実施例は接続したチ
ップ１及びフィルム回路基板２をプラスチックピングリ
ッドアレイパッケージ（以下、ＰＰＧＡパッケージとす
る）２８に実装した以外は図１〜図４に示す本発明の第
一の実施例と同様の構成となっており、同一構成要素に
は同一符号を付してある。
【００５４】本発明の第六の実施例では、上述した如
く、チップ１とフィルム回路基板２とを加圧加熱するこ
とで接続した後に、チップ１をキャップ２７側としてフ
ィルム回路基板２をＰＰＧＡパッケージ２８に搭載す
る。
く、チップ１とフィルム回路基板２とを加圧加熱するこ
とで接続した後に、チップ１をキャップ２７側としてフ
ィルム回路基板２をＰＰＧＡパッケージ２８に搭載す
る。
【００５５】この状態で、フィルム回路基板２の導体パ
ターン９とＰＰＧＡパッケージ２８のリードピン２９に
接続された配線パターン２９ａとをハンダ６で接続し、
チップ１及びフィルム回路基板２をＰＰＧＡパッケージ
２８に搭載する。
ターン９とＰＰＧＡパッケージ２８のリードピン２９に
接続された配線パターン２９ａとをハンダ６で接続し、
チップ１及びフィルム回路基板２をＰＰＧＡパッケージ
２８に搭載する。
【００５６】その後に、チップ１にキャップ２７を被
せ、キャップ２２の周囲を樹脂接着材３０で封止する。
これによって、チップ１及びフィルム回路基板２はＰＰ
ＧＡパッケージ２８とキャップ２７との空間内に密封さ
れる。尚、ＰＰＧＡパッケージ２８はプリント板を積層
した内層配線で作られている。
せ、キャップ２２の周囲を樹脂接着材３０で封止する。
これによって、チップ１及びフィルム回路基板２はＰＰ
ＧＡパッケージ２８とキャップ２７との空間内に密封さ
れる。尚、ＰＰＧＡパッケージ２８はプリント板を積層
した内層配線で作られている。
【００５７】図１１は本発明の第七の実施例の断面図で
ある。図において、本発明の第七の実施例は接続したチ
ップ１及びフィルム回路基板２をＰＰＧＡパッケージ３
２に実装した以外は図１〜図４に示す本発明の第一の実
施例と同様の構成となっており、同一構成要素には同一
符号を付してある。
ある。図において、本発明の第七の実施例は接続したチ
ップ１及びフィルム回路基板２をＰＰＧＡパッケージ３
２に実装した以外は図１〜図４に示す本発明の第一の実
施例と同様の構成となっており、同一構成要素には同一
符号を付してある。
【００５８】本発明の第七の実施例では、上述した如
く、チップ１とフィルム回路基板２とを加圧加熱するこ
とで接続した後に、チップ１をＰＰＧＡパッケージ３２
のキャビティ３３に収納する。
く、チップ１とフィルム回路基板２とを加圧加熱するこ
とで接続した後に、チップ１をＰＰＧＡパッケージ３２
のキャビティ３３に収納する。
【００５９】この状態で、フィルム回路基板２の外部接
続用バンプ１４とＰＰＧＡパッケージ３２のリードピン
３５に接続された配線パターン（図示せず）とをハンダ
接続し、チップ１及びフィルム回路基板２をＰＰＧＡパ
ッケージ３２に実装する。
続用バンプ１４とＰＰＧＡパッケージ３２のリードピン
３５に接続された配線パターン（図示せず）とをハンダ
接続し、チップ１及びフィルム回路基板２をＰＰＧＡパ
ッケージ３２に実装する。
【００６０】その後に、ＰＰＧＡパッケージ３２にキャ
ップ３１を被せ、キャップ３１を樹脂接着材３６でＰＰ
ＧＡパッケージ３２に接着する。これによって、チップ
１及びフィルム回路基板２はＰＰＧＡパッケージ３２内
に密封される。尚、ＰＰＧＡパッケージ３２は単層プリ
ント板に配線し、その配線（配線パターン）を貫通孔３
４を通してリードピン３５に接続している。
ップ３１を被せ、キャップ３１を樹脂接着材３６でＰＰ
ＧＡパッケージ３２に接着する。これによって、チップ
１及びフィルム回路基板２はＰＰＧＡパッケージ３２内
に密封される。尚、ＰＰＧＡパッケージ３２は単層プリ
ント板に配線し、その配線（配線パターン）を貫通孔３
４を通してリードピン３５に接続している。
【００６１】このように、フィルム回路基板２の導体パ
ターン９が設けられた面の裏面にチップ接続用バンプ１
０及び外部接続用バンプ１４を設けることによって、導
体パターン９のリードの曲りを防ぐことができ、またリ
ードの平坦性が損なわれることはない。よって、フィル
ム回路基板２の導体パターン９を微細パターンとしても
製造歩留りをよくすることができ、信頼性を向上させる
ことができる。
ターン９が設けられた面の裏面にチップ接続用バンプ１
０及び外部接続用バンプ１４を設けることによって、導
体パターン９のリードの曲りを防ぐことができ、またリ
ードの平坦性が損なわれることはない。よって、フィル
ム回路基板２の導体パターン９を微細パターンとしても
製造歩留りをよくすることができ、信頼性を向上させる
ことができる。
【００６２】また、チップ１及び外部への接続側にチッ
プ接続用バンプ１０及び外部接続用バンプ１４だけが存
在するので、ハンダ接続材のショートを防止することが
でき、信頼性を向上させることができる。
プ接続用バンプ１０及び外部接続用バンプ１４だけが存
在するので、ハンダ接続材のショートを防止することが
でき、信頼性を向上させることができる。
【００６３】さらに、フィルム回路基板２の導体パター
ン９のリードの曲りを防止することができ、リードの平
坦性を保つことができるので、チップパッド７に対して
アライメントがしやすく、チップパッド７にチップ接続
用バンプ１０を一括接続することができ、チップ接続用
バンプ１０とチップパッド７との良好な接続を実現する
ことができる。
ン９のリードの曲りを防止することができ、リードの平
坦性を保つことができるので、チップパッド７に対して
アライメントがしやすく、チップパッド７にチップ接続
用バンプ１０を一括接続することができ、チップ接続用
バンプ１０とチップパッド７との良好な接続を実現する
ことができる。
【００６４】
【発明の効果】以上説明したように本発明の半導体装置
によれば、一主表面に半導体チップを搭載しかつ他主表
面に半導体チップに電気的に接続される導体パターンを
有するフィルム回路基板の一主表面に半導体チップと導
体パターンとを接続するためのバンプと、このバンプを
介して接続された半導体チップを封止する封止部材とを
設けることによって、導体パターンのリードの曲りを防
止し、リードの平坦性を損ねることなく、バンプとチッ
プパッドとの良好な接続を実現することができ、信頼性
を向上させることができるという効果がある。
によれば、一主表面に半導体チップを搭載しかつ他主表
面に半導体チップに電気的に接続される導体パターンを
有するフィルム回路基板の一主表面に半導体チップと導
体パターンとを接続するためのバンプと、このバンプを
介して接続された半導体チップを封止する封止部材とを
設けることによって、導体パターンのリードの曲りを防
止し、リードの平坦性を損ねることなく、バンプとチッ
プパッドとの良好な接続を実現することができ、信頼性
を向上させることができるという効果がある。
【００６５】また、本発明の他の半導体装置によれば、
上記の構成のほかに、フィルム回路基板の一主表面に導
体パターンを外部に接続するための外部接続用バンプを
設けることによって、ハンダ接続材のショートを防止す
ることができ、バンプとチップパッドとの良好な接続を
実現することができるとともに、信頼性を向上させるこ
とができるという効果がある。
上記の構成のほかに、フィルム回路基板の一主表面に導
体パターンを外部に接続するための外部接続用バンプを
設けることによって、ハンダ接続材のショートを防止す
ることができ、バンプとチップパッドとの良好な接続を
実現することができるとともに、信頼性を向上させるこ
とができるという効果がある。
【図１】本発明の第一の実施例の断面図である。
【図２】図１のチップ１とフィルム回路基板２との接続
部分を示す部分断面図である。
部分を示す部分断面図である。
【図３】図１のフィルム回路基板２のチップ１及びプリ
ント板５との接続部分を示す部分断面図である。
ント板５との接続部分を示す部分断面図である。
【図４】本発明の第一の実施例の平面図である。
【図５】本発明の第二の実施例を示す部分断面図であ
る。
る。
【図６】本発明の第三の実施例の断面図である。
【図７】本発明の第三の実施例の平面図である。
【図８】本発明の第四の実施例の断面図である。
【図９】本発明の第五の実施例の断面図である。
【図１０】本発明の第六の実施例の断面図である。
【図１１】本発明の第七の実施例の断面図である。
【図１２】従来例の部分断面図である。
【図１３】従来例の平面図である。
【図１４】従来例の部分断面図である。
【図１５】従来例の平面図である。
【図１６】従来例の平面図である。
【図１７】従来例の断面図である。
【図１８】従来例の断面図である。
１ チップ ２ フィルム回路基板 ３，１７，２２，２７，３１ キャップ ４，３０，３６ 樹脂接着材 ５ プリント板 ６，１２ ハンダ ７ チップパッド ８ ポリイミドテープ ９，１５ 導体パターン １０ チップ接続用バンプ １１，１３ 貫通孔 １４ 外部接続用バンプ １６ 樹脂 １８，２３ セラミックピングリッドアレイパッケージ １９，２４，３３ キャビティ ２６ ロウ材シール ２８，３２ プラスチックピングリッドアレイパッケー
ジ
ジ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 克信 東京都港区芝五丁目７番１号 日本電気株 式会社内
Claims (5)
- 【請求項１】 半導体チップと、一主表面に前記半導体
チップを搭載しかつ他主表面に前記半導体チップに電気
的に接続される導体パターンを有するフィルム回路基板
と、前記フィルム回路基板の一主表面に設けられかつ前
記半導体チップと前記導体パターンとを接続するための
バンプと、前記バンプを介して接続された前記半導体チ
ップを封止する封止部材とを含むことを特徴とする半導
体装置。 - 【請求項２】 前記フィルム回路基板は、前記半導体チ
ップと前記導体パターンとの接続部分に設けられた前記
バンプ生成用の貫通孔を含むことを特徴とする請求項１
記載の半導体装置。 - 【請求項３】 前記フィルム回路基板の一主表面に設け
られかつ前記導体パターンを外部に接続するための外部
接続用バンプを含むことを特徴とする請求項１または請
求項２記載の半導体装置。 - 【請求項４】 前記フィルム回路基板は、前記導体パタ
ーンの外部との接続部分に設けられた前記外部接続用バ
ンプ生成用の貫通孔を含むことを特徴とする請求項３記
載の半導体装置。 - 【請求項５】 前記半導体チップを搭載した前記フィル
ム回路基板を電気的に接続して搭載するピングリッドア
レイパッケージを含むことを特徴とする請求項１から請
求項４のいずれか記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5285997A JPH07122590A (ja) | 1993-10-20 | 1993-10-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5285997A JPH07122590A (ja) | 1993-10-20 | 1993-10-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07122590A true JPH07122590A (ja) | 1995-05-12 |
Family
ID=17698677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5285997A Pending JPH07122590A (ja) | 1993-10-20 | 1993-10-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07122590A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2728981A3 (en) * | 2012-10-30 | 2017-08-09 | Samsung SDI Co., Ltd. | Connecting structure between circuit boards and battery pack having the same |
| CN107949163A (zh) * | 2017-12-28 | 2018-04-20 | 东莞市台可名薄膜科技有限公司 | 一种薄膜印刷电路板及加工方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS519578A (en) * | 1974-07-12 | 1976-01-26 | Sharp Kk | Handotaisochino seizoho |
| JPS51106641A (ja) * | 1975-03-17 | 1976-09-21 | Matsushita Electric Ind Co Ltd | Ionpureeteingusochi |
| JPS60262434A (ja) * | 1984-06-08 | 1985-12-25 | Toshiba Corp | 半導体装置 |
-
1993
- 1993-10-20 JP JP5285997A patent/JPH07122590A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS519578A (en) * | 1974-07-12 | 1976-01-26 | Sharp Kk | Handotaisochino seizoho |
| JPS51106641A (ja) * | 1975-03-17 | 1976-09-21 | Matsushita Electric Ind Co Ltd | Ionpureeteingusochi |
| JPS60262434A (ja) * | 1984-06-08 | 1985-12-25 | Toshiba Corp | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2728981A3 (en) * | 2012-10-30 | 2017-08-09 | Samsung SDI Co., Ltd. | Connecting structure between circuit boards and battery pack having the same |
| CN107949163A (zh) * | 2017-12-28 | 2018-04-20 | 东莞市台可名薄膜科技有限公司 | 一种薄膜印刷电路板及加工方法 |
| CN107949163B (zh) * | 2017-12-28 | 2024-03-15 | 东莞市台可名薄膜科技有限公司 | 一种薄膜印刷电路板及加工方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3297254B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JP2966300B2 (ja) | 半導体装置及びその製造方法 | |
| US5474957A (en) | Process of mounting tape automated bonded semiconductor chip on printed circuit board through bumps | |
| JP2986095B2 (ja) | 表面実装型半導体パッケージ | |
| JPH0394459A (ja) | 半導体装置およびその製造方法 | |
| US6486551B1 (en) | Wired board and method of producing the same | |
| JP3072291B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP3478139B2 (ja) | リードフレームの製造方法 | |
| US6465876B1 (en) | Semiconductor device and lead frame therefor | |
| JPH0637233A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH07122590A (ja) | 半導体装置 | |
| JPH0817870A (ja) | 半導体装置 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| JP2974819B2 (ja) | 半導体装置およびその製造方法 | |
| JP2817425B2 (ja) | 半導体装置の実装方法 | |
| JP3959898B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH10261735A (ja) | 半導体装置およびその製造方法 | |
| JPH11260850A (ja) | 半導体装置およびその製造方法 | |
| JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
| JPH11176849A (ja) | 半導体装置の製造方法 | |
| JPH0878599A (ja) | 集積回路パッケージ及びその製造方法 | |
| JPH0451056B2 (ja) | ||
| JP2500664B2 (ja) | 半導体装置 | |
| JP3127948B2 (ja) | 半導体パッケージ及びその実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20070910 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080910 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090910 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20100910 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20100910 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20110910 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20120910 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 14 |