KR100444174B1 - 리드온칩 패키지 - Google Patents

리드온칩 패키지 Download PDF

Info

Publication number
KR100444174B1
KR100444174B1 KR10-2001-0087589A KR20010087589A KR100444174B1 KR 100444174 B1 KR100444174 B1 KR 100444174B1 KR 20010087589 A KR20010087589 A KR 20010087589A KR 100444174 B1 KR100444174 B1 KR 100444174B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
lead
lead frame
chip
bump
Prior art date
Application number
KR10-2001-0087589A
Other languages
English (en)
Other versions
KR20030057200A (ko
Inventor
정동진
박계찬
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR10-2001-0087589A priority Critical patent/KR100444174B1/ko
Publication of KR20030057200A publication Critical patent/KR20030057200A/ko
Application granted granted Critical
Publication of KR100444174B1 publication Critical patent/KR100444174B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 칩에 와이어를 본딩하지 않고 리드프레임에 본드패드 혹은 범프와 전도성테이프를 대신하여 접착시키고, 리드프레임 및 본드패드 혹은 범프 및 전도성테이프를 부착시킬 때의 반도체 칩이 스테이지 상에서 움직이는 것을 제한 할 수 있도록 상기 스테이지의 상부 중앙에 요철부를 두어 반도체 칩이 긴밀하게 부착될 수 있게 되므로 부자재의 접착효율을 높여 안정된 공정으로 불량제품을 미연에 방지할 수 있는 리드온칩 패키지에 관한 것이다.

Description

리드온칩 패키지{lead on chip package}
본 발명은 리드온칩 패키지에 관한 것으로서, 더 자세하게는 반도체 칩에 와이어를 본딩하지 않고 리드프레임에 본드패드 및 범프와 전도성테이프를 대신하여접착시키고, 리드프레임 및 본드패드 및 범프 및 전도성테이프를 부착시킬 때의 반도체 칩이 스테이지 상에서 움직이는 것을 제한 할 수 있도록 상기 스테이지의 상부 중앙에 요철부를 두어 반도체 칩이 긴밀하게 부착될 수 있게 되므로 부자재의 접착효율을 높여 안정된 공정으로 불량제품을 미연에 방지할 수 있도록 하는 리드온칩 패키지에 관한 것이다.
일반적으로 리드온 칩이란 접착성의 테이프를 통하여 아이스랜드(island)가 없는 리드 프레임에 칩을 밑에서 위로 가열 압착하여 접합시키는 방식을 말한다. 이러한, 리드온 칩은 칩상의 패드(pad)위치 선정과 디자인에 유리하고 패키지 크기를 줄이면서 대용량 메모리 칩의 생산이 용이한 장점을 가지고 있다. 하지만 고도의 칩 제조기술과 고가의 공정설비가 필요하다.
이와 같은 종래의 리드온칩패키지의 일예를 살펴보면, 첨부도면 도에서 보는 바와 같이 웨이퍼 상의 반도체 칩(1)이 양호한 상태를 검별한 후 웨이퍼를 잘라 각각의 반도체 칩(1)을 분리하게 된다.
이때, 분리된 반도체 칩(1)은 상단면에 접착성 테이프(2)를 부착시키고 그 위에 리드 프레임(3)을 부착시키게 된다.
이후에 반도체 칩(1)은 접착성 테이프(2)와 리드프레임(3)간에 형성된 먼지 및 이물질을 제거하기 위해 플라즈마로 제거시킨 후 금선인 와이어(4)를 반도체 칩(1)과 리드 프레임(3)에 본딩처리한 후 수지봉지재(5)로 몰딩시키게 된다.
따라서, 수지봉지재(5)로 몰딩된 반도체 칩은 프리히터를 통해 수지봉지재(5)가 더욱 굳어질 수 있도록 가열시킨 후 제조회사 및 제품 번호등을적는 마킹(marking)작업 및 트림(trim)/펌(form)을 거쳐 패키지가 완료될 있도록 한다.
그러나, 이러한 종래의 기술은 반도체 칩과 리드 프레임간에 와이어를 본딩하게 되므로 이 와이어가 끊어지거나 와이어 본딩이 한쪽만 본딩되는 경우 재 공정을 실행하거나 불량으로 버리는 경우가 있어 와이어를 본딩해야되는 경제적인 부담과 공정 실수로 인한 비용이 증가되는 문제점을 가지고 있다.
본 발명은 이와 같은 종래의 제반 문제점을 해결하기 위기 위한 것으로서 그 목적은 반도체 칩에 와이어를 본딩하지 않고 리드프레임에 본드패드 및 범프와 전도성테이프를 대신하여 접착시키고, 리드프레임 및 본드패드 및 범프 및 전도성테이프를 부착시킬 때의 반도체 칩이 스테이지 상에서 움직이는 것을 제한 할 수 있도록 상기 스테이지의 상부 중앙에 요철부를 두어 반도체 칩이 긴밀하게 부착될 수 있게 되므로 부자재의 접착효율을 높여 안정된 공정으로 불량제품을 미연에 방지할 수 있도록 하는 데 있다.
도 1은 종래의 리드온칩 패키지의 단면도이다.
도 2는 본 발명의 실시예에 따른 리드온칩 패키지의 평면도이다.
도 3은 본 발명의 실시예에 따른 리드온칩 패키지의 단면도이다.
도 4는 본 발명의 실시예에 따른 리드온칩 패키지의 확대 부분단면도이다.
도 5는 본 발명의 실시예에 따른 제작완료된 리드온칩 패키지의 단면 구성도이다.
-도면의 주요부분에 대한 부호설명-
1,10;반도체 칩 2;접착성테이프
3,30;리드 프레임 4;와이어
5,60;수지봉지재 11;본드 패드
20;전도성테이프 40;절연성테이프
50;스테이지 51;요철부
이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명하기로 한다. 이 발명의 목적, 작용, 효과를 포함하여 기타 다른 목적들, 특징점들, 그리고 동작상의 이점들이 바람직한 실시예의 설명에 의해 보다 명확해질 것이다.
참고로, 여기에서 개시되는 실시예는 여러가지 실시가능한 예중에서 당업자의 이해를 돕기 위하여 가장 바람직한 예를 선정하여 제시한 것일 뿐, 이 발명의 기술적 사상이 반드시 이 실시예에만 의해서 한정되거나 제한되는 것은 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 다양한 변화와 변경이 가능함은 물론, 균등한 타의 실시예가 가능함을 밝혀 둔다.
도 2는 본 발명의 실시예에 따른 리드온칩 패키지의 평면도이고, 도 3은 본 발명의 실시예에 따른 리드온칩 패키지의 단면도이며, 도 4는 본 발명의 실시예에 따른 리드온칩 패키지의 확대 부분단면도이고, 도 5는 본 발명의 실시예에 따른 제작완료된 리드온칩 패키지의 단면 구성도이다.
본 발명은 와이어 없이 제작되는 리드온칩에 관한 것으로서, 도 2 내지 도 5에서 보는 바와 같이 외부와 전기적인 신호를 상호 전달하는 반도체 칩(10)의 사면에 일정한 간격으로 배치되어 전기적인 신호를 전달할 수 있도록 하는 본드패드 및 범프(11)와, 상기 본드패드 및 범프(11)에 부착되어 외부와 전기적인 신호를 전달할 수 있도록 하는 리드프레임(30)이 연결되어 있다.
상기 본드패드 및 범프(11)는 리드프레임(30)의 부착이 원할하도록 하며 전기적인 신호의 전달이 이루어질 수 있는 전도성테이프(20)가 부착되어 있다.
상기 리드프레임(30)은 저면에 부착되어 움직임을 억제할 수 있도록 하는 절연성테이프(40)가 연결되어 있다.
또한, 상기 반도체 칩(10)은 본드패드 및 범프(11)와 리드프레임(30)의 본딩시 움직임을 제한할 수 있도록 중앙에 형성된 요철부(51)가 끼워져 다수의진공홀(52)을 통해 진공으로 반도체 칩(10)을 잡아 둘 수 있도록 하는 스테이지(50)가 연결되어 이루어진 구성을 갖는다.
이와 같이 구성되는 본 발명의 작용효과를 상세히 설명하면 다음과 같다.
본 발명은 와이어 없이 제작되는 리드온칩에 관한 것으로서, 도 2 내지 도 5에서 보는 바와 같이 기존의 반도체 칩(10)과 같이 양호한 웨이퍼를 절단하여 형성된 반도체 칩(10)에 본드패드 및 범프(11) 및 리드프레임(30)을 부착시켜 몰딩 및 트림/폼공정을 통해 패키지 공정단계가 완료될 수 있도록 하는 것이다.
여기서, 웨이퍼 절단으로 형성된 반도체 칩(10)은 상부 중앙에 반도체 칩(10)의 크기와 두께에 알맞게 요부 형성된 요철부(51)를 갖는 스테이지(50)에 안착시키고 본드패드 및 범프(11)를 부착시키게 된다. 이때 스테이지(50)는 반도체 칩(10)에 본드패드 및 범프(11)를 본드시킬 때 반도체 칩(10)의 움직임을 억제시킬 수 있도록 진공홀(52)을 통해 반도체 칩(10)이 진공에 의해 붙잡게 되어진다.
본드패드 및 범프(11)는 알루미늄 재질로 형성되어 있으며 반도체 칩(10)의 사면이 일정한 간격을 유지하면서 다수개가 배치된다.
여기서, 본 발명은 반도체 칩(10)을 웨이퍼 상에서 범프(bump)를 형성시켜 전도성테이프(20)와 리드프레임(30)을 부착시킬 수 있는 것으로 당업자의 선택에 따라 범프를 형성시키거나 본드패드를 부착시킬 수 있는 것으로 한다.
또한, 반도체 칩(10)은 본드패드 및 범프(11)위에 리드프레임(30)을 본드시키기 전에 전도성테이프(20)를 본드패드 및 범프(11)에 접착시키고 그 전도성테이프(20) 위에 리드프레임(30)의 접착이 용이할 수 있도록 하는 것이다.
상기 전도성테이프(20)는 본 발명의 바람직한 실시예로서 300[℃]~ 400[℃]에서도 부착될 수 있는 것으로 한다.
또한, 리드프레임(30)은 반도체 칩(10) 외부에 그대로 방치되지 않도록 저면에 절연성테이프(40)를 부착시키게 되므로 리드프레임(30)은 전도성테이프(20)와 절연성테이프(40)에 의해 움직임이 제한되는 것이다.
한편, 반도체 칩(10)은 리드프레임(30)이 부착된 이후에 외부로부터 묻은 이물질을 플라즈마를 이용하여 제거시킨 후 수지봉지재(60)로 몰딩시켜 프리히터를 통해 열착시키게 된다.
이후에 수지봉지재(60)는 기존의 반도체 패키지와 동일하게 마킹과 트림 및 폼 공정을 거쳐 패키지가 완성된다.
이와 같이 작용하는 본 발명은 반도체 칩에 와이어를 본딩하지 않고 리드프레임에 본드패드 및 범프와 전도성테이프를 대신하여 접착시키고, 리드프레임 및 본드패드 및 범프 및 전도성테이프를 부착시킬 때의 반도체 칩이 스테이지 상에서 움직이는 것을 제한 할 수 있도록 상기 스테이지의 상부 중앙에 요철부를 두어 반도체 칩이 긴밀하게 부착될 수 있게 되므로 부자재의 접착효율을 높여 안정된 공정으로 불량제품을 미연에 방지할 수 있도록 하고 이로 인한 경제적인 부담을 현저히 줄일 수 있는 효과를 갖는다.

Claims (4)

  1. 반도체 칩(10)의 전기적인 신호를 외부와 상호 전달이 이루어질 수 있도록 리드 프레임(30)을 본드 시키고 수지봉지재(60)로 메워 몰딩시키는 반도체 패키지에 있어서,
    상기 반도체 칩(10)의 사면에 일정한 간격으로 배치되어 상기 리드 프레임과 전기적인 신호를 상호 전달할 수 있도록 하는 본드 패드(11)와, 상기 본드패드(11)에 상기 리드프레임(30)의 부착이 원활하도록 하며 전기적인 신호의 전달이 이루어질 수 있는 전도성테이프(20)가 부착되어 연결되고,
    상기 반도체 칩(10)에는 상기 본드패드와 상기 리드프레임(30)의 본딩시 움직임을 제한할 수 있도록 중앙에 형성된 요철부(51)가 끼워져 다수의 진공홀(52)을 통해 진공으로 반도체 칩(10)을 잡아 둘 수 있도록 하는 스테이지(50)가 연결되어 이루어진 것임을 특징으로 하는 리드온칩 패키지.
  2. (삭제)
  3. 제 1항에 있어서, 상기 리드프레임(30)은 저면에 부착되어 움직임을 억제할 수 있도록 하는 절연성테이프(40)가 연결되어 이루어진 리드온칩 패키지.
  4. 반도체 칩(10)의 전기적인 신호를 외부와 상호 전달이 이루어질 수 있도록 리드 프레임(30)을 본드 시키고 수지봉지재(60)로 메워 몰딩시키는 반도체 패키지에 있어서,
    상기 반도체 칩(10)에는 웨이퍼 상에서 형성되어 외부와 전기적인 신호를 전달할 수 있도록 하는 범프, 상기 범프에 상기 리드프레임(30)의 부착이 원활하도록 하며 전기적인 신호의 전달이 이루어질 수 있는 전도성테이프(20)가 부착되어 연결되고,
    상기 반도체 칩(10)은 상기 범프와 상기 리드프레임(30)의 본딩시 움직임을 제한할 수 있도록 중앙에 형성된 요철부(51)가 끼워져 다수의 진공홀(52)을 통해 진공으로 반도체 칩(10)을 잡아 둘 수 있도록 하는 스테이지(50)가 연결되어 이루어진 것임을 특징으로 하는 리드온칩 패키지.
KR10-2001-0087589A 2001-12-28 2001-12-28 리드온칩 패키지 KR100444174B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0087589A KR100444174B1 (ko) 2001-12-28 2001-12-28 리드온칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0087589A KR100444174B1 (ko) 2001-12-28 2001-12-28 리드온칩 패키지

Publications (2)

Publication Number Publication Date
KR20030057200A KR20030057200A (ko) 2003-07-04
KR100444174B1 true KR100444174B1 (ko) 2004-08-11

Family

ID=32215316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0087589A KR100444174B1 (ko) 2001-12-28 2001-12-28 리드온칩 패키지

Country Status (1)

Country Link
KR (1) KR100444174B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04365340A (ja) * 1991-06-13 1992-12-17 Mitsubishi Electric Corp 複合回路型半導体装置
JPH06283649A (ja) * 1993-03-20 1994-10-07 Toppan Printing Co Ltd 半導体装置及びその製造方法
JP2001068582A (ja) * 1999-08-27 2001-03-16 Hitachi Ltd 半導体装置及びその製造方法
KR20010066463A (ko) * 1999-12-31 2001-07-11 박종섭 적층 패키지 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04365340A (ja) * 1991-06-13 1992-12-17 Mitsubishi Electric Corp 複合回路型半導体装置
JPH06283649A (ja) * 1993-03-20 1994-10-07 Toppan Printing Co Ltd 半導体装置及びその製造方法
JP2001068582A (ja) * 1999-08-27 2001-03-16 Hitachi Ltd 半導体装置及びその製造方法
KR20010066463A (ko) * 1999-12-31 2001-07-11 박종섭 적층 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
KR20030057200A (ko) 2003-07-04

Similar Documents

Publication Publication Date Title
US6218728B1 (en) Mold-BGA-type semiconductor device and method for making the same
US6661089B2 (en) Semiconductor package which has no resinous flash formed on lead frame and method for manufacturing the same
TWI379367B (en) Chip packaging method and structure thereof
US20080164595A1 (en) Stackable semiconductor package and the method for making the same
JP2972096B2 (ja) 樹脂封止型半導体装置
TWI419290B (zh) 四方扁平無引腳封裝及其製作方法
US20120217657A1 (en) Multi-chip module package
JP3837215B2 (ja) 個別半導体装置およびその製造方法
KR200489288Y1 (ko) 리드 프레임 디바이스 및 이 리드 프레임 디바이스를 포함하는 리드 프레임 디바이스 조립체
JP2001044229A (ja) 樹脂封止型半導体装置及びその製造方法
KR100391094B1 (ko) 듀얼 다이 패키지와 그 제조 방법
US5633206A (en) Process for manufacturing lead frame for semiconductor package
US11276615B2 (en) Semiconductor device package with a cap to selectively exclude contact with mold compound
KR100444174B1 (ko) 리드온칩 패키지
US8269321B2 (en) Low cost lead frame package and method for forming same
US7008826B2 (en) Lead-frame-based semiconductor package and fabrication method thereof
US8258611B2 (en) Leadframe structure for electronic packages
JPH0955407A (ja) テープキャリア構造
JPH0547988A (ja) 半導体装置
JP2885786B1 (ja) 半導体装置の製法および半導体装置
US5960261A (en) Method for manufacturing semiconductor package
JP2004063680A (ja) チップ上基板のチップアレイ式ボールグリッドアレイパッケージの製造方法
KR100203935B1 (ko) 액상의 접착제를 반도체 칩 표면에 인가하는 방법과 장치 및 그로부터 형성된 접착층을 갖는 리드-온-칩(loc)형 반도체 칩 패키지
JPH07161764A (ja) 樹脂封止型半導体装置およびその製造方法
KR100411812B1 (ko) 반도체패키지의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20120726

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee