JPH08139247A - 半導体装置の構造及びその製造方法 - Google Patents

半導体装置の構造及びその製造方法

Info

Publication number
JPH08139247A
JPH08139247A JP27214894A JP27214894A JPH08139247A JP H08139247 A JPH08139247 A JP H08139247A JP 27214894 A JP27214894 A JP 27214894A JP 27214894 A JP27214894 A JP 27214894A JP H08139247 A JPH08139247 A JP H08139247A
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead
tip
lead terminals
electrode portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27214894A
Other languages
English (en)
Inventor
Hironobu Kawachi
宏信 河内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP27214894A priority Critical patent/JPH08139247A/ja
Priority to US08/554,597 priority patent/US5821611A/en
Publication of JPH08139247A publication Critical patent/JPH08139247A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体チップ9に対して三本のリード端子
5,6,7を備えた三端子型の半導体装置Aにおいて、
前記各リード端子のうち第2及び第3リード端子6,7
を、半導体チップにおける両電極部9a,9bに対して
半田付けする場合に、電極間ショートが発生することを
低減する。 【構成】 前記半導体チップ9の上面の両電極部9a,
9bを突起状に形成する一方、前記第2リード端子の先
端部6a及び第3リード端子の先端部7aに、前記半導
体チップにおける両突起状電極部が嵌まる貫通孔6
a′,7a′を穿設する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置のうち、半
導体チップに対して少なくとも三本以上のリード端子を
備えたトランジスター又はダイオード等のような多端子
型半導体装置の構造と、その製造方法とに関するもので
ある。
【0002】
【従来の技術】この種の多端子型の半導体装置のうち三
端子型半導体装置は、第1リード端子の先端に一体的に
設けたアイランド部に、半導体チップをダイボンディン
グし、この半導体チップにおける二つの電極部と、第2
リード端子及び第3リード端子との間を、金線等の細い
金属線によるワイヤボンディングにて電気的に接続した
のち、前記半導体チップの部分を合成樹脂製のモールド
部にてパッケージすることが一般的な構造であったが、
このものは、金線等の細い金属線によるワイヤボンディ
ングによるために、製造コストが大幅にアップするばか
りか、前記細い金属線に断線が発生することで、大電流
用には適しない等の問題があった。
【0003】そこで、先行技術としての特開昭48−3
8070号公報及び特開昭59−54250号公報は、
金属板を打ち抜いたリードフレームに、アイランド部を
備えた第1リード端子と、第2及び第3リード端子を一
体的に形成し、前記第1リード端子におけるアイランド
部の上面に半導体チップをダイボンディングし、この半
導体チップの上面における二つの電極部に対して、前記
第2及び第3リード端子の先端部を直接的に、半田付け
にて接合することを提案している。
【0004】
【発明が解決しようとする課題】しかし、この先行技術
による半導体装置は、第1リード端子と一体のアイラン
ド部にダイボンディングした半導体チップの上面におけ
る両電極部に対して、第2及び第3リード端子の先端部
を、半田付けにて接合したもので、前記半導体チップの
上面における両電極部間の距離を小さくすると、半導体
チップを小型化できる反面、前記の半田付けに際して、
一方の電極部と第2リード端子との間における余剰の溶
融半田と、他方の電極部と第3リード端子との間におけ
る余剰の溶融半田とが、半導体チップの上面を伝って繋
がり、両電極部の間に半田よるショートが発生すること
になるし、また、前記半導体チップの上面における両電
極部間の距離を大きくすると、溶融半田の繋がりによる
電極間ショートの発生を低減できる反面、半導体チップ
の大型化を招来すると言う問題があった。
【0005】本発明は、リード端子におけるアイランド
部にダイボンディングした半導体チップに対して他の複
数個のリード端子を直接的に接合した形態の半導体装置
において、前記の問題を解消した半導体装置の構造と、
その製造方法とを提供することを技術的課題とするもの
である。
【0006】
【課題を解決するための手段】この技術的課題を達成す
るため本発明の構造は、「リード端子におけるアイラン
ド部に半導体チップをダイボンディングし、この半導体
チップの上面における複数個の電極部の各々に他のリー
ド端子における先端部を半田付けにて接合して成る半導
体装置において、前記半導体チップの上面における電極
部を、突起状に形成する一方、前記他の各リード端子の
うち少なくとも二つのリードにおける先端部に、前記半
導体チップにおける両突起状電極部が嵌まる貫通孔を穿
設する。」と言う構成にした。
【0007】また、本発明の製造方法は、「金属板から
打ち抜いたリードフレームに、アイランド部を備えたリ
ード端子と、先端部に貫通孔を穿設した二つのリード端
子を含む他の複数個のリード端子とを一体的に形成し、
前記アイランド部の上面に、半田ペーストを塗布したの
ち、上面に二つの突起状電極部を設けて成る半導体チッ
プを搭載し、次いで、前記半導体チップの上面側に、前
記他の各リード端子における先端部を、当該先端部又は
半導体チップの上面における各突起状電極部に半田ペー
ストを塗布した状態で、これら他の各リード端子のうち
少なくとも二つのリード端子の先端部における貫通孔に
対して突起状電極部が嵌まるように重ね合わせたのち、
半田の融点以上の温度に加熱する。」ことを特徴とする
ものである。
【0008】
【作 用】このように、半導体チップの上面における
両電極部を、突起状に形成する一方、他のリード端子の
うち少なくとも二つのリード端子の先端部に、前記各突
起状電極部が嵌まる孔を穿設することにより、その半田
付けに際して、前記二つのリード端子の先端部と、それ
に対応する突起状電極部との間における溶融半田は、両
突起状電極部が嵌まる貫通孔の内部に入り込むことにな
るから、余剰の溶融半田を、前記貫通孔によって吸収で
きると共に、半田の第2及び第3リード端子の先端部に
対する接合面積を増大できるのである。
【0009】また、本発明の製造方法のように、アイラ
ンド部の上面に、半田ペーストを塗布したのち、上面に
複数個の突起状電極部を設けて成る半導体チップを搭載
し、次いで、前記半導体チップの上面側に、前記他の各
リード端子における先端部を、当該先端部又は半導体チ
ップの上面における各突起状電極部に半田ペーストを塗
布した状態で、これら他の各リード端子のうち少なくと
も二つのリード端子の先端部における貫通孔に対して突
起状電極部が嵌まるように重ね合わせたのち、半田の融
点以上の温度に加熱することにより、アイランド部と半
導体チップとの間に塗布した半田ペーストにおける半田
は、溶融した状態でアイランド部の半導体チップとの両
方の各々に合金化接合する一方、半導体チップにおける
各突起状電極部と二つのリード端子の先端部との間に塗
布した半田ペーストにおける半田は、溶融して各突起状
電極と二つのリード端子の先端部との両方の各々に合金
化接合することになる。
【0010】これにより、半導体チップは、アイランド
部の上面における溶融半田に浮いた状態になる一方、こ
の半導体チップにおける各突起状電極部と二つのリード
端子との間には、その間における溶融半田が、球形にな
ろうとする表面張力による吸引力が作用することになる
から、前記したようにアイランド部の上面における溶融
半田に浮いた状態になっている半導体チップは、その上
面における各突起状電極部が二つのリード端子の各々に
引き寄せられるように自動的に位置決めされ、この状態
で、前記した各半田が凝固することになる。
【0011】すなわち、前記半導体チップをアイランド
部に載置するときに、多少の位置のずれが存在しても、
この位置のずれを自動的に修正しながら、半導体チップ
をアイランド部に対して接合できると同時に、半導体チ
ップにおける各突起状電極部に対して他の各リード端子
を確実に接合することができるのである。
【0012】
【発明の効果】従って、本発明によると、多端子型の半
導体装置において、リード端子におけるアイランド部に
ダイボンディングした半導体チップにおける各電極部に
対して、他の複数個のリード端子の各々を半田付けにて
接合するに際して、溶融半田によって電極間ショートが
発生することを大幅に低減できると共に、半田付けの確
実性、及び、強度を大幅に向上できる効果を有する。
【0013】また、本発明の製造方法は、これに加え
て、半導体チップをリード端子におけるアイランド部に
搭載することに、前記先行技術の場合のような極めて高
い精度で厳格に位置決めすることを必要としないばかり
か、半導体チップのアイランド部に対する接合と、この
半導体チップにおける各突起状電極部に対する他の各リ
ード端子の接合との両方を、一回の加熱によって同時に
行うことができるから、生産性を著しく向上できて、製
造コストの大幅な低減を達成できる効果を有する。
【0014】
【実施例】以下、本発明の実施例を、その製造方法と共
に、図面について説明する。図1〜図10は、三端子型
の半導体装置の製造に適用した第1の実施例を示し、こ
の図において符号1は、金属板より打ち抜いた長尺帯状
のリードフレームを示し、このリードフレーム1におけ
る長手左右両縁部におけるサイドフレーム2,3の間に
は、その間を一体的に連結するセクションバー4が、リ
ードフレーム1の長手方向に沿って一定のピッチ間隔P
で形成されている。
【0015】また、前記両サイドフレーム2,3のうち
一方のサイドフレーム2には、前記各セクションバー4
の間の部位に先端にアイランド部5aを備えた第1リー
ド端子5が内向きに突出するように一体的に形成されて
おり、他方のサイドフレーム3には、前記各セクション
バー4の間の部位に第2リード端子6及び第3リード端
子7が内向きに突出するように一体的に形成され、この
第2リード端子6及び第3リード端子7の先端部6a,
7aは、互いに接近する形状であり、且つ、この両先端
部6a,7aは、前記第1リード端子5の先端における
アイランド部5aに対してリードフレーム1の長手方向
に沿って適宜寸法Eだけずれている。
【0016】更にまた、前記第2リード端子6の先端部
6a、及び前記第3リード端子7の先端部7aには、貫
通孔6a′,7a′を穿設する。そして、前記リードフ
レーム1を、その長手方向に移送する途次において、先
づ、各第1リード端子5におけるアイランド部5aの上
面に、半田ペースト8を塗布したのち、図4に示すよう
に、上面に二つの電極部9a,9bを突起状の形成して
成る半導体チップ9を搭載する。
【0017】このようにして、第1リード端子5におけ
るアイランド部5aに半導体チップ9を搭載すると、こ
の半導体チップ9の上面における両突起状電極部9a,
9bに、図6に示すように、半田ペースト10,11を
塗布する。次いで、前記リードフレーム1を、以下に述
べるように構成したずらせ重ね装置12に順次送り込
む。
【0018】このずらせ重ね装置12は、図11〜図1
4に示すように、前記リードフレーム1を、その長手方
向の移送できるように案内する二つのガイドローラ1
3,14の間の部位に、前記リードフレーム1における
一方のサイドフレーム2の下面に接触する小径の送りホ
イール15と、他方のサイドフレーム3の下面に接触す
る大径の送りホイール16とを配設して、この両送りホ
イール13,14を、同じ方向に、当該両送りホイール
15,16の外周面における周速度が同じになるように
回転駆動する。
【0019】前記二つのガイドローラ13,14のうち
一方のガイドローラ13と両送りホイール15,16と
の間の部位には、前記リードフレーム1における一方の
サイドフレーム2を挟んだ状態で下向きに変位するよう
にした一対のローラ17a,17bと、リードフレーム
1における他方のサイドフレーム3を挟んだ状態で上向
きに変位するようにした一対のローラ17c,17dと
で構成される第1ローラ機構17を配設する。
【0020】また、二つのガイドローラ13,14のう
ち他方のガイドローラ14と両送りホイール15,16
との間の部位には、前記リードフレーム1における一方
のサイドフレーム2を挟んだ状態で上向きに変位するよ
うにした一対のローラ18a,18bと、リードフレー
ム1における他方のサイドフレーム3を挟んだ状態で下
向きに変位するようにした一対のローラ18c,18d
とで構成される第2ローラ機構18を配設する。
【0021】この構成のずらせ重ね装置12にリードフ
レーム1を送り込むことにより、第1ローラ機構17の
箇所において、リードフレーム1における一方のサイド
フレーム2が一対のローラ17a,17bにて下向き
に、他方のサイドフレーム3が一対のローラ17c,1
7dにて上向きに各々変位されることにより、一方のサ
イドフレーム2と他方のサイドフレーム3とが、図11
に示すように、リードフレーム1の表面と直角方向に適
宜寸法だけ食い違い状になる。
【0022】次いで、リードフレーム1における両サイ
ドフレーム2,3のうち一方のサイドフレーム2が、小
径の送りホイール15の外周面を適宜接触角度θにわた
って巡る一方、他方のサイドフレーム3が大径の送りホ
イール16の外周面を適宜接触角度θにわたって巡るこ
とにより、一方のサイドフレーム2の移送と他方のサイ
ドフレーム3の移送との間に、両送りホイール15,1
6の直径差に応じて進み・遅れができるから、一方のサ
イドフレーム2と、他方のサイドフレーム3とを、リー
ドフレーム1の長手方向に沿って、前記第2及び第3リ
ード端子6,7の先端部6a,7aと前記第1リード端
子5の先端におけるアイランド部5aとの間におけるず
らせ寸法Eと同じ寸法だけ互いにずらせ変位することが
できる。
【0023】そして、第2ローラ機構18の箇所に至
り、一方のサイドフレーム2が一対のローラ18a,1
8bにて上向きに、他方のサイドフレーム3が一対のロ
ーラ18c,18dにて下向きに各々変位されることに
より、一方のサイドフレーム2における第1リード端子
5先端のアイランド部5aと、他方のサイドフレーム3
における第2及び第3リード端子6,7の先端部6a,
7aとを、図6及び図7に示すように、その間に半導体
チップ9を、当該半導体チップ9における両突起状電極
部9a,9bが第2及び第3リード端子6,7の先端部
6a,7aにおける貫通孔6a′,7a′内に嵌まるよ
うに挟んだ状態に互いに重ね合わせることができるので
ある。
【0024】次に、前記リードフレーム1を加熱炉(図
示せず)に送り込む等することにより、半田の融点より
も高い温度に加熱する。すると、この加熱により、アイ
ランド部5aと半導体チップ9との間に塗布した半田ペ
ースト8における半田は、溶融してアイランド部5aの
半導体チップ9との両方の各々に合金化接合する一方、
半導体チップ9における両突起状電極部9a,9bと第
2及び第3リード端子6,7の先端部6a,7aとの間
に塗布した半田ペースト10,11における半田は、溶
融して突起状電極と第2及び第3リード端子6,7の先
端部6a,7aとの両方の各々に合金化接合することに
なる。
【0025】これにより、半導体チップ9は、アイラン
ド部5aの上面における溶融半田に浮いた状態になる一
方、この半導体チップ9における両突起状電極部9a,
9bと第2及び第3リード端子6,7の先端部6a,7
aとの間には、その間における溶融半田が球形になろう
とするときの表面張力による吸引力が作用することにな
るから、前記のようにアイランド部5aの上面における
溶融半田に浮いた状態になっている半導体チップ9は、
その上面における両突起状電極部9a,9bが第2及び
第3リード端子6,7の先端部6a,7aの各々に引き
寄せられるように自動的に位置決めされる。
【0026】そして、一方の電極部9aと第2リード端
子6の先端部6aとの間における溶融半田、及び、他方
の電極部9bと第3リード端子7の先端部7aとの間に
おける溶融半田は、両突起状電極部9a,9bが嵌まる
貫通孔6a′,7a′の内部に入り込むことになって、
余剰の溶融半田を、前記貫通孔6a′,7a′によって
吸収でき、この状態で、前記した各半田が凝固すること
になるのである。
【0027】すなわち、前記半導体チップ9をアイラン
ド部5aに載置するときに、多少の位置のずれが存在し
ても、この位置のずれを自動的に修正しながら、半導体
チップ9をアイランド部5aに対して接合できると同時
に、半導体チップ9における両突起状電極部9a,9b
に対して第2及び第3リード端子6,7の先端部6a,
7aを確実に接合することができる一方、溶融半田によ
って電極間ショートが発生することを確実に低減できる
のである。
【0028】このようにして、半導体チップ9の第1リ
ード端子5、第2リード端子6及び第3リード端子7へ
の接合を完了すると、前記半導体チップ9、アイランド
部5a、第2リード端子6の先端部6a及び第3リード
端子7の先端部7aの部分を、熱硬化性合成樹脂製のモ
ールド部20にてパッケージしたのち、前記第1リード
端子5、第2リード端子6及び第3リード端子7を、リ
ードフレーム1から切り離すことにより、図9及び図1
0に示すような形態の三端子型半導体装置Aを製造する
ことができるのである。
【0029】なお、前記半導体チップ9における両突起
状電極部9a,9bと、第2及び第3リード端子6,7
の先端部6a,7aとを接合するための半田ペースト1
0,11は、前記実施例のように、半導体チップ9にお
ける両突起状電極部9a,9bに塗布することに代え
て、第2及び第3リード端子6,7の先端部6a,7a
に塗布するようにしても良いのであり、また、前記第2
及び第3リード端子6,7の先端部6a,7aに穿設す
る貫通孔としては、図15に示す、第2の実施例のよう
に、溝型の貫通孔6a″,7a″にしても良いのであ
る。
【0030】次に、図16〜図19は、第3の実施例を
示す。この第3の実施例は、四端子型半導体装置に適用
した場合であり、金属板より打ち抜いた長尺帯状のリー
ドフレーム31における長手左右両縁部におけるサイド
フレーム32,33の間には、その間を一体的に連結す
るセクションバー34が、リードフレーム1の長手方向
に沿って一定のピッチ間隔Pで形成されている。
【0031】また、前記両サイドフレーム32,33の
うち一方のサイドフレーム32には、前記各セクション
バー34の間の部位に先端にアイランド部35aを備え
た第1リード端子35が内向きに突出するように一体的
に形成されており、他方のサイドフレーム33には、前
記各セクションバー34の間の部位に他の三本のリード
端子36,37,38が内向きに突出するように一体的
に形成され、この三本のリード端子36,37,38の
うち外側に位置する第2及び第4リード端子36,38
は、その先端部36a,38aが中央に位置する第3リ
ード端子37の先端部37aに接近するように曲がった
形状であり、且つ、前記中央に位置する第3リード端子
37の先端部37aは、前記第1リード端子35の先端
におけるアイランド部35aに対してリードフレーム3
1の長手方向に沿って適宜寸法E′だけずれている。
【0032】更にまた、前記三本の各リード端子36,
37,38のうち外側に位置する第2及び第4リード端
子36,38の先端部36a,38aには、貫通孔36
a′,38a′が穿設されている。そして、前記リード
フレーム31を、その長手方向に移送する途次におい
て、先づ、各第1リード端子35におけるアイランド部
35aの上面に、図17に示すように、半田ペースト3
9を塗布したのち、上面に三つの突起状電極部40a,
40b,40cを形成した半導体チップ40を搭載した
のち、この半導体チップ40の上面における各突起状電
極部40a,40b,40cに、半田ペースト41,4
2,43を塗布する。
【0033】次いで、前記第1の実施例の場合と同様
に、図10〜図13に示すずらせ重ね装置12に送り込
むことにより、一方のサイドフレーム32における第1
リード端子35先端のアイランド部35aと、他方のサ
イドフレーム33における各リード端子36,37,3
8の先端部36a,37a,38aとを、図18及び図
19に示すように、その間に半導体チップ40を挟んだ
状態に互いに重ね合わせる。この場合において、前記半
導体チップ40における各突起状電極部40a,40
b,40cのうち二つの突起状電極部40a,40c
を、第2及び第4リード端子36,38の先端部36
a,38aにおける貫通孔36a′,38a′に嵌める
ようにする。
【0034】次いで、前記リードフレーム31を加熱炉
(図示せず)に送り込む等することで半田の融点よりも
高い温度に加熱することにより、前記各半田ペースト3
9,41,42,43が溶融し、半導体チップ40は、
アイランド部35aの上面における溶融半田に浮いた状
態になる一方、この半導体チップ40における各突起状
電極部40a,40b,40cと各リード端子36,3
7,38の先端部36a,37a,38aとの間には、
その間における溶融半田が球形になろうとするときの表
面張力による吸引力が作用し、半導体チップ40は、そ
の上面における各突起状電極部40a,40b,40c
が三本の各リード端子36,37,38の先端部36
a,37a,38aの各々に引き寄せられるように自動
的に位置決めされ、この状態で、前記した各半田が凝固
することになるから、半導体チップ40をアイランド部
35aに対して接合できると同時に、半導体チップ40
における各突起状電極部40a,40b,40cに対し
て三本の各リード端子36,37,38の先端部36
a,37a,38aを確実に接合することができるので
ある。
【0035】なお、本発明は、この第3の実施例と同様
にして、五端子以上の多端子型半導体装置にも適用でき
ることは言うまでもない。
【図面の簡単な説明】
【図1】本発明の製造方法に使用するリードフレームの
平面図である。
【図2】図1のII−II視断面図である。
【図3】図1のIII −III 視拡大断面図である。
【図4】半導体チップの斜視図である。
【図5】前記リードフレームにおける第1リード端子の
アイランド部に半導体チップを搭載した状態の平面図で
ある。
【図6】図5のVI−VI視拡大断面図である。
【図7】前記リードフレームにおいて第1リード端子に
対して第2及び第3リード端子を重ねた状態の平面図で
ある。
【図8】図7のVIII−VIII視拡大断面図である。
【図9】半導体装置の平面図である。
【図10】図9のX−X視断面図である。
【図11】本発明の製造方法に使用するずらせ重ね装置
の正面図である。
【図12】図11のXII −XII 視拡大断面図である。
【図13】図11のXIII−XIII視拡大断面図である。
【図14】図11のXIV −XIV 視拡大断面図である。
【図15】本発明の第2の実施例を示す斜視図である。
【図16】本発明における第3の実施例による製造方法
に使用するリードフレームの平面図である。
【図17】図20のXVII−XVII視拡大断面図である。
【図18】前記図16のリードフレームにおいて第1リ
ード端子に他の各リード端子を重ねた状態の平面図であ
る。
【図19】図18のXIX −XIX 視拡大断面図である。
【符号の説明】
1 リードフレーム 2 一方のサイドフレーム 3 他方のサイドフレーム 4 セクションバー 5 第1リード端子 5a アイランド部 6 第2リード端子 6a 第2リード端子の先端部 7 第3リード端子 7a 第3リード端子の先端部 8 半田ペースト 9 半導体チップ 9a,9b 突起状電極部 10,11 半田ペースト 20 モールド部 A 半導体装置 6a′,7a′ 貫通孔

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】リード端子におけるアイランド部に半導体
    チップをダイボンディングし、この半導体チップの上面
    における複数個の電極部の各々に他のリード端子におけ
    る先端部を半田付けにて接合して成る半導体装置におい
    て、前記半導体チップの上面における電極部を、突起状
    に形成する一方、前記他の各リード端子のうち少なくと
    も二つのリードにおける先端部に、前記半導体チップに
    おける両突起状電極部が嵌まる貫通孔を穿設したことを
    特徴とする半導体装置の構造。
  2. 【請求項2】金属板から打ち抜いたリードフレームに、
    アイランド部を備えたリード端子と、先端部に貫通孔を
    穿設した二つのリード端子を含む他の複数個のリード端
    子とを一体的に形成し、前記アイランド部の上面に、半
    田ペーストを塗布したのち、上面に二つの突起状電極部
    を設けて成る半導体チップを搭載し、次いで、前記半導
    体チップの上面側に、前記他の各リード端子における先
    端部を、当該先端部又は半導体チップの上面における各
    突起状電極部に半田ペーストを塗布した状態で、これら
    他の各リード端子のうち少なくとも二つのリード端子の
    先端部における貫通孔に対して突起状電極部が嵌まるよ
    うに重ね合わせたのち、半田の融点以上の温度に加熱す
    ることを特徴とする半導体装置の製造方法。
JP27214894A 1994-11-07 1994-11-07 半導体装置の構造及びその製造方法 Pending JPH08139247A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP27214894A JPH08139247A (ja) 1994-11-07 1994-11-07 半導体装置の構造及びその製造方法
US08/554,597 US5821611A (en) 1994-11-07 1995-11-06 Semiconductor device and process and leadframe for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27214894A JPH08139247A (ja) 1994-11-07 1994-11-07 半導体装置の構造及びその製造方法

Publications (1)

Publication Number Publication Date
JPH08139247A true JPH08139247A (ja) 1996-05-31

Family

ID=17509761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27214894A Pending JPH08139247A (ja) 1994-11-07 1994-11-07 半導体装置の構造及びその製造方法

Country Status (1)

Country Link
JP (1) JPH08139247A (ja)

Similar Documents

Publication Publication Date Title
US6531662B1 (en) Circuit board, battery pack, and method of manufacturing circuit board
US5821611A (en) Semiconductor device and process and leadframe for making the same
JPH0778932A (ja) 半導体装置の製造方法
JPH08139247A (ja) 半導体装置の構造及びその製造方法
JP3561304B2 (ja) 半導体装置の製造に使用するリードフレーム
CN112584963A (zh) 接合结构体、半导体装置和接合方法
JP3469332B2 (ja) 半導体装置の構造
JP3437659B2 (ja) 半導体装置の構造及びその製造方法
JPH08139243A (ja) 半導体装置の製造方法
JPH08139242A (ja) 半導体装置の構造及びその製造方法
JP3447393B2 (ja) 半導体装置の構造及びその製造方法
JPH08130279A (ja) 半導体装置の構造及びその製造方法
JPH08139248A (ja) 半導体装置の構造及びその製造方法
JPH08148623A (ja) 半導体装置
JP2648385B2 (ja) 半導体装置の製造方法
JPH08148622A (ja) 半導体装置の構造
JP3913138B2 (ja) 半導体チップを使用した半導体装置
JPS61102089A (ja) フラツトパツケ−ジicの実装構造
JPH06252326A (ja) 多端子部品、配線基板、多端子部品の実装構造
JP2703272B2 (ja) ワイヤボンディング装置
JPH06132457A (ja) 半導体装置およびその製造方法
JPH08186217A (ja) 半導体装置
JP2595881B2 (ja) 表面実装型集積回路パッケージのリード端子の固着方法
KR940006086B1 (ko) 주파수발생센서의 리드프레임 접합방법
JPH08162580A (ja) 半導体装置