JP4321742B2 - 半導体チップを使用した半導体装置 - Google Patents
半導体チップを使用した半導体装置 Download PDFInfo
- Publication number
- JP4321742B2 JP4321742B2 JP2002085641A JP2002085641A JP4321742B2 JP 4321742 B2 JP4321742 B2 JP 4321742B2 JP 2002085641 A JP2002085641 A JP 2002085641A JP 2002085641 A JP2002085641 A JP 2002085641A JP 4321742 B2 JP4321742 B2 JP 4321742B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- die bonding
- bonding agent
- island
- island portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップを使用した半導体装置のうち、前記半導体チップを、金属板製のアイランド部にダイボンディングし、更に、この半導体チップを、合成樹脂製のモールド部にてパッケージして成る半導体装置に関するものである。
【０００２】
【従来の技術】
一般に、この種の半導体装置は、従来から良く知られているように、金属板製の一方のリード端子の先端にアイランド部を一体的に設け、このアイランド部に、半導体チップを、半田ペースト等のダイボンディング剤にてダイボンディングし、この半導体チップに、同じく金属板製の少なくとも一本の他方のリード端子を、当該他方のリード端子の先端を半導体チップにダイボンディング剤にて接合するか、或いは細い金属線によるワイヤボンディングにて電気的に接続したのち、これらの全体を合成樹脂製のモールド部にて、前記一方のリード端子及び他方のリード端子が当該モールド部から突出するようにパッケージするという構成にしている。
【０００３】
この構成の半導体装置において、従来は、前記アイランド部を、これにダイボンディングする半導体チップにおける矩形と相似の矩形にしているものの、その矩形の長さ寸法及び幅寸法を、前記半導体チップにおける矩形の長さ寸法及び幅寸法よりも遥かに大きくしているから、以下に述べるような問題があった。
【０００４】
【発明が解決しようとする課題】
すなわち、前記アイランド部の上面に、半田ペースト等のダイボンディング剤の適宜量を塗着し、このダイボンディング剤の上に前記半導体チップを載せた状態で、前記ダイボンディング剤を加熱にて溶融したとき、この溶融ダイボンディング剤は、前記アイランド部の上面を四方に大きく広がり、この溶融ダイボンディング剤に載っている半導体チップも、前記溶融ダイボンディング剤の四方への広がりに伴って、前記アイランド部の上面をその中心からずれるように移動し、この中心からずれ移動した位置において、前記溶融ダイボンディング剤の凝固にてアイランド部に対して固定されることになる。
【０００５】
また、前記アイランド部に対して半導体チップが、当該半導体チップにおける各側面が前記アイランド部における矩形の各側面と非平行の傾いた姿勢で供給された場合に、この傾いた姿勢は修正されることなく前記傾いた姿勢のままでアイランド部に固定されることになる。
【０００６】
従って、前記アイランド部にダイボンディングした半導体チップを、合成樹脂製のモールド部にてパッケージする場合には、このモールド部における大きさを、当該モールド部にてパッケージする半導体チップが前記したように中心からずれ移動すること、及びその各側面がアイランド部の各側面と非平行の傾いた姿勢になることを見込み、このいずれの場合においても、当該モールド部にて完全にパッケージできるように、大きくしなければならないから、半導体装置の大型化及び重量のアップを招来するのである。
【０００７】
或いは、モールド部の大きさが決められている場合には、半導体チップの大きさを、当該半導体チップが前記したように中心からずれ移動すること、及びその各側面がアイランド部の各側面と非平行の傾いた姿勢になることを見込んで小さくしなければならず、換言すると、大きい半導体チップを使用することができないのである。
【０００８】
本発明は、これらの問題を解消することを技術的課題とするものである。
【０００９】
【課題を解決するための手段】
この技術的課題を達成するため本発明の請求項１は、
「先端に矩形のアイランド部を一体的に設けた金属板製の一方のリード端子と、前記アイランド部に第１の溶融ダイボンディング剤にてダイボンディングした矩形の半導体チップと、前記半導体チップに第２の溶融ダイボンディング剤にて電気的に接続した金属板製の少なくとも一本の他方のリード端子と、前記半導体チップの部分をパッケージする合成樹脂製のモールド部から成る半導体装置において、
前記アイランド部の矩形における長さ寸法及び幅寸法が、前記半導体チップの矩形における長さ寸法及び幅寸法の０．６５〜１．３５倍に設定されている一方、前記第２の溶融ダイボンディング剤は，前記第１の溶融ダイボンディング剤よりも低融点であり、前記両溶融ダイボンディング剤は、前記第１の溶融ダイボンディング剤の融点以上に加熱したのち冷却され前記第１の溶融ダイボンディング剤の凝固に次いで前記第２の溶融ダイボンディング剤が凝固する構成である。」
ことを特徴としている。
【００１０】
また、本発明の請求項２は、
「前記請求項１の記載において、前記アイランド部に、凹み部を、当該凹み部内に前記半導体チップが嵌まることがない大きさにして設ける。」
ことを特徴としている。
【００１１】
【発明の作用・効果】
このように、金属板製の一方のリード端子に一体的に設けたアイランド部において、その矩形における長さ寸法及び幅寸法を、半導体チップの矩形における長さ寸法及び幅寸法の０．６５〜１．３５倍にしたことにより、前記半導体チップを、前記アイランド部に対して、当該半導体チップにおける各側面がアイランド部における各側面に対して非平行の向き姿勢で載せられているか、或いは、半導体チップが前記アイランド部の中心からずれた位置に載せられている場合に、加熱にて溶融した第１の溶融ダイボンディング剤が溶融状態の第２の溶融ダイボンディング剤よりも先に凝固するときの表面張力が，半導体チップ及びアイランド部の各側面に同時に作用するから、以下の実施の形態において詳しく述べるように、この表面張力によるセルフアライメントにて、前記矩形の半導体チップは、その各側面が矩形のアイランド部における各側面と平行又は略平行になる姿勢の向きに自動的に修正されるとともに、当該半導体チップをアイランド部における中心に正確に位置するように自動的に修正され、そして、この姿勢の状態でダイボンディングされることになる。
【００１２】
このように、アイランド部に対する半導体チップのダイボンディングに際して、ダイボンディング剤の表面張力によるセルフアライメントにて、半導体チップにおけるアイランド部の中心からのずれを小さくすることができるとともに、半導体チップにおける各側面をアイランド部における各側面に対して平行又は平行に近づけることができるから、この半導体チップをパッケージするモールド部を、従来の場合よりも小さく、ひいては、半導体装置を小型・軽量化できるのである。
【００１３】
また、モールド部の大きさが決められている場合には、半導体チップを、半導体チップにおけるアイランド部の中心からのずれを小さくすることができるとともに、半導体チップにおける各側面をアイランド部における各側面に対して平行又は平行に近づけることができる分だけ大きくすることができ、換言すると、大きな半導体チップを使用することができるのである。
【００１４】
ところで、このように、アイランド部における矩形の長さ寸法及び幅寸法を、半導体チップの矩形における長さ寸法及び幅寸法の０．６５〜１．３５倍にするという構成にした場合、このアイランド部に塗着したダイボンディング剤の盛り上がり高さが、前記アイランド部を前記したように構成しない場合よりも高くなるから、前記半導体チップにおけるアイランド部からの高さ位置が、高くなるとともに、この高さ位置が不揃いになるばかりか、ダイボンディング剤の盛り上り高さが高くなることで、これに対する半導体チップのめり込み深さが深くなることで、半導体チップに電気的なショートを発生することになる。
【００１５】
これに対して、本発明は、請求項２の構成にすることを提案する。
【００１６】
すなわち、請求項２は、前記アイランド部に、凹み部を、当該凹み部内に前記半導体チップが嵌まることがない大きさにして設けるという構成にしたものであり、これにより、前記アイランド部の表面に塗着したダイボンディング剤の一部は、前記凹み部に入って、前記アイランド部の表面におけるダイボンディング剤の盛り上がり高さを、当該ダイボンディング剤によるセルフアライメントを確保した状態のもとで、低くできるから、半導体チップにおけるアイランド部からの浮き上がり高さを低くできるとともに、高さの不揃いを低減でき、しかも、ダイボンディング剤に対する半導体チップのめり込み深さが浅くなって、半導体チップに電気的ショートが発生することを低減できるのである。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面について説明する。
【００１８】
図１〜図７は、第１の実施の形態を示す。
【００１９】
この第１の実施の形態は、例えば、ダイオード等のような二端子型の半導体装置に適用したものである。
【００２０】
この図において、符号１は、二端子型の半導体装置を示し、この半導体装置１は、金属板製の一方のリード端子２の先端に一体的に設けた矩形のアイランド部３の上面に、矩形の半導体チップ４をダイボンディングし、この半導体チップ４に対して、同じく金属板製の他方のリード端子５の先端をダイボンディングし、更に、前記半導体チップ４の部分を、合成樹脂製のモールド部６にて、前記一方のリード端子２及び他方のリード端子５が当該モールド部６から突出するようにパッケージするという構成になっている。
【００２１】
この構成の半導体装置１において、前記半導体チップ４は、一般的に言って、長さ寸法Ｌ０で幅寸法Ｗ０の矩形であることから、前記アイランド部３を、その長さ寸法Ｌ１及び幅寸法Ｗ１を前記半導体チップ４の矩形における長さ寸法Ｌ０及び幅寸法Ｗ０と等しいか、略等しくした合同又は略合同の矩形にする。
【００２２】
このアイランド部３の上面に、図３及び図４に示すように、第１の溶融ダイボンディング剤としての融点を例えば３１０℃した高融点の半田ペースト７の適宜量を塗着し、次いで、この高融点の半田ペースト７の上に、図５に示すように、前記半導体チップ４を載せ、更に、この半導体チップ４の上面に、第２の溶融ダイボンディング剤としての融点を例えば３００℃というように前記高融点の半田ペースト７よりも低くした低融点の半田ペースト８の適宜量を塗着し、この低融点の半田ペースト８の上に、前記他方のリード端子５を重ね、この状態で、前記高融点の半田ペースト７における半田融点以上の温度に加熱して，前記半田ペースト７及び前記半田ペースト８を溶融したのち冷却することにより、先ず高融点の半田ペースト７における溶融半田を凝固し、次いで低融点の半田ペースト８における溶融半田を凝固する。
【００２３】
この場合において、前記アイランド部３は、矩形の半導体チップ４と合同又は略合同の矩形にしていることにより、前記低融点の半田ペースト８よりも先に凝固する高融点の第１ペースト７における表面張力が半導体チップ３及びアイランド部３の各側面に同時に作用するから、前記矩形の半導体チップ４を、前記矩形のアイランド部３に対して、図６に二点鎖線で示すように、当該半導体チップ４における各側面がアイランド部３における各側面に対して非平行の向き姿勢で載せられているか、或いは、半導体チップ４が前記アイランド部３の中心からずれた位置に載せられている場合に、前記第１ペースト７における表面張力によるセルフアライメントにて、前記矩形の半導体チップ４は、その各側面が矩形のアイランド部３における各側面と平行又は略平行になる姿勢の向きに自動的に修正されるとともに、当該半導体チップ４がアイランド部３における中心に正確に位置するように自動的に修正されることになる。
【００２４】
そして、前記半導体チップ４は、前記のように修正された姿勢のままで、両半田ペースト７，８における溶融半田の凝固にて固定（ダイボンディング）される。
【００２５】
この場合において、本発明者の実験によると、加熱溶融した半田における表面張力のセルフアライメントによる前記した自動的な修正は、前記アイランド３における矩形の長さ寸法Ｌ１及び幅寸法Ｗ１を、前記半導体チップ４における矩形の長さ寸法Ｌ０及び幅寸法Ｗ０の０．６５〜１．３５倍の範囲内にした場合において確実に達成できるのであり、最も好ましいのは、０．７５〜１．２５倍の範囲内であった。
【００２６】
つまり、前記アイランド部３における矩形の長さ寸法Ｌ１及び幅寸法Ｗ１を、前記半導体チップ４における矩形の長さ寸法Ｌ０及び幅寸法Ｗ０の０．６５〜１．３５倍の範囲内に設定する一方，前記第２ペースト８を，前記第１ペースト７よりも低融点にしたことにより、一方のリード端子２におけるアイランド部３に対する半導体チップ４のダイボンディングに際して、第１ペースト７が先に凝固するときのセルフアライメントにより、半導体チップ４におけるアイランド部３の中心からのずれを小さくすることができるとともに、半導体チップ４における各側面をアイランド部３における各側面に対して平行又は平行に近づけることができるから、この半導体チップ４の部分をパッケージするモールド部６における幅寸法を、従来の場合よりも小さくでき、ひいては、半導体装置１を小型・軽量化できるのであり、また、モールド部６の大きさが決められている場合には、それだけ、大きな半導体チップ４を使用することができるのである。
【００２７】
次に、図８は、第２の実施の形態を示す。
【００２８】
この第２の実施の形態は、前記一方のリード端子２におけるアイランド部３を、前記したように構成することに加えて、このアイランド部３に、凹み部９を、当該凹み部９内に前記半導体チップ４が嵌まることがない大きさにして設けるものである。
【００２９】
このように構成することにより、前記アイランド部３の表面に塗着した半田ペースト７を、これに半導体チップ４を載せたのち加熱溶融したとき、この溶融半田の一部が、前記凹み部９に入ることになるから、これによって、前記アイランド部３の表面における溶融半田の盛り上がり高さを、当該溶融半田の表面張力によるセルフアライメントを確保した状態のもとで、低くできるから、半導体チップ４におけるアイランド部３からの浮き上がり高さを低くできるとともに、高さの不揃いを低減でき、しかも、半導体チップ３に電気的ショートが発生することを低減できる。
【図面の簡単な説明】
【図１】第１の実施の形態による二端子型半導体装置を示す縦断正面図である。
【図２】図１の平面図である。
【図３】前記第１の実施の形態による二端子型半導体装置の分解斜視図である。
【図４】図３のIV−IV視断面図である。
【図５】前記第１の実施の形態においてアイランド部に半導体チップを載せた状態を示す縦断正面図である。
【図６】図５の平面図である。
【図７】前記第１の実施の形態においてアイランド部に半導体チップを載せその上に他方のリード端子を重ねた状態を示す縦断正面図である。
【図８】第２の実施に形態におけるアイランド部を示す縦断正面図である。
【図９】本発明を適用する他の二端子型半導体装置を示す縦断正面図である。
【図１０】図９の平面図である。
【図１１】本発明を適用する多数端子型半導体装置を示す平面図である。
【図１２】本発明を適用する別の多数端子型半導体装置を示す平面図である。
【符号の説明】
１ 二端子型半導体装置
２ 一方のリード端子
３ アイランド部
４ 半導体チップ
５ 他方のリード端子
６ モールド部
７，８ 半田ペースト
９ 凹み部
【発明の属する技術分野】
本発明は、半導体チップを使用した半導体装置のうち、前記半導体チップを、金属板製のアイランド部にダイボンディングし、更に、この半導体チップを、合成樹脂製のモールド部にてパッケージして成る半導体装置に関するものである。
【０００２】
【従来の技術】
一般に、この種の半導体装置は、従来から良く知られているように、金属板製の一方のリード端子の先端にアイランド部を一体的に設け、このアイランド部に、半導体チップを、半田ペースト等のダイボンディング剤にてダイボンディングし、この半導体チップに、同じく金属板製の少なくとも一本の他方のリード端子を、当該他方のリード端子の先端を半導体チップにダイボンディング剤にて接合するか、或いは細い金属線によるワイヤボンディングにて電気的に接続したのち、これらの全体を合成樹脂製のモールド部にて、前記一方のリード端子及び他方のリード端子が当該モールド部から突出するようにパッケージするという構成にしている。
【０００３】
この構成の半導体装置において、従来は、前記アイランド部を、これにダイボンディングする半導体チップにおける矩形と相似の矩形にしているものの、その矩形の長さ寸法及び幅寸法を、前記半導体チップにおける矩形の長さ寸法及び幅寸法よりも遥かに大きくしているから、以下に述べるような問題があった。
【０００４】
【発明が解決しようとする課題】
すなわち、前記アイランド部の上面に、半田ペースト等のダイボンディング剤の適宜量を塗着し、このダイボンディング剤の上に前記半導体チップを載せた状態で、前記ダイボンディング剤を加熱にて溶融したとき、この溶融ダイボンディング剤は、前記アイランド部の上面を四方に大きく広がり、この溶融ダイボンディング剤に載っている半導体チップも、前記溶融ダイボンディング剤の四方への広がりに伴って、前記アイランド部の上面をその中心からずれるように移動し、この中心からずれ移動した位置において、前記溶融ダイボンディング剤の凝固にてアイランド部に対して固定されることになる。
【０００５】
また、前記アイランド部に対して半導体チップが、当該半導体チップにおける各側面が前記アイランド部における矩形の各側面と非平行の傾いた姿勢で供給された場合に、この傾いた姿勢は修正されることなく前記傾いた姿勢のままでアイランド部に固定されることになる。
【０００６】
従って、前記アイランド部にダイボンディングした半導体チップを、合成樹脂製のモールド部にてパッケージする場合には、このモールド部における大きさを、当該モールド部にてパッケージする半導体チップが前記したように中心からずれ移動すること、及びその各側面がアイランド部の各側面と非平行の傾いた姿勢になることを見込み、このいずれの場合においても、当該モールド部にて完全にパッケージできるように、大きくしなければならないから、半導体装置の大型化及び重量のアップを招来するのである。
【０００７】
或いは、モールド部の大きさが決められている場合には、半導体チップの大きさを、当該半導体チップが前記したように中心からずれ移動すること、及びその各側面がアイランド部の各側面と非平行の傾いた姿勢になることを見込んで小さくしなければならず、換言すると、大きい半導体チップを使用することができないのである。
【０００８】
本発明は、これらの問題を解消することを技術的課題とするものである。
【０００９】
【課題を解決するための手段】
この技術的課題を達成するため本発明の請求項１は、
「先端に矩形のアイランド部を一体的に設けた金属板製の一方のリード端子と、前記アイランド部に第１の溶融ダイボンディング剤にてダイボンディングした矩形の半導体チップと、前記半導体チップに第２の溶融ダイボンディング剤にて電気的に接続した金属板製の少なくとも一本の他方のリード端子と、前記半導体チップの部分をパッケージする合成樹脂製のモールド部から成る半導体装置において、
前記アイランド部の矩形における長さ寸法及び幅寸法が、前記半導体チップの矩形における長さ寸法及び幅寸法の０．６５〜１．３５倍に設定されている一方、前記第２の溶融ダイボンディング剤は，前記第１の溶融ダイボンディング剤よりも低融点であり、前記両溶融ダイボンディング剤は、前記第１の溶融ダイボンディング剤の融点以上に加熱したのち冷却され前記第１の溶融ダイボンディング剤の凝固に次いで前記第２の溶融ダイボンディング剤が凝固する構成である。」
ことを特徴としている。
【００１０】
また、本発明の請求項２は、
「前記請求項１の記載において、前記アイランド部に、凹み部を、当該凹み部内に前記半導体チップが嵌まることがない大きさにして設ける。」
ことを特徴としている。
【００１１】
【発明の作用・効果】
このように、金属板製の一方のリード端子に一体的に設けたアイランド部において、その矩形における長さ寸法及び幅寸法を、半導体チップの矩形における長さ寸法及び幅寸法の０．６５〜１．３５倍にしたことにより、前記半導体チップを、前記アイランド部に対して、当該半導体チップにおける各側面がアイランド部における各側面に対して非平行の向き姿勢で載せられているか、或いは、半導体チップが前記アイランド部の中心からずれた位置に載せられている場合に、加熱にて溶融した第１の溶融ダイボンディング剤が溶融状態の第２の溶融ダイボンディング剤よりも先に凝固するときの表面張力が，半導体チップ及びアイランド部の各側面に同時に作用するから、以下の実施の形態において詳しく述べるように、この表面張力によるセルフアライメントにて、前記矩形の半導体チップは、その各側面が矩形のアイランド部における各側面と平行又は略平行になる姿勢の向きに自動的に修正されるとともに、当該半導体チップをアイランド部における中心に正確に位置するように自動的に修正され、そして、この姿勢の状態でダイボンディングされることになる。
【００１２】
このように、アイランド部に対する半導体チップのダイボンディングに際して、ダイボンディング剤の表面張力によるセルフアライメントにて、半導体チップにおけるアイランド部の中心からのずれを小さくすることができるとともに、半導体チップにおける各側面をアイランド部における各側面に対して平行又は平行に近づけることができるから、この半導体チップをパッケージするモールド部を、従来の場合よりも小さく、ひいては、半導体装置を小型・軽量化できるのである。
【００１３】
また、モールド部の大きさが決められている場合には、半導体チップを、半導体チップにおけるアイランド部の中心からのずれを小さくすることができるとともに、半導体チップにおける各側面をアイランド部における各側面に対して平行又は平行に近づけることができる分だけ大きくすることができ、換言すると、大きな半導体チップを使用することができるのである。
【００１４】
ところで、このように、アイランド部における矩形の長さ寸法及び幅寸法を、半導体チップの矩形における長さ寸法及び幅寸法の０．６５〜１．３５倍にするという構成にした場合、このアイランド部に塗着したダイボンディング剤の盛り上がり高さが、前記アイランド部を前記したように構成しない場合よりも高くなるから、前記半導体チップにおけるアイランド部からの高さ位置が、高くなるとともに、この高さ位置が不揃いになるばかりか、ダイボンディング剤の盛り上り高さが高くなることで、これに対する半導体チップのめり込み深さが深くなることで、半導体チップに電気的なショートを発生することになる。
【００１５】
これに対して、本発明は、請求項２の構成にすることを提案する。
【００１６】
すなわち、請求項２は、前記アイランド部に、凹み部を、当該凹み部内に前記半導体チップが嵌まることがない大きさにして設けるという構成にしたものであり、これにより、前記アイランド部の表面に塗着したダイボンディング剤の一部は、前記凹み部に入って、前記アイランド部の表面におけるダイボンディング剤の盛り上がり高さを、当該ダイボンディング剤によるセルフアライメントを確保した状態のもとで、低くできるから、半導体チップにおけるアイランド部からの浮き上がり高さを低くできるとともに、高さの不揃いを低減でき、しかも、ダイボンディング剤に対する半導体チップのめり込み深さが浅くなって、半導体チップに電気的ショートが発生することを低減できるのである。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面について説明する。
【００１８】
図１〜図７は、第１の実施の形態を示す。
【００１９】
この第１の実施の形態は、例えば、ダイオード等のような二端子型の半導体装置に適用したものである。
【００２０】
この図において、符号１は、二端子型の半導体装置を示し、この半導体装置１は、金属板製の一方のリード端子２の先端に一体的に設けた矩形のアイランド部３の上面に、矩形の半導体チップ４をダイボンディングし、この半導体チップ４に対して、同じく金属板製の他方のリード端子５の先端をダイボンディングし、更に、前記半導体チップ４の部分を、合成樹脂製のモールド部６にて、前記一方のリード端子２及び他方のリード端子５が当該モールド部６から突出するようにパッケージするという構成になっている。
【００２１】
この構成の半導体装置１において、前記半導体チップ４は、一般的に言って、長さ寸法Ｌ０で幅寸法Ｗ０の矩形であることから、前記アイランド部３を、その長さ寸法Ｌ１及び幅寸法Ｗ１を前記半導体チップ４の矩形における長さ寸法Ｌ０及び幅寸法Ｗ０と等しいか、略等しくした合同又は略合同の矩形にする。
【００２２】
このアイランド部３の上面に、図３及び図４に示すように、第１の溶融ダイボンディング剤としての融点を例えば３１０℃した高融点の半田ペースト７の適宜量を塗着し、次いで、この高融点の半田ペースト７の上に、図５に示すように、前記半導体チップ４を載せ、更に、この半導体チップ４の上面に、第２の溶融ダイボンディング剤としての融点を例えば３００℃というように前記高融点の半田ペースト７よりも低くした低融点の半田ペースト８の適宜量を塗着し、この低融点の半田ペースト８の上に、前記他方のリード端子５を重ね、この状態で、前記高融点の半田ペースト７における半田融点以上の温度に加熱して，前記半田ペースト７及び前記半田ペースト８を溶融したのち冷却することにより、先ず高融点の半田ペースト７における溶融半田を凝固し、次いで低融点の半田ペースト８における溶融半田を凝固する。
【００２３】
この場合において、前記アイランド部３は、矩形の半導体チップ４と合同又は略合同の矩形にしていることにより、前記低融点の半田ペースト８よりも先に凝固する高融点の第１ペースト７における表面張力が半導体チップ３及びアイランド部３の各側面に同時に作用するから、前記矩形の半導体チップ４を、前記矩形のアイランド部３に対して、図６に二点鎖線で示すように、当該半導体チップ４における各側面がアイランド部３における各側面に対して非平行の向き姿勢で載せられているか、或いは、半導体チップ４が前記アイランド部３の中心からずれた位置に載せられている場合に、前記第１ペースト７における表面張力によるセルフアライメントにて、前記矩形の半導体チップ４は、その各側面が矩形のアイランド部３における各側面と平行又は略平行になる姿勢の向きに自動的に修正されるとともに、当該半導体チップ４がアイランド部３における中心に正確に位置するように自動的に修正されることになる。
【００２４】
そして、前記半導体チップ４は、前記のように修正された姿勢のままで、両半田ペースト７，８における溶融半田の凝固にて固定（ダイボンディング）される。
【００２５】
この場合において、本発明者の実験によると、加熱溶融した半田における表面張力のセルフアライメントによる前記した自動的な修正は、前記アイランド３における矩形の長さ寸法Ｌ１及び幅寸法Ｗ１を、前記半導体チップ４における矩形の長さ寸法Ｌ０及び幅寸法Ｗ０の０．６５〜１．３５倍の範囲内にした場合において確実に達成できるのであり、最も好ましいのは、０．７５〜１．２５倍の範囲内であった。
【００２６】
つまり、前記アイランド部３における矩形の長さ寸法Ｌ１及び幅寸法Ｗ１を、前記半導体チップ４における矩形の長さ寸法Ｌ０及び幅寸法Ｗ０の０．６５〜１．３５倍の範囲内に設定する一方，前記第２ペースト８を，前記第１ペースト７よりも低融点にしたことにより、一方のリード端子２におけるアイランド部３に対する半導体チップ４のダイボンディングに際して、第１ペースト７が先に凝固するときのセルフアライメントにより、半導体チップ４におけるアイランド部３の中心からのずれを小さくすることができるとともに、半導体チップ４における各側面をアイランド部３における各側面に対して平行又は平行に近づけることができるから、この半導体チップ４の部分をパッケージするモールド部６における幅寸法を、従来の場合よりも小さくでき、ひいては、半導体装置１を小型・軽量化できるのであり、また、モールド部６の大きさが決められている場合には、それだけ、大きな半導体チップ４を使用することができるのである。
【００２７】
次に、図８は、第２の実施の形態を示す。
【００２８】
この第２の実施の形態は、前記一方のリード端子２におけるアイランド部３を、前記したように構成することに加えて、このアイランド部３に、凹み部９を、当該凹み部９内に前記半導体チップ４が嵌まることがない大きさにして設けるものである。
【００２９】
このように構成することにより、前記アイランド部３の表面に塗着した半田ペースト７を、これに半導体チップ４を載せたのち加熱溶融したとき、この溶融半田の一部が、前記凹み部９に入ることになるから、これによって、前記アイランド部３の表面における溶融半田の盛り上がり高さを、当該溶融半田の表面張力によるセルフアライメントを確保した状態のもとで、低くできるから、半導体チップ４におけるアイランド部３からの浮き上がり高さを低くできるとともに、高さの不揃いを低減でき、しかも、半導体チップ３に電気的ショートが発生することを低減できる。
【図面の簡単な説明】
【図１】第１の実施の形態による二端子型半導体装置を示す縦断正面図である。
【図２】図１の平面図である。
【図３】前記第１の実施の形態による二端子型半導体装置の分解斜視図である。
【図４】図３のIV−IV視断面図である。
【図５】前記第１の実施の形態においてアイランド部に半導体チップを載せた状態を示す縦断正面図である。
【図６】図５の平面図である。
【図７】前記第１の実施の形態においてアイランド部に半導体チップを載せその上に他方のリード端子を重ねた状態を示す縦断正面図である。
【図８】第２の実施に形態におけるアイランド部を示す縦断正面図である。
【図９】本発明を適用する他の二端子型半導体装置を示す縦断正面図である。
【図１０】図９の平面図である。
【図１１】本発明を適用する多数端子型半導体装置を示す平面図である。
【図１２】本発明を適用する別の多数端子型半導体装置を示す平面図である。
【符号の説明】
１ 二端子型半導体装置
２ 一方のリード端子
３ アイランド部
４ 半導体チップ
５ 他方のリード端子
６ モールド部
７，８ 半田ペースト
９ 凹み部
Claims (2)
- 先端に矩形のアイランド部を一体的に設けた金属板製の一方のリード端子と、前記アイランド部に第１の溶融ダイボンディング剤にてダイボンディングした矩形の半導体チップと、前記半導体チップに第２の溶融ダイボンディング剤にて電気的に接続した金属板製の少なくとも一本の他方のリード端子と、前記半導体チップの部分をパッケージする合成樹脂製のモールド部から成る半導体装置において、
前記アイランド部の矩形における長さ寸法及び幅寸法が、前記半導体チップの矩形における長さ寸法及び幅寸法の０．６５〜１．３５倍に設定されている一方、前記第２の溶融ダイボンディング剤は，前記第１の溶融ダイボンディング剤よりも低融点であり、前記両溶融ダイボンディング剤は、前記第１の溶融ダイボンディング剤の融点以上に加熱したのち冷却され前記第１の溶融ダイボンディング剤の凝固に次いで前記第２の溶融ダイボンディング剤が凝固する構成であることを特徴とする半導体チップを使用した半導体装置。 - 前記請求項１の記載において、前記アイランド部に、凹み部を、当該凹み部内に前記半導体チップが嵌まることがない大きさにして設けることを特徴とする半導体チップを使用した半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002085641A JP4321742B2 (ja) | 2002-03-26 | 2002-03-26 | 半導体チップを使用した半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002085641A JP4321742B2 (ja) | 2002-03-26 | 2002-03-26 | 半導体チップを使用した半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003282805A JP2003282805A (ja) | 2003-10-03 |
| JP4321742B2 true JP4321742B2 (ja) | 2009-08-26 |
Family
ID=29232529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002085641A Expired - Lifetime JP4321742B2 (ja) | 2002-03-26 | 2002-03-26 | 半導体チップを使用した半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4321742B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9041188B2 (en) * | 2012-11-10 | 2015-05-26 | Vishay General Semiconductor Llc | Axial semiconductor package |
| JP6167825B2 (ja) * | 2013-10-07 | 2017-07-26 | 三菱電機株式会社 | 半導体装置 |
-
2002
- 2002-03-26 JP JP2002085641A patent/JP4321742B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003282805A (ja) | 2003-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3924481B2 (ja) | 半導体チップを使用した半導体装置 | |
| US7410834B2 (en) | Method of manufacturing a semiconductor device | |
| US6670220B2 (en) | Semiconductor device and manufacture method of that | |
| US7675144B2 (en) | Method of making wireless semiconductor device, and leadframe used therefor | |
| EP0712158B1 (en) | Resin sealing type semiconductor device with cooling member and method of making the same | |
| TW200305958A (en) | Semiconductor device using semiconductor chip | |
| JPH02121356A (ja) | 半導体デバイス | |
| KR20090009838A (ko) | 구부러진 히트 싱크를 구비한 플립 칩 엠엘피 | |
| US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
| JP6008750B2 (ja) | 半導体装置 | |
| JP4321742B2 (ja) | 半導体チップを使用した半導体装置 | |
| JPH08139218A (ja) | 混成集積回路装置およびその製造方法 | |
| CN110828432A (zh) | 功率半导体模块 | |
| JPH0715918B2 (ja) | 半導体チップ実装用リード構造体 | |
| JP2000082721A (ja) | 半導体装置の製造方法 | |
| JPH09121015A (ja) | 半導体装置 | |
| JP2004281634A (ja) | 積層実装型半導体装置の製造方法 | |
| JPH08148623A (ja) | 半導体装置 | |
| KR100237912B1 (ko) | 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법 | |
| JPH09129796A (ja) | 半導体装置 | |
| US20040021219A1 (en) | Method of mounting integrated circuit die in a package using a solder preform having isolatable portions | |
| JP2004071648A (ja) | 半導体装置の製造方法 | |
| JP4201060B2 (ja) | 半導体装置、およびその製造方法 | |
| JPH08186217A (ja) | 半導体装置 | |
| JP3048236B2 (ja) | 電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080407 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080501 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080529 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080530 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090527 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090528 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4321742 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |