JPH02121356A - 半導体デバイス - Google Patents

半導体デバイス

Info

Publication number
JPH02121356A
JPH02121356A JP1231824A JP23182489A JPH02121356A JP H02121356 A JPH02121356 A JP H02121356A JP 1231824 A JP1231824 A JP 1231824A JP 23182489 A JP23182489 A JP 23182489A JP H02121356 A JPH02121356 A JP H02121356A
Authority
JP
Japan
Prior art keywords
die
lead
bonding
alignment means
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1231824A
Other languages
English (en)
Other versions
JP2658423B2 (ja
Inventor
Martin Kalfus
マーティン・カルファス
Robert A Gooch
ロバート・オースチン・グーチ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH02121356A publication Critical patent/JPH02121356A/ja
Application granted granted Critical
Publication of JP2658423B2 publication Critical patent/JP2658423B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/7725—Means for applying energy, e.g. heating means
    • H01L2224/77272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、一般的に電子デバイスに関し、ざらに詳しく
は、半導体またはその他の電子チップに１ノードを設け
るための改良した手段および方法に関する。本明細書で
使用する、「単数のデバイス」または「複数のデバイス
」とは、ここで述べる種類の接続手段およびリードを使
用する全ての種類の電子デバイスと集積回路を指すこと
を意図している。
（従来技術） 電子技術、特に半導体デバイスや回路技術では、主とし
て信号処理用に機能するデバイスには重量の小さいリー
ドを設け、十分な電流を搬送するデバイスには重量の大
きいリードを設けるのが一般的である。細い線のワイヤ
・ボンディングと金属フォイルのタブ・ボンディングは
信号処理デバイスに一般的に使用される技術の例である
。通常数マイクロアンペアないし数ミリアンペアを搬送
するに過ぎないこれらの線やフォイルは、厚さが１ミル
の数分の１ないし数ミルでおり、一般的にデバイス上の
ボンディング・パッドに直接溶接される。
数アンペアないし数十または数百アンペアの電流を必要
とするパワー・ダイオードやトランジスタまたは集積回
路のような電流の高いデバイスの場合、デバイスにボン
ディングすべきリードはざらに堅牢でなければならず、
厚さが数十ないし数百ミルのオーダーの金属線を使用す
るのが通常である。これらはしばしばデバイス上のボン
ディング領域にはんだ付けすることによって取り付けら
れる。
このような堅牢なリードを必要とする場合、１ノードを
ダイまたはその他の電子デバイス上のボンディング・パ
ッドと位置合せし、ホンディング工程中にこの−ような
位置合せを維持することは益々困難になってくる。もし
ダイ上のリードとボンディング・パッドが正しく位置合
せできなければ、生産上の歩留りと信頼性が減少する。
したがって、本発明の目的は、少なくともリードの中の
１本がリード・フレームおよびリードの取り付けられる
べきダイ上のボンディング・パッドと自己位置合せする
電力デバイスを製作するための改良した手段と方法を提
供することである。
本発明の他の目的は、ダイかリード・フレーム上に取り
付けられ、デバイス上のボンディング・パッドに対する
接続がリード・フレームのダイとその他の部分にまたが
る自己位置合せ用接点クリップによって行われる電力デ
バイスを製作するための改良した手段と方法を提供する
ことである。
本発明の他の目的は、組み立て中にリード・フレームと
自動位置合せ用接点クリップかこのクリップをリード・
フレームに対して位置合せする合せ面を有する電力デバ
イスを製作するための改良した手段と方法を提供するこ
とである。
本発明の更に他の目的は、組み立て中に自動位置合せ用
接点クリップが組み立て中このクリップをダイとリード
・フレームに対して接続するための電気的接続材料上で
部分的に一時浮き上がる電力デバイスを製作するための
改良した手段と方法を提供することでおる。
本発明の更に他の目的は、組み立て中にダイちまた浮き
上がって接点クリップとリード・フレームのダイ取り付
け部に対して自己位置合せを行う電力デバイスを製作す
るための改良した手段と方法を提供することである。
本発明の更に他の目的は、自己位置合せが自動的に行わ
れる電力デバイスを製作するための改良した手段と方法
を提供することである。
本明細書で使用する「はんだ」の用詔は、リードの取付
け工程中、半固体または場合によっては少なくとも部分
的に液状でおる全ての導電性取付け材料を包含すること
を意図している。限定的意味を持たないこれらの例には
、従来の金属または金属合金、金属を付加したエポキシ
樹脂、またはその他の導電性プラスチックなどが含まれ
る。
本明細書で使用する「チップ」または「ダイ」という用
語は、少なくとも１つのポンディング領域またはその上
のパッドを有するダイオード、トランジスタ、サイリス
タ、集積回路、抵抗、コンデンサ等のような電子素子を
指すことを意図しているが、これらに限定されるもので
はない。
（発明の概要） 前記およびその他の目的のおよび特徴は本発明に従った
デバイスによって達成される。本発明に従ったデバイス
は、リード手段に取付けるための第１面と、リード接続
を受け入れるためにその上にボンディング・パッドの付
いた第２而とを有する電子チップ；電子チップを受け入
れるための第１部分と、接続手段を位置合せするための
第１位置合せ手段を含む第２部分とを有する１ノ一ド手
段；およびリード手段を電子チップに接続する接続手段
であって、ポンディング・パッドに接続するための第１
部分と、第１位置合ぜ手段に係合して１ノ一ト手段とボ
ンディング・パッドとの間で当該接続手段の位置合せを
行う第２位置合せ手段の付いた第２部分とを有する接続
手段；によって構成される。
接続手段の第１部分に対するボンディング・パッドに第
１のはんだを付着させ、第１および第２位置合せ手段に
第２のはんだを付着させ、電子チップとリード手段の第
１部分に第３のはんだを付着させることが望ましい。第
１、第２、および望ましくは第３はんだも、これらのは
んだが少なくとも部分的に液状である量制御可能な状態
を有するべきでおり、その結果、ダイヤ接続手段はその
上に浮かんで相互に対して自分で位置合ぜを行うと共に
リード手段に対して位置合せを行う。
接続手段の第１部分は接着パッドによって支持され、接
続手段の第２部分は第１位置合せ手段によって支持され
る。第１および第２位置合せ手段は、それぞれ、リード
手段および接続手段内で都合良く係合する凹部または凸
部の形をしている。
係合する四部または凸部は、リード手段に対して接続手
段が横方向または縦方向に運動することまたは垂直方向
に回転することを可能にするが、この接続手段に水平方
向の回転は行わせないような形状であることが望ましい
。
本発明に従った電子素子を有するデバイスの形成方法は
、電子素子を受け入れる支持部材を供給する段階；リー
ド部材を供給する段階であって、リード部材が第１位置
合せ手段を有し、第１位置合せ手段がリード部材と接続
クリップとの相互位置合せを行うためその中に係合用第
２位置合せ手段を有する接続クリップを受け入れるとこ
ろの、段階；第１位置合せ手段と係合するための第２位
置合せ手段と電子素子に結合するための第１取付手段と
を有する接続クリップを供給する段階；支持部材と電子
素子との間に第１ボンディング材料を設け、第１および
第２位置合せ手段の間に第２ボンディング材料を設け、
取付手段と電子素子との間に第３ホンデイング材料を設
（プる段階；第２および第３ホンデイング材料上に接続
クリップを一時的に浮かせる段階、およびその後第２お
よび第３ポンデイング材料を固化させる段階；によって
構成される。
第１ボンディング材料は、第２または第３のホンディン
グ材料の前または第２ボンディング材料と同時に設けて
もよく、第２と第３ボンディング材料は同時に設けても
よい。
接続クリップが第１および第２ボンディング材料上に浮
かぶにしたがって、同時に第１ボンディング′ｖＪ料上
の電子素子を一時的に浮かせることが望ましく、その結
果、リード部側と接続手段上の位置合せ手段に制御され
、電子素子と接続手段が相互に位置合わせを行うととも
に支持部材とリード部材とが位置合せを行う。
リード部材中の第１凹部または凸部として第１位置合せ
手段を設け、接続手段中の係合する第２凹部または凸部
として第２位置合せ手段を設け、ざらに、第２位置合せ
手段を第２ボンディング材料によって分離された第１位
置合せ手段内に取り付け、これらは第２ボンディング材
料が固化するまで重力と表面張力によって保持されてい
ることが望ましい。少なくとも浮遊段階中の支持部材を
揺することがざらに望ましい。
リード部材、支持部材と接続部材の構成、および３つの
ボンディング材料の選択と相対量は、液化されたボンデ
ィング材料の表面張力によって接続手段がリード部材と
位置合せを行い、接続手段の取付け部の下でボンディン
グ・パッドをダイの中心に位置決めし、ダイ支持部材の
ダイ・ボンド領域の上部で接続手段のダイと取付け部が
実質的に中心に位置決めされるように決めなければなら
ない。
（実施例） 第１図は、従来技術による電子デバイス、例えば半導体
デバイスの部分１０の一部を切欠いた平面図を示し、第
２図はこの部分１０の断面図を示す。この従来技術によ
る電子デバイスは、ダイ・ボンド領域１３を有するダイ
支持手段１２、電子的ダイ（例えば半導体チップ）１６
および導電性電極１４によって構成される。ダイ支持リ
ード１２および接点リード１４は、一般的に技術上周知
の金属によって作られている。銅はその１例でおる。
ダイ１６は、取付手段１９によって支持部１２に取付け
られている。ダイ１６上の接点２２は、はんだのような
ボンディング材２６でリード１４にボンディングされて
いる。図示の例では、ダイ１６は接点２２の周辺部に一
段高くなった誘電体１８を有するが、これは重要ではな
い。
ダイ１６が１アンペアから数百アンペアまでの電流を取
扱わなくてはならないず半導体電力デバイスまたはその
他の電子的デバイスである場合、ダイ支持部１２および
リード１４は、通常比較的厚い金属、例えば、十から数
百ミル（０，２５ないし数ミリメートル）のオーダーの
厚さを有する銅またはＫｏｖａｒ（商標）またはその他
の金属で作られる。このようなリードは比較的硬く、ダ
イ・フラグ（ｆｌａｇ）　、ダイおよび接触リードの位
置合せが製作上問題となる。ざらに、第１図および第２
図に示す従来技術による構成は、誘電体１８の上部表面
上へのはんだ２６の流出を促す別の欠点かあり、これは
良好な生産上の参画りと信頼性にとって望ましくない。
第１図および第２図の従来技術による構成はまた、リー
ド１２および１４がダイ１６を挟んで重なる必要がある
ため、組み立てが難しい。このような状況で、ダイ１６
をダイ・フラグ１３に取付けた後、リード１４をリード
フレームの他の部位からダイ上に折曲げるか、別にこれ
を設ける必要がおる。いずれの作業も、工程の追加が必
要となり、リード１４をダイ１６およびダイ・フラグ１
３の上方に正しく位置合せするよう注意する必要がある
。
従来技術のこれらおよびその他の問題は、本発明によっ
て回避され、本発明の第１実施例は、第３図の平面図お
よび第４図の縦断面図に示される。
第５図は、伯の実施例を第４図と同じ断面図で図示した
ものである。
第３図ないし第５図を参照して、例えば−段高くなった
誘電体１８で取り囲まれた接点領域２２を有するダイ１
６が、取付け手段２０によってダイ・フラグ１３上に取
付けられている。取付手段２０は、導電性でも絶縁性で
も良いが、ダイ支持部１２．１３をまたダイ１６に接続
されたデバイスの電気的リードの１つとして機能させよ
うと意図する場合、導電性のはんだがしばしば使用され
る。
リード３０．５０がダイ１６方向に延ばされ、これはダ
イ１６に対する外部接続として機能する。
整合手段３２．５２は、ダイ１６に最も近いり一ド３０
．５０の端部の近傍に都合良く配置されている。第３図
ないし第５図に示す例では、位置合せ手段３２．５２は
、リード３０．５０内で凹形状の部分であるが、凸状の
その他の形状を使用することもできる。第３図および第
４図では、位置合せ手段３２は実質的に半円筒状の溝ま
たはその他の丸くなった２次元の形状を有し、これの長
手部はリード３０からダイ１６方向に対して横方向に伸
びる。第５図では、位置合せ手段３２は、２次元のＶ字
形形状すなわち折れ曲がった凹部を有し、これの長手部
はリード５０からダイ１６方向に対して横方向に伸びる
。位置合せ手段３２．４２および５２．６２は下方に凸
状として図示されているが、これらは上方に凸状、すな
わち凹部でなくこぶすなわち突起とすることも可能であ
る。
なお第３図ないし５図を参照して、接続手段すなわちク
リップ４０，６０は、リード３０．５０からダイ１６上
の接点領域２２へ伸びる。接続クリップまたは接続手段
４０．６０は、リード３０．５０の位置合せ手段３２．
５２と接する第１端部に位置合せ手段４２．６２を有し
、第２端部にダイ接点またはボンディング・パッド２２
と接続する取付手段４６．６６を有する。位置合せ手段
４２．６２は、位置合せ手段３２．５２と係合する形状
である。第３図から分かるように、位置合せ手段３２．
５２および４２．６２の溝状の凹部によって、接続手段
４０．６０は、リード３０．５０からダイ１６上のダイ
接点２２の方向に対して横方向に移動することができる
が、リード３０．５０およびダイ接点２２に対するクリ
ップ４０．６０のダイ接点２２方向への動きを抑制し、
り一ド３０．５０またはボンディング・パッド２２に対
する接続手段４０．６０の第３図の面での水平方向（方
位方向）の回転を抑制する。しかし、接続手段４０．６
０は組立て中型直方向、すなわち第４．５図の而で回転
することができる。これは、リードフレームすなわち接
続手段を変更することなく、ダイ１６の厚みのバラつき
に実質的に適合させることができるので望ましい。これ
によって製作が簡単になる。第４図に示す構造はこの目
的に特に有効であるが、その理由は、位置合せ手段３２
．４２の−揃いの曲面は回転ヒンジを形成し、これによ
って、位置合せ手段３２．４２の間隔を実質的に変更す
ることなく、リード３０に対して接続手段４０を垂直方
向に回転させることができるからでおる。この点で、ボ
ンディング・パッド２２に取付けられた接続手段４０の
端部も、第４図で取付け手段４６によって図示するよう
に、湾曲していることが望ましい。
接続手段４０，６０はダイ接点すなわちボンディング・
パッド２２と接続するための取付け手段４６．６６を有
する。第４図は、取付け手段４６かわずかに、丸くなっ
た底４８を有する状況を図示し、第５図はダイ取付け手
段６６が実質的に平坦な底６８を有する状況を図示する
。どちらの場合も、はんだが誘電体１８の上部表面に侵
入しないよう、取付け手段４６．６６がダイ接点２２に
向けて凸状になることが望ましい。取付け手段４６．６
６は、半円筒形またはその他の実質的に２次元の形状、
あるいは半楕円形またはその他の実質的に３次元の形状
とすることが可能である。
接続クリップ４０．６０は、取付け部材すなわちボンデ
ィング部材３６．５６によってリード３０．５０に取付
けられ、取付材料すなわちボンディング材料３８．５８
によってダイ接点２２に取付けられる。電気的に導電性
のはんだは、適当な取付け材料すなわちボンディング材
料の例である。材料３６．５６および３Ｂ、５８は液化
できるかまたは液体の状態に保持できることが同時に重
要である。ダイ・ホンディング材料２０もまた、材料３
６．５６および３８．５８と同様に同時に液状の特性を
有することが望ましい。ポンディング材料２０は電気的
に導電性材料でもよいが、多くの場合、ダイ上にない端
子（図示せず）に他の電気接点を作ることが可能である
ため、このことは重要ではない。
材料２０．３６．５６′！′３よび３８．５８がはんだ
である場合、共通の液化条件つまり溶融温度を有するは
んだを選択することが望ましい。これらの取付け材料す
なわちポンディング材料の１以上がガラスまたはプラス
ティックである場合、電気的に導電性か否かに拘らず、
これらが−時的に組立て中受なくとも部分的に同時に液
体であり、他の電気的に導電性のポンディング材料もま
た液状または部分的に液状であることが重要でおる。言
い換えれば、取付けすなわちポンディング材料が半固体
または少なくとも部分的に液状である場合、これらが同
じ状態、例えば、温度範囲または硬化またはボンディン
グ条件等を有することが重要である。
ポンディング材料の完全な液化を達成することは（望ま
しくはおるが）重要ではない。最低限度、ポンディング
材料は、接続クリップ（望ましくはダイちまた）が半固
体または部分的に液状のホンディング材料の上に浮くこ
とができ、リード１２および３０．５０に対して横方向
に自由に動くことができる程度に十分に液状であればよ
い。さらに後で詳述するように、リード１２．３０およ
び５０、ダイ１６およびクリップ４０．６０がそれぞれ
の間の種々のホンディング材料で組立てられた後、ポン
ディング材料が一時的に液化、すなわち−時的に液状を
保ち、クリップ４０．６０を液化したポンディング材料
３６．５６および３８．５８上に浮遊させ、ざらにダイ
１６を液化したホンディング材料２０上に浮遊させ、そ
の結果、ダイ、クリップおよびリードは表面張力と係合
する位置合ぜ手段の動作とによって自己位置合ぜを行う
。ダイ・ホンディングの材料と接続クリップのホンディ
ング材料が同時に液体である場合、最良の結果が得られ
るが、接続クリップのホンディング材料が同時に液体で
あることで、一定の改善が得られる。
はんだ材料の選定に関し、金属合金はんだが特に適して
いることが判明しているが、その他のはんだも有用で必
ると信じられている。はんだの選定に際して、電気的リ
ードを容易にぬらし、リードまたははんだとの接触を希
望しないボンディング領域に隣接するダイの領域を容易
にぬらさない材料を選定することが重要である。電気的
リードは通常高導電性金属であるで、隣接するダイ領域
は不活性な誘電体で覆われることが多いので、このよう
な金属を先ずぬらし、不活性誘電体をあまりぬらさない
はんだがこのような位置には適している。このような状
況では、金属合金はんだは、通常我々が知っている最も
導電性の高いプラスチックまたはガラスよりも優れた性
能を発揮する。
第６図ないし第９図は、本発明のさらに他の実施例を示
す。第６図および第８図は、第３図と同様の一部を切り
欠いた平面図、第７図および第９図は、第４図および第
５図と同様の断面図である。
第６図および８図において、ダイ１６は、ポンディング
材料２０によって支持部１２のダイ・フラグ１３上に取
付けられている。ダイ１６は、前回同様、上方に面した
接点領域すなわちボンディング・パッド２２を有してい
る。
接続クリップ８０．１００は、リード７０．９０とボン
ディング・パッド２２との間にまたがっている。第６図
および第７図に示すように、リード７０は、凹状の位置
合せ手段７２を有し、長手方向がダイ１６およびボンデ
ィング・パッド２２に向けられている。クリップ８０の
互いに接する位置合せ手段８２は底面および側面８４を
有し、これらは位置合せ手段７２の底面および側面７４
と係合する。しかし、位置合せ用凹部８２は、位置合せ
用凹部７２より短く、その結果、接続クリップ８０はボ
ンディング・パッドの方向に運動することは可能である
か、リード７０およびパッド２２に対して横方向すなわ
ち傾斜する方向には運動しない。位置合せ手段７２およ
び８２の幅と同様長さも実質的に同じにすることによっ
て、リード７０と接続クリップ８０との間の相対的な運
動はいずれの方向に対しても防止される。位置合せ手段
７２および８２は、電気的導電性のあるボンディング材
料７６、例えば、はんだによって結合される。
接続クリップ８０は、ポンディング材料７８によってパ
ッド２２とボンディングするための底部８８を有する凹
状で下向きに形成された領域８６を有する。底部８８は
実質的に平坦かまたは丸くなっている。第６図ないし第
９図は、取付け領域８６か横方向にパッド２２を越えて
伸びる状況を示す。この場合、領域８６が窪んでいる、
すなわち、下面８８と誘電体１８の上面の一方がボンデ
ィング・パッド２２の中央から横方向に離れるように移
動するにしたがって、これらの間の間隔か益々拡大する
ように、パッド２２の方へ丸くなつた形状になっている
ことか重要でおる。これによって、はんだが誘電体１８
の上部表面に流出すなわち滲み出ることを防止する。
第８図および第９図は本発明のざらに他の実施例を示し
、ここでリード９０および接続クリップ１００の互いに
接する位置合せ手段９２および１０２は、−実質的に円
対称である。位置合せ用凹部９２の底面および側面は、
位置合せ用凹部１０２の底面および側面に係合する。こ
の構成は、クリップ１００とリード９０間の旋回運動を
可能にするか、横方向には変位できない。リード９０お
よびクリップ１００は、電気的に導電性のあるホンディ
ング材料９６によって結合される。
以上の説明から、位置合せ手段に許容される相対運動の
自由度は、ダイの配置と製作中に最も発生する可能性の
大きいリードの位置合せ不良の種類に応じて選択するこ
とができることが明らかである。当業者は、ここで述べ
た説明および当業者自身の個々の状況に基づいて、図示
の実施例の内いずれが最も彼等の要求に適しているかを
理解する。
（実　例） 第１０図に本発明に従ったデバイス形成方法の一実施例
を示す。リードフレーム１２０は独立したセクション１
２ＯＡないし１２０Ｆを有するものとして示されている
。各セクションは、本発明にしたがって完成される電子
デバイスを製作する段階を示す。実際の工程では、リー
ドフレーム１２０のセクション１２ＯＡないしＦはグル
ープとして幾つかの段階を全て受ける。位置１２ＯＡな
いしＦの各々に異なった段階を示しているのは、単に説
明を分かり易くするためである。
試料は、−段高い誘電体の周辺部を有する縦横の大きざ
が約３７Ｘ３７ないし１０５Ｘ１０５ミル（０，９４な
いし２．７平方ミリ）の範囲のシリコン整流器ダイを使
用して作られている。ボンディング・パッド２２は、一
般的に約２９ないし９４ミル（０，７４ないし２．４ミ
リ）平方の範囲である。
リードフレーム１２０は第３図および第５図に示す形状
に対応しているが、これは単に説明上の便宜のためであ
り、説明したリードのいずれに限定することを意図する
ものではなく、接続クリップの形状またはこれと同等品
も使用可能である。
リードフレーム１２０は、通常のおざえ棒１２２．１２
４および側面のレール１２８中にインデックス孔１２６
．を有する。
１２ＯＡにおいて、ダイ・ボンディング領域１３を有す
るダイ支持部１２および位置合せ手段５２を有するリー
ド５０が設けられる。この分野の用語で、領域１３をダ
イ・フラグと呼ぶ。図示の構成では、電子的ダイ１６の
片側への電気的な接触はリード１２．１３によって行う
と仮定している。しかし、当業者が理解するように、こ
れは重要なことではなく、リード１２．１３は単にダイ
１６に対する機械的な支持または熱的な結合としては能
してもよい。ダイ・フラグ１３は、一般的に８０Ｘ９０
ないし１１５Ｘ１３５ミル（２，ＯＸ２．２ないし２．
９Ｘ３．４ミリ）の大きざである。リードフレーム１２
０は、一般的に５ないし１５ミル（０，１３ないし０．
３８ミリ）の範囲またはそれ以上である。
１２０Ｂにおいて、ダイ・ホンディング材料２０はダイ
・フラグ１３に供給される。ダイ・ホンディング材料２
０は、はんだペーストまたは事前に加工したはんだが便
利である。８８：１０：２（鉛：錫：銀）の成分を有す
るはんだペーストがシリコン半導体ダイに使用するのに
適しているが、その他の周知のダイ・ホンディング材料
も使用可能である。約０．５ないし３．０ミリグラムの
量のはんだ・ペーストをダイ・フラグ１３上に施すと、
ダイ・ボンディング材料として満足な結果が得られるが
、またこれより多い量または少ない量を使用することも
できる。異なったホンディング領域の相対的な寸法を考
慮して、ホンディング材料５６および５８として同じは
んだペーストが同量だけ使用される。
１２０Ｃにおいて、ダイ１６は、リード・ボンディング
材料５８と共にまたはこれなしで、ダイ・ボンディング
材料２０上に載置される。リード・ホンディング材料５
８は、ダイ１６の製作の一部としてまたはその後に設け
ることができる。ダイ１６は、引き続いて行われる本発
明の構造および方法である自己位置合せ作用を示すため
、故意にダイ・フラグ１３上で若干位置かずれているも
のとして示しておる。
もしホンディング材料５６．５８がまだ供給されていな
ければ、ここで供給すると便利である。
ボンディング・パッド２２の大きざによるが、両ホンデ
ィング材料５６および５Ｂとして、前述の成分の通常同
量またはこれより少量のはんだペーストが適当である。
１２０Ｄにおいて、接続クリップ６０かホンディング材
料５６．５８上の所定の位置に載置される。５ないし１
５ミル（０，１３ないし０．４８ミリ）の範囲の厚さか
またはそれ以上の厚さの銅の接続クリップ６０か適して
いる。ボンディング・パッド取付け領域６６は、ボンデ
ィング・パッド２２より約５．１５ミル（０，１３ない
し０．３８ミリ）狭いことが望ましい。クリップ６０お
よび位置合せ領域６２は、リード５０より若干狭くても
よいか、これは重要ではない。ここに図示しないが、第
６図ないし第９図に図示した形のクリップは良い結果を
生むとまた信じられている。
位置合せ手段６２は、位置合せ手段５２の上に設けたホ
ンディング材料５６上に載置され、取付け手段６６は、
接点２２の上に設けられたボンディング材料５８上に載
置される。ダイ１６および接続クリップ６０の完全な位
置決めは必要でない。
１２０Ｄにおいて、接続クリップ６０は、引き続いて行
われる本発明のｍ造および方法である自己位置合せ作用
を示すため、故意にダイ１６およびリード５０に対して
若干位置がずれているものとして示しである。
組立てられたダイ、接続クリップ、リードフレームおよ
びこれらの間にあるはんだボンディング材料が加熱され
ると、ダイ１６ははんだ２０上に浮かび、クリップ６０
ははんだ５６．５８上に浮かび、溝６２は溝５２と係合
する。上述のはんだペーストの場合、約３分で最高温度
約３４０°Ｃあれば十分である。ウイスンコンシン州ミ
ルウオーキー市にあるリンドバーグ社の製造した２イン
チ幅のベルトを有する長さ２０フイートの４ゾーン水素
ベルト炉がはんだペーストを溶解するのに使用されたが
、このような炉は重要ではない。制御された雰囲気では
んだペーストを溶解する手段と方法は、技術上周知のも
のである。
位置合せ手段５２．６２は、ダイ・ポンド・パッド２２
と取り付け手段６６との間、またはダイ１６とダイ・フ
ラグ１３との間よりも大きくはんだで相互にぬらされた
周辺部を有するように設計される。これにより、クリッ
プ６０をリード５０の溝５２に位置合わせする表面張力
が影響力を持つことが保証される。このように、クリッ
プ６０はリード５０上で自動的に中央に寄ろうとし、位
置合せ溝すなわち凹部５２があるため、ダイ・フラグ１
３の中央部にまっすぐ向く。
ダイ・フラグ１３は、実質的にはんだ２０で覆われ（お
よびぬれ）るので、ダイ１６のフラグ２０上での好適な
位置は一つに限定されず、はんだでぬれた領域のいずれ
の部分へも滑ることが可能であり、この領域でこれはな
おはんだ上にある、すなわち端部にせり出さない。はん
だが液状である限り、ダイ１６はフラッグ１３上のはん
だでぬれた領域内で実質的に移動可能である。
はんだが溶けている間、クリップ６０上の取付手段６６
とボンディング・パッド２２は、液化したはんだ５８に
よって結合される。パッド２２に近接したクリップ６０
の部分６６はパッド２２よりも若干小さく、また領域６
６はパッド２２からその端部に向かって上方に湾曲して
いるので、ダイ・パッド２２および取付領域６６は自ら
位置合せしようとする、すなわち、自分自身の位置合せ
を行い、その結果、取付領１ｊ１．６６はパッド２２上
中央に位置する。
クリップ６０は、位置合せ手段５２．６２および両者間
の表面張力によって抑制されるので、ダイ１６が取付手
段６６の下でパッド２２を中央に位置させるためダイ・
ボンド領域１３上を滑る間、このクリップ６０はリード
５０上で中央に止どまろうとする。したかつて、ダイ１
６とクリップ６０を浮かせる液状のボンディング材料２
０．５６および５８によって結合されたダイ１６、クリ
ップ６０およびリード５０の共同作業によって、幾つか
の部品の自動的な自己位置合せが行われる。
これを１２．０Ｅに示す。
自己位置合せはボンディング材料が液化した直後に行わ
れる。その後、アッセンブリはボンディング材料が固化
する迄冷却され、これによって部品を電気的に接続し位
置合せ状態を保持する。
１２０Ｆにおいて、組立てた部品上でのカプセル化材料
１３０の成形を示す。これは、技術上従来から周知のも
のである。カプセル化に続いて、ダムバー１２２．１２
４およびレール１２８を切断して完成品を得る。この作
業は従来のものである。
浮かせて滑らせる動作を促進するため、はんだの溶解作
業中部品を若干揺するあるいは振動を与えることが望ま
しいことが分かったが、これは、表面張力および位置合
せ手段と組み合されて、自動的な自己位置合ぜを行なわ
せる。この揺動量は大きい必要はない。これははんだ再
循環炉の金属ベルトの撮動を利用すれば十分であると判
明した。
１２０Ｂおよび１２０Ｃに示すダイの取り付け段階は、
ダイ・フラグ１３を実質的に覆うはんだペーストを用い
るものとして示したが、このことは重要ではない。ダイ
・フラグ１３上の中央にはんだペーストを滴下し、次に
、これに対してダイ１６を取付けた場合に、このペース
トを横方向に押し出すことでも良好な結果が１ｑられる
。しかし、この手順では、はんだペーストとダイをダイ
・フラグ１３上の中央に位置させることに最大の注意を
払わなければならないか、その理由は、はんだが溶けて
いる間ダイ１６がその領域を滑る可能性があり、フラグ
１３上のはんだでぬれた領域が少しでも減少することに
よって自動位置合ぜか低下するからである。
この説明にしたがって、水平方向（方位方向）の回転を
防止するリードおよび接続クリップ上に位置合せ手段が
存在するのが好適であることが理解できるが、その理由
は、クリップの水平方向の回転かクリップ端のダイ・ボ
ンドがダイ・フラグの中央と位置合せする傾向を弱める
からである。
したかって、第３図ないし第７図に示す構成は、位置合
じ手段の方式に関する限り、第８図ないし第９図の構−
成と比較して好適である。本発明のすべての構成は、リ
ードおよびダイに対して接続クリップの垂直方向の回転
を可能にし、このことは、ダイの厚みのばらつきまたは
ボンディング・パッド２２および位置合せ手段３２．５
２．７２、または９２のその他の垂直方向のバラ付きに
対応するために望ましい。
以上説明したように、本発明の手段および方法によって
、改良した自己位置合せデバイスの構造が提供されるこ
とが当業者にとって明らかであり、この構造は、ダイ・
フラグの中央にダイを位置し、接続リードをボンディン
グ・パッドの中央に位置し、ざらにパッケージの外部リ
ードと位置合せする。これによって、より一貫したはん
だ付けによる結合が得られるので、製造上の不良を減少
し、信頼性を向上する。
さらに、ダイ・パッドと接続リードとの間の自己センタ
リング動作によって、デバイスのサージ能力が改善され
る。従来、ダイ上でボンディング・パッドに接続される
リードは、例えば位置合せ不良による、周辺部誘電体と
の接触を防止するため、ポンディング・パッドより小さ
くしなければならなかった。本発明のデバイスは自動的
に中央に位置するので、ダイ上のポンディング・パッド
およびこれに接続するリードとの間に必要とされていた
位置合せのための許容誤差はより少なくてすむ。したが
って、接続リード部は、自己センタリングを行わない従
来の構成と比較して大きく作ることが可能である。これ
によって、チップ上の隣接する誘電体上にはんだを流出
させることなく、比較的多い量の高導電性金属（例えば
、銅の接続リード）を接続パッドに近接させ、パッドと
リードの接続領域に良好にはんだを充填することが可能
である。この組合せによって、はんだが滲み出すことで
タイが短絡する可能性を増加することなく、サージ抵抗
が改善される。
ざらに、本発明の構成によって可能になる接続クリップ
の垂直方向の動きによって、製作上の許容誤差が改善さ
れる。
さらに、本明細書で提供された教示と部品を使用した本
発明において、多くの変形と変更を行うことができるこ
とを当業者は理解すべきである。
したがって、このようなすべての変形と変更および同等
なものが特許請求の範囲に包含される。
【図面の簡単な説明】
第１図は、従来技術による電子デバイスの一部を切欠い
た平面図である。 第２図は、第１図の電子デバイスの縦断面図である。 第３図は、本発明に従った電子デバイスの一実施例の平
面図でおる。 第４図および第５図は、第３図の電子デバイスの縦断面
図であり、２種類の実施例を示している。 第６図は、本発明の他の実施例による電子デバイスの一
部を切欠いた平面図でおる。 第７図は、第６図の電子デバイスの縦断面図である。 第８図は、本発明のさらに伯の実施例による電子デバイ
スの一部を切欠いた平面図である。 第９図は、第８図の電子デバイスの縦断面図である。 第１０図は、多数セクションを有する電子デバイス用リ
ードフレームの一部を示す平面図であり、本発明の方法
の各段階を示している。 （主要符号の説明） １０・・・電気デバイスの一部、１２・・・ダイ支持手
段、１３・・・ダイ・ポンディング、１４・・・導電性
電極、１６・・・ダイ、１８・・・誘電体、２０．４６
．６６．８６・・・取付手段、２２・・・接点、２６．
３６．３８．５６．５８．７６．７８．９６・・・ポン
ディング材料、３０．５０．７０．９０・・・リード、
３２．４２．５２．６２．７２．９２・・・位置合せ手
段、４０．６０．８０．１００・・・接続手段、４Ｂ、
８８・・・丸い底部、 ８４．１０４・・ 一ドフレーム、１ １２２．１２４・ ンデツクス穴、ト カプセル材料、 ６８・・・平坦な底部、７４、 ・側面と底面、１２０・・・す ２０Ａ〜Ｆ・・・セクション、 ・・ダムバー　１２６・・・イ ２８・・・レール、１３０・・

Claims (4)

    【特許請求の範囲】
  1. １．リード手段に取付けるための第１面と、リード接続
    を受け入れるためにその上にボンディング・パッドの付
    いた第２面とを有する電子チップ；前記電子チップを受
    け入れるための第１部分と、接続手段を位置合せするた
    めの第１位置合せ手段を含む第２部分とを有するリード
    手段；および前記リード手段を前記電子チップに接続す
    る接続手段であつて、前記ボンディング・パッドに接続
    するための第１部分と、前記第１位置合せ手段に係合し
    て前記リード手段と前記ボンディング・パッドとの間で
    当該接続手段の位置合せを行う第２位置合せ手段の付い
    た第２部分とを有する接続手段； によって構成されることを特徴とする電子デバイス。
  2. ２．ダイ・ボンディング領域を有する支持部材；別体の
    接続手段の位置合せを行う第１位置合せ手段によつて構
    成されるリード部材； ダイ・ボンディング領域に取り付けられ、その上に前記
    接続手段を受け入れるためのボンディング・パッドの設
    けられた半導体ダイ； 前記第１位置合せ手段に係合する第２位置合せ手段と、
    前記ボンディング・パッドに近接して位置する接続領域
    とを有する接続手段；および前記ボンディング・パッド
    と前記接続領域とを結合する第１はんだ付け手段、およ
    び前記の係合する位置合せ手段を結合する第２はんだ付
    け手段；によつて構成されることを特徴とする半導体デ
    バイス。
  3. ３．電子素子を受け入れる支持部材とリード部材とを供
    給する段階であって、該リード部材は第１位置合せ手段
    を有し、該第１位置合せ手段は当該リード部材と接続ク
    リップとの相互位置合せを行うためその中に係合用第２
    位置合せ手段を有する接続クリップを受け入れるところ
    の、段階；前記第１位置合せ手段に係合するための第２
    位置合せ手段と、前記電子素子に結合するための第１取
    付手段とを有する接続クリップを供給する段階； 前記支持部材と前記電子素子との間に第１ボンディング
    材料を設け、係合する前記第１および第２位置合せ手段
    の間に第２ボンディング材料を設け、前記取付手段と前
    記電子素子との間に第３ボンディング材料を設ける段階
    ； 前記第２および第３ボンディング材料上に前記接続クリ
    ップを一時的に浮かせる段階；およびその後前記第２お
    よび第３ボンディング材料を固化させる段階； によつて構成されることを特徴とする電子素子を有する
    デバイスを形成する方法。
  4. ４．半導体ダイを受け入れる第１部分と、前記半導体ダ
    イ上のボンディング・パッドに接続する第２部分とを有
    するリードフレームを設ける段階であつて、前記第２部
    分が第１位置合せ手段を有するところの段階； 半導体ダイを前記リードフレームの前記第１部分に結合
    する段階であつて、前記半導体ダイが外部との接続を行
    うためのボンディング・パッドを有するところの段階；
    および 前記ダイ上の前記ボンディング・パッドと前記第１位置
    合せ手段との間に接続リードを取り付ける段階であつて
    、前記接続リードが前記第１位置合せ手段と係合する第
    ２位置合せ手段を有するところの段階； によつて構成されることを特徴とする半導体デバイスを
    組立てる方法。
JP23182489A 1988-09-09 1989-09-08 半導体デバイス Expired - Lifetime JP2658423B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/242,926 US4935803A (en) 1988-09-09 1988-09-09 Self-centering electrode for power devices
US242,926 1988-09-09

Publications (2)

Publication Number Publication Date
JPH02121356A true JPH02121356A (ja) 1990-05-09
JP2658423B2 JP2658423B2 (ja) 1997-09-30

Family

ID=22916669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23182489A Expired - Lifetime JP2658423B2 (ja) 1988-09-09 1989-09-08 半導体デバイス

Country Status (7)

Country Link
US (1) US4935803A (ja)
EP (1) EP0362547B1 (ja)
JP (1) JP2658423B2 (ja)
KR (1) KR900005586A (ja)
CN (1) CN1015585B (ja)
DE (1) DE68928428T2 (ja)
MY (1) MY105130A (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339028A (ja) * 2000-05-26 2001-12-07 Toshiba Components Co Ltd コネクター型半導体素子
JP2001351941A (ja) * 2000-04-13 2001-12-21 Fairchild Semiconductor Corp Ｍｏｓｆｅｔデバイス上のフリップクリップアタッチおよび銅クリップアタッチ
US6849930B2 (en) 2000-08-31 2005-02-01 Nec Corporation Semiconductor device with uneven metal plate to improve adhesion to molding compound
JP2005243685A (ja) * 2004-02-24 2005-09-08 Renesas Technology Corp 半導体装置
JP2007329498A (ja) * 2007-08-09 2007-12-20 Shindengen Electric Mfg Co Ltd 半導体装置
JP2008235935A (ja) * 2008-05-26 2008-10-02 Rohm Co Ltd パッケージ型二端子半導体装置の構造
JP2009176979A (ja) * 2008-01-25 2009-08-06 Shindengen Electric Mfg Co Ltd 接続子の接続方法および該接続方法を用いた接続子の接続構造
JP2009238859A (ja) * 2008-03-26 2009-10-15 Shindengen Electric Mfg Co Ltd 樹脂封止半導体装置
JP2009267054A (ja) * 2008-04-24 2009-11-12 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2011249395A (ja) * 2010-05-24 2011-12-08 Mitsubishi Electric Corp 半導体装置
JP2012169477A (ja) * 2011-02-15 2012-09-06 Shindengen Electric Mfg Co Ltd 半導体装置
JP2012235161A (ja) * 2012-08-01 2012-11-29 Rohm Co Ltd パッケージ型二端子半導体装置の構造
JP2016187026A (ja) * 2015-03-27 2016-10-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016195189A (ja) * 2015-03-31 2016-11-17 新電元工業株式会社 半導体装置の製造方法及び半導体装置の製造装置
JP2018517302A (ja) * 2015-06-10 2018-06-28 ヴィシェイ ジェネラル セミコンダクター，エルエルシーＶｉｓｈａｙ Ｇｅｎｅｒａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｌｌｃ クリップシフトを低減させつつ半導体ダイを取り付けるための導電性クリップを具備するリードフレーム
WO2018179023A1 (ja) * 2017-03-27 2018-10-04 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
JP2019087741A (ja) * 2017-11-06 2019-06-06 ローム株式会社 半導体装置、半導体装置の製造方法
JP2019220655A (ja) * 2018-06-22 2019-12-26 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法
JP2021048376A (ja) * 2019-09-20 2021-03-25 株式会社東芝 半導体装置
JP2021190504A (ja) * 2020-05-27 2021-12-13 株式会社デンソー 半導体装置およびその製造方法
JP2022066555A (ja) * 2017-11-08 2022-04-28 株式会社東芝 半導体装置
WO2022196453A1 (ja) * 2021-03-18 2022-09-22 株式会社デンソー 半導体モジュール、および、これを用いた電子装置

Families Citing this family (181)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0671062B2 (ja) * 1989-08-30 1994-09-07 株式会社東芝 樹脂封止型半導体装置
AU645283B2 (en) * 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
US5103289A (en) * 1990-02-06 1992-04-07 Square D Company Dual sip package structures
FR2678773B1 (fr) * 1991-07-05 1997-03-14 Thomson Csf Procede de cablage entre des sorties de boitier et des elements d'hybride.
JP3044872B2 (ja) * 1991-09-25 2000-05-22 ソニー株式会社 半導体装置
US5528079A (en) * 1991-12-23 1996-06-18 Gi Corporation Hermetic surface mount package for a two terminal semiconductor device
US5821611A (en) * 1994-11-07 1998-10-13 Rohm Co. Ltd. Semiconductor device and process and leadframe for making the same
US5799858A (en) * 1995-09-16 1998-09-01 Samsung Aerospace Industries, Ltd. Die bonding device
FR2742000B1 (fr) * 1995-11-30 1998-04-24 Sgs Thomson Microelectronics Composant semiconducteur a montage par brasure
US5751061A (en) * 1995-12-18 1998-05-12 Motorola, Inc. Semiconductor diode device with non-planar heatsink and method of manufacture
US5969410A (en) * 1996-05-09 1999-10-19 Oki Electric Industry Co., Ltd. Semiconductor IC device having chip support element and electrodes on the same surface
US6249041B1 (en) 1998-06-02 2001-06-19 Siliconix Incorporated IC chip package with directly connected leads
US7030474B1 (en) 1998-06-24 2006-04-18 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7071541B1 (en) 1998-06-24 2006-07-04 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7005326B1 (en) 1998-06-24 2006-02-28 Amkor Technology, Inc. Method of making an integrated circuit package
US7112474B1 (en) 1998-06-24 2006-09-26 Amkor Technology, Inc. Method of making an integrated circuit package
US7332375B1 (en) 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
US6893900B1 (en) 1998-06-24 2005-05-17 Amkor Technology, Inc. Method of making an integrated circuit package
US6396127B1 (en) * 1998-09-25 2002-05-28 International Rectifier Corporation Semiconductor package
US6040626A (en) * 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package
JP2000164788A (ja) * 1998-11-20 2000-06-16 Anam Semiconductor Inc 半導体パッケ―ジ用リ―ドフレ―ムとこれを用いた半導体パッケ―ジ及びその製造方法
US6358774B1 (en) * 1999-01-11 2002-03-19 U.S. Philips Corporation Method of manufacturing a semiconductor device
KR20000057810A (ko) 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
US6307755B1 (en) 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
US7211877B1 (en) * 1999-09-13 2007-05-01 Vishay-Siliconix Chip scale surface mount package for semiconductor device and process of fabricating the same
KR100379089B1 (ko) 1999-10-15 2003-04-08 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
KR100403142B1 (ko) * 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100526844B1 (ko) * 1999-10-15 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US20070176287A1 (en) * 1999-11-05 2007-08-02 Crowley Sean T Thin integrated circuit device packages for improved radio frequency performance
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US6521982B1 (en) 2000-06-02 2003-02-18 Amkor Technology, Inc. Packaging high power integrated circuit devices
US6459147B1 (en) * 2000-03-27 2002-10-01 Amkor Technology, Inc. Attaching semiconductor dies to substrates with conductive straps
US6319755B1 (en) 1999-12-01 2001-11-20 Amkor Technology, Inc. Conductive strap attachment process that allows electrical connector between an integrated circuit die and leadframe
US6639308B1 (en) * 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
KR100421774B1 (ko) * 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6989588B2 (en) * 2000-04-13 2006-01-24 Fairchild Semiconductor Corporation Semiconductor device including molded wireless exposed drain packaging
US7042068B2 (en) * 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6897567B2 (en) * 2000-07-31 2005-05-24 Romh Co., Ltd. Method of making wireless semiconductor device, and leadframe used therefor
JP3700563B2 (ja) * 2000-09-04 2005-09-28 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
US6566164B1 (en) 2000-12-07 2003-05-20 Amkor Technology, Inc. Exposed copper strap in a semiconductor package
KR20020058209A (ko) * 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
US6967395B1 (en) 2001-03-20 2005-11-22 Amkor Technology, Inc. Mounting for a package containing a chip
KR100393448B1 (ko) 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US6597059B1 (en) 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
US7045883B1 (en) 2001-04-04 2006-05-16 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7064009B1 (en) 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US6614102B1 (en) 2001-05-04 2003-09-02 Amkor Technology, Inc. Shielded semiconductor leadframe package
EP1271648A1 (en) * 2001-06-22 2003-01-02 Siliconx (Taiwan) Ltd Power semiconductor package and method for making the same
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
US7485952B1 (en) 2001-09-19 2009-02-03 Amkor Technology, Inc. Drop resistant bumpers for fully molded memory cards
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US6593527B1 (en) * 2002-04-17 2003-07-15 Delphi Technologies, Inc. Integrated circuit assembly with bar bond attachment
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6919620B1 (en) 2002-09-17 2005-07-19 Amkor Technology, Inc. Compact flash memory card with clamshell leadframe
JP2004111745A (ja) * 2002-09-19 2004-04-08 Toshiba Corp 半導体装置
US7190062B1 (en) 2004-06-15 2007-03-13 Amkor Technology, Inc. Embedded leadframe semiconductor package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
JP3897704B2 (ja) * 2003-01-16 2007-03-28 松下電器産業株式会社 リードフレーム
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7001799B1 (en) 2003-03-13 2006-02-21 Amkor Technology, Inc. Method of making a leadframe for semiconductor devices
US7095103B1 (en) 2003-05-01 2006-08-22 Amkor Technology, Inc. Leadframe based memory card
US7008825B1 (en) 2003-05-27 2006-03-07 Amkor Technology, Inc. Leadframe strip having enhanced testability
US6897550B1 (en) 2003-06-11 2005-05-24 Amkor Technology, Inc. Fully-molded leadframe stand-off feature
US7245007B1 (en) 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
US6921967B2 (en) * 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
US7138707B1 (en) 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
US7144517B1 (en) 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US7211879B1 (en) 2003-11-12 2007-05-01 Amkor Technology, Inc. Semiconductor package with chamfered corners and method of manufacturing the same
US7057268B1 (en) 2004-01-27 2006-06-06 Amkor Technology, Inc. Cavity case with clip/plug for use on multi-media card
US7091594B1 (en) 2004-01-28 2006-08-15 Amkor Technology, Inc. Leadframe type semiconductor package having reduced inductance and its manufacturing method
JP4628687B2 (ja) * 2004-03-09 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
US7181919B2 (en) * 2004-03-31 2007-02-27 Denso Corporation System utilizing waste heat of internal combustion engine
US20050218482A1 (en) * 2004-04-01 2005-10-06 Peter Chou Top finger having a groove and semiconductor device having the same
US20080003722A1 (en) * 2004-04-15 2008-01-03 Chun David D Transfer mold solution for molded multi-media card
US7202554B1 (en) 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
US8232635B2 (en) * 2004-08-25 2012-07-31 International Rectifier Corporation Hermetic semiconductor package
US7217991B1 (en) 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
US7598600B2 (en) * 2005-03-30 2009-10-06 Stats Chippac Ltd. Stackable power semiconductor package system
US7557432B2 (en) * 2005-03-30 2009-07-07 Stats Chippac Ltd. Thermally enhanced power semiconductor package system
US8288200B2 (en) * 2005-11-30 2012-10-16 Diodes Inc. Semiconductor devices with conductive clips
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7859089B2 (en) * 2006-05-04 2010-12-28 International Rectifier Corporation Copper straps
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US20070278638A1 (en) * 2006-06-02 2007-12-06 Lite-On Semiconductor Corporation Semiconductor package structure
US20070290325A1 (en) * 2006-06-16 2007-12-20 Lite-On Semiconductor Corporation Surface mounting structure and packaging method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US20080054420A1 (en) * 2006-08-23 2008-03-06 Semiconductor Components Industries, Llc. Semiconductor package structure and method of manufacture
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
TW200836315A (en) * 2007-02-16 2008-09-01 Richtek Techohnology Corp Electronic package structure and method thereof
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7821111B2 (en) * 2007-10-05 2010-10-26 Texas Instruments Incorporated Semiconductor device having grooved leads to confine solder wicking
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
TWI456707B (zh) * 2008-01-28 2014-10-11 Renesas Electronics Corp 半導體裝置及其製造方法
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
KR100983882B1 (ko) * 2008-07-07 2010-09-27 주식회사 뉴인텍 커패시터용 부스바 조립방법 및 그 제품
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US8410590B2 (en) * 2008-09-30 2013-04-02 Infineon Technologies Ag Device including a power semiconductor chip electrically coupled to a leadframe via a metallic layer
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US20100289129A1 (en) * 2009-05-14 2010-11-18 Satya Chinnusamy Copper plate bonding for high performance semiconductor packaging
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8076183B2 (en) * 2009-10-27 2011-12-13 Alpha And Omega Semiconductor, Inc. Method of attaching an interconnection plate to a semiconductor die within a leadframe package
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8570688B1 (en) * 2010-11-08 2013-10-29 Magnecomp Corporation Electrical connections to a microactuator in a hard disk drive suspension
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
CN103503132B (zh) * 2011-06-09 2016-06-01 三菱电机株式会社 半导体装置
CN102254889A (zh) * 2011-07-05 2011-11-23 启东市捷捷微电子有限公司 一种大功率半导体器件及其封装方法
US8240545B1 (en) * 2011-08-11 2012-08-14 Western Digital (Fremont), Llc Methods for minimizing component shift during soldering
TWI435456B (zh) * 2011-08-18 2014-04-21 Au Optronics Corp 電極焊接結構、背電極太陽能電池模組及太陽能電池模組製作方法
DE102011086687A1 (de) 2011-11-21 2013-05-23 Robert Bosch Gmbh Verfahren zum Kontaktieren eines Halbleiters und Kontaktanordnung für einen Halbleiter
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US8883567B2 (en) * 2012-03-27 2014-11-11 Texas Instruments Incorporated Process of making a stacked semiconductor package having a clip
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
EP2677540A1 (en) * 2012-06-19 2013-12-25 Nxp B.V. Electronic device and method of manufacturing the same
CN106449539B (zh) * 2013-02-01 2019-08-02 苏州固锝电子股份有限公司 防偏位贴片式半导体器件结构
US9620439B2 (en) * 2013-03-09 2017-04-11 Adventive Ipbank Low-profile footed power package
US11469205B2 (en) 2013-03-09 2022-10-11 Adventive International Ltd. Universal surface-mount semiconductor package
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
JP2015142072A (ja) * 2014-01-30 2015-08-03 株式会社東芝 半導体装置
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
WO2016179111A1 (en) * 2015-05-04 2016-11-10 Adventive Technology, Ltd. Low-profile footed power package
CN105590907A (zh) * 2016-03-01 2016-05-18 江苏捷捷微电子股份有限公司 一种汽车用二极管器件及其制造方法
DE102017209780A1 (de) 2016-06-17 2017-12-21 Infineon Technologies Ag Durch flussfreies Löten hergestelltes Halbleiterbauelement
JP2018056356A (ja) * 2016-09-29 2018-04-05 株式会社東芝 半導体装置
US10189706B2 (en) * 2016-11-08 2019-01-29 Dunan Microstaq, Inc. Method for self-aligning solder-attached MEMS die to a mounting surface
JP6517439B1 (ja) * 2017-09-05 2019-05-22 新電元工業株式会社 半導体装置
US10204844B1 (en) 2017-11-16 2019-02-12 Semiconductor Components Industries, Llc Clip for semiconductor package
WO2019229828A1 (ja) * 2018-05-29 2019-12-05 新電元工業株式会社 半導体モジュール
DE102018130147A1 (de) 2018-11-28 2020-05-28 Infineon Technologies Ag Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102019206824A1 (de) * 2019-05-10 2020-11-12 Robert Bosch Gmbh Kontaktanordnung und Leistungsmodul
US12046542B2 (en) * 2021-04-30 2024-07-23 Texas Instruments Incorporated Heat-dissipating wirebonded members on package surfaces
US11908826B2 (en) 2022-04-12 2024-02-20 Semiconductor Components Industries, Llc Flexible clip with aligner structure
EP4379788A1 (en) * 2022-11-30 2024-06-05 STMicroelectronics International N.V. A method of manufacturing semiconductor devices and corresponding semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6373946U (ja) * 1986-10-31 1988-05-17
JPS63100847U (ja) * 1986-12-19 1988-06-30

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3290564A (en) * 1963-02-26 1966-12-06 Texas Instruments Inc Semiconductor device
US3374533A (en) * 1965-05-26 1968-03-26 Sprague Electric Co Semiconductor mounting and assembly method
DE1614364C3 (de) * 1966-06-01 1979-04-05 Rca Corp., New York, N.Y. (V.St.A.) Verfahren zur Montage eines Halbleiter-Kristallelementes
US3365620A (en) * 1966-06-13 1968-01-23 Ibm Circuit package with improved modular assembly and cooling apparatus
US3500136A (en) * 1968-01-24 1970-03-10 Int Rectifier Corp Contact structure for small area contact devices
US3569797A (en) * 1969-03-12 1971-03-09 Bendix Corp Semiconductor device with preassembled mounting
US3763403A (en) * 1972-03-01 1973-10-02 Gen Electric Isolated heat-sink semiconductor device
US3869787A (en) * 1973-01-02 1975-03-11 Honeywell Inf Systems Method for precisely aligning circuit devices coarsely positioned on a substrate
US3997963A (en) * 1973-06-29 1976-12-21 Ibm Corporation Novel beam-lead integrated circuit structure and method for making the same including automatic registration of beam-leads with corresponding dielectric substrate leads
US4012765A (en) * 1975-09-24 1977-03-15 Motorola, Inc. Lead frame for plastic encapsulated semiconductor assemblies
US4117508A (en) * 1977-03-21 1978-09-26 General Electric Company Pressurizable semiconductor pellet assembly
US4158745A (en) * 1977-10-27 1979-06-19 Amp Incorporated Lead frame having integral terminal tabs
US4346396A (en) * 1979-03-12 1982-08-24 Western Electric Co., Inc. Electronic device assembly and methods of making same
US4252864A (en) * 1979-11-05 1981-02-24 Amp Incorporated Lead frame having integral terminal tabs
DE3528427A1 (de) * 1985-08-08 1987-04-02 Bbc Brown Boveri & Cie Elektrische verbindungslasche fuer halbleiterbauelemente
US4766479A (en) * 1986-10-14 1988-08-23 Hughes Aircraft Company Low resistance electrical interconnection for synchronous rectifiers
US4800419A (en) * 1987-01-28 1989-01-24 Lsi Logic Corporation Support assembly for integrated circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6373946U (ja) * 1986-10-31 1988-05-17
JPS63100847U (ja) * 1986-12-19 1988-06-30

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351941A (ja) * 2000-04-13 2001-12-21 Fairchild Semiconductor Corp Ｍｏｓｆｅｔデバイス上のフリップクリップアタッチおよび銅クリップアタッチ
JP2001339028A (ja) * 2000-05-26 2001-12-07 Toshiba Components Co Ltd コネクター型半導体素子
US6849930B2 (en) 2000-08-31 2005-02-01 Nec Corporation Semiconductor device with uneven metal plate to improve adhesion to molding compound
JP2005243685A (ja) * 2004-02-24 2005-09-08 Renesas Technology Corp 半導体装置
JP2007329498A (ja) * 2007-08-09 2007-12-20 Shindengen Electric Mfg Co Ltd 半導体装置
JP2009176979A (ja) * 2008-01-25 2009-08-06 Shindengen Electric Mfg Co Ltd 接続子の接続方法および該接続方法を用いた接続子の接続構造
JP2009238859A (ja) * 2008-03-26 2009-10-15 Shindengen Electric Mfg Co Ltd 樹脂封止半導体装置
JP2009267054A (ja) * 2008-04-24 2009-11-12 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2008235935A (ja) * 2008-05-26 2008-10-02 Rohm Co Ltd パッケージ型二端子半導体装置の構造
JP2011249395A (ja) * 2010-05-24 2011-12-08 Mitsubishi Electric Corp 半導体装置
JP2012169477A (ja) * 2011-02-15 2012-09-06 Shindengen Electric Mfg Co Ltd 半導体装置
JP2012235161A (ja) * 2012-08-01 2012-11-29 Rohm Co Ltd パッケージ型二端子半導体装置の構造
JP2016187026A (ja) * 2015-03-27 2016-10-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016195189A (ja) * 2015-03-31 2016-11-17 新電元工業株式会社 半導体装置の製造方法及び半導体装置の製造装置
JP2018517302A (ja) * 2015-06-10 2018-06-28 ヴィシェイ ジェネラル セミコンダクター，エルエルシーＶｉｓｈａｙ Ｇｅｎｅｒａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｌｌｃ クリップシフトを低減させつつ半導体ダイを取り付けるための導電性クリップを具備するリードフレーム
WO2018179023A1 (ja) * 2017-03-27 2018-10-04 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
JPWO2018179023A1 (ja) * 2017-03-27 2019-06-27 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
JP2019087741A (ja) * 2017-11-06 2019-06-06 ローム株式会社 半導体装置、半導体装置の製造方法
JP2022066555A (ja) * 2017-11-08 2022-04-28 株式会社東芝 半導体装置
US11735505B2 (en) 2017-11-08 2023-08-22 Kabushiki Kaisha Toshiba Semiconductor device
JP2019220655A (ja) * 2018-06-22 2019-12-26 新電元工業株式会社 半導体装置、及び、半導体装置の製造方法
JP2021048376A (ja) * 2019-09-20 2021-03-25 株式会社東芝 半導体装置
JP2021190504A (ja) * 2020-05-27 2021-12-13 株式会社デンソー 半導体装置およびその製造方法
WO2022196453A1 (ja) * 2021-03-18 2022-09-22 株式会社デンソー 半導体モジュール、および、これを用いた電子装置

Also Published As

Publication number Publication date
KR900005586A (ko) 1990-04-14
EP0362547B1 (en) 1997-11-05
DE68928428T2 (de) 1998-07-16
CN1015585B (zh) 1992-02-19
EP0362547A1 (en) 1990-04-11
CN1041065A (zh) 1990-04-04
MY105130A (en) 1994-08-30
DE68928428D1 (de) 1997-12-11
US4935803A (en) 1990-06-19
JP2658423B2 (ja) 1997-09-30

Similar Documents

Publication Publication Date Title
JPH02121356A (ja) 半導体デバイス
US4994412A (en) Self-centering electrode for power devices
US7221045B2 (en) Flat chip semiconductor device and manufacturing method thereof
EP0358077B1 (en) Semiconductor device and method of forming it
US6762067B1 (en) Method of packaging a plurality of devices utilizing a plurality of lead frames coupled together by rails
US6989588B2 (en) Semiconductor device including molded wireless exposed drain packaging
TWI447876B (zh) 利用引導框及晶片之半導體晶粒封裝及其製造方法
JPH04233262A (ja) 脱熱体及び多重取付パッド・レードフレームのパッケージ及び半導体ダイの電気的絶縁方法
KR900004006A (ko) 개선된 리드구조를 갖춘 반도체장치와 그 제조방법
CN101013682A (zh) 半导体集成电路器件
US20240047439A1 (en) Batch Soldering of Different Elements in Power Module
CN102693953A (zh) 半导体装置及其制造方法
CN111883490A (zh) 具有用于顶侧冷却的多级传导夹的半导体封装
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
US5110761A (en) Formed top contact for non-flat semiconductor devices
US4067041A (en) Semiconductor device package and method of making same
KR100343150B1 (ko) 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법
JPS62205653A (ja) リ−ドフレ−ムおよび半導体装置の製造方法
JPH08148623A (ja) 半導体装置
US20200153138A1 (en) Semiconductor Power Module and Method for Producing a Semiconductor Power Module
US11756923B2 (en) High density and durable semiconductor device interconnect
TWI287277B (en) Semiconductor device including molded wireless exposed drain packaging
JP3388056B2 (ja) 半導体装置
JPS6344991Y2 (ja)
JPS6388833A (ja) テ−プキヤリヤ実装テ−プ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080606

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 12

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 13