WO2019229828A1 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
WO2019229828A1
WO2019229828A1 PCT/JP2018/020473 JP2018020473W WO2019229828A1 WO 2019229828 A1 WO2019229828 A1 WO 2019229828A1 JP 2018020473 W JP2018020473 W JP 2018020473W WO 2019229828 A1 WO2019229828 A1 WO 2019229828A1
Authority
WO
WIPO (PCT)
Prior art keywords
die pad
semiconductor module
module according
frame
pad frame
Prior art date
Application number
PCT/JP2018/020473
Other languages
English (en)
French (fr)
Inventor
博可 漆畑
隆 茂野
瑛基 伊藤
渉 木村
弘隆 遠藤
俊央 小池
俊紀 河野
Original Assignee
新電元工業株式会社
株式会社加藤電器製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新電元工業株式会社, 株式会社加藤電器製作所 filed Critical 新電元工業株式会社
Priority to CN201880001503.7A priority Critical patent/CN110914981B/zh
Priority to US16/092,908 priority patent/US11056422B2/en
Priority to PCT/JP2018/020473 priority patent/WO2019229828A1/ja
Priority to JP2018548160A priority patent/JP6437701B1/ja
Priority to TW107134349A priority patent/TWI685068B/zh
Priority to TW107136428A priority patent/TWI685076B/zh
Priority to NL2021766A priority patent/NL2021766B1/en
Priority to NL2021812A priority patent/NL2021812B1/en
Priority to US16/162,018 priority patent/US10777489B2/en
Publication of WO2019229828A1 publication Critical patent/WO2019229828A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present invention relates to a semiconductor module.
  • a semiconductor chip, a lead frame electrically connected to the semiconductor chip by a bonding wire, a sealing resin for sealing the semiconductor chip and the lead frame, and a die pad frame bonded to the semiconductor chip with an adhesive or the like are known (for example, see Japanese Patent Laid-Open Nos. 06-260572 and 2008-31366).
  • the adhesion between the sealing resin and the die pad frame is improved by providing a protrusion at the end of the die pad frame.
  • the present invention suppresses the flow of the conductive connection member that electrically connects the semiconductor chip and the die pad frame in the vicinity of the end portion of the die pad frame, while preventing cracks in the sealing resin at the end portion of the die pad frame. It aims at providing the semiconductor module which can suppress generation
  • a semiconductor module includes: Die pad frame, A semiconductor chip disposed in a chip region on the upper surface of the die pad frame, the first electrode provided on the upper surface and the second electrode provided on the lower surface; A conductive connecting member for a die pad, which is located between the second electrode of the semiconductor chip and the upper surface of the die pad frame, and electrically connects the second electrode of the semiconductor chip and the upper surface of the die pad frame; A sealing resin for sealing the semiconductor chip, the die pad frame, and the conductive connecting member for the die pad;
  • the die pad frame is Provided above the end of the main body of the die pad frame and extends from the upper surface of the main body of the die pad frame in a direction parallel to the upper surface of the main body of the die pad frame to improve the adhesion with the sealing resin Having a protrusion for A locking portion located partially above the upper surface of the protruding portion is provided at the tip of the protruding portion.
  • a first clip frame disposed on an upper surface of the semiconductor chip; A first electrode located between the first electrode of the semiconductor chip and the lower surface of the first clip frame and electrically connecting the first electrode of the semiconductor chip and the lower surface of the first clip frame. And a conductive connecting member for a clip.
  • the locking portion has a step protruding upward from the upper surface of the tip of the protrusion.
  • the locking portion has a plurality of steps that protrude stepwise upward from the upper surface of the tip of the protrusion.
  • the height of the upper portion of the locking portion is higher than the height of the upper portion of the conductive connecting member for die pad so as to prevent the conductive connecting member for die pad from flowing.
  • the length of the locking portion is shorter than the length of the protruding portion excluding the locking portion.
  • the protrusion is provided continuously along the periphery of the end of the upper surface of the main body of the die pad frame.
  • the end of the locking portion has a rectangular shape or a curved shape.
  • the locking portion is formed by pressing the tip of the protruding portion upward.
  • the linear expansion coefficient of the sealing resin is smaller than the linear expansion coefficient of the die pad frame and larger than the linear expansion coefficient of the semiconductor chip.
  • the locking portion is formed by pressing the tip of the protruding portion upward a plurality of times.
  • the semiconductor chip is A third electrode having an upper surface area smaller than that of the first electrode is provided on the upper surface.
  • a second clip frame disposed adjacent to the first clip frame on an upper surface of the semiconductor chip and having an upper surface area smaller than that of the first clip frame; And a second clip conductive connection member for electrically connecting the third electrode of the semiconductor chip and the lower surface of the second clip frame.
  • the first clip conductive connection member, the second clip conductive connection member, and the die pad conductive connection member are solder members.
  • the semiconductor chip is a MOS transistor,
  • the first electrode is a source electrode of the MOS transistor;
  • the second electrode is a drain electrode of the MOS transistor, and the third electrode is a gate electrode of the MOS transistor.
  • the protrusion of the die pad frame is provided with one or more laser grooves formed by laser irradiation on the upper surface of the protrusion T so as to extend along the end of the main body of the die pad frame. It is characterized by that.
  • the cross-sectional shape of the laser groove perpendicular to the length direction in which the laser groove extends on the upper surface of the protrusion has a V shape or a U shape, Of the laser grooves, the bottom of the first laser groove is located offset from the center of the width of the first laser groove toward the chip region where the semiconductor chip is disposed.
  • the direction of the laser irradiation with respect to the groove region where the first laser groove is formed on the upper surface of the protrusion is inclined from the vertical line passing through the groove region on the upper surface of the protrusion T toward the locking portion. It is characterized by being.
  • the cross-sectional shape of the laser groove perpendicular to the length direction in which the laser groove extends on the upper surface of the protrusion has a V shape or a U shape, and the bottom of the second laser groove among the laser grooves. Is characterized in that it is offset from the center of the width of the second laser groove toward the locking portion.
  • the direction of the laser irradiation with respect to the groove region where the second laser groove is formed on the upper surface of the protrusion is a chip region where the semiconductor chip is arranged from a vertical line passing through the groove region on the upper surface of the protrusion. It is characterized by being inclined to the side.
  • the laser irradiation roughens the inner surface of the laser groove and the peripheral edge of the laser groove, and suppresses the wetting and spreading of the conductive connection member for the die pad on the upper surface of the die pad frame.
  • the die pad frame has a first side, one end that intersects one end of the first side, one end that intersects the other end of the first side, and one end that intersects the other end of the first side.
  • a fourth side intersecting the other end of the second side and the other end intersecting the third side;
  • the protrusions and the locking portions are formed in regions along the first, second, and third sides, and are not formed in regions along the fourth side.
  • a through-hole is formed for penetrating the main body and improving adhesion with the sealing resin.
  • the laser groove formed by laser irradiation is provided on the upper surface of the protrusion so as to extend along the first, second, and third sides of the die pad frame, One or more additional laser grooves formed by laser irradiation are provided along the fourth side between the region where the through hole is formed and the chip region. To do.
  • the laser groove is continuously provided along the first, second, and third sides of the die pad frame, The number of the additional laser grooves is larger than the number of the laser grooves.
  • the laser groove and the additional laser groove communicate with each other, and are formed so as to surround an outer periphery of a chip region of the die pad frame in which the semiconductor chip is disposed.
  • the conductive metal material composing the die pad frame is a copper material or an alloy obtained by adding any of different metals such as Sn, Zn, Fe, Cr, and Ni to the copper material, and the surface of the die pad frame is plated. It is characterized by not being done.
  • the height of the step between the lower surface of the locking portion and the lower surface of the protruding portion is equal to or higher than the height of the step between the upper surface of the locking portion and the upper surface of the protruding portion.
  • the lower surface of the locking part is inclined upward toward the end of the locking part.
  • An end portion of the upper surface of the first clip frame is provided with a clip locking portion located partially above the upper surface of the first clip frame so as to be separated from the upper surface of the semiconductor chip. And The lower surface of the clip locking portion is inclined upward toward the end of the clip locking portion.
  • the upper surface of the clip locking part is inclined downward toward the end of the clip locking part.
  • the end of the lower surface of the projection connected to the lower surface of the locking portion has a curved shape.
  • the end of the lower surface of the locking portion has a curved shape.
  • a semiconductor module includes a die pad frame, a semiconductor chip that is disposed in a chip region on the upper surface of the die pad frame, the first electrode is provided on the upper surface, and the second electrode is provided on the lower surface, and the semiconductor chip
  • a conductive connection member for a die pad which is located between the second electrode and the upper surface of the die pad frame and electrically connects the second electrode of the semiconductor chip and the upper surface of the die pad frame; and a semiconductor chip, a die pad frame, and Sealing resin for sealing the conductive connecting member for die pad.
  • the die pad frame is provided above the end of the die pad frame and extends from the upper surface of the die pad frame in a direction parallel to the upper surface of the die pad frame, and has a protrusion for improving the adhesion with the sealing resin. And a locking portion that is located partially above the upper surface of the protruding portion.
  • the engaging portion at the tip of the protrusion of the die pad frame can dam the conductive connecting member for the die pad.
  • the engagement portion can suppress the shrinkage of the sealing resin, thereby suppressing the generation and peeling of the sealing resin.
  • the conductive pad connecting the semiconductor chip and the die pad frame is prevented from flowing in the vicinity of the end of the die pad frame, and the end of the die pad frame is suppressed.
  • production and peeling of the crack of sealing resin in a part can be suppressed.
  • FIG. 1 is a top view illustrating an example of the appearance of the configuration of the semiconductor module 100 according to the first embodiment.
  • FIG. 2 is a bottom view showing an example of the appearance of the configuration of the semiconductor module 100 shown in FIG.
  • FIG. 3 is a side view of the semiconductor module 100 shown in FIG. 1 as viewed from the opposite side of the first direction D1, showing an example of the appearance.
  • FIG. 4 is a side view seen from the second direction D2 showing an example of the appearance of the configuration of the semiconductor module 100 shown in FIG.
  • FIG. 5 is a side view seen from the first direction D1 showing an example of the appearance of the configuration of the semiconductor module 100 shown in FIG.
  • FIG. 6 is a top view showing an example of the internal configuration of the semiconductor module 100 shown in FIG. FIG.
  • FIG. 7 is a cross-sectional view showing an example of a cross section taken along line NN of the semiconductor module shown in FIG.
  • FIG. 8 is a cross-sectional view showing another example of a cross section taken along line NN of the semiconductor module shown in FIG.
  • FIG. 9 is a cross-sectional view illustrating an example of a cross section of the semiconductor module according to the second embodiment.
  • FIG. 10 is a cross-sectional view illustrating another example of the cross section of the semiconductor module according to the second embodiment.
  • FIG. 11 is a top view illustrating an example of the configuration of the upper surface of the die pad frame DF of the semiconductor module according to the second embodiment.
  • FIG. 12 is a cross-sectional view of the die pad frame DF illustrating an example of a process of forming the laser groove LM on the upper surface of the protrusion T of the die pad frame DF by laser irradiation.
  • FIG. 13 is a cross-sectional view of the die pad frame DF showing an example of a process of forming the first and second laser grooves LMa and LMb on the upper surface of the protrusion T of the die pad frame DF by laser irradiation.
  • FIG. 14 is a bottom view showing an example of the configuration of a conventional semiconductor module.
  • FIG. 15 is a diagram showing an example of a cross section taken along line NN of the conventional semiconductor module shown in FIG.
  • FIG. 1 is a top view illustrating an example of the appearance of the configuration of the semiconductor module 100 according to the first embodiment.
  • 2 is a bottom view showing an example of the appearance of the configuration of the semiconductor module 100 shown in FIG.
  • FIG. 3 is a side view showing an example of the appearance of the configuration of the semiconductor module 100 shown in FIG. 1 as viewed from the opposite side of the first direction D1.
  • FIG. 4 is a side view seen from the second direction D2 showing an example of the appearance of the configuration of the semiconductor module 100 shown in FIG.
  • FIG. 5 is a side view seen from the first direction D1 showing an example of the appearance of the configuration of the semiconductor module 100 shown in FIG.
  • FIG. 6 is a top view showing an example of the internal configuration of the semiconductor module 100 shown in FIG. FIG.
  • FIG. 7 is a cross-sectional view showing an example of a cross section taken along line NN of the semiconductor module shown in FIG.
  • FIG. 8 is a cross-sectional view showing another example of a cross section taken along line NN of the semiconductor module shown in FIG.
  • the sealing member A is shown to be seen through.
  • the semiconductor module 100 includes a die pad frame (lead frame) DF, a semiconductor chip CX, a die pad conductive connection member A ⁇ b> 2, and a sealing.
  • a resin H, a first clip frame CF1, a first clip conductive connection member A1, a second clip frame CF2, and a second clip conductive connection member A3 are provided.
  • the semiconductor module 100 functions as a three-terminal semiconductor device (MOS transistor).
  • the semiconductor chip CX is arranged in the chip area CXa on the upper surface of the die pad frame DF.
  • the semiconductor chip CX is provided with a first electrode (source electrode) S on the upper surface and a second electrode (drain electrode) D on the lower surface. Further, the semiconductor chip CX is provided with a third electrode (gate electrode) G having an upper surface area smaller than that of the first electrode S on the upper surface.
  • the semiconductor chip CX is, for example, a MOS transistor.
  • the first electrode S is a source electrode of the MOS transistor.
  • the second electrode D is a drain electrode of the MOS transistor.
  • the third electrode G is a gate electrode of the MOS transistor.
  • the die pad conductive connection member A2 is located between the second electrode D of the semiconductor chip CX and the upper surface of the die pad frame DF.
  • the die pad conductive connection member A2 is configured to electrically connect the second electrode D of the semiconductor chip CX and the upper surface of the die pad frame DF.
  • the conductive connecting member A2 for die pad is, for example, a solder member.
  • first clip frame CF1 is disposed on the upper surface of the semiconductor chip CX, for example, as shown in FIGS.
  • the first clip frame CF1 has terminals CF1a, CF1b, and CF1c protruding from the sealing resin H, for example, as shown in FIGS.
  • a clip locking portion located at an end portion of the upper surface of the first clip frame CF1 is located partially above the upper surface CF1E of the first clip frame CF1 so as to be separated from the upper surface of the semiconductor chip CX. DY is provided.
  • the end portion Da of the clip locking portion DY may have a rectangular shape or a curved shape.
  • the sealing resin H in the vicinity of the end portion of the first clip frame CF1 is mold-locked by the clip locking portion DY.
  • the first clip frame CF1 has four convex portions (dubbing portions) CF1D that protrude downward by pressing from above. These four convex portions CF1D are in contact with, for example, the first electrode (source electrode) S on the upper surface of the semiconductor chip CX directly or via the first clip conductive connection member A1.
  • first clip conductive connection member A1 is located between the first electrode S of the semiconductor chip CX and the lower surface of the first clip frame CF1, as shown in FIGS. 7 and 8, for example. Yes.
  • the first clip conductive connection member A1 is configured to electrically connect the first electrode S of the semiconductor chip CX and the lower surface of the first clip frame CF1.
  • first clip conductive connection member A1 is, for example, a solder member.
  • the second clip frame CF2 is disposed adjacent to the first clip frame CF1 on the upper surface of the semiconductor chip CX.
  • the second clip frame CF2 has a terminal CF2a protruding from the sealing resin H.
  • the second clip frame CF2 has an upper surface area smaller than that of the first clip frame CF1.
  • the second clip conductive connection member A3 is configured to electrically connect the third electrode G of the semiconductor chip CX and the lower surface of the second clip frame CF2.
  • the second clip conductive connection member A3 is, for example, a solder member.
  • the sealing resin H includes the semiconductor chip CX, the die pad frame DF, the first clip frame CF1, the first clip conductive connection member A1, the second clip frame CF2, and the second clip conductive connection member. A3 and the conductive connecting member A2 for die pad are sealed.
  • the linear expansion coefficient of the sealing resin H is set to be smaller than the linear expansion coefficient of the die pad frame DF and larger than the linear expansion coefficient of the semiconductor chip CX, for example.
  • the die pad frame (lead frame) DF includes, for example, as shown in FIG. 6, a first side DF1, a second side DF2 where one end intersects one end of the first side DF1, and a first side as the first side DF1.
  • the die pad frame DF has a substantially rectangular shape.
  • This die pad frame DF has a protrusion T for improving the adhesion with the sealing resin H.
  • the protrusion T is provided on the upper side of the end portion Ba of the main body B of the die pad frame DF and the main body of the die pad frame DF from the upper surface of the main body B of the die pad frame DF, as shown in FIGS. It extends in a direction parallel to the upper surface of B (for example, the second direction D2).
  • the structure of the protrusion T can improve the adhesion between the die pad frame DF and the sealing resin H.
  • a locking portion U is provided at the tip of the protruding portion T and is located partially above the upper surface of the protruding portion T.
  • the locking portion U has, for example, a step Ub protruding upward from the upper surface of the tip Ta of the protruding portion T, as shown in FIG. Further, the locking portion U may have a step Uc that changes upward toward the tip on the lower surface.
  • the step Ub of the locking portion U is formed by, for example, pressing (pressing) the tip of the protruding portion T upward.
  • the locking portion U has a plurality (two or more steps) of steps Ub protruding stepwise (stepped) upward from the upper surface of the tip Ta of the protrusion T. It may be. Further, the locking portion U may have a plurality of steps (two or more steps) Uc provided on the lower surface in a step shape upward toward the tip.
  • the sealing resin H in the vicinity of the top surface of the tip of the protrusion T is locked by a plurality of steps (two or more steps) Ub protruding upward (stepped) from the top surface of the tip of the protrusion T.
  • the mold can be reliably locked.
  • step Ub of the locking portion U is formed, for example, by pressing (pressing) the tip end of the protruding portion T a plurality of times.
  • the height of the upper portion of the locking portion U is, for example, as shown in FIGS. 7 and 8, so that the flow of the die pad conductive connection member A2 is blocked. You may set so that it may become higher than height.
  • the length of the locking portion U in the direction in which the protruding portion T extends is the locking portion U of the protruding portion T. It is set to be shorter than the length of the portion excluding.
  • locking part U may be set so that it may become more than the length of the part except the latching
  • end portion Ua of the locking portion U may have, for example, a rectangular shape or a curved shape.
  • the conductive metal material constituting the die pad frame DF is a copper (Cu) material or an alloy obtained by adding a different metal such as Sn, Zn, Fe, Cr, Ni to a copper (Cu) material.
  • the surface of the die pad frame DF is not plated, but the surface of the die pad frame DF may be plated as necessary.
  • the protruding portion T is formed along the periphery of the end portion Ba on the upper surface of the main body B of the die pad frame DF (first, second, and third sides DF1, DF2, DF3). Along).
  • the protruding portion T and the locking portion U are formed in regions along the first, second, and third sides DF1, DF2, and DF3, and the fourth portion It is not formed in the region along the side DF4.
  • a through-hole Z for penetrating the main body B and improving the adhesion with the sealing resin H is formed in a region along the fourth side DF4 on the upper surface of the die pad frame DF. Is formed.
  • the portion of the die pad frame DF that is sealed with the sealing resin H has the same thickness as the thickness of the protrusion T (half the thickness of the central portion of the die pad frame DF). ing. As a result, the adhesion between the die pad frame DF and the sealing resin H can be improved.
  • the height Uch of the step Uc between the lower surface U1 of the locking part U and the lower surface T1 of the protrusion T is equal to the height of the step Ub between the upper surface U2 of the locking part U and the upper surface T2 of the protrusion T. You may make it more than Ubh (FIG. 7).
  • the lower surface U1 of the locking portion U may be inclined upward toward the end of the locking portion U (region UR in FIG. 7). Thereby, the stress of the sealing resin H can be reduced.
  • the end of the upper surface CF1E of the first clip frame CF1 is located at the end of the clip portion that is located partially above the upper surface CF1E of the first clip frame CF1 so as to be separated from the upper surface of the semiconductor chip CX.
  • a stop portion DY is provided, and the lower surface DY1 of the clip locking portion DY may be inclined upward toward the end portion of the clip locking portion DY (region DYR1 in FIG. 7). ). Thereby, the insulation between the clip locking portion DY and the lower surface DY1 of the semiconductor chip CX can be further improved.
  • the upper surface DY2 of the clip locking portion DY may be inclined downward toward the end of the clip locking portion DY (region DYR2 in FIG. 7).
  • end portion Tb (FIG. 7) on the lower surface of the protrusion T connected to the lower surface U1 of the locking portion U may have a curved shape instead of a rectangular shape. Thereby, the stress of the sealing resin H in the edge part Tb of the projection part T can be reduced.
  • end portion Ud (FIG. 7) of the lower surface U1 of the locking portion U may have a curved shape instead of a rectangular shape. Thereby, the stress of the sealing resin H in the edge part Ud of the latching
  • the engaging portion U at the tip of the protrusion T of the die pad frame DF can dam the conductive connecting member for the die pad.
  • the locking portion U can suppress the shrinkage of the sealing resin, thereby suppressing the generation and peeling of the sealing resin.
  • the conductive connection member that electrically connects the semiconductor chip and the die pad frame is prevented from flowing in the vicinity of the end portion of the die pad frame, and the die pad frame Generation
  • production and peeling of the crack of sealing resin in an edge part can be suppressed.
  • FIG. 9 is a cross-sectional view illustrating an example of a cross section of the semiconductor module according to the second embodiment.
  • FIG. 10 is a cross-sectional view illustrating another example of the cross section of the semiconductor module according to the second embodiment.
  • FIG. 11 is a top view illustrating an example of the configuration of the upper surface of the die pad frame DF of the semiconductor module according to the second embodiment.
  • FIG. 12 is a cross-sectional view of the die pad frame DF showing an example of a process of forming the laser groove LM on the upper surface of the protrusion T of the die pad frame DF by laser irradiation.
  • FIG. 13 is a cross-sectional view of the die pad frame DF showing an example of a process of forming the first and second laser grooves LMa and LMb on the upper surface of the protrusion T of the die pad frame DF by laser irradiation.
  • the cross section of the semiconductor module in FIGS. 9 and 10 is obtained by adding the groove to the cross section along the line NN in FIG. 6 of the first embodiment. Further, the die pad frame DF of the semiconductor module according to the second embodiment shown in FIG. 11 is applied to the semiconductor module 100 shown in FIGS. 1 to 6 of the first embodiment.
  • the protrusion T of the die pad frame DF is irradiated by laser irradiation so as to extend along the end portion Ba of the main body B of the die pad frame DF on the upper surface of the protrusion T.
  • One or a plurality of formed laser grooves LM (LM1, LM2, LM3) are provided.
  • the cross-sectional shape of the laser groove LM perpendicular to the length direction (for example, the first direction D1 in FIGS. 9 and 10) in which the laser groove LM extends on the upper surface of the protrusion T has a V shape.
  • the cross-sectional shape of the laser groove LM perpendicular to the length direction (for example, the first direction D1 in FIGS. 9 and 10) in which the laser groove LM extends on the upper surface of the protruding portion T has a U-shape. It may be.
  • the die pad frame DF includes a first side DF1, a second side DF2 where one end intersects one end of the first side DF1, and one end the other end of the first side DF1. And a fourth side DF where one end intersects the other end of the second side DF2 and the other end intersects the third side DF3.
  • the die pad frame DF has a substantially rectangular shape as in the first embodiment.
  • the protruding portion T and the locking portion U are formed in regions along the first, second, and third sides DF1, DF2, and DF3, and the fourth portion It is not formed in the region along the side DF4.
  • a through-hole Z for penetrating the main body B and improving the adhesion with the sealing resin H is formed in a region along the fourth side DF4 on the upper surface of the die pad frame DF. Is formed.
  • the upper surface of the protrusion T extends along the first, second, and third sides F1, DF2, and DF3 of the die pad frame DF.
  • Laser grooves LM (LM1, LM2, LM3) formed by laser irradiation are provided.
  • a plurality of additional laser grooves LM4a formed by laser irradiation between the region where the through hole Z is formed and the chip region CX along the fourth side DF4 shown in FIG. , LM4b, LM4c, and LM4d.
  • FIG. 11 shows the case where there are four additional laser grooves, it may be 1 to 3, or 5 or more.
  • the laser grooves LM1, LM2, and LM3 are continuously provided along the first, second, and third sides DF1, DF2, and DF3 of the die pad frame DF. .
  • the number of additional laser grooves LM4a, LM4b, LM4c, and LM4d is the number of continuous laser grooves LM1, LM2, and LM3 (example of FIG. 11). In this case, the number is set to be larger than one.
  • the continuous laser grooves LM1, LM2, and LM3 and the additional laser groove LM4a communicate with each other so as to surround the outer periphery of the chip region CXa of the die pad frame DF in which the semiconductor chip CX is disposed. Is formed.
  • the conductive metal material constituting the die pad frame DF is a copper (Cu) material, or a different metal such as Sn, Zn, Fe, Cr, or Ni is added to the copper (Cu) material. Alloy.
  • the surface of the die pad frame DF is not plated, but the surface of the die pad frame DF may be plated as necessary.
  • the laser irradiation direction DL with respect to the groove region DX in which the laser groove LM on the upper surface of the protrusion T is formed depends on the upper surface of the protrusion T. It is set in parallel with the vertical line P passing through the groove region DX.
  • the laser groove LM having a substantially V-shaped cross section can be formed so that the bottom of the laser groove LM passes through the center of the width of the laser groove LM (for example, the width in the second direction D2). .
  • the laser irradiation roughens the inner surface of the laser groove LM and the peripheral edge of the laser groove LM, and suppresses the wetting and spreading of the die pad conductive connection member A2 on the upper surface of the die pad frame DF. .
  • the bottom LMas of the first laser groove LMa among the laser grooves LM is from the center LMam of the width of the first laser groove LMa (for example, the width in the second direction D2).
  • the semiconductor chip CX may be positioned so as to be biased (close to) the chip region CXa side where the semiconductor chip CX is disposed.
  • DLa is set so as to incline from the vertical line P passing through the groove region DX on the upper surface of the protruding portion T toward the locking portion U.
  • the bottom LMas of the first laser groove LMa is biased toward (close to) the chip region CXa side from the center LMam of the width of the first laser groove LMa (for example, the width in the second direction D2).
  • the first laser groove LMa can be formed so as to be positioned.
  • the bottom LMbs of the second laser groove LMb of the laser grooves LM is from the center LMbm of the width of the second laser groove LMb (for example, the width in the second direction D2). Also, it may be biased toward (close to) the locking portion U side.
  • the flow stop of the conductive connection member A2 for the die pad can be more reliably performed.
  • DLb is set to be inclined from the vertical line P passing through the groove region DX on the upper surface of the protrusion T toward the chip region CXa where the semiconductor chip CX is disposed.
  • the bottom LMbs of the second laser groove LMb is biased toward (close to) the locking portion U side from the center LMbm of the width of the second laser groove LMb (for example, the width in the second direction D2).
  • the second laser groove LMb can be formed so as to be positioned.
  • the end of the die pad frame is suppressed while suppressing the flow of the conductive connection member that electrically connects the semiconductor chip and the die pad frame in the vicinity of the end of the die pad frame.
  • production and peeling of the crack of sealing resin in a part can be suppressed.
  • a diode for example, a diode, an IGBT (Insulated Gate Bipolar Transistor), another FET, or the like may be applied to the semiconductor chip CX.
  • IGBT Insulated Gate Bipolar Transistor
  • another FET or the like
  • Example 3 the structure of the other semiconductor module in this Example 3 is the same as that of Example 1 or Example 2.
  • the end of the die pad frame is suppressed while suppressing the flow of the conductive connection member that electrically connects the semiconductor chip and the die pad frame in the vicinity of the end of the die pad frame.
  • production and peeling of the crack of sealing resin in a part can be suppressed.
  • the semiconductor module according to one embodiment of the present invention is provided in the die pad frame (lead frame) DF and the chip region CXa on the upper surface of the die pad frame, and the first electrode (source electrode) is provided on the upper surface.
  • the semiconductor chip CX having the second electrode (drain electrode) provided on the lower surface and the second electrode of the semiconductor chip and the upper surface of the die pad frame are electrically connected to each other between the second electrode of the semiconductor chip and the upper surface of the die pad frame.
  • a sealing resin H for sealing the die pad conductive connecting member A2 and the semiconductor chip, the die pad frame, and the die pad conductive connecting member.
  • the die pad frame DF is provided on the upper side of the end portion of the die pad frame and extends from the upper surface of the die pad frame in a direction parallel to the upper surface of the die pad frame to improve adhesion with the sealing resin.
  • a locking portion U is provided at the tip of the protruding portion T and located partially above the upper surface of the protruding portion T.
  • the locking portion U at the tip of the protrusion T of the die pad frame can dam the die pad conductive connecting member. Further, in the vicinity of the tip end of the protrusion T of the die pad frame, the locking portion U can suppress the shrinkage of the sealing resin, thereby suppressing the generation and peeling of the sealing resin.
  • the conductive pad connecting the semiconductor chip and the die pad frame is prevented from flowing in the vicinity of the end of the die pad frame, and the end of the die pad frame is suppressed.
  • production and peeling of the crack of sealing resin in a part can be suppressed.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体モジュールは、ダイパッドフレーム（ＤＦ）と、半導体チップ（ＣＸ）と、ダイパッド用導電性接続部材（Ａ２）と、封止樹脂（Ｈ）とを備え、前記ダイパッドフレームは、前記ダイパッドフレームの本体（Ｂ）の端部（Ｂａ）の上側に設けられ且つ前記ダイパッドフレームの本体の上面から前記ダイパッドフレームの本体の上面と平行な方向に延在し、前記封止樹脂との密着性を向上するための突起部（Ｔ）を有し、前記突起部の先端には、前記突起部の上面よりも部分的に上方に位置する係止部（Ｕ）が設けられている。

Description

半導体モジュール
　本発明は、半導体モジュールに関する。
　従来、半導体チップと、この半導体チップにボンディングワイヤにより電気的に接続されたリードフレームと、半導体チップとリードフレームとを封止する封止樹脂と、半導体チップに接着材等で接合されたダイパッドフレームと、を備えた半導体モジュールが知られている（例えば、特開平０６－２６０５７２、特開２００８－３１１３６６等参照）。
　このような、半導体モジュールでは、ダイパッドフレームの端部に突起部を設けることで、封止樹脂と当該ダイパッドフレームとの間の密着性を向上させている。
　しかしながら、このような半導体モジュールでは、半導体チップが配置されるダイパッドフレームＤＦの端部において、封止樹脂ＨのクラックＫや剥離が発生する問題がある（図１４、図１５）。
　そこで、本発明は、ダイパッドフレームの端部近傍において、半導体チップとダイパッドフレームとを電気的に接続する導電性接続部材が流れるのを抑制しつつ、ダイパッドフレームの端部における封止樹脂のクラックの発生や剥離を抑制することができる半導体モジュールを提供することを目的とする。
　本発明の一態様に係る実施形態に従った半導体モジュールは、　 
　ダイパッドフレームと、
　前記ダイパッドフレームの上面のチップ領域に配置され、上面に第１電極が設けられ且つ下面に第２電極が設けられた半導体チップと、
　前記半導体チップの前記第２電極と前記ダイパッドフレームの上面との間に位置し、前記半導体チップの前記第２電極と前記ダイパッドフレームの上面とを電気的に接続するダイパッド用導電性接続部材と、
　前記半導体チップ、前記ダイパッドフレーム、及び、前記ダイパッド用導電性接続部材を封止する封止樹脂と、を備え、
　前記ダイパッドフレームは、
　前記ダイパッドフレームの本体の端部の上側に設けられ且つ前記ダイパッドフレームの前記本体の上面から前記ダイパッドフレームの前記本体の上面と平行な方向に延在し、前記封止樹脂との密着性を向上するための突起部を、有し、
　前記突起部の先端には、前記突起部の上面よりも部分的に上方に位置する係止部が設けられている
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記半導体チップの上面に配置された第１のクリップフレームと、
　前記半導体チップの前記第１電極と前記第１のクリップフレームの下面との間に位置し、前記半導体チップの前記第１電極と前記第１のクリップフレームの下面とを電気的に接続する第１のクリップ用導電性接続部材と、をさらに備える
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記係止部は、前記突起部の先端の上面から上方に突出する段差を有する
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記係止部は、前記突起部の先端の上面から上方に段階的に突出する複数の段差を有する
　ことを特徴とする。
　前記半導体モジュールにおいて、　
　前記係止部の上部の高さは、前記ダイパッド用導電性接続部材の流れ止めをするように、前記ダイパッド用導電性接続部材の上部の高さよりも、高くなっている
　ことを特徴とする。
　前記半導体モジュールにおいて、　
　前記突起部が延在する前記方向において、前記係止部の長さは、前記突起部のうち前記係止部を除く部分の長さよりも、短い
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記突起部は、前記ダイパッドフレームの前記本体の上面の端部の周囲に沿って、連続的に設けられている
　ことを特徴とする。
　前記半導体モジュールにおいて、　
　前記係止部の端部は、矩形の形状、又は、湾曲した形状を有する
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記係止部は、前記突起部の先端を上方に押圧することで形成されている
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記封止樹脂の線膨張係数は、前記ダイパッドフレームの線膨張係数よりも、小さく、且つ、前記半導体チップの線膨張係数よりも、大きい
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記係止部は、前記突起部の先端を上方に複数回押圧することで形成されている
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記半導体チップは、
　上面に前記第１電極よりも上面の面積が小さい第３電極が設けられている
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記半導体チップの上面に前記第１のクリップフレームと隣接して配置され、前記第１のクリップフレームよりも上面の面積が小さい第２のクリップフレームと、
　前記半導体チップの前記第３電極と前記第２のクリップフレームの下面とを電気的に接続する第２のクリップ用導電性接続部材と、をさらに備える
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記第１のクリップ用導電性接続部材、第２のクリップ用導電性接続部材、及びダイパッド用導電性接続部材は、はんだ部材である
　ことを特徴とする。
　前記半導体モジュールにおいて、　
　前記半導体チップは、ＭＯＳトランジスタであり、
　前記第１電極は、前記ＭＯＳトランジスタのソース電極であり、
　前記第２電極は、前記ＭＯＳトランジスタのドレイン電極であり、前記第３電極は、前記ＭＯＳトランジスタのゲート電極である
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記ダイパッドフレームの前記突起部は、前記突起部Ｔの上面に、前記ダイパッドフレームの前記本体の端部に沿って延在するように、レーザ照射により形成された１つ又は複数のレーザ溝が設けられている
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記突起部の上面に前記レーザ溝が延在する長さ方向に垂直な前記レーザ溝の断面形状は、Ｖ字形状またはＵ字形状を有し、
　前記レーザ溝のうち第１のレーザ溝の底は、前記第１のレーザ溝の幅の中心よりも前記半導体チップが配置されるチップ領域側に偏って位置している
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記突起部の上面の前記第１のレーザ溝が形成される溝領域に対する前記レーザ照射の方向は、前記突起部Ｔの上面の前記溝領域を通る垂直線から、前記係止部側に、傾いている
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記突起部の上面の前記レーザ溝が延在する長さ方向に垂直な前記レーザ溝の断面形状は、Ｖ字形状またはＵ字形状を有し、前記レーザ溝のうち第２のレーザ溝の底は、前記第２のレーザ溝の幅の中心よりも前記係止部側に偏って位置している
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記突起部の上面の前記第２のレーザ溝が形成される溝領域に対する前記レーザ照射の方向は、前記突起部の上面の前記溝領域を通る垂直線から、前記半導体チップが配置されるチップ領域側に、傾いている
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記レーザ照射によって、前記レーザ溝の内面および前記レーザ溝の周縁部が粗面化され、前記ダイパッドフレームの上面において、前記ダイパッド用導電性接続部材の濡れ広がりを抑制するようになっている
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記ダイパッドフレームは、第１の辺、一端が前記第１の辺の一端に交わる第２の辺、一端が前記第１の辺の他端に一端が交わる第３の辺、及び、一端が前記第２の辺の他端に交わり且つ他端が前記第３の辺に交わる第４の辺を有し、
　前記突起部及び前記係止部は、前記第１、第２、及び第３の辺に沿った領域に形成されており、且つ、前記第４の辺に沿った領域には形成されておらず、
　前記ダイパッドフレームの上面の前記第４の辺に沿った前記領域には、前記本体を貫通し、前記封止樹脂との密着性を向上するための貫通孔が形成されており、
　前記突起部の上面に、前記ダイパッドフレームの前記第１、第２、及び第３の辺に沿って延在するように、レーザ照射により形成された前記レーザ溝が設けられており、
　前記第４の辺に沿って、前記貫通孔が形成された前記領域と前記チップ領域との間に、レーザ照射により形成された１つ又は複数の追加レーザ溝が設けられている
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記レーザ溝は、前記ダイパッドフレームの前記第１、第２、及び第３の辺に沿って連続的に設けられており、
　前記追加レーザ溝の本数は、前記レーザ溝の本数よりも、多い
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記レーザ溝と前記追加レーザ溝とが連通し、前記半導体チップが配置される前記ダイパッドフレームのチップ領域の外周を囲むように、形成されている
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記ダイパッドフレームを構成する導電性金属材料は、銅材、又は、銅材にＳｎ、Ｚｎ、Ｆｅ、Ｃｒ、Ｎｉの何れかの異種金属を添加した合金であり、前記ダイパッドフレームの表面はめっき処理されていない
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記係止部の下面と前記突起部の下面との間の段差の高さは、前記係止部の上面と前記突起部の上面との間の段差の高さ以上である
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記係止部の下面は、前記係止部の端部に向かって上方に傾斜している
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記第１のクリップフレームの上面の端部には、前記半導体チップの上面から離間するように、前記第１のクリップフレームの上面よりも部分的に上方に位置するクリップ用係止部が設けられており、
　前記クリップ用係止部の下面は、前記クリップ用係止部の端部に向かって上方に傾斜している
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記クリップ用係止部の上面は、前記クリップ用係止部の端部に向かって下方に傾斜している
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記係止部の下面に繋がる前記突起部の下面の端部は、湾曲した形状を有する
　ことを特徴とする。
　前記半導体モジュールにおいて、
　前記係止部の下面の端部は、湾曲した形状を有する
　ことを特徴とする。
　本発明の一態様に係る半導体モジュールは、ダイパッドフレームと、ダイパッドフレームの上面のチップ領域に配置され、上面に第１電極が設けられ且つ下面に第２電極が設けられた半導体チップと、半導体チップの第２電極とダイパッドフレームの上面との間に位置し、半導体チップの第２電極とダイパッドフレームの上面とを電気的に接続するダイパッド用導電性接続部材と、半導体チップ、ダイパッドフレーム、及び、ダイパッド用導電性接続部材を封止する封止樹脂と、を備える。
　そして、ダイパッドフレームは、ダイパッドフレームの端部の上側に設けられ且つダイパッドフレームの上面からダイパッドフレームの上面と平行な方向に延在し、封止樹脂との密着性を向上するための突起部を、有し、突起部の先端には、当該突起部の上面よりも部分的に上方に位置する係止部が設けられている。
　これにより、ダイパッドフレームの突起部の先端の係止部が、ダイパッド用導電性接続部材を堰き止めることができる。
　さらに、ダイパッドフレームの突起部の先端近傍において、当該係止部が、封止樹脂の収縮を抑えることで、当該封止樹脂のクラックの発生や剥離を抑制することができる。
　このように、本発明の半導体モジュールによれば、ダイパッドフレームの端部の近傍において、半導体チップとダイパッドフレームとを電気的に接続する導電性接続部材が流れるのを抑制しつつ、ダイパッドフレームの端部における封止樹脂のクラックの発生や剥離を抑制することができる。
図１は、実施例１に係る半導体モジュール１００の構成の外観の一例を示す上面図である。 図２は、図１に示す半導体モジュール１００の構成の外観の一例を示す下面図である。 図３は、図１に示す半導体モジュール１００の構成の外観の一例を示す第１の方向Ｄ１の反対から見た側面図である。 図４は、図１に示す半導体モジュール１００の構成の外観の一例を示す第２の方向Ｄ２から見た側面図である。 図５は、図１に示す半導体モジュール１００の構成の外観の一例を示す第１の方向Ｄ１から見た側面図である。 図６は、図１に示す半導体モジュール１００の内部の構成の一例を示す上面図である。 図７は、図６に示す半導体モジュールのＮ－Ｎ線に沿った断面の一例を示す断面図である。 図８は、図６に示す半導体モジュールのＮ－Ｎ線に沿った断面の他の例を示す断面図である。 図９は、実施例２に係る半導体モジュールの断面の一例を示す断面図である。 図１０は、実施例２に係る半導体モジュールの断面の他の例を示す断面図である。 図１１は、実施例２に係る半導体モジュールのダイパッドフレームＤＦの上面の構成の一例を示す上面図である。 図１２は、レーザ照射によりダイパッドフレームＤＦの突起部Ｔの上面にレーザ溝ＬＭを形成する工程の一例を示すダイパッドフレームＤＦの断面図である。 図１３は、レーザ照射によりダイパッドフレームＤＦの突起部Ｔの上面に第１、第２のレーザ溝ＬＭａ、ＬＭｂを形成する工程の一例を示すダイパッドフレームＤＦの断面図である。 図１４は、従来の半導体モジュールの構成の一例を示す下面図である。 図１５は、図１４に示す従来の半導体モジュールのＮ－Ｎ線に沿った断面の一例を示す図である。
　以下、本発明に係る実施形態について図面に基づいて説明する。
　図１は、実施例１に係る半導体モジュール１００の構成の外観の一例を示す上面図である。また、図２は、図１に示す半導体モジュール１００の構成の外観の一例を示す下面図である。また、図３は、図１に示す半導体モジュール１００の構成の外観の一例を示す第１の方向Ｄ１の反対から見た側面図である。また、図４は、図１に示す半導体モジュール１００の構成の外観の一例を示す第２の方向Ｄ２から見た側面図である。また、図５は、図１に示す半導体モジュール１００の構成の外観の一例を示す第１の方向Ｄ１から見た側面図である。また、図６は、図１に示す半導体モジュール１００の内部の構成の一例を示す上面図である。また、図７は、図６に示す半導体モジュールのＮ－Ｎ線に沿った断面の一例を示す断面図である。また、図８は、図６に示す半導体モジュールのＮ－Ｎ線に沿った断面の他の例を示す断面図である。なお、図６において、封止部材Ａは透視されるように表記されている。
　ここで、例えば、図１ないし図８に示すように、実施例１に係る半導体モジュール１００は、ダイパッドフレーム（リードフレーム）ＤＦと、半導体チップＣＸと、ダイパッド用導電性接続部材Ａ２と、封止樹脂Ｈと、第１のクリップフレームＣＦ１と、第１のクリップ用導電性接続部材Ａ１と、第２のクリップフレームＣＦ２と、第２のクリップ用導電性接続部材Ａ３と、を備える。
　本実施例では、この半導体モジュール１００は、３端子の半導体装置（ＭＯＳトランジスタ）として機能するようになっている。
　そして、半導体チップＣＸは、ダイパッドフレームＤＦの上面のチップ領域ＣＸａに配置されている。
　この半導体チップＣＸは、上面に第１電極（ソース電極）Ｓが設けられ且つ下面に第２電極（ドレイン電極）Ｄが設けられている。さらに、この半導体チップＣＸは、上面に第１電極Ｓよりも上面の面積が小さい第３電極（ゲート電極）Ｇが設けられている。
　なお、この半導体チップＣＸは、本実施例では、例えば、ＭＯＳトランジスタである。この場合、第１電極Ｓは、当該ＭＯＳトランジスタのソース電極である。そして、第２電極Ｄは、当該ＭＯＳトランジスタのドレイン電極である。また、第３電極Ｇは、当該ＭＯＳトランジスタのゲート電極である。
　また、ダイパッド用導電性接続部材Ａ２は、半導体チップＣＸの第２電極ＤとダイパッドフレームＤＦの上面との間に位置している。
　このダイパッド用導電性接続部材Ａ２は、半導体チップＣＸの第２電極ＤとダイパッドフレームＤＦの上面とを電気的に接続するようになっている。
　このダイパッド用導電性接続部材Ａ２は、例えば、はんだ部材である。
　また、第１のクリップフレームＣＦ１は、例えば、図６、図７に示すように、半導体チップＣＸの上面に配置されている。
　この第１のクリップフレームＣＦ１は、例えば、図１ないし図６に示すように、封止樹脂Ｈから突出した端子ＣＦ１ａ、ＣＦ１ｂ、ＣＦ１ｃを有する。
　また、第１のクリップフレームＣＦ１の上面の端部には、半導体チップＣＸの上面から離間するように、第１のクリップフレームＣＦ１の上面ＣＦ１Ｅよりも部分的に上方に位置するクリップ用係止部ＤＹが設けられている。なお、このクリップ用係止部ＤＹの端部Ｄａは、矩形の形状、又は、湾曲した形状を有するようにしてもよい。
　このクリップ用係止部ＤＹにより、第１のクリップフレームＣＦ１の端部の近傍における封止樹脂Ｈが、モールドロックされるようになっている。
　また、第１のクリップフレームＣＦ１は、例えば、図６に示すように、上方からの押圧により下方に突出した４個の凸部（ダボ部）ＣＦ１Ｄを有する。この４個の凸部ＣＦ１Ｄが、例えば、半導体チップＣＸの上面の第１電極（ソース電極）Ｓに、直接もしくは第１のクリップ用導電性接続部材Ａ１を介して接触するようになっている。
　また、第１のクリップ用導電性接続部材Ａ１は、例えば、図７、図８に示すように、半導体チップＣＸの第１電極Ｓと第１のクリップフレームＣＦ１の下面との間に位置している。
　そして、この第１のクリップ用導電性接続部材Ａ１は、半導体チップＣＸの第１電極Ｓと第１のクリップフレームＣＦ１の下面とを電気的に接続するようになっている。
　なお、この第１のクリップ用導電性接続部材Ａ１は、例えば、はんだ部材である。
　また、第２のクリップフレームＣＦ２は、半導体チップＣＸの上面に第１のクリップフレームＣＦ１と隣接して配置されている。
　この第２のクリップフレームＣＦ２は、封止樹脂Ｈから突出している端子ＣＦ２ａを有する。
　この第２のクリップフレームＣＦ２は、第１のクリップフレームＣＦ１よりも上面の面積が小さくなっている。
　また、第２のクリップ用導電性接続部材Ａ３は、半導体チップＣＸの第３電極Ｇと第２のクリップフレームＣＦ２の下面とを電気的に接続するようになっている。
　この第２のクリップ用導電性接続部材Ａ３は、例えば、はんだ部材である。
　また、封止樹脂Ｈは、半導体チップＣＸ、ダイパッドフレームＤＦ、第１のクリップフレームＣＦ１、第１のクリップ用導電性接続部材Ａ１、第２のクリップフレームＣＦ２、第２のクリップ用導電性接続部材Ａ３、及び、ダイパッド用導電性接続部材Ａ２を、封止するようになっている。
　なお、この封止樹脂Ｈの線膨張係数は、例えば、ダイパッドフレームＤＦの線膨張係数よりも、小さく、且つ、半導体チップＣＸの線膨張係数よりも、大きくなるように設定されている。
　ここで、ダイパッドフレーム（リードフレーム）ＤＦは、例えば、図６に示すように、第１の辺ＤＦ１、一端がこの第１の辺ＤＦ１の一端に交わる第２の辺ＤＦ２、一端が第１の辺ＤＦ１の他端に一端が交わる第３の辺ＤＦ３、及び、一端が第２の辺ＤＦ２の他端に交わり且つ他端が第３の辺ＤＦ３に交わる第４の辺ＤＦを有する。
　すなわち、このダイパッドフレームＤＦは、略矩形の形状を有する。
　このダイパッドフレームＤＦは、封止樹脂Ｈとの密着性を向上するための突起部Ｔを、有する。
　そして、当該突起部Ｔは、例えば、図６、図７に示すように、ダイパッドフレームＤＦの本体Ｂの端部Ｂａの上側に設けられ且つダイパッドフレームＤＦの本体Ｂの上面からダイパッドフレームＤＦの本体Ｂの上面と平行な方向（例えば第２の方向Ｄ２）に延在している。
　この突起部Ｔの当該構成により、ダイパッドフレームＤＦと封止樹脂Ｈとの密着性を向上することができるようになっている。
　ここで、突起部Ｔの先端には、突起部Ｔの上面よりも部分的に上方に位置する係止部Ｕが設けられている。
　当該係止部Ｕは、例えば、図７に示すように、突起部Ｔの先端Ｔａの上面から上方に突出する段差Ｕｂを有する。さらに、当該係止部Ｕは、下面に、先端に向かって上方に変化する段差Ｕｃを有するようにしてもよい。
　これにより、突起部Ｔの先端の上面近傍における封止樹脂Ｈを係止して、モールドロックすることができる。
　なお、当該係止部Ｕの段差Ｕｂは、例えば、突起部Ｔの先端を上方に押圧（プレス）することで形成される。
　なお、当該係止部Ｕは、例えば、図８に示すように、突起部Ｔの先端Ｔａの上面から上方に段階的（階段状）に突出する複数（２段以上）の段差Ｕｂを有するようにしてもよい。さらに、当該係止部Ｕは、下面に、先端に向かって上方に階段状に設けられた複数（２段以上）の段差Ｕｃを有するようにしてもよい。
　これにより、突起部Ｔの先端の上面近傍における封止樹脂Ｈを、当該突起部Ｔの先端の上面から上方に段階的（階段状）に突出する複数（２段以上）の段差Ｕｂにより係止して、確実にモールドロックすることができる。
　なお、当該係止部Ｕの段差Ｕｂは、例えば、突起部Ｔの先端を上方に複数回押圧（プレス）することで形成される。
　また、係止部Ｕの上部の高さは、例えば、図７、図８に示すように、ダイパッド用導電性接続部材Ａ２の流れ止めをするように、ダイパッド用導電性接続部材Ａ２の上部の高さよりも、高くなるように設定してもよい。
　また、例えば、図７、図８に示すように、突起部Ｔが延在する方向（例えば第２の方向Ｄ２）において、係止部Ｕの長さは、突起部Ｔのうち係止部Ｕを除く部分の長さよりも、短くなるように設定されている。なお、必要に応じて、係止部Ｕの長さは、突起部Ｔのうち係止部Ｕを除く部分の長さ以上になるように設定されていてもよい。
　なお、当該係止部Ｕの端部Ｕａは、例えば、矩形の形状、又は、湾曲した形状を有するようにしてもよい。
　なお、ダイパッドフレームＤＦを構成する導電性金属材料は、銅（Ｃｕ）材、又は、銅（Ｃｕ）材にＳｎ、Ｚｎ、Ｆｅ、Ｃｒ、Ｎｉ等の異種金属を添加した合金である。そして、当該ダイパッドフレームＤＦの表面はめっき処理されていないが、必要に応じて当該ダイパッドフレームＤＦの表面はめっき処理されているようにしてもよい。
　これにより、ダイパッドフレームＤＦの形成を容易にすることができる。
　また、突起部Ｔは、例えば、図６に示すように、ダイパッドフレームＤＦの本体Ｂの上面の端部Ｂａの周囲に沿って（第１、第２、及び第３の辺ＤＦ１、ＤＦ２、ＤＦ３に沿って）、連続的に設けられている。
　また、突起部Ｔ及び係止部Ｕは、図６に示すように、第１、第２、及び第３の辺ＤＦ１、ＤＦ２、ＤＦ３に沿った領域に形成されており、且つ、第４の辺ＤＦ４に沿った領域には形成されていない。
　また、図６に示すように、ダイパッドフレームＤＦの上面の第４の辺ＤＦ４に沿った領域には、本体Ｂを貫通し、封止樹脂Ｈとの密着性を向上するための貫通孔Ｚが形成されている。
　この貫通孔Ｚ内において、封止樹脂Ｈにより封止される側のダイパッドフレームＤＦの部分は、突起部Ｔの厚さ（ダイパッドフレームＤＦの中心部分の半分の厚さ）と同じ厚さになっている。これにより、ダイパッドフレームＤＦと封止樹脂Ｈとの密着性を向上することができる。
　なお、当該係止部Ｕは、例えば、突起部Ｔの厚さと同じ厚さを有するようにしてもよい。
　また、係止部Ｕの下面Ｕ１と突起部Ｔの下面Ｔ１との間の段差Ｕｃの高さＵｃｈは、係止部Ｕの上面Ｕ２と突起部Ｔの上面Ｔ２との間の段差Ｕｂの高さＵｂｈ以上であるようにしてもよい（図７）。
　なお、係止部Ｕの下面Ｕ１は、当該係止部Ｕの端部に向かって上方に傾斜しているようにしてもよい（図７の領域ＵＲ）。これにより、封止樹脂Ｈの応力を低減することができる。
　なお、第１のクリップフレームＣＦ１の上面ＣＦ１Ｅの端部には、半導体チップＣＸの上面から離間するように、第１のクリップフレームＣＦ１の上面ＣＦ１Ｅよりも部分的に上方に位置する当該クリップ用係止部ＤＹが設けられており、当該クリップ用係止部ＤＹの下面ＤＹ１は、クリップ用係止部ＤＹの端部に向かって上方に傾斜しているようにしてもよい（図７の領域ＤＹＲ１）。これにより、クリップ用係止部ＤＹと半導体チップＣＸの下面ＤＹ１との間の絶縁性をさらに向上することができる。
　なお、クリップ用係止部ＤＹの上面ＤＹ２は、クリップ用係止部ＤＹの端部に向かって下方に傾斜しているようにしてもよい（図７の領域ＤＹＲ２）。これにより、クリップ用係止部ＤＹの端部における封止樹脂Ｈの応力を低減しつつ、クリップ用係止部ＤＹの端部と封止樹脂Ｈとの密着性を向上することができる。
　なお、係止部Ｕの下面Ｕ１に繋がる突起部Ｔの下面の端部Ｔｂ（図７）は、矩形の形状に代えて、湾曲した形状を有するようにしてもよい。これにより、突起部Ｔの端部Ｔｂにおける封止樹脂Ｈの応力を低減することができる。
　なお、係止部Ｕの下面Ｕ１の端部Ｕｄ（図７）は、矩形の形状に代えて、湾曲した形状を有するようにしてもよい。これにより、係止部Ｕの端部Ｕｄにおける封止樹脂Ｈの応力を低減することができる。
　以上のように、既述のような構成を有する半導体モジュール１００は、ダイパッドフレームＤＦの突起部Ｔの先端の係止部Ｕが、ダイパッド用導電性接続部材を堰き止めることができる。
　さらに、ダイパッドフレームの突起部Ｔの先端近傍において、当該係止部Ｕが、封止樹脂の収縮を抑えることで、当該封止樹脂のクラックの発生や剥離を抑制することができる。
　すなわち、本実施例１に係る半導体モジュールによれば、ダイパッドフレームの端部の近傍において、半導体チップとダイパッドフレームとを電気的に接続する導電性接続部材が流れるのを抑制しつつ、ダイパッドフレームの端部における封止樹脂のクラックの発生や剥離を抑制することができる。
　本実施例２では、半導体モジュールのダイパッドフレームＤＦの突起部Ｔの上面にレーザ溝が設けられた構成の一例について説明する。
　図９は、実施例２に係る半導体モジュールの断面の一例を示す断面図である。また、図１０は、実施例２に係る半導体モジュールの断面の他の例を示す断面図である。また、図１１は、実施例２に係る半導体モジュールのダイパッドフレームＤＦの上面の構成の一例を示す上面図である。また、図１２は、レーザ照射によりダイパッドフレームＤＦの突起部Ｔの上面にレーザ溝ＬＭを形成する工程の一例を示すダイパッドフレームＤＦの断面図である。また、図１３は、レーザ照射によりダイパッドフレームＤＦの突起部Ｔの上面に第１、第２のレーザ溝ＬＭａ、ＬＭｂを形成する工程の一例を示すダイパッドフレームＤＦの断面図である。
　なお、図９、図１０の半導体モジュールの断面は、実施例１の図６のＮ－Ｎ線に沿った断面に当該溝が追加されたものである。また、図１１に示す実施例２に係る半導体モジュールのダイパッドフレームＤＦは、実施例１の図１ないし図６に示す半導体モジュール１００に適用される。
　例えば、図９ないし図１１に示すように、ダイパッドフレームＤＦの突起部Ｔは、突起部Ｔの上面に、ダイパッドフレームＤＦの本体Ｂの端部Ｂａに沿って延在するように、レーザ照射により形成された１つ又は複数のレーザ溝ＬＭ（ＬＭ１、ＬＭ２、ＬＭ３）が設けられている。
　そして、突起部Ｔの上面にレーザ溝ＬＭが延在する長さ方向（例えば、図９、図１０の第１の方向Ｄ１）に垂直なレーザ溝ＬＭの断面形状は、Ｖ字形状を有する。
　なお、突起部Ｔの上面にレーザ溝ＬＭが延在する長さ方向（例えば、図９、図１０の第１の方向Ｄ１）に垂直なレーザ溝ＬＭの断面形状は、Ｕ字形状を有するようにしてもよい。
　また、ダイパッドフレームＤＦは、例えば、図１１に示すように、第１の辺ＤＦ１、一端がこの第１の辺ＤＦ１の一端に交わる第２の辺ＤＦ２、一端が第１の辺ＤＦ１の他端に一端が交わる第３の辺ＤＦ３、及び、一端が第２の辺ＤＦ２の他端に交わり且つ他端が第３の辺ＤＦ３に交わる第４の辺ＤＦを有する。
　すなわち、このダイパッドフレームＤＦは、実施例１と同様に、略矩形の形状を有する。
　また、突起部Ｔ及び係止部Ｕは、図１１に示すように、第１、第２、及び第３の辺ＤＦ１、ＤＦ２、ＤＦ３に沿った領域に形成されており、且つ、第４の辺ＤＦ４に沿った領域には形成されていない。
　また、図１１に示すように、ダイパッドフレームＤＦの上面の第４の辺ＤＦ４に沿った領域には、本体Ｂを貫通し、封止樹脂Ｈとの密着性を向上するための貫通孔Ｚが形成されている。
　特に、本実施例２では、図１１に示すように、突起部Ｔの上面に、ダイパッドフレームＤＦの第１、第２、及び第３の辺Ｆ１、ＤＦ２、ＤＦ３に沿って延在するように、レーザ照射により形成されたレーザ溝ＬＭ（ＬＭ１、ＬＭ２、ＬＭ３）が設けられている。
　さらに、本実施例２では、図１１に示す第４の辺ＤＦ４に沿って、貫通孔Ｚが形成された領域とチップ領域ＣＸとの間に、レーザ照射により形成された複数の追加レーザ溝ＬＭ４ａ、ＬＭ４ｂ、ＬＭ４ｃ、ＬＭ４ｄが設けられている。
　なお、図１１の例では、追加レーザ溝が４本の場合を示しているが、１～３本、若しくは、５本以上であってもよい。
　また、例えば、図１１に示すように、レーザ溝ＬＭ１、ＬＭ２、ＬＭ３は、ダイパッドフレームＤＦの第１、第２、及び第３の辺ＤＦ１、ＤＦ２、ＤＦ３に沿って連続的に設けられている。
　また、例えば、図１１に示すように、追加レーザ溝ＬＭ４ａ、ＬＭ４ｂ、ＬＭ４ｃ、ＬＭ４ｄの本数（図１１の例では４本）は、連続するレーザ溝ＬＭ１、ＬＭ２、ＬＭ３の本数（図１１の例では１本）よりも、多くなるように設定されている。
　また、例えば、図１１に示すように、連続するレーザ溝ＬＭ１、ＬＭ２、ＬＭ３と追加レーザ溝ＬＭ４ａとが連通し、半導体チップＣＸが配置されるダイパッドフレームＤＦのチップ領域ＣＸａの外周を囲むように、形成されている。
　なお、実施例１と同様に、ダイパッドフレームＤＦを構成する導電性金属材料は、銅（Ｃｕ）材、又は、銅（Ｃｕ）材にＳｎ、Ｚｎ、Ｆｅ、Ｃｒ、Ｎｉ等の異種金属を添加した合金である。そして、当該ダイパッドフレームＤＦの表面はめっき処理されていないが、必要に応じて当該ダイパッドフレームＤＦの表面はめっき処理されているようにしてもよい。
　これにより、ダイパッドフレームＤＦの形成を容易にすることができる。
　ここで、例えば、図１２に示すように、レーザ溝ＬＭを形成する場合において、突起部Ｔの上面のレーザ溝ＬＭが形成される溝領域ＤＸに対するレーザ照射の方向ＤＬは、突起部Ｔの上面の溝領域ＤＸを通る垂直線Ｐと平行に設定する。
　これにより、レーザ溝ＬＭの底が、レーザ溝ＬＭの幅（例えば、第２の方向Ｄ２の幅）の中心を通るように、断面形状が略Ｖ字形状のレーザ溝ＬＭを形成することができる。
　特に、このレーザ照射によって、レーザ溝ＬＭの内面およびレーザ溝ＬＭの周縁部が粗面化され、ダイパッドフレームＤＦの上面において、ダイパッド用導電性接続部材Ａ２の濡れ広がりを抑制するようになっている。
　また、例えば、図１３に示すように、レーザ溝ＬＭのうち第１のレーザ溝ＬＭａの底ＬＭａｓは、第１のレーザ溝ＬＭａの幅（例えば、第２の方向Ｄ２の幅）の中心ＬＭａｍよりも半導体チップＣＸが配置されるチップ領域ＣＸａ側に偏って（近接して）位置するようにしてもよい。
　これにより、封止樹脂Ｈのモールドロックをより確実に実施することができる。
　ここで、当該第１のレーザ溝ＬＭａを形成する場合には、例えば、図１３に示すように、突起部Ｔの上面の第１のレーザ溝ＬＭａが形成される溝領域ＤＸに対するレーザ照射の方向ＤＬａは、突起部Ｔの上面の溝領域ＤＸを通る垂直線Ｐから、係止部Ｕ側に、傾くように設定する。
　これにより、第１のレーザ溝ＬＭａの底ＬＭａｓが、第１のレーザ溝ＬＭａの幅（例えば、第２の方向Ｄ２の幅）の中心ＬＭａｍよりもチップ領域ＣＸａ側に偏って（近接して）位置するように、第１のレーザ溝ＬＭａを形成することができる。
　また、例えば、図１３に示すように、レーザ溝ＬＭのうち第２のレーザ溝ＬＭｂの底ＬＭｂｓは、第２のレーザ溝ＬＭｂの幅（例えば、第２の方向Ｄ２の幅）の中心ＬＭｂｍよりも係止部Ｕ側に偏って（近接して）位置するようにしてもよい。
　これにより、例えば、ダイパッド用導電性接続部材Ａ２の流れ止めをより確実に実施することができる。
　ここで、当該第２のレーザ溝ＬＭｂを形成する場合には、例えば、図１３に示すように、突起部Ｔの上面の第２のレーザ溝ＬＭｂが形成される溝領域ＤＸに対するレーザ照射の方向ＤＬｂは、突起部Ｔの上面の溝領域ＤＸを通る垂直線Ｐから、半導体チップＣＸが配置されるチップ領域ＣＸａ側に、傾くように設定する。
　これにより、第２のレーザ溝ＬＭｂの底ＬＭｂｓが、第２のレーザ溝ＬＭｂの幅（例えば、第２の方向Ｄ２の幅）の中心ＬＭｂｍよりも係止部Ｕ側に偏って（近接して）位置するように、第２のレーザ溝ＬＭｂを形成することができる。
　なお、この実施例２におけるその他の半導体モジュールの構成は、実施例１と同様である。
　すなわち、実施例２に係る半導体モジュールによれば、ダイパッドフレームの端部の近傍において、半導体チップとダイパッドフレームとを電気的に接続する導電性接続部材が流れるのを抑制しつつ、ダイパッドフレームの端部における封止樹脂のクラックの発生や剥離を抑制することができる。
　既述の実施例１では、半導体チップＣＸが、ＭＯＳＦＥＴである例について説明したが、他の半導体素子を適用するようにしてもよい。
　すなわち、半導体チップＣＸは、例えば、ダイオードやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）、他のＦＥＴ等を適用するようにしてもよい。
　なお、この実施例３におけるその他の半導体モジュールの構成は、実施例１又は実施例２と同様である。
　すなわち、実施例３に係る半導体モジュールによれば、ダイパッドフレームの端部の近傍において、半導体チップとダイパッドフレームとを電気的に接続する導電性接続部材が流れるのを抑制しつつ、ダイパッドフレームの端部における封止樹脂のクラックの発生や剥離を抑制することができる。
　以上のように、本発明の一態様に係る半導体モジュールは、ダイパッドフレーム（リードフレーム）ＤＦと、ダイパッドフレームの上面のチップ領域ＣＸａに配置され、上面に第１電極（ソース電極）が設けられ且つ下面に第２電極（ドレイン電極）が設けられた半導体チップＣＸと、半導体チップの第２電極とダイパッドフレームの上面との間に位置し、半導体チップの第２電極とダイパッドフレームの上面とを電気的に接続するダイパッド用導電性接続部材Ａ２と、半導体チップ、ダイパッドフレーム、及び、ダイパッド用導電性接続部材を封止する封止樹脂Ｈと、を備える。
　そして、ダイパッドフレームＤＦは、ダイパッドフレームの端部の上側に設けられ且つダイパッドフレームの上面からダイパッドフレームの上面と平行な方向に延在し、封止樹脂との密着性を向上するための突起部Ｔを、有し、突起部Ｔの先端には、当該突起部Ｔの上面よりも部分的に上方に位置する係止部Ｕが設けられている。
　これにより、ダイパッドフレームの突起部Ｔの先端の係止部Ｕが、ダイパッド用導電性接続部材を堰き止めることができる。さらに、ダイパッドフレームの突起部Ｔの先端近傍において、当該係止部Ｕが、封止樹脂の収縮を抑えることで、当該封止樹脂のクラックの発生や剥離を抑制することができる。
　このように、本発明の半導体モジュールによれば、ダイパッドフレームの端部の近傍において、半導体チップとダイパッドフレームとを電気的に接続する導電性接続部材が流れるのを抑制しつつ、ダイパッドフレームの端部における封止樹脂のクラックの発生や剥離を抑制することができる。
　本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１００　半導体モジュール
ＤＦ　ダイパッドフレーム（リードフレーム）
ＣＸ　半導体チップ
Ａ２　ダイパッド用導電性接続部材
Ｈ　封止樹脂
ＣＦ１　第１のクリップフレーム
Ａ１　第１のクリップ用導電性接続部材
ＣＦ２　第２のクリップフレーム
Ａ３　第２のクリップ用導電性接続部材
ＤＦ１　第１の辺
ＤＦ２　第２の辺
ＤＦ３　第３の辺
ＤＦ４　第４の辺
Ｔ　突起部
Ｂ　本体
ＬＭ　レーザ溝
ＬＭ１、ＬＭ２、ＬＭ３　レーザ溝　
ＬＭ４ａ、ＬＭ４ｂ、ＬＭ４ｃ、ＬＭ４ｄ　追加レーザ溝

Claims (31)

  1. 　ダイパッドフレームと、
    　前記ダイパッドフレームの上面のチップ領域に配置され、上面に第１電極が設けられ且つ下面に第２電極が設けられた半導体チップと、
    　前記半導体チップの前記第２電極と前記ダイパッドフレームの上面との間に位置し、前記半導体チップの前記第２電極と前記ダイパッドフレームの上面とを電気的に接続するダイパッド用導電性接続部材と、
    　前記半導体チップ、前記ダイパッドフレーム、及び、前記ダイパッド用導電性接続部材を封止する封止樹脂と、を備え、
    　前記ダイパッドフレームは、
    　前記ダイパッドフレームの本体の端部の上側に設けられ且つ前記ダイパッドフレームの前記本体の上面から前記ダイパッドフレームの前記本体の上面と平行な方向に延在し、前記封止樹脂との密着性を向上するための突起部を、有し、
    　前記突起部の先端には、前記突起部の上面よりも部分的に上方に位置する係止部が設けられている
    　ことを特徴とする半導体モジュール。
  2. 　前記半導体チップの上面に配置された第１のクリップフレームと、
    　前記半導体チップの前記第１電極と前記第１のクリップフレームの下面との間に位置し、前記半導体チップの前記第１電極と前記第１のクリップフレームの下面とを電気的に接続する第１のクリップ用導電性接続部材と、をさらに備える
    　ことを特徴とする請求項１に記載の半導体モジュール。
  3. 　前記係止部は、前記突起部の先端の上面から上方に突出する段差を有する
    　ことを特徴とする請求項１に記載の半導体モジュール。
  4. 　前記係止部は、前記突起部の先端の上面から上方に段階的に突出する複数の段差を有する
    　ことを特徴とする請求項３に記載の半導体モジュール。
  5. 　前記係止部の上部の高さは、前記ダイパッド用導電性接続部材の流れ止めをするように、前記ダイパッド用導電性接続部材の上部の高さよりも、高くなっている
    　ことを特徴とする請求項３又は４に記載の半導体モジュール。
  6. 　前記突起部が延在する前記方向において、前記係止部の長さは、前記突起部のうち前記係止部を除く部分の長さよりも、短い
    　ことを特徴とする請求項４に記載の半導体モジュール。
  7. 　前記突起部は、前記ダイパッドフレームの前記本体の上面の端部の周囲に沿って、連続的に設けられている
    　ことを特徴とする請求項３又は４に記載の半導体モジュール。
  8. 　前記係止部の端部は、矩形の形状、又は、湾曲した形状を有する
    　ことを特徴とする請求項２に記載の半導体モジュール。
  9. 　前記係止部は、前記突起部の先端を上方に押圧することで形成されている
    　ことを特徴とする請求項３に記載の半導体モジュール。
  10. 　前記封止樹脂の線膨張係数は、前記ダイパッドフレームの線膨張係数よりも、小さく、且つ、前記半導体チップの線膨張係数よりも、大きい
    　ことを特徴とする請求項１に記載の半導体モジュール。
  11. 　前記係止部は、前記突起部の先端を上方に複数回押圧することで形成されている
    　ことを特徴とする請求項４に記載の半導体モジュール。
  12. 　前記半導体チップは、
    　上面に前記第１電極よりも上面の面積が小さい第３電極が設けられている
    　ことを特徴とする請求項２に記載の半導体モジュール。
  13. 　前記半導体チップの上面に前記第１のクリップフレームと隣接して配置され、前記第１のクリップフレームよりも上面の面積が小さい第２のクリップフレームと、
    　前記半導体チップの前記第３電極と前記第２のクリップフレームの下面とを電気的に接続する第２のクリップ用導電性接続部材と、をさらに備える
    　ことを特徴とする請求項１２に記載の半導体モジュール。
  14. 　前記第１のクリップ用導電性接続部材、第２のクリップ用導電性接続部材、及びダイパッド用導電性接続部材は、はんだ部材である
    　ことを特徴とする請求項１３に記載の半導体モジュール。
  15. 　前記半導体チップは、ＭＯＳトランジスタであり、
    　前記第１電極は、前記ＭＯＳトランジスタのソース電極であり、
    　前記第２電極は、前記ＭＯＳトランジスタのドレイン電極であり、前記第３電極は、前記ＭＯＳトランジスタのゲート電極である
    　ことを特徴とする請求項１３に記載の半導体モジュール。
  16. 　前記ダイパッドフレームの前記突起部は、前記突起部Ｔの上面に、前記ダイパッドフレームの前記本体の端部に沿って延在するように、レーザ照射により形成された１つ又は複数のレーザ溝が設けられている
    　ことを特徴とする請求項１ないし１５のいずれか一項に記載の半導体モジュール。
  17. 　前記突起部の上面に前記レーザ溝が延在する長さ方向に垂直な前記レーザ溝の断面形状は、Ｖ字形状またはＵ字形状を有し、
    　前記レーザ溝のうち第１のレーザ溝の底は、前記第１のレーザ溝の幅の中心よりも前記半導体チップが配置されるチップ領域側に偏って位置している
    　ことを特徴とする請求項１６に記載の半導体モジュール。
  18. 　前記突起部の上面の前記第１のレーザ溝が形成される溝領域に対する前記レーザ照射の方向は、前記突起部Ｔの上面の前記溝領域を通る垂直線から、前記係止部側に、傾いている
    　ことを特徴とする請求項１７に記載の半導体モジュール。
  19. 　前記突起部の上面の前記レーザ溝が延在する長さ方向に垂直な前記レーザ溝の断面形状は、Ｖ字形状またはＵ字形状を有し、前記レーザ溝のうち第２のレーザ溝の底は、前記第２のレーザ溝の幅の中心よりも前記係止部側に偏って位置している
    　ことを特徴とする請求項１６ないし１８のいずれか一項に記載の半導体モジュール。
  20. 　前記突起部の上面の前記第２のレーザ溝が形成される溝領域に対する前記レーザ照射の方向は、前記突起部の上面の前記溝領域を通る垂直線から、前記半導体チップが配置されるチップ領域側に、傾いている
    　ことを特徴とする請求項１９に記載の半導体モジュール。
  21. 　前記レーザ照射によって、前記レーザ溝の内面および前記レーザ溝の周縁部が粗面化され、前記ダイパッドフレームの上面において、前記ダイパッド用導電性接続部材の濡れ広がりを抑制するようになっている
    　ことを特徴とする請求項１６に記載の半導体モジュール。
  22. 　前記ダイパッドフレームは、第１の辺、一端が前記第１の辺の一端に交わる第２の辺、一端が前記第１の辺の他端に一端が交わる第３の辺、及び、一端が前記第２の辺の他端に交わり且つ他端が前記第３の辺に交わる第４の辺を有し、
    　前記突起部及び前記係止部は、前記第１、第２、及び第３の辺に沿った領域に形成されており、且つ、前記第４の辺に沿った領域には形成されておらず、
    　前記ダイパッドフレームの上面の前記第４の辺に沿った前記領域には、前記本体を貫通し、前記封止樹脂との密着性を向上するための貫通孔が形成されており、
    　前記突起部の上面に、前記ダイパッドフレームの前記第１、第２、及び第３の辺に沿って延在するように、レーザ照射により形成された前記レーザ溝が設けられており、
    　前記第４の辺に沿って、前記貫通孔が形成された前記領域と前記チップ領域との間に、レーザ照射により形成された１つ又は複数の追加レーザ溝が設けられている
    　ことを特徴とする請求項１６に記載の半導体モジュール。
  23. 　前記レーザ溝は、前記ダイパッドフレームの前記第１、第２、及び第３の辺に沿って連続的に設けられており、
    　前記追加レーザ溝の本数は、前記レーザ溝の本数よりも、多い
    　ことを特徴とする請求項２２に記載の半導体モジュール。
  24. 　前記レーザ溝と前記追加レーザ溝とが連通し、前記半導体チップが配置される前記ダイパッドフレームのチップ領域の外周を囲むように、形成されている
    　ことを特徴とする請求項２２に記載の半導体モジュール。
  25. 　前記ダイパッドフレームを構成する導電性金属材料は、銅材、又は、銅材にＳｎ、Ｚｎ、Ｆｅ、Ｃｒ、Ｎｉの何れかの異種金属を添加した合金であり、前記ダイパッドフレームの表面はめっき処理されていない
    　ことを特徴とする請求項１６に記載の半導体モジュール。
  26. 　前記係止部の下面と前記突起部の下面との間の段差の高さは、前記係止部の上面と前記突起部の上面との間の段差の高さ以上である
    　ことを特徴とする請求項２に記載の半導体モジュール。
  27. 　前記係止部の下面は、前記係止部の端部に向かって上方に傾斜していることを特徴とする請求項２に記載の半導体モジュール。
  28. 　前記第１のクリップフレームの上面の端部には、前記半導体チップの上面から離間するように、前記第１のクリップフレームの上面よりも部分的に上方に位置するクリップ用係止部が設けられており、
    　前記クリップ用係止部の下面は、前記クリップ用係止部の端部に向かって上方に傾斜している
    　ことを特徴とする請求項２に記載の半導体モジュール。
  29. 　前記クリップ用係止部の上面は、前記クリップ用係止部の端部に向かって下方に傾斜している
    　ことを特徴とする請求項２８に記載の半導体モジュール。
  30. 　前記係止部の下面に繋がる前記突起部の下面の端部は、湾曲した形状を有する
    　ことを特徴とする請求項２に記載の半導体モジュール。
  31. 　前記係止部の下面の端部は、湾曲した形状を有する
    　ことを特徴とする請求項２に記載の半導体モジュール。
PCT/JP2018/020473 2018-05-29 2018-05-29 半導体モジュール WO2019229828A1 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
CN201880001503.7A CN110914981B (zh) 2018-05-29 2018-05-29 半导体模块
US16/092,908 US11056422B2 (en) 2018-05-29 2018-05-29 Semiconductor module
PCT/JP2018/020473 WO2019229828A1 (ja) 2018-05-29 2018-05-29 半導体モジュール
JP2018548160A JP6437701B1 (ja) 2018-05-29 2018-05-29 半導体モジュール
TW107134349A TWI685068B (zh) 2018-05-29 2018-09-28 半導體模組
TW107136428A TWI685076B (zh) 2018-05-29 2018-09-28 半導體模組
NL2021766A NL2021766B1 (en) 2018-05-29 2018-10-05 Semiconductor module
NL2021812A NL2021812B1 (en) 2018-05-29 2018-10-15 Semiconductor module
US16/162,018 US10777489B2 (en) 2018-05-29 2018-10-16 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/020473 WO2019229828A1 (ja) 2018-05-29 2018-05-29 半導体モジュール

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/092,908 A-371-Of-International US11056422B2 (en) 2018-05-29 2018-05-29 Semiconductor module
US16/162,018 Division US10777489B2 (en) 2018-05-29 2018-10-16 Semiconductor module

Publications (1)

Publication Number Publication Date
WO2019229828A1 true WO2019229828A1 (ja) 2019-12-05

Family

ID=64427164

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/020473 WO2019229828A1 (ja) 2018-05-29 2018-05-29 半導体モジュール

Country Status (6)

Country Link
US (1) US11056422B2 (ja)
JP (1) JP6437701B1 (ja)
CN (1) CN110914981B (ja)
NL (2) NL2021766B1 (ja)
TW (2) TWI685076B (ja)
WO (1) WO2019229828A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60123047A (ja) * 1983-12-07 1985-07-01 Toshiba Corp 半導体装置
JP2002009220A (ja) * 2000-06-23 2002-01-11 Hitachi Ltd 樹脂封止型半導体装置
JP2002100722A (ja) * 2000-09-21 2002-04-05 Hitachi Ltd 半導体装置
JP2006005281A (ja) * 2004-06-21 2006-01-05 Nippon Inter Electronics Corp リードフレーム及びその製造方法並びに樹脂封止型半導体装置
JP2008294384A (ja) * 2007-04-27 2008-12-04 Renesas Technology Corp 半導体装置
JP2015176907A (ja) * 2014-03-13 2015-10-05 ルネサスエレクトロニクス株式会社 半導体装置
JP2016149516A (ja) * 2015-02-05 2016-08-18 株式会社東芝 半導体装置
WO2017169485A1 (ja) * 2016-03-30 2017-10-05 パナソニックＩｐマネジメント株式会社 半導体装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4935803A (en) * 1988-09-09 1990-06-19 Motorola, Inc. Self-centering electrode for power devices
JP2752677B2 (ja) 1989-01-11 1998-05-18 日本電気株式会社 半導体装置の製造方法
JPH043450A (ja) 1990-04-19 1992-01-08 Mitsubishi Electric Corp 樹脂封止型半導体装置
JPH06260572A (ja) 1993-03-05 1994-09-16 Hitachi Cable Ltd 半導体装置
JP3892139B2 (ja) * 1998-03-27 2007-03-14 株式会社ルネサステクノロジ 半導体装置
US6040626A (en) * 1998-09-25 2000-03-21 International Rectifier Corp. Semiconductor package
US6256200B1 (en) * 1999-05-27 2001-07-03 Allen K. Lam Symmetrical package for semiconductor die
US6847103B1 (en) * 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
US6459147B1 (en) 2000-03-27 2002-10-01 Amkor Technology, Inc. Attaching semiconductor dies to substrates with conductive straps
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US20050224925A1 (en) 2004-04-01 2005-10-13 Peter Chou Lead frame having a tilt flap for locking molding compound and semiconductor device having the same
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
US7859089B2 (en) * 2006-05-04 2010-12-28 International Rectifier Corporation Copper straps
JP4995551B2 (ja) * 2006-12-01 2012-08-08 ローム株式会社 半導体装置及び半導体装置の製造方法
JP2008270302A (ja) 2007-04-16 2008-11-06 Sanyo Electric Co Ltd 半導体装置
JP2008311366A (ja) 2007-06-13 2008-12-25 Denso Corp 樹脂封止型半導体装置
US8354740B2 (en) 2008-12-01 2013-01-15 Alpha & Omega Semiconductor, Inc. Top-side cooled semiconductor package with stacked interconnection plates and method
US8581376B2 (en) * 2010-03-18 2013-11-12 Alpha & Omega Semiconductor Incorporated Stacked dual chip package and method of fabrication
US20110260314A1 (en) * 2010-04-27 2011-10-27 Stmicroelectronics S.R.L. Die package and corresponding method for realizing a double side cooling of a die package
KR20120062457A (ko) * 2010-12-06 2012-06-14 삼성전자주식회사 솔더 접합 신뢰도를 높이는 반도체 패키지용 인쇄회로기판 및 이를 포함하는 반도체 패키지
US9018744B2 (en) * 2012-09-25 2015-04-28 Infineon Technologies Ag Semiconductor device having a clip contact
US9013030B2 (en) 2013-03-28 2015-04-21 Infineon Technologies Ag Leadframe, semiconductor package including a leadframe and method for producing a leadframe
CN203850338U (zh) * 2013-03-29 2014-09-24 株式会社钟化 引线架及树脂成型体、表面安装型发光装置
JP6080305B2 (ja) 2013-08-21 2017-02-15 新電元工業株式会社 半導体装置の製造方法、半導体装置及びリードフレーム
EP3128550B1 (en) 2014-04-04 2020-11-04 Mitsubishi Electric Corporation Semiconductor device
CN110120375A (zh) * 2014-05-20 2019-08-13 三菱电机株式会社 功率用半导体装置
JP6318064B2 (ja) * 2014-09-25 2018-04-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20160233150A1 (en) 2015-02-05 2016-08-11 Kabushiki Kaisha Toshiba Semiconductor device
US9824949B2 (en) * 2015-03-11 2017-11-21 Gan Systems Inc. Packaging solutions for devices and systems comprising lateral GaN power transistors
US9640465B2 (en) * 2015-06-03 2017-05-02 Infineon Technologies Ag Semiconductor device including a clip
US9870985B1 (en) * 2016-07-11 2018-01-16 Amkor Technology, Inc. Semiconductor package with clip alignment notch
US10211128B2 (en) * 2017-06-06 2019-02-19 Amkor Technology, Inc. Semiconductor package having inspection structure and related methods

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60123047A (ja) * 1983-12-07 1985-07-01 Toshiba Corp 半導体装置
JP2002009220A (ja) * 2000-06-23 2002-01-11 Hitachi Ltd 樹脂封止型半導体装置
JP2002100722A (ja) * 2000-09-21 2002-04-05 Hitachi Ltd 半導体装置
JP2006005281A (ja) * 2004-06-21 2006-01-05 Nippon Inter Electronics Corp リードフレーム及びその製造方法並びに樹脂封止型半導体装置
JP2008294384A (ja) * 2007-04-27 2008-12-04 Renesas Technology Corp 半導体装置
JP2015176907A (ja) * 2014-03-13 2015-10-05 ルネサスエレクトロニクス株式会社 半導体装置
JP2016149516A (ja) * 2015-02-05 2016-08-18 株式会社東芝 半導体装置
WO2017169485A1 (ja) * 2016-03-30 2017-10-05 パナソニックＩｐマネジメント株式会社 半導体装置

Also Published As

Publication number Publication date
JP6437701B1 (ja) 2018-12-12
NL2021766B1 (en) 2019-12-04
CN110914981A (zh) 2020-03-24
TWI685076B (zh) 2020-02-11
US20210134709A1 (en) 2021-05-06
TWI685068B (zh) 2020-02-11
NL2021812B1 (en) 2019-12-04
JPWO2019229828A1 (ja) 2020-06-11
TW202005028A (zh) 2020-01-16
TW202005009A (zh) 2020-01-16
US11056422B2 (en) 2021-07-06
CN110914981B (zh) 2023-06-16

Similar Documents

Publication Publication Date Title
WO2015151273A1 (ja) 半導体装置
US10777489B2 (en) Semiconductor module
JP6437700B1 (ja) 半導体モジュール
JP2013197365A (ja) 半導体装置
CN110299339A (zh) 半导体装置
US8581378B2 (en) Semiconductor device and method of manufacturing the same
US20230335480A1 (en) Power semiconductor device and manufacturing method thereof
JP6498829B1 (ja) 半導体モジュール
JP6437701B1 (ja) 半導体モジュール
JP6457144B1 (ja) 半導体モジュール
US20230105834A1 (en) Semiconductor device
JP2006005281A (ja) リードフレーム及びその製造方法並びに樹脂封止型半導体装置
CN110544675A (zh) 半导体模块
CN110544681A (zh) 半导体模块
JP6819394B2 (ja) 半導体装置
JP7222822B2 (ja) 半導体装置
US20230081341A1 (en) Semiconductor device
WO2015079808A1 (ja) 半導体装置
JP5187043B2 (ja) 半導体装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018548160

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18921095

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18921095

Country of ref document: EP

Kind code of ref document: A1